DE3439633C2 - - Google Patents

Info

Publication number
DE3439633C2
DE3439633C2 DE19843439633 DE3439633A DE3439633C2 DE 3439633 C2 DE3439633 C2 DE 3439633C2 DE 19843439633 DE19843439633 DE 19843439633 DE 3439633 A DE3439633 A DE 3439633A DE 3439633 C2 DE3439633 C2 DE 3439633C2
Authority
DE
Germany
Prior art keywords
clock
word
multiplexer
time
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19843439633
Other languages
German (de)
Other versions
DE3439633A1 (en
Inventor
Klaus Dipl.-Ing. 7000 Stuttgart De Schaper
Peter Dr.-Ing. 7140 Ludwigsburg De Pirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19843439633 priority Critical patent/DE3439633A1/en
Publication of DE3439633A1 publication Critical patent/DE3439633A1/en
Application granted granted Critical
Publication of DE3439633C2 publication Critical patent/DE3439633C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/24Systems for the transmission of television signals using pulse code modulation
    • H04N7/52Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous

Description

Die Erfindung betrifft ein Nachrichtenübertragungsystem nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a message transmission system according to the preamble of claim 1.

Ein derartiges System ist bekannt aus der DE-OS 32 27 780. Einer der zum Multiplextakt, d. h. zum Über­ tragungs-Bittakt des Systems, asynchronen Kanäle ist der Videokanal, und die Blöcke des Digitalsignals aus diesem Videokanal sind die Videozeilen, deren Zeilenanfang je­ weils durch ein Zeilensynchronisierwort markiert ist, damit eine Zeilensynchronisation zwischen dem Fernseh­ sender und den angeschlossenen Fernsehempfängern möglich ist. Die übrigen Kanäle, deren Digitalsignale im Zeit­ multiplex mit dem digitalisierten Videosignal übertragen werden, sind entweder bereits taktsynchron mit dem Über­ tragungs-Bittakt oder sie werden durch Anwendung einer Stopftechnik taktsynchron gemacht. Das Digitalsignal aus dem asynchronen Videokanal wird ebenfalls durch Anwendung einer Stopftechnik zum Zwecke der Übertragung im Pulsrahmen des Zeitmultiplexsystems mit dessen Über­ tragungsbittakt synchronisiert. Such a system is known from DE-OS 32 27 780. One of the multiplex clock, i.e. H. to about system bit clock, asynchronous channels is the Video channel, and the blocks of the digital signal from this Video channel are the video lines, the beginning of each line because it is marked by a line synchronization word, thus a line synchronization between the television transmitter and the connected TV receivers is. The remaining channels, their digital signals in time multiplexed with the digitized video signal are either isochronous with the over carry bit clock or they are by applying a Tamping technology made isochronous. The digital signal off the asynchronous video channel is also applied a darning technique for the purpose of transmission in Pulse frame of the time division multiplex system with its over sync bit clock.  

Bei diesem System ist empfangsseitig wegen des Ent­ stopf-Demultiplexers ein erhöhter Aufwand für die Takt­ rückgewinnung erforderlich. Als Alternative zum Stopf­ verfahren ist bei dem bekannten System lediglich die Synchronisation der digitalen Signalquelle eines Kanals, beispielsweise des Stereoton-Codierers, gezeigt. Diese Alternative kommt aber für das Videosignal nicht in Frage, da die Frequenz des Zeilensynchronisierwortes durch Normierung praktisch unveränderbar festgelegt ist.In this system, the Ent Stopf demultiplexers an increased effort for the clock recovery required. As an alternative to stuffing The only known procedure in the known system Synchronization of the digital signal source of a channel, for example the stereo sound encoder. These But there is no alternative for the video signal Question because the frequency of the line sync word is practically unchangeable through standardization.

Es ist daher Aufgabe der Erfindung, ein Zeitmulti­ plex-Übertragungssystem anzugeben, das derartige asynchrone Kanäle mit blockweiser Struktur des Digitalsignals verarbeitet und dabei den beim bekannten System notwendigen Aufwand vermeidet.It is therefore an object of the invention, a time multiple Specify plex transmission system that such asynchronous Channels with block structure of the digital signal processed and the same with the known system avoids necessary effort.

Die Aufgabe wird wie im Patentanspruch 1 angegeben gelöst. Weiterbildungen ergeben sich aus den Unteransprüchen.The task is as specified in claim 1 solved. Further training results from the Subclaims.

Einen besonderen Vorteil hat die im Anspruch 2 ange­ gebene Weiterbildung: Wenn das Digitalsignal aus dem asynchronen Kanal ein in Komponentenform codiertes Videosignal ist, kann man bekanntlich die zu über­ tragende Datenmenge um ¹/₆ reduzieren, indem man die digitalisierten Abtastwerte der Horizontalaustastlücke entfernt (z. B. S. Drews, P. Pirsch, K. Schaper: "Circuit Technique for VLSI Design of a Video Codec", Conference Record ICC '84, S. 250-255, Amsterdam 1984. The claim 2 has a particular advantage existing training: If the digital signal from the asynchronous channel a coded in component form As is well known, video signal is too Reduce the amount of data carried by ¹ / ₆ by changing the digitized samples of the horizontal blanking interval removed (e.g. S. Drews, P. Pirsch, K. Schaper: "Circuit Technique for VLSI Design of a Video Codec ", Conference Record ICC '84, pp. 250-255, Amsterdam 1984.  

Im Gegensatz zum hierzu angegebenen Stand der Technik, wo diese Funktion von einem dem Multiplexer vorgeschalteten Pufferspeicher erfüllt wird, übernimmt beim vor­ liegenden System der Multiplexer selbst ohne großen Zusatzaufwand diese Funktion. Da er zur Durchführung der Lehre des Anspruchs 1 den Blockanfang (d. h. beim Video­ signal den Zeilenanfang) auswertet, ist er in der Lage, abhängig von diesem Zeilenanfang die nicht aktiven Zeilendaten auf einfache Weise zu eliminieren, indem er diese entweder nicht in seinem Eingangsspeicher ein­ schreibt oder nicht aus diesem ausliest.In contrast to the state of the art specified here, where this function from a upstream of the multiplexer Buffer memory is fulfilled, takes over before horizontal system of the multiplexer itself without large Additional effort this function. Since he is carrying out the Teaching claim 1 the beginning of the block (i.e. in video signal evaluates the beginning of the line), it is able to depending on this line beginning the inactive ones Easily eliminate line data by using this either not in its input memory writes or does not read from this.

Die Berücksichtigung der Wortstruktur beim Einfügen des Digitalsignals in den Pulsrahmen (Patentanspruch 3) vereinfacht die Realisierung des Multiplexers und des Demultiplexers.Taking the word structure into account when inserting the Digital signal in the pulse frame (claim 3) simplifies the implementation of the multiplexer and the Demultiplexers.

Insbesondere ist wegen der wortweisen Verarbeitung die interne Taktfrequenz herabgesetzt und dadurch eine Realisierung in höchstintegrierter Technik (VLSI), z. B. CMos-Technologie, erleichtert.In particular, because of the word-by-word processing internal clock frequency reduced and thereby a Realization in highly integrated technology (VLSI), e.g. B. CMos technology, relieved.

Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigenThe invention will now be used, for example, with reference to the drawings explained in more detail. Show it

Fig. 1a und Fig. 1b einen Ausschnitt aus dem Pulsrahmen des Systems zur Erläuterung der Differenz zwischen tatsächlichem Blockanfang und der Blockeinfügung in den Pulsrahmen anhand zweier unterschiedlicher beispielhafter Zeitlagen des Blockanfangs in bezug auf den Pulsrahmen, FIG. 1a and FIG. 1b a section from the pulse frame of the system for explaining the difference between the actual start of the block and the block insertion into the pulse frame on the basis of two different exemplary timings of start of the block with respect to the pulse frame,

Fig. 2 ein Blockschaltbild der für die Erfindung wesentlichen Teile des Multiplexers und Fig. 2 is a block diagram of the parts of the multiplexer essential for the invention and

Fig. 3 ein Blockschaltbild der für die Erfindung wesentlichen Teile des Demultiplexers. Fig. 3 is a block diagram of the essential parts of the invention of the demultiplexer.

Der nachstehenden Erläuterung der Erfindung liegt das Beispiel eines asynchronen Videokanals zugrunde. Die Er­ findung ist jedoch hierauf in keiner Weise beschränkt, sondern ebenso anwendbar auf jegliche Kanäle, die asynchron zum Übertragungs-Bittakt des Systems sind und deren Digitalsignal eine Blockstruktur hat, z. B. ein PCM-Kanal, dessen Takt nicht an den vorliegenden Multi­ plexer angepaßt ist und dessen Digitalsignal ein Multi­ plexsignal mit irgendeinem Pulsrahmen ist. Die aufein­ anderfolgenden Blöcke eines solchen Digitalsignals wären in diesem Beispiel durch die Rahmenkennungswörter des Pulsrahmens markiert.The following explanation of the invention is that Example of an asynchronous video channel. The he However, the invention is in no way limited to this, but also applicable to any channels that are asynchronous to the transmission bit clock of the system and whose digital signal has a block structure, e.g. B. a PCM channel whose clock is not connected to the present Multi plexer is adapted and its digital signal is a multi plex signal with any pulse frame. The one successive blocks of such a digital signal in this example by the frame identification words of the Marked pulse frame.

Innerhalb des Pulsrahmens, von dem in Fig. 1 nur einige wenige Zeitabschnitte gezeigt und mit 35, 36, 37 . . . numeriert sind, ist jedem an dem Multiplexer ange­ schlossenen Kanal eine Gruppe von Zeitabschnitten fest zugeteilt, z. B. die Zeitabschnitte 35 und 36 einem PCM-Kanal mit einer Bitfolgefrequenz von 2,048 MHz und die Zeitabschnitte Nr. 37, 38, 39 und viele weitere dem Videokanal. Da der Videokanal, wie eingangs erwähnt, asynchron zum Pulsrahmen ist, kommt es bisweilen vor, daß, wie in Fig. 1a gezeigt, der Zeilenanfang (Block­ anfang) nicht zum Zeitpunkt eines für den Videokanal freien Zeitabschnitts am Multiplexereingang eintrifft, sondern zu einem Zeitpunkt, zu dem der Multiplexer ein Signal aus einem anderen Kanal in seinen Multiplex- Datenstrom einzufügen hat, beispielsweise innerhalb des Zeitabschnitts Nr. 35, der für den PCM-Kanal re­ serviert ist. In diesem Falle kann der Zeilenanfang nicht sofort übertragen werden, sondern muß mindestens solange verzögert werden, bis wieder ein Zeitabschnitt frei ist. Beim gezeigten Beispiel muß also mit der Aus­ sendung des Zeilenanfangs mindestens bis zum Beginn des Zeitabschnitts Nr. 37 des Pulsrahmens abgewartet werden.Within the pulse frame, of which only a few time segments are shown in FIG. 1 and with 35 , 36 , 37 . . . are numbered, each group connected to the multiplexer is permanently assigned a group of time segments, e.g. B. the periods 35 and 36 a PCM channel with a bit rate of 2.048 MHz and the periods 37 , 38 , 39 and many more the video channel. Since, as mentioned at the beginning, the video channel is asynchronous to the pulse frame, it sometimes happens that, as shown in FIG , for which the multiplexer has to insert a signal from another channel into its multiplex data stream, for example within the time segment No. 35 , which is served for the PCM channel re. In this case, the beginning of the line cannot be transferred immediately, but must be delayed at least until another period is available. In the example shown, the transmission from the beginning of the line must therefore be waited for at least until the beginning of period 37 of the pulse frame.

Da den eigentlichen Informationen einer Videozeile ein Zeilensynchronwort vorangestellt werden muß, das einen festen Zeitabstand zum Zeilenanfang hat und dessen Länge zweckmäßigerweise gleich einem ganzen Zeitabschnitt ist, dauert die Wartezeit im gezeigten Beispiel maximal solange wie 3 Zeitabschnitte.Because the actual information of a video line Line sync word must precede that one has a fixed interval between the beginning of the line and its length is expediently equal to an entire period, the waiting time in the example shown takes a maximum as long as 3 periods.

Bei einer derartigen Übertragung des zum Pulsrahmen asynchronen Digitalsignals schwankt also das Zeilen­ synchronwort zeitlich derart, daß ohne zusätzliche Maß­ nahmen eine ausreichend fehlerfreie Zeilensynchronisierung der angeschlossenen Empfangseinrichtung nicht möglich wäre. Wie nachstehend noch erläutert wird, ist das erfindungsgemäße Zeitmultiplex-Übertragungssystem in der Lage, (trotz der auf der Übertragungsstrecke vorhandenen Taktschwankungen des Zeilensynchronisationsworts) am Ausgang des Demultiplexers ein digitales Videosignal abzugeben, dessen Taktschwankungen erheblich reduziert sind.With such a transmission of the to the pulse frame the asynchronous digital signal fluctuates the lines synchronous word in time so that without additional measure took sufficient error-free line synchronization the connected receiving device is not it is possible. As will be explained below, is the time division multiplex transmission system according to the invention in able (despite the existing on the transmission line Clock fluctuations of the line synchronization word) a digital video signal at the output of the demultiplexer deliver, the clock fluctuations significantly reduced are.

Im Gegensatz zum bekannten System, bei dem versucht wird, große Taktschwankungen, die auch als "Jitter" bezeichnet werden können, durch Wahl eines Rahmens mit geringen Wartezeiten zu vermeiden, nimmt das erfindungs­ gemäße System große Taktschwankungen in Kauf und beseitigt sie im empfangsseitigen Demultiplexer wieder. In contrast to the well-known system in which tries big clock fluctuations, also called "jitter" can be designated by choosing a frame with To avoid short waiting times, the invention takes system according to large clock fluctuations in purchase and eliminates them again in the receiving demultiplexer.  

Diese Lösung bietet überraschenderweise die Möglichkeit, das Videosignal unter Berücksichtigung seiner Wortstruktur in die Zeitabschnitte des Pulsrahmens einzufügen, was zwar eine weitere Jitterursache darstellt, jedoch ohne jeglichen Zusatzaufwand im Demultiplexer dessen Ausgangs-Videosignal wortweise in der richtigen Wort­ struktur erscheinen läßt. Dadurch ist der Schaltungs­ aufwand verringert.This solution surprisingly offers the possibility the video signal taking into account its word structure insert into the time segments of the pulse frame, which is another cause of jitter, however without any additional effort in the demultiplexer Output video signal word by word in the correct word structure appears. This is the circuit effort reduced.

Wie aufgrund dieser Maßnahme Taktschwankungen des Zeilensynchronisationsworts auf der Übertragungsstrecke entstehen, zeigt das Beispiel nach Fig. 1b. In diesem Beispiel fällt der Blockanfang nicht in einen für ein PCM-Signal reservierten Zeitabschnitt, sondern er fällt in einen der dem Videosignal zugeteilten Zeitabschnitte des Pulsrahmens, z. B. wie gezeigt in den Zeit­ abschnitt mit der Nr. 38. In diesem Falle wird, um die Wortstruktur des Videosignals zu berücksichtigen, der Zeilenanfang (Blockanfang) nicht sofort übertragen, sondern es wird gewartet, bis der nächste Zeitabschnitt, also der Zeitabschnitt mit der Nr. 39 beginnt. Hierdurch wird also ein Jitter von maximal der Dauer eines Zeitabschnitts verursacht.The example according to FIG. 1b shows how clock fluctuations of the line synchronization word arise on the transmission link as a result of this measure. In this example, the beginning of the block does not fall in a time period reserved for a PCM signal, but rather falls in one of the time periods of the pulse frame allocated to the video signal, e.g. B. as shown in the period with the number 38 . In this case, in order to take into account the word structure of the video signal, the beginning of the line (beginning of the block) is not transmitted immediately, but it is waited until the next period, i.e. the period begins with the number 39 . This causes jitter of a maximum of the duration of a period.

Der erfindungsgemäße Multiplexer funktioniert nun nach dem Prinzip, daß er die zwischen dem tatsächlichen Zeilenanfang und dessen Einfügung in den Pulsrahmen auf­ tretende Verzögerung ermittelt, zum empfangsseitigen De­ multiplexer überträgt und daß dieser durch zeilenindividuelle Verzögerung die Schwankung dieser Verzögerung, d. h. den Jitter, des Zeilensynchronisationsworts erheblich reduziert. The multiplexer according to the invention now works the principle that he distinguishes between the actual Beginning of the line and its insertion in the pulse frame occurring delay determined to the receiving De multiplexer transmits and that this by line-individual Delay the fluctuation of this delay, d. H. the jitter, the line synchronization word considerably reduced.  

Wie in den Fig. 1a und 1b gezeigt, fügt der Multiplexer die genannte Verzögerung zwischen dem Zeilenanfang und der Zeileneinfügung, die mit "Diff" bezeichnet ist, als Korrekturwort mit derselben Bezeichnung in den Zeitabschnitt mit der Nr. 38 zu dem eigentlichen digi­ talen Zeilensignal hinzu. Damit der Demultiplexer den Zeilenanfang im empfangenen Pulsrahmen erkennen kann, wird diesem Korrekturwort "Diff" noch ein Zeilensyn­ chronisationswort, bezeichnet mit BSy (Blocksynchroni­ sationswort) in einem eigenen Zeitabschnitt vorange­ stellt. Die durch diese beiden Wörter bewirkte zusätz­ liche Verzögerung des eigentlichen Zeilensignals ist eine konstante Verzögerung und trägt somit nichts zum Jitter des Zeilensynchronisationsworts bei.As shown in Figs. 1a and 1b, the multiplexer adds the delay between the beginning of the line and the line insertion, which is labeled "Diff", as a correction word with the same designation in the period with the number 38 to the actual digital line signal added. So that the demultiplexer can recognize the beginning of the line in the received pulse frame, this correction word "Diff" is another line sync word called BSy (block synchronization word) in a separate time period. The additional delay of the actual line signal caused by these two words is a constant delay and thus does not contribute to the jitter of the line synchronization word.

Anhand der Fig. 2 wird nun ein Blockschaltbild des erfindungsgemäßen Multiplexers erläutert. Getaktet vom Bittakt des Zeitmultiplex-Übertragungssystems, z. B. dem Takt von 69,632 MHz, von dem ein Teiler 19 den Worttakt des Pulsrahmens ableitet, generiert eine Rahmensteuerung 20 den Pulsrahmen, indem sie in üblicher Weise mit einer vorgegebenen Rahmenfrequenz ein Register 21 veranlaßt, das dort gespeicherte Rahmenkennungswort auf eine Busleitung 22 zu geben. Die hierzu erforderliche Steuerleitung von der Rahmensteuerung 20 zum Register 21 ist mit LR bezeichnet. Auf dieselbe Busleitung 22 geben auch nicht gezeigte Kanalschaltungen Digitalsignale aus anderen Kanälen in den diesen zugeteilten Zeitab­ schnitten des Pulsrahmens, so daß auf dieser Busleitung 22 in üblicher Weise das Multiplexsignal entsteht. Ein Parallel-Serien-Wandler 23 wandelt das auf der Bus­ leitung geführte Multiplexsignal in einen seriellen Datenstrom mit der Übertragungs-Bitfolgefrequenz des Übertragungssystems von beispielsweise 69,632 MHz um. A block diagram of the multiplexer according to the invention will now be explained with reference to FIG. 2. Clocked by the bit clock of the time division multiplex transmission system, e.g. B. the clock of 69.632 MHz, from which a divider 19 derives the word clock of the pulse frame, a frame controller 20 generates the pulse frame by causing a register 21 in a conventional manner with a predetermined frame frequency to give the frame identifier word stored there to a bus line 22 . The control line required for this from the frame control 20 to the register 21 is designated LR. On the same bus line 22 also channel circuits, not shown, give digital signals from other channels in the time frames assigned to them, cut off the pulse frame, so that the multiplex signal is produced on this bus line 22 in the usual way. A parallel-serial converter 23 converts the multiplex signal carried on the bus line into a serial data stream with the transmission bit rate of the transmission system of, for example, 69.632 MHz.

Die Videoinformation wird nun wie folgt vom Multiplexer verarbeitet und in die hierfür reservierten Zeitab­ schnitte des Pulsrahmens eingefügt:The video information is now from the multiplexer as follows processed and in the time reserved for this sections of the pulse frame inserted:

Eine mit "Video" bezeichnete Leitung führt das codierte Videosignal Wort für Wort einem elastischen Speicher 24 zu, der ein Schreib-Lese-Speicher mit der häufig verwendeten Zusatzbezeichnung "FiFo" (First in - First out) ist. Es ist angenommen, daß das Videosignal durch Serien-Parallel-Wandlung eine gewünschte Wort­ breite, in Fig. 2 16 bit, hat. Außer diesen eigentlichen Bildpunktinformationen erhält der Multiplexer vom Videocodierer den Worttakt WT des digitalisierten Video­ signals und ein dessen Zeilenanfang kennzeichnendes Signal, mit BA bezeichnet. Aufgrund des Zeilenanfangs­ signals BA sorgt eine Schreibsteuerung 25 dafür, daß der Anfang einer Videozeile, d. h. der erste Digitalwert ihres ersten Bildpunktes, auf einen definierten Speicherplatz des elastischen Speichers 24 einge­ schrieben wird, im einfachsten Falle auf den Speicher­ platz mit der Adresse 0. Die hierfür notwendigen Schreib-Steuersignale erscheinen am Ausgang S der Schreibsteuerung 25.A line labeled "video" supplies the coded video signal word for word to an elastic memory 24 , which is a read-write memory with the frequently used additional name "FiFo" (First in - First out). It is believed that the video signal has a desired word width, 16 bits in Fig. 2, by serial-to-parallel conversion. In addition to this actual pixel information, the multiplexer receives from the video encoder the word clock WT of the digitized video signal and a signal characterizing its beginning of the line, designated BA. Due to the beginning of the line signal BA, a write controller 25 ensures that the beginning of a video line, that is, the first digital value of its first pixel, is written to a defined memory location of the elastic memory 24 , in the simplest case to the memory location with the address 0. The Write control signals necessary for this appear at the output S of the write controller 25 .

Das Zeilenanfangssignal BA erhält auch die Rahmen­ steuerung und ein Vorwärtszähler 26. Der Vorwärtszähler 26 erhält denselben Takt wie der Teiler 19, also den Übertragungs-Bittakt von 69,632 MHz des Übertragungs­ systems. Jeder Zeilenanfang löst den folgenden Ablauf von Funktionen aus: der Vorwärtszähler 26 zählt die Taktperioden, bis die Rahmensteuerung 20 den ersten freien Zeitabschnitt zum Einfügen des Zeilenanfangs in den Pulsrahmen gefunden hat (Fig. 1). Zu diesem Zeit­ punkt gibt die Rahmensteuerung ein Stopsignal zum Vor­ wärtszähler 26 und ein Steuersignal LZ zu einem ein Zeilensynchronisationswort speichernden Register 27, das dieses veranlaßt, ein Zeilensynchronisationswort in diesen freien Zeitabschnitt über die Busleitung 22 einzufügen. Mit Hilfe eines weiteren Steuersignals LDiff veranlaßt die Rahmensteuerung 20 den Vorwärtszähler 26, den Zählerendstand, d. h. die in Einheiten des Übertragungs- Bittakts festgestellte Wartezeit zwischen dem tatsächlichen Blockanfang und seiner Einfügung in den Pulsrahmen während des nächsten Zeitabschnittes als Korrekturwort "Diff" über die Busleitung 22 in den Puls­ rahmen einzufügen und setzt gleichzeitig den Vorwärts­ zähler 26 wieder zurück.The line start signal BA also receives the frame control and an up counter 26 . The up counter 26 receives the same clock as the divider 19 , that is, the transmission bit clock of 69.632 MHz of the transmission system. Each line start triggers the following sequence of functions: the up counter 26 counts the clock periods until the frame controller 20 has found the first free period for inserting the line start into the pulse frame ( FIG. 1). At this point in time, the frame controller gives a stop signal to the forward counter 26 and a control signal LZ to a register 27 storing a line synchronization word, which causes this to insert a line synchronization word into this free period over the bus line 22 . By means of a further control signal LDiff 20 causes the frame control the up counter 26, the terminal count, the determined in units of the transmission bit clock latency between the actual start of the block and its insertion into the pulse frame, during the next time period as a correction word "Diff" ie, via the bus line 22 insert into the pulse frame and at the same time reset the up counter 26 again.

Mit dem unmittelbar auf den Zeitabschnitt des Korrektur­ worts folgenden Zeitabschnitt beginnt die Rahmen­ steuerung, den elastischen Speicher 24 über eine der Wortbreite entsprechende Ausgangsleitung A auszulesen, wodurch die gespeicherten Videodaten über die Busleitung 22 in den Pulsrahmen eingefügt werden.With the time period immediately following the time period of the correction word, the frame controller begins to read out the elastic memory 24 via an output line A corresponding to the word width, as a result of which the stored video data are inserted into the pulse frame via the bus line 22 .

Das hierzu von der Rahmensteuerung 20 abgegebene Steuer­ signal, mit LV bezeichnet, wird an eine Lesesteuerung 28 angelegt. Es enthält den Worttakt des Pulsrahmens, damit das Auslesen der Videodaten ebenso wie das Einschreiben Wort für Wort geschehen kann. Die Lesesteuerung 28 gibt die für das Auslesen notwendigen Lese-Steuersignale über eine Steuerleitung L an den elastischen Speicher 24 und sorgt dabei dafür, daß die erste Leseadresse diejenige ist, unter der der erste Digitalwert des ersten Bild­ punktes der Videozeile in den elastischen Speicher 24 eingeschrieben worden ist. The control signal given by the frame controller 20 , designated LV, is applied to a read controller 28 . It contains the word clock of the pulse frame so that the reading of the video data as well as the writing can be done word for word. The read control 28 outputs the read control signals necessary for reading out via a control line L to the elastic memory 24 and thereby ensures that the first read address is the one under which the first digital value of the first pixel of the video line is written into the elastic memory 24 has been.

Durch diesen Auslesevorgang wird das digitalisierte Videosignal unter Berücksichtigung seiner Wortstruktur in die Zeitabschnitte des Pulsrahmens eingefügt, d. h. es ist eindeutig festgelegt, welche Positionen eines Zeit­ abschnitts des Pulsrahmens mit welchen Bitpositionen des wortweise strukturierten Videosignals belegt sind.This readout process digitizes the Video signal considering its word structure in inserted the periods of the pulse frame, d. H. it clearly defines which positions of a time section of the pulse frame with which bit positions of the word-structured video signal are occupied.

Die Schreibsteuerung 25 oder die Lesesteuerung 28 hat das weitere, eingangs erwähnte Merkmal, daß sie die digitalisierten Abtastwerte der Horizontalaustastlücke des Videosignals aus dem zu übertragenden Digitalsignal entfernt und damit Übertragungskapazität zugunsten anderer Kommunikationsdienste einspart. Dies geschieht einfach dadurch, daß sie entweder beim Einschreiben in den elastischen Speicher oder beim Auslesen aus diesem beginnend vom Zeilenanfang die Bildpunkte zählt und das Einschreiben oder Auslesen dieser Zeile beendet, sobald die fest vorgegebene Anzahl von "aktiven" Bildpunkten einer Videozeile erreicht ist. Die Digitalwerte der übrigen, nicht "aktiven" Bildpunkte der Videozeile, d. h. die Werte ihrer Horizontalaustastlücke, werden somit von der Übertragung ausgeschlossen, was eine Ver­ ringerung der aus dem Videokanal zu übertragenden Daten­ menge um ¹/₆ bedeutet.The write controller 25 or the read controller 28 has the further feature mentioned at the outset that it removes the digitized samples of the horizontal blanking interval of the video signal from the digital signal to be transmitted and thus saves transmission capacity in favor of other communication services. This is done simply by counting the pixels either when writing to or reading from the elastic memory starting from the beginning of the line and ending the writing or reading of this line as soon as the fixed predetermined number of "active" pixels of a video line has been reached. The digital values of the remaining, not "active" pixels of the video line, ie the values of their horizontal blanking interval, are thus excluded from the transmission, which means a reduction in the amount of data to be transmitted from the video channel by ½.

Anhand der Fig. 3 wird nun der von der Erfindung betroffene Teil des Demultiplexers erläutert. Eine Schaltung 42 zur Rahmen- und Worttakterkennung leitet vom an­ kommenden seriellen Zeitmultiplex-Datenstrom durch Er­ kennung des Rahmenkennungswortes den Rahmentakt ab. Sie enthält einen Teiler, der mit dem Rahmentakt synchronisiert wird und durch Teilung des Übertragungs-Bittakts (69,632 MHz) des ankommenden Datenstroms dessen Worttakt ableitet. (Der Übertragungsbittakt wird in einer nicht gezeigten Taktableitungsschaltung vom ankommenden Daten­ strom abgeleitet.) The part of the demultiplexer affected by the invention will now be explained with reference to FIG. 3. A circuit 42 for frame and word clock detection derives from the incoming serial time division data stream by recognizing the frame identification word from the frame clock. It contains a divider, which is synchronized with the frame clock and derives its word clock by dividing the transmission bit clock (69.632 MHz) of the incoming data stream. (The transmission bit clock is derived in a clock derivation circuit, not shown, from the incoming data stream.)

Ein Serien-Parallel-Wandler 43, der mit dem Worttakt des empfangenen Zeitmultiplexer-Datenstroms synchronisiert wird, setzt diesen in parallele Wörter um, so daß da­ durch bereits die Wortstruktur des Videosignals berück­ sichtigt ist. Die Ausgangs-Wörter gelangen auf eine Bus­ leitung 44, aus der die verschiedenen Kanalschaltungen die ihnen zugeordneten Daten entnehmen können.A series-parallel converter 43 , which is synchronized with the word clock of the received time-division multiplexer data stream, converts this into parallel words, so that the word structure of the video signal is already taken into account. The output words arrive on a bus line 44 , from which the various channel circuits can take the data assigned to them.

Die Schaltung 42 liefert den Rahmentakt über eine mit RT bezeichnete Leitung an eine Demultiplexer-Steuerung 45, die in üblicher Weise die einzelnen Kanaleinheiten so steuert, daß sie genau während der ihnen zugeteilten Zeitabschnitte ihre Informationen aus dem Pulsrahmen entnehmen. Was den hier interessierenden Videokanal be­ trifft, so aktiviert die Demultiplexer-Steuerung 45 eine Zeilenerkennungsschaltung 46 während der dem Videokanal zugeordneten Zeitabschnitte des Pulsrahmens. Während dieser Zeitabschnitte empfängt die Zeilenerkennungs­ schaltung 46, gesteuert vom Worttakt des Pulsrahmens, nacheinander Wörter von der Busleitung 44 und stellt fest, ob diese mit dem Zeilensynchronisationswort übereinstimmen. Wenn sie das Zeilensynchronisationswort gefunden hat, so teilt sie dies durch einen Impuls der Demultiplexer-Steuerung 45 mit.The circuit 42 supplies the frame clock via a line labeled RT to a demultiplexer controller 45 , which controls the individual channel units in a conventional manner in such a way that they extract their information from the pulse frame exactly during the time segments assigned to them. As for the video channel of interest here, the demultiplexer controller 45 activates a line detection circuit 46 during the time segments of the pulse frame assigned to the video channel. During these periods, the line detection circuit 46 , controlled by the word clock of the pulse frame, successively receives words from the bus line 44 and determines whether they match the line synchronization word. If it has found the line synchronization word, it communicates this with a pulse to the demultiplexer controller 45 .

Daraufhin erzeugt die Demultiplexer-Steuerung für die Dauer des auf das Zeilensynchronisationswort folgenden Zeitabschnitts ein Steuersignal SDiff, das einem Vor­ wärtszähler 47 zugeführt wird und diesen veranlaßt, das in diesem Zeitabschnitt enthaltene Korrekturwort (Diff, Fig. 1) von der Busleitung 44 zu übernehmen. Der Vor­ wärtszähler stellt seinen Zählerstand auf den durch das Korrekturwort angezeigten Zählwert ein. The demultiplexer control then generates a control signal SDiff for the duration of the period following the line synchronization word, which is fed to a forward counter 47 and causes the latter to adopt the correction word (Diff, FIG. 1) contained in this period from the bus line 44 . The forward counter sets its counter reading to the counter value indicated by the correction word.

Beim Beginn des nächsten Zeitabschnitts, d. h. beim Beginn der eigentlichen Videozeile (Fig. 1, "Daten"), startet die Demultiplexer-Steuerung 45 den Vorgang des Einschreibens der Videodaten von der Busleitung 44 in einen elastischen Speicher 48. Das für das Einschreiben von der Demultiplexer-Steuerung abgegebene Steuersignal, mit SV bezeichnet, wird an eine Schreibsteuerung 49 an­ gelegt. Es enthält den Worttakt des Pulsrahmens, damit das Einschreiben der Videodaten Wort für Wort geschieht. Während der nicht dem Videosignal zugeteilten Zeitab­ schnitte des Pulsrahmens verschwindet dieses Steuersignal SV, so daß andere Daten als Videodaten nicht in diesen elastischen Speicher 48 eingeschrieben werden können. Die Schreibsteuerung 49 gibt die für das Einschreiben notwendigen Schreib-Steuersignale über eine Steuer­ leitung S an den elastischen Speicher 48 und sorgt dabei dafür, daß das Einschreiben mit einer definierten Adresse für die auf den ersten Bildpunkt der Videozeile bezogenen Daten beginnt, beispielsweise mit der Adresse 0.At the beginning of the next time period, ie at the beginning of the actual video line ( FIG. 1, "data"), the demultiplexer controller 45 starts the process of writing the video data from the bus line 44 into an elastic memory 48 . The control signal emitted for writing by the demultiplexer controller, designated SV, is applied to a write controller 49 . It contains the word clock of the pulse frame so that the video data can be written word for word. During the Zeitab sections of the pulse frame not assigned to the video signal, this control signal SV disappears, so that data other than video data cannot be written into this elastic memory 48 . The write controller 49 gives the write control signals necessary for writing via a control line S to the elastic memory 48 and thereby ensures that the writing begins with a defined address for the data relating to the first pixel of the video line, for example with the address 0.

Ebenfalls beim Beginn des auf das Korrekturwort folgenden Zeitabschnitts (Nr. 39 bzw. 41 in Fig. 1) erzeugt die Demultiplexer-Steuerung 45 ein Ausgangssignal BE, das den Beginn der eigentlichen Videozeile im empfangenen Pulsrahmen, d. h. allgemein die Blockeinfügung in den Pulsrahmen (Fig. 1), kennzeichnet. Dieses Signal BE ist das Startsignal des Vorwärtszählers 47, und der Zähltakt des Vorwärtszählers 47 ist der auch in der Schaltung 42 verwendete Bittakt der Übertragungsstrecke (69,632 MHz). Nachdem der Vorwärtszähler gestartet worden ist, zählt er in diesem Takt bis zum Erreichen eines Endwerts. Dieser Endwert ist so gewählt, daß er gleich der maximal zu korrigierenden Taktschwankung, gemessen in Bittaktperioden des Übertragungssystems, ist. Sobald der Zähler 47 seinen Endwert erreicht hat, gibt er ein Steuersignal BE′ an seinem Ausgang ab, das den korri­ gierten Zeilenanfang bedeutet. Anschließend springt sein Zählerstand wieder auf den Anfangswert 0.Also at the beginning of the time period following the correction word (No. 39 or 41 in FIG. 1), the demultiplexer control 45 generates an output signal BE which indicates the beginning of the actual video line in the received pulse frame, ie generally the block insertion in the pulse frame ( Fig . 1), marks. This signal BE is the start signal of the up counter 47 , and the count clock of the up counter 47 is the bit clock of the transmission link (69.632 MHz) also used in the circuit 42 . After the up-counter has been started, it counts in this cycle until it reaches an end value. This end value is selected such that it is equal to the maximum clock fluctuation to be corrected, measured in bit clock periods of the transmission system. As soon as the counter 47 has reached its end value, it outputs a control signal BE 'at its output, which means the corrected beginning of the line. Then its counter reading jumps back to the initial value 0.

Ist beispielsweise der Zählerendwert gleich 20 gewählt und bedeutet das Korrekturwort "Diff", daß der Zeilen­ anfang um 15 Taktperioden verzögert gegenüber dem tat­ sächlichen Zeilenanfang übertragen worden ist, so bewirkt der Vorwärtszähler 47 eine Verzögerung um 5 Takt­ perioden. Mit dieser Verzögerung, d. h. um 5 Takt­ perioden später als der Empfang des Zeilenanfangssignals BE, wird das Auslesen des elastischen Speichers 48 begonnen.For example, if the final counter value is selected equal to 20 and the correction word "Diff" means that the beginning of the line has been delayed by 15 clock periods compared to the actual beginning of the line, the up counter 47 causes a delay of 5 clock periods. With this delay, that is to say 5 clock periods later than the receipt of the line start signal BE, the reading out of the elastic memory 48 is started.

Das korrigierte Zeilensynchronisationssignal BE′ wird in einem Taktgenerator 50, der die Videotakte für die empfangs­ seitige Videosignalverarbeitung erzeugt, zu dessen Synchronisierung verwendet. Von den Videotakten, die der Taktgenerator 50 erzeugt, wird der Worttakt des Video­ signals abgeleitet und an eine Lesesteuerung 51 ange­ legt, so daß diese ein wortweises Auslesen der Video­ daten aus dem elastischen Speicher 44 steuern kann. Das wortweise Auslesen hat den Vorteil, daß die am Speicher­ ausgang erscheinenden Videodaten in der richtigen Wort­ struktur auf die Bildpunkte bezogen sind und dadurch die weitere Ver­ arbeitung erleichtert ist. Die zum Auslesen notwendigen Lese-Steuersignale gibt die Lesesteuerung über eine mit L bezeichnete Steuerleitung an den elastischen Speicher 44 und sorgt dabei dafür, daß die erste Leseadresse diejenige ist, unter der der erste Digitalwert des ersten Bildpunkts der Videozeile in den elastischen Speicher 48 eingeschrieben worden ist.The corrected line synchronization signal BE 'is used in a clock generator 50 , which generates the video clocks for the reception-side video signal processing, for the synchronization thereof. From the video clocks generated by the clock generator 50 , the word clock of the video signal is derived and applied to a reading controller 51 so that it can control word-by-word reading of the video data from the elastic memory 44 . The word-by-word reading has the advantage that the video data appearing at the memory output are based on the pixels in the correct word structure, and this makes further processing easier. The read control signals required for reading out are read by the read control via a control line labeled L to the elastic memory 44 and thereby ensure that the first read address is the one under which the first digital value of the first pixel of the video line was written into the elastic memory 48 is.

Aus der obigen Beschreibung der Funktion des Vorwärts­ zählers 47 ergibt sich zusammengefaßt, daß er empfangs­ seitig die ursprünglichen Zeitabstände zwischen den Zeilenanfängen durch eine vom jeweils zugehörigen Korrekturwort abhängige variable Verzögerung im wesent­ lichen wieder herstellt. In anderen Worten: Die sende­ seitig vorgenommenen unterschiedlichen Verzögerungen der aufeinanderfolgenden Videozeilen werden empfangsseitig durch eine entsprechende, ebenfalls unterschiedliche Verzögerung derselben ausgeglichen. Die vorstehend beschriebene erfindungsgemäße Korrektur ist mit der Unge­ nauigkeit der Taktperiode behaftet. Eine weitere Ver­ ringerung des Zeilenjitters ist möglich, wenn anstatt einer direkten Synchronisierung des Taktgebers eine PLL-Technik (PLL = Phase Locked Loop) angewandt wird. Da jedoch der größte Teil des Jitters durch die vorstehend beschriebenen Maßnahmen bereits beseitigt wird, müssen an den Phasenregelkreis nur geringe Anforderungen ge­ stellt werden. In den vorstehenden Erläuterungen wurde davon ausgegangen, daß der Zähler mit dem Übertragungs­ takt arbeitet. Ist bei Sender und Empfänger ein noch höherer Takt vorhanden, so kann prinzipiell auch das Differenzwort über einen solchen Takt bestimmt werden. Hierdurch kann der verbleibende Jitter noch weiter reduziert werden.From the above description of the function of the up-counter 47 it can be summarized that it receives the original time intervals between the beginning of the lines on the receiving side by a dependent on the respective correction word variable delay essentially union again. In other words: the different delays of the successive video lines carried out on the transmission side are compensated for on the receiving side by a corresponding, likewise different delay thereof. The correction according to the invention described above is affected by the inaccuracy of the clock period. A further reduction in the line jitter is possible if, instead of a direct synchronization of the clock generator, a PLL technique (PLL = phase locked loop) is used. However, since most of the jitter is already eliminated by the measures described above, only small requirements have to be made of the phase locked loop. In the above explanations, it was assumed that the counter works with the transmission clock. If the transmitter and receiver have an even higher clock, the difference word can in principle also be determined using such a clock. This allows the remaining jitter to be reduced even further.

Claims (5)

1. Nachrichtenübertragungssystem mit einem sendeseitigen Multiplexer und einem empfangsseitigen Demultiplexer zur Zeitmultiplex-Übertragung von digitalen Signalen aus mehreren Kanälen, mit mindestens einem zum Multiplextakt asynchronen Kanal, dessen Digitalsignal aus aufeinanderfolgenden Blöcken mit einem durch ein Synchronisierwort markierten Blockanfang bestehen, dadurch gekennzeichnet, daß der Multiplexer (Fig. 2) das Digitalsignal aus diesem Kanal ohne vorherige Taktanpassung in die für diesen Kanal vorgesehenen Zeitabschnitte (37, 38, 39, . . .) des Puls­ rahmens (Fig. 1) einfügt, daß der Multiplexer jedem Block aus diesem Kanal ein Korrekturwort (Diff) hin­ zufügt, das angibt, mit welcher Zeitdifferenz (Diff) der Block in den Pulsrahmen eingefügt wird und daß der Demultiplexer (Fig. 3) für diesen Kanal eine Korrektur­ schaltung (43, 44, 46, 47) enthält, die die ur­ sprünglichen Zeitabstände zwischen aufeinanderfolgenden Blöcken durch eine vom jeweils beigefügten Korrekturwort (Diff) abhängige Verzögerung wiederherstellt.1. Message transmission system with a transmission-side multiplexer and a reception-side demultiplexer for time-division multiplex transmission of digital signals from several channels, with at least one channel asynchronous to the multiplex clock, the digital signal of which consists of successive blocks with a block beginning marked by a synchronization word, characterized in that the multiplexer ( Fig. 2) the digital signal from this channel without prior clock adaptation in the time segments ( 37 , 38 , 39 ,...) Provided for this channel ( FIG. 1) inserts that the multiplexer inserts every block from this channel Adds correction word (Diff) indicating the time difference (Diff) with which the block is inserted into the pulse frame and that the demultiplexer ( Fig. 3) contains a correction circuit ( 43 , 44 , 46 , 47 ) for this channel, which the original time intervals between successive blocks by one from each added correction word (diff) dependent delay. 2. System nach Anspruch 1 mit einem asynchronen Kanal, dessen Digitalsignal ein in Komponentenform codiertes Videosignal ist, dadurch gekennzeichnet, daß der Multi­ plexer (Fig. 2) bei dessen Einfügung in den Pulsrahmen die digitalisierten Abtastwerte der Horizontalaustastlücke entfernt.2. System according to claim 1 with an asynchronous channel, the digital signal of which is a video signal coded in component form, characterized in that the multiplexer ( FIG. 2) removes the digitized samples of the horizontal blanking interval when it is inserted into the pulse frame. 3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Multiplexer (Fig. 2) das Digitalsignal unter Berücksichtigung seiner Wortstruktur in die Zeit­ abschnitte (37, 38, . . .) des Pulsrahmens einfügt, derart, daß die Bitpositionen ihrer Wörter eindeutig bestimmten Bitpositionen innerhalb eines Zeitabschnitts des Puls­ rahmens zugeordnet sind und daß der Demultiplexer (Fig. 3) das Digitalsignal in entsprechender Weise unter Berücksichtigung seiner Wortstruktur verarbeitet.3. System according to claim 1 or 2, characterized in that the multiplexer ( Fig. 2) inserts the digital signal taking into account its word structure in the time sections ( 37 , 38 , ...) of the pulse frame, such that the bit positions of their words clearly assigned to certain bit positions within a period of the pulse frame and that the demultiplexer ( Fig. 3) processes the digital signal in a corresponding manner taking into account its word structure. 4. System nach einem der vorstehenden Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Zeiteinheit der im Multiplexer (Fig. 2) ermittelten und im Demultiplexer (Fig. 3) verwendeten Zeitdifferenz (Diff) eine Takt­ periode des Zeitmultiplex-Übertragungsbittakts ist. 4. System according to any one of the preceding claims 1 or 2, characterized in that the time unit of the time difference (Diff) determined in the multiplexer ( Fig. 2) and used in the demultiplexer ( Fig. 3) is a clock period of the time-division multiplex transmission bit clock. 5. System nach Anspruch 4, dadurch gekennzeichnet, daß der Multiplexer (Fig. 2) einen Vorwärts-Zähler (26) zum Ermitteln der Zeitdifferenz (Diff) aufweist, der gleichzeitig mit dem Blockanfang (BA) gestartet und, sobald mit der Einfügung des Blocks in den Pulsrahmen begonnen wird, gestoppt wird und daß der Demultiplexer (Fig. 3) einen Vorwärtszähler (47) enthält, der auf einen der Zeitdifferenz (Diff) gleichen Zählwert voreingestellt, beim erkannten Blockanfang (BE) gestartet wird und bei Erreichen eines fest vorgegebenen Endstands einen Impuls (BE′) abgibt, der den korrigierten Blockanfang definiert, und daß der Zähltakt beider Vorwärtszähler (26, 36) der Bittakt der Zeitmultiplex-Übertragung ist.5. System according to claim 4, characterized in that the multiplexer ( Fig. 2) has an up counter ( 26 ) for determining the time difference (Diff), which started simultaneously with the beginning of the block (BA) and, as soon as with the insertion of Blocks in the pulse frame is started, stopped and that the demultiplexer ( Fig. 3) contains an up counter ( 47 ) which is preset to a count value equal to the time difference (Diff), started at the detected block start (BE) and when a fixed one is reached predefined end value emits a pulse (BE '), which defines the corrected block start, and that the counting clock of both up counters ( 26 , 36 ) is the bit clock of the time-division multiplex transmission.
DE19843439633 1984-10-30 1984-10-30 Time-multiplex transmission system, especially for service-integrated digital broadband networks Granted DE3439633A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19843439633 DE3439633A1 (en) 1984-10-30 1984-10-30 Time-multiplex transmission system, especially for service-integrated digital broadband networks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19843439633 DE3439633A1 (en) 1984-10-30 1984-10-30 Time-multiplex transmission system, especially for service-integrated digital broadband networks

Publications (2)

Publication Number Publication Date
DE3439633A1 DE3439633A1 (en) 1986-04-30
DE3439633C2 true DE3439633C2 (en) 1991-01-24

Family

ID=6249066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843439633 Granted DE3439633A1 (en) 1984-10-30 1984-10-30 Time-multiplex transmission system, especially for service-integrated digital broadband networks

Country Status (1)

Country Link
DE (1) DE3439633A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3842694A1 (en) * 1988-12-19 1990-06-21 Standard Elektrik Lorenz Ag DEMULTIPLEXER WITH CIRCUIT TO REDUCE THE WAITING JITTER

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959595A (en) * 1975-01-09 1976-05-25 Sperry Rand Corporation Digital signal multiplexer/concentrator
DE3227780A1 (en) * 1982-07-24 1984-01-26 ANT Nachrichtentechnik GmbH, 7150 Backnang System for the digital transmission of video or videotelephone signals

Also Published As

Publication number Publication date
DE3439633A1 (en) 1986-04-30

Similar Documents

Publication Publication Date Title
DE2165667C3 (en) Time division multiplex transmission equipment
DE3333379C2 (en)
DE4017494C2 (en)
DE2838757A1 (en) INTERFACE CIRCUIT FOR TIME MULTIPLEX CABLES OF MESSAGE SWITCHING SYSTEMS
DE2510242A1 (en) DEVICE FOR COMBINING A VARIETY OF INPUT DATA BITSTREAMS INTO A SINGLE OUTPUT BITSTREAM
DE2832855C3 (en) Method of transferring data
DE2825954C2 (en) Digital time division multiplex system
DE4027262C2 (en) Method and device for synchronizing digital data
DE2412962B2 (en) METHOD FOR TIME MULTIPLEX TRANSMISSION OF DATA
EP0103076B1 (en) Digital transmission system for video signals or picture telephone signals
WO1987004035A1 (en) System for simultaneous operation of several terminals on a network terminating unit of a wide-band network
EP0100820B1 (en) Method for the synchronous transmission of frame-structured data
DE3340553A1 (en) DEVICE FOR GENERATING A VERTICAL SYNCHRONOUS SIGNAL IN A TELEVISION RECEIVER
DE3439633C2 (en)
DE3212450A1 (en) SYNCHRONIZING DEVICE OF A DIGITAL SIGNAL DEMULTIPLEX DEVICE
DE60201052T2 (en) A method of transparently transporting frames with reduced overhead between two networks through a gateway network that transmits a shared frame with extended payload
DE3438369A1 (en) Digital data transmission system
DE1462858B2 (en) METHOD FOR CONVERTING PCM INPUT PULSES THAT APPEAR WITH A FIRST FOLLOWING FREQUENCY INTO PCM OUTPUT PULSES THAT APPEAR WITH A SECOND FOLLOWING FREQUENCY
DE3337639A1 (en) LINEAR TIME MULTIPLEX LANGUAGE CONFERENCE AND DATA SWITCHING ARRANGEMENT
DE3507029A1 (en) METHOD FOR NORMALIZING SIGNAL CHANNELS ON A TDMA FRAME IN A MOBILE RADIO SYSTEM
DE2947529C2 (en)
DE3843182C2 (en)
DE19756886C1 (en) Speech and general data transmission method for ATM
DE3229417C2 (en)
DE4018483A1 (en) METHOD AND DEVICE FOR REMOTE TRANSMISSION OF DATA

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8339 Ceased/non-payment of the annual fee