DE3213574C2 - Schaltung zur Datenübertragung - Google Patents
Schaltung zur DatenübertragungInfo
- Publication number
- DE3213574C2 DE3213574C2 DE3213574A DE3213574A DE3213574C2 DE 3213574 C2 DE3213574 C2 DE 3213574C2 DE 3213574 A DE3213574 A DE 3213574A DE 3213574 A DE3213574 A DE 3213574A DE 3213574 C2 DE3213574 C2 DE 3213574C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- switching device
- data
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Radio Relay Systems (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltung gemäß dem Oberbegriff
des Patentanspruchs 1.
Schaltungen dieser Art dienen in Verbindung mit der Verwendung
von zwei Eingangsleitungen der Verbesserung der Zuverlässigkeit
der Datenübertragung zwischen dem ersten und dem zweiten System,
indem die Übertragungskanäle redundant ausgeführt werden.
Bei einer bekannten Schaltung gemäß dem Oberbegriff des Patentanspruchs
1 (US-PS 4 154 395) ist die zweite Schalteinrichtung
außer mit der zweiten Eingangsleitung mit der Ausgangsanordnung
der ersten Schalteinrichtung verbunden und steht ausgangsseitig
mit der Logikschaltung in Verbindung. Die letztere ist des weiteren
mit der Ausgangsanordnung der ersten Schalteinrichtung
und mit der zweiten Eingangsleitung verbunden. Die erste Eingangsleitung
hat keinen unmittelbaren Kontakt mit der Logikschaltung.
Wenn die erste Schalteinrichtung über die erste Eingangsleitung
Daten von dem ersten System empfängt, liefert sie ausgangsseitig
ein entsprechendes Datensignal an die Logikschaltung,
die dieses zum zweiten System durchschaltet, und sie unterdrückt
gleichzeitig die eingangsseitige Steuerbarkeit der zweiten
Schalteinrichtung und hält diese in einem Zustand, in dem die
zweite Schalteinrichtung die Logikschaltung gegen Durchgang
von auf der zweiten Eingangsleitung ankommenden Datensignale
zum zweiten System hin sperrt. So lange also eine Datenübertragung
über die erste Eingangsleitung stattfindet, ist diese gegenüber
der zweiten Eingangsleitung bevorrechtigt, von der her demzufolge
keinerlei Daten über die Logikschaltung zum zweiten System übertragen
werden können, selbst wenn gleichzeitig auf der zweiten
Eingangsleitung Daten bei der Schaltung ankommen.
Der Erfindung liegt die Aufgabe zugrunde, einen gegenüber dem
bekannten anderen Lösungsweg zu finden, bei dem die beiden Eingangsleitungen
gleichberechtigt sind.
Die vorstehend angegebene Aufgabe wird durch die im Patentanspruch
1 genannten Merkmale gelöst.
Die Unteransprüche betreffen bevorzugte Ausführungsformen der
Schaltung gemäß Patentanspruch 1.
Die Erfindung wird nachstehend an Hand der Zeichnung an einem
Ausführungsbeispiel noch näher erläutert.
In der Zeichnung zeigt
die Fig. 1 eine Schaltung der Übertragungsstrecke und der Entscheidungslogik
nach der vorliegenden Erfindung und
die Fig. 2, 3 und 4 sind Impulsdiagramme zur Erläuterung der verschiedenen
Betriebszustände
der in der Fig. 1 gezeigten Schaltung.
Die Fig. 1 zeigt eine Ausführungsform der redundanten Übertragungsschaltung
nach der vorliegenden Erfindung. Eine flankengetriggerte 2fach-Entscheidungsschaltung
ermittelt, welche der Eingangsleitungen L1(EIN) oder L2(EIN)
aktiv ist, und schaltet die Daten auf dieser aktiven Leitung selbsttätig
auf die zur Verarbeitungseinheit führende Ausgangsleitung. Die zugehörige
Sendeleitung L1(AUS) oder L2(AUS) wird dabei gleichzeitig bereitgeschaltet.
In einem ersten Betriebszustand erfolgt die Übertragung zwischen dem ersten System, hier einem
Wirtssystem, und dem zweiten System, hier einer abgesetzten Einheit, über die eine oder die andere
Leitung, nicht aber über beide gleichzeitig. Das erste System entscheidet in diesem Betriebszustand,
welche Leitung aktiv sein soll.
Falls das zweite System auf gegebene Befehle nicht mehr reagiert,
schaltet das erste System auf die andere Leitung um und versucht, die Verbindung
wieder herzustellen.
In einem zweiten Betriebszustand erfolgt die Datenübertragung auf beiden
Leitungen gleichzeitig. Daten aus dem ersten System liegen im wesentlichen
gleichzeitig auf den Leitungen L1(EIN) und L2(EIN). Auf diese Weise verringert
man den apparativen Aufwand im ersten System und braucht dort
keine Entscheidungen zu treffen.
Die Schaltung enthält auch ein erstes und ein zweites D-Flipflop 4 bzw. 6
(beispielsweise 74LS74) und ein erstes, ein zweites und ein drittes UND-Glied
2, 14 bzw. 16 mit jeweils zwei Eingängen (beispielsweise 74LS08)
sowie ein erstes, ein zweites und ein drittes NOR-Glied 8, 10 bzw. 12
mit jeweils zwei Eingängen (bspw. 74LS02). Die vom ersten System ankommende
erste Übertragungsleitung L1(EIN) ist an einen Eingang des Flipflops 6 und an
einen Eingang des NOR-Glieds 8, der D-Eingang des Flipflops 6 an eine positive
Spannung (+V), der Ausgang Q1 des Flipflops 6 an einen Eingang des NOR-Glieds
10, einen Eingang des UND-Glieds 2 und einen Eingang des UND-Glieds
14 und der Ausgang des Flipflops 6 an den zweiten Eingang des NOR-Glieds 8
und an einen ersten Eingang des UND-Glieds 16 gelegt.
Die vom ersten System kommende zweite Übertragungsleitung L2(EIN) ist an
einen Eingang des Flipflops 4 und an den zweiten Eingang des NOR-Glieds 10
gelegt. Sowohl der Eingang D als auch der Setzeingang des Flipflops 4
liegen an (+V). Der Rücksetzeingang des Flipflops 4 ist an den Ausgang
des UND-Glieds 2, der Ausgang des Flipflops 4 an den Rücksetzeingang
des Flipflops 6 und ein Initialisierungssignal an den zweiten
Eingang des UND-Glieds 2 und an den Setzeingang des Flipflops 6 gelegt.
Die Ausgänge der NOR-Glieder 8, 10 führen auf die Eingänge des NOR-Glieds
12, von dessen Ausgang D0 die Daten abgenommen und auf das zweite System
geleitet werden. Die Daten aus dem zweiten System
sind von der Leitung 18 kommend auf die zweiten Eingänge der
UND-Glieder 14, 16 gelegt.
Bezüglich der auf den Eingangsleitungen L1(EIN) und L2(EIN) auftretenden
Signalpegel bezeichnet log·L den Zeichenzustand, log·H den Pausenzustand.
Ankommende Daten fließen vom ersten System zum zweiten System, abgehende
Daten vom zweiten System zum ersten System.
Während der Einschaltphase ("power up") und der Initialisierung erscheint
ein H-Signal (+V) an den D-Eingängen der Flipflops 4, 6 und am Eingang
des Flipflops 4. S2 ist also L und Flipflop 4 wird nicht gesetzt. Geht
das Signal auf L, geht auch der Ausgang des UND-Glieds 2
() auf L, so daß R2 und auch und damit auf H gehen. Ist =H,
bleibt R1=L und wird das Flipflop 6 nicht rückgesetzt, d. h. geht nicht
auf H. Da jedoch auch an liegt, wird S1=H, wenn
auf L geht; dann geht Q1 auf H.
Daten aus dem ersten System auf der Leitung
L1(EIN) gelangen an den ersten Eingang des NORR-Glieds 8. Da =L, erscheinen
die Daten invertiert am Ausgang des NOR-Glieds 8 (Knoten B). Der Ausgang
des NOR-Glieds 10 (Knoten A) ist L, da Q1=H. Die Daten (D0) werden vom
NOR-Glied 12 erneut invertiert und an das zweite System, hier einen Prozessor, weitergegeben.
Das Ausgangssignal Q1 geht auch an den Eingang des UND-Glieds 14. Ist
Q1=H, wird das UND-Glied 14 bereit- bzw. aufgeschaltet
und läßt dann Daten auf der Leitung 18 aus dem zweiten System
über das UND-Glied 14 auf die Leitung L1(AUS). Das UND-Glied
16 bleibt gesperrt, da =L ist.
Zur Erläuterung der Arbeitsweise der in Fig. 1 gezeigten Schaltung bei einem
Ausfall sei angenommen, daß die Leitung L1(EIN) im Zustand H ausfällt und
daß die Daten vom ersten System her auf der Leitung L2(EIN) eintreffen. Geht
L2(EIN) auf H, geht auch Q2 auf H, so daß auf L gehen kann, da sowohl
als auch Q1=H sind. Der Rücksetzeingang geht auf L, so
daß R1 auf H geht und das Flipflop 6 rücksetzt, d. h. Q1=L und =H.
Ist =H, bleibt der Knoten B auf L; die Daten auf L2(EIN) werden jedoch
vom Glied 10 invertiert, da Q₁=L1. Die invertierten Daten erscheinen am
Knoten A und werden vom Glied 12 erneut invertiert, dessen Ausgang zum zweiten
System führt. Nun ist =H bzw. Q1=L, so daß
die Daten vom zweiten System auf der Leitung 18 über das UND-Glied 16 auf
L2(AUS) geschaltet werden. Als Q1 auf L ging, ging auch der Ausgang des
UND-Glieds 2 auf L, so daß R2 auf H ging; daher gingen sowohl als auch
auf H. Mit =H ist R1 wieder L. Die Arbeitsweise der Schaltung bei
einem Ausfall von L1(EIN) im Zustand H und beim Dateneingang auf L2(EIN),
wie oben beschrieben, ist im Impulsdiagramm der Fig. 2 gezeigt. Wie ersichtlich,
wird der Zeichenschritt, der eintrifft, nachdem Q1 auf L gesprungen
ist, auf die Ausgangsleitung D0 geschaltet.
Ein Teil der Fig. 3 zeigt, wie die Schaltung arbeitet, wenn L1(EIN) im Zustand
L ausfällt. Erfolgt im Signal auf L2(EIN) ein positiver Sprung während
der ersten steigenen Flanke von L2(EIN), so gehen Q2 auf H und auf L,
wie oben. Das Rücksetzsignal R1 spring wieder auf H und setzt das Flipflop 6
zurück, d. h. Q1=L und =H. Da L1(EIN) im Zustand L ausgefallen ist,
ist das am Knoten B stehende Signal H und geht auf L, wenn das Flipflop 6
rückgesetzt wird. Der nächste Zeichenschritt auf L2(EIN) erscheint invertiert
am Knoten A, wie im Zusammenhang mit der vorgehenden Ausfallart beschrieben.
Es ergibt sich am Ausgang des NOR-Glieds 12 das Datensignal D0, wie es in
Fig. 3 gezeigt ist.
Wie zuvor, geht mit Q1 nach L auch R2 nach H, so daß sowohl als auch
ebenfalls auf H gehen. Bei =H werden die Daten aus dem zweiten
System über die Leitung 18 und das UND-Glied 16 mit der
Leitung L2(AUS) zum ersten System geleitet.
Wie schließlich die Fig. 4 zeigt, übergibt die Schaltung der Fig. 1 auch
solche Daten präzise an das zweite System, die auf L1(EIN) und L2(EIN)
gleichzeitig eintreffen. Während des ersten positiven Sprungs auf L1(EIN)
und L2(EIN) gehen der Knoten B auf L, auf L, Q1 auf L und auf H,
das Rücksetzsignal auf L und auf H. Da der Knoten A auf L liegt,
geht der Ausgang D0 des Glieds 12 auf H. Springen L2(EIN) und L1(EIN) auf L,
geht der Knoten A auf H, so daß D0 auf L geht. Wähend des nächsten positiven
Sprungs an L1(EIN) und L2(EIN) gehen Q1 auf H, auf L und wieder auf
H. Das Signal am Knoten A fällt wieder auf L, so daß D0 wieder ansteigt.
Der nächste negative Sprung an L1(EIN) und L2(EIN) bewirkt einen positiven
Sprung am Knoten B und damit einen negativen Sprung an D0. Die Daten auf
L1(EIN) und L2(EIN) werden also am Anschluß D0 genau reproduziert.
Eine weitere Untersuchung der Schaltung zeigt, daß eine geringe Phasenverschiebung
zwischen den Datenimpulsen an L1(EIN) und L2(EIN) die Zeichen/Pause-Bilanz
am Anschluß D0 nicht beeinträchtigt; nur die Breite der Zeichen- und
Pausenschritte ändert sich.
Claims (9)
1. Schaltung zur Datenübertragung zwischen einem ersten
und einem zweiten System, mit
- a) einer ersten Schalteinrichtung (6), die über eine erste Eingangsleitung (L1EIN) eingangsseitig mit aus dem ersten System ausgegebenen Daten belieferbar ist und eine abhängig vom Zustand der Daten auf der ersten Eingangsleitung (L1EIN) in einen ersten oder in einen zweiten Zustand steuerbare Ausgangsanordnung (Q1, ) aufweist,
- b) einer mit der ersten Schalteinrichtung (6) verbundenen und eingangsseitig über eine zweite Eingangsleitung (L2EIN) mit den aus dem ersten System ausgegebenen Daten belieferbaren zweiten Schalteinrichtung (4), und
- c) einer an die Ausgangsanordnung (Q1, ) der ersten
Schalteinrichtung (6) angeschlossenen, entsprechend
dem jeweiligen Zustand derselben gesteuerten
Logikschaltung (8, 10, 12), die die Daten
von einer der beiden Eingangsleitungen
(L1EIN, L2EIN) auf das zweite System überträgt,
dadurch gekennzeichnet, daß - d) die zweite Schalteinrichtung (4) ausgangsseitig () mit der ersten Schalteinrichtung (6) derart verbunden ist, daß deren Ausgangsanordnung (Q1, ) in den ersten Zustand gebracht wird und dort verbleibt, wenn nur auf der zweiten Eingangsleitung (L2EIN) eine Zustandsänderung in den Daten stattfindet.
- e) die Ausgangsanordnung (Q1, ) der ersten Schalteinrichtung (6) in den zweiten Zustand gebracht wird und dort verbleibt, wenn nur auf der ersten Eingangsleitung (L1TEIN) eine Zustandsänderung in den Daten eintritt,
- f) die Ausgangsanordnung (Q1, ) der ersten Schalteinrichtung (6) abwechselnd in den ersten und in den zweiten Zustand gebracht wird, wenn sowohl auf der ersten als auch auf der zweiten Eingangsleitung gleichzeitig dieselbe Zustandsänderung in einer vorgegebenen Richtung in den Daten eintritt,
- g) beide Eingangsleitungen (L1EIN, L2EIN) auch an die Logikschaltung (8, 10, 12) angeschlossen sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Ausgangsanordnung (Q1, ) der ersten Schalteinrichtung
(6) einen ersten (Q1) und einen zweiten Ausgang
() aufweist, die jeweils einen ersten und einen zweiten
Spannungspegel annehmen können.
3. Schaltung nach Anspruch 2, gekennzeichnet
durch eine an die zweite Schalteinrichtung
(4) angeschlossene erste Einrichtung (2), die die erste
Schalteinrichtung (6) initialisiert, um den ersten
(Q1) und den zweiten () Ausgang in vorbestimmte Zustände
zu bringen.
4. Schaltung nach einem der Ansprüche 2 oder 3, gekennzeichnet
durch eine mit dem zweiten System und mit dem ersten
(Q1) und dem zweiten () Ausgang der ersten Schalteinrichtung
(6) verbundene zweite Einrichtung (14, 16),
die Daten aus dem zweiten System übernimmt und diese
über eine erste (L1AUS) oder eine zweite
(L2AUS) Ausgangsleitung an das erste System überträgt.
5. Schaltung nach einem der Ansprüche 3 oder 4, dadurch
gekennzeichnet, daß die erste (6) und die zweite (4)
Schalteinrichtung jeweils ein Flipflop sind, an deren
erste Eingänge (<) die erste (L1EIN) bzw. die zweite
(L2EIN) Eingangsleitung gelegt sind und die jeweils
ein Ausgangssignal (, ) und ein komplementiertes
Ausgangssignal (Q1, Q2) erzeugen, wobei ein Rücksetzeingang
(R1) der ersten Schalteinrichtung (6) an den komplementierten
Ausgang () der zweiten Schalteinrichtung
(4) gelegt ist.
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet,
daß die beiden Flipflops (4, 6) von den positiven Flanken
der Datenimpulse auf den Eingangsleitungen (L1EIN,
L2EIN) getriggert werden.
7. Schaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet,
daß die Flipflops (4, 6) D-Flipflops sind.
8. Schaltung nach einem der Ansprüche 5 bis 7, dadurch
gekennzeichnet, daß die Logikschaltung (8, 10, 12) ein
erstes NOR-Glied (8), das mit einem ersten
Eingang mit dem komplementierten Ausgang () des ersten
Flipflops (6) und mit einem zweiten Eingang mit der
ersten Eingangsleitung (L1EIN) verbunden ist und das
einen Ausgang hat, ein zweites NOR-Glied (10), das
mit einem ersten Eingang mit dem Ausgang (Q1) des ersten
Flipflops (6) und mit einem zweiten Eingang mit der
zweiten Eingangsleitung (L2EIN) verbunden ist und das
einen Ausgang hat, und ein drittes NOR-Glied (12) aufweist,
das mit einem ersten Eingang mit
dem Ausgang des ersten NOR-Glieds (8), einem zweiten
Eingang mit dem Ausgng des zweiten NOR-Glieds (10)
und mit einem Ausgang mit dem zweiten System verbunden
ist, um Daten an dieses zu übertragen.
9. Schaltung nach Anspruch 4 und einem der Ansprüche 5
bis 8, dadurch gekennzeichnet, daß die zweite Einrichtung
(14, 16) ein erstes Koinzidenzglied (14), das mit
einem ersten Eingang mit dem Ausgang (Q1) des ersten
Flipflops (6), mit einem zweiten Eingang mit dem zweiten
System zur Übernahme von Daten aus diesem und mit
einem Ausgang mit der ersten Ausgangsleitung (L1AUS)
verbunden ist, und ein zweites Koinzidenzglied (16)
aufweist, das mit einem ersten Eingang mit
dem komplementierten Ausgang () des ersten Flipflops
(6), mit einem zweiten Eingang mit dem zweiten System
und mit einem Ausgang mit der zweiten Ausgangsleitung
(L2AUS) verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/261,637 US4475049A (en) | 1981-05-07 | 1981-05-07 | Redundant serial communication circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3213574A1 DE3213574A1 (de) | 1982-12-16 |
DE3213574C2 true DE3213574C2 (de) | 1993-10-28 |
Family
ID=22994180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3213574A Expired - Fee Related DE3213574C2 (de) | 1981-05-07 | 1982-04-13 | Schaltung zur Datenübertragung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4475049A (de) |
JP (1) | JPS57183146A (de) |
DE (1) | DE3213574C2 (de) |
FR (1) | FR2505584B1 (de) |
GB (1) | GB2102253B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59212027A (ja) * | 1983-05-18 | 1984-11-30 | Toshiba Corp | 半導体集積回路の出力回路 |
US4849657A (en) * | 1984-09-17 | 1989-07-18 | Honeywell Inc. | Fault tolerant integrated circuit design |
US4758747A (en) * | 1986-05-30 | 1988-07-19 | Advanced Micro Devices, Inc. | Programmable logic device with buried registers selectively multiplexed with output registers to ports, and preload circuitry therefor |
US4835422A (en) * | 1988-03-14 | 1989-05-30 | North American Philips Corporation | Arbiter circuits with metastable free outputs |
DE3905689A1 (de) * | 1989-02-24 | 1990-08-30 | Philips Patentverwaltung | Schaltungsanordnung mit zwei parallelen zweigen zur uebertragung eines binaersignales |
JPH04250712A (ja) * | 1991-01-25 | 1992-09-07 | Toshiba Corp | 半導体集積回路 |
JP3266331B2 (ja) * | 1992-10-09 | 2002-03-18 | 富士通株式会社 | 出力回路 |
US6154791A (en) * | 1997-06-10 | 2000-11-28 | International Business Machines Corporation | Communication system for an array of direct access storage devices (DASD) that provides for bypassing one or multiple DASD |
US8055208B2 (en) * | 2009-03-09 | 2011-11-08 | Mettler-Toledo, Inc. | Low energy data communication circuit for hazardous or nonhazardous environments |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3363111A (en) * | 1963-10-23 | 1968-01-09 | Bendix Corp | Amplitude responsive signal selective gate for monitoring dual redundant systems |
US3451042A (en) * | 1964-10-14 | 1969-06-17 | Westinghouse Electric Corp | Redundant signal transmission system |
CH440389A (it) * | 1965-03-12 | 1967-07-31 | Sits Soc It Telecom Siemens | Disposizione circuitale atta ad effettuare operazioni di elaborazione, combinazione e allarme in ricezione nei collegamenti isofrequenziali esercizio-riserva con ponti radio a media o grande capacità |
US3800164A (en) * | 1969-01-02 | 1974-03-26 | Us Navy | Redundant logic circuit |
FR2315736A1 (fr) * | 1975-06-25 | 1977-01-21 | Materiel Telephonique | Systeme de transmission de signaux periodiques |
FR2406250A1 (fr) * | 1977-10-17 | 1979-05-11 | Texas Instruments France | Dispositif d'acces direct a une memoire associee a un microprocesseur |
US4154395A (en) * | 1977-11-25 | 1979-05-15 | General Electric Company | Redundant signal circuit |
US4199799A (en) * | 1978-03-24 | 1980-04-22 | General Electric Company | Supervisory circuit for redundant channel control systems |
JPS58214B2 (ja) * | 1978-07-12 | 1983-01-05 | 株式会社日立製作所 | 多重化装置 |
-
1981
- 1981-05-07 US US06/261,637 patent/US4475049A/en not_active Expired - Fee Related
-
1982
- 1982-03-31 GB GB08209494A patent/GB2102253B/en not_active Expired
- 1982-04-13 DE DE3213574A patent/DE3213574C2/de not_active Expired - Fee Related
- 1982-04-19 JP JP57065235A patent/JPS57183146A/ja active Pending
- 1982-05-06 FR FR828207854A patent/FR2505584B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4475049A (en) | 1984-10-02 |
GB2102253B (en) | 1985-05-15 |
FR2505584B1 (fr) | 1990-03-02 |
DE3213574A1 (de) | 1982-12-16 |
FR2505584A1 (fr) | 1982-11-12 |
JPS57183146A (en) | 1982-11-11 |
GB2102253A (en) | 1983-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3650102T2 (de) | Anordnung und Verfahren zur Berechnung zyklischer redundanter Kode. | |
DE3688778T2 (de) | Rückwandbus mit veränderlicher Länge. | |
EP1401158B1 (de) | Koppeleinrichtung für serielles Bussystem | |
DE3213574C2 (de) | Schaltung zur Datenübertragung | |
DE1512832A1 (de) | Anordnung zur Schaffung eines Teilbetriebs bei einem ausgefallenen,in Serie geschleiften Traegersystem | |
DE2645341C2 (de) | ||
WO1996042159A1 (de) | System zum fehlersicheren übertragen von daten über einen differentiellen bus | |
DE2729362C2 (de) | Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken | |
DE3821636A1 (de) | Verfahren zur konfiguration und anordnung eines ringfoermigen uebertragungsnetzes | |
WO1999011031A1 (de) | Kommunikationseinrichtung für die übertragung von nachrichtensignalen | |
DE2420214C2 (de) | Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung | |
DE2611159C2 (de) | Josephson-Schaltung | |
DE2055775A1 (de) | Pulsbreiten Demodulator | |
EP0204376B1 (de) | Schaltungsanordnung zur Abtastung eines ternären Signales | |
DE2423195A1 (de) | Wartungsvorrichtung | |
EP0033125A1 (de) | Schaltkreis für ein D-Flip-Flop | |
EP1016238A1 (de) | Redundanzsystem mit "1:n" und "1:1" redundanz für ein asn-system | |
DE1814496A1 (de) | Schaltanordnung mit Haupt- und Tochterschalter | |
DE2834869B2 (de) | Verriegelungsschaltung mit Josephson-Elementen | |
DE3512280A1 (de) | Schaltungsanordnung zur erdfreien uebertragung digitaler signale ueber trennstellen | |
DE2457551A1 (de) | Josephson-schaltkreis mit symmetrisierter uebertragungsleitung | |
DE2148072C3 (de) | Schaltungsanordnung zur Überwachung von binären Signalen auf Antivalenz | |
DE2150011C3 (de) | Datenübertragungsanordnung | |
DE2724032A1 (de) | Digitale speicherzelle | |
DE4303048A1 (en) | Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
8128 | New person/name/address of the agent |
Representative=s name: HIEKE, K., DIPL.-ING., PAT.-ANW., 8013 HAAR |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |