DE3146317A1

DE3146317A1 - Method for forming a time-division multiplex signal from broadband channels or analog signals

Info

Publication number: DE3146317A1
Application number: DE19813146317
Authority: DE
Inventors: Ulf Dipl.-Ing. 6100 Darmstadt Aßmus; Detlef Ing.(grad.) 6101 Roßdorf Martin
Original assignee: Siemens AG; Philips Kommunikations Industrie AG
Current assignee: Siemens AG; Philips Kommunikations Industrie AG
Priority date: 1981-11-23
Filing date: 1981-11-23
Publication date: 1983-07-28

Abstract

To keep the operating speed of the electronic components as low as possible when forming a 34.368-Mbit/s time-division multiplex signal from very many broadband channels or analog signals, for example from 24 sound broadcast signals with two signals (L and R), the analog signals (TON 1 to TON m) are digitised in m channel modules (K1 to Km) and are there in each case combined with an associated channel-individual service information (I1 to Im). The bit-parallel data words produced successively pass via a databus (DB) to a central processing unit (ZE). The connection of the channel modules to the databus, which occurs successively in time, is controlled by addresses which reach all channel modules via an address bus (AB) and are generated in the central processing unit (ZE). In the latter, a serial multiplex signal (MS) is generated from the bit-parallel data words after the insertion of channel-independent information such as synchronisation words (Syn), signalling words (Sig), clock time (U) and so forth. <IMAGE>

Description

Die Erfindung betrifft ein Verfahren zur Bildung einesThe invention relates to a method of forming a

Zeit-Multiplexsignals aus m breitbandigen Kanälen oder Analogsignalen, insbesondere aus Tonrundfunk-Signalen,die aus Je zwei Signalen bestehen.Time-division multiplex signals from m broadband channels or analog signals, in particular from audio broadcast signals, each consisting of two signals.

Es sina bereits Verfahren zur Bildung von Zeit-Multiplexsignalen aus schmalbandigen Analogsignalen durch das Übertragungssystem PCM 30 (DSV2) und den zugehörigen übergeordneten Übertragungssystemen (z.B. DSV8) bekannt.There are already methods for the formation of time-division multiplex signals narrowband analog signals through the transmission system PCM 30 (DSV2) and the associated higher-level transmission systems (e.g. DSV8) are known.

Weiterhin ist die Übertragung breitbandiger Tonrundfunk-Signale innerhalb des Pulsrahmens des Übertragungssystems PCM 30 durch die DE-OS 29 47 227 und durch die DE-OS 29 47 226 bekannt.Furthermore, the transmission of broadband audio broadcast signals is within the pulse frame of the transmission system PCM 30 by DE-OS 29 47 227 and by the DE-OS 29 47 226 known.

Diese Verfahren haben den Nachteil, daß nur nichtlinear codierte Analogsignale übertragen werden können und somit eine Qualitätaminderung dieser Signale auftritt.These methods have the disadvantage that only non-linearly coded analog signals can be transmitted and thus a reduction in the quality of these signals occurs.

Besonders nachteilig ist bei der vorbekannten Übertragung breitbandiger Tonrundfunk-Signale die sehr geringe Übertragungskapazität von nur maximal 3 Stereo-Tonrundfunk-Signalen oder Kanälen innerhalb des Übertragungssystems PCM 30.Broadband transmission is particularly disadvantageous in the case of the previously known transmission Audio broadcast signals the very low transmission capacity of only a maximum of 3 stereo audio broadcast signals or channels within the transmission system PCM 30.

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, ein Verfahren zur Bildung eines Zeit-Nultiplexsignals aus sehr viel mehr Kanälen, d.h. m breitbandigen Analogsignalen anzugeben. Diese sollen darüberhinaus in bekannter Weise qualitätsverbessernd codiert sein, beispielsweise mit einer linearen 14-bit-Codierung. Zusätzlich sollen von für alle Kanäle angebotenen Serviceinformationen die Jeweils für einen Kanal gültigen Serviceinformationen kanalindividuell mitübertragen werden.In contrast, the invention is based on the object of a method to form a time division multiplex signal from many more channels, i.e. m broadband channels To indicate analog signals. In addition, these are intended to improve quality in a known manner be coded, for example with a linear 14-bit coding. Additionally should of service information offered for all channels, each for one channel valid service information can also be transmitted individually for each channel.

Diese Aufgabe ist durch die im Hauptanspruch gekennzeichnete Erfindung gelöst.This object is characterized by the invention characterized in the main claim solved.

Die Unteranaprüche betreffen vorteilhafte Weiterbildungen der Erfindung.The sub-claims relate to advantageous developments of the invention.

Die Erfindung bietet den Vorteil, relativ preiswerte Festwertspeicher (PROM) und weitestgehend integrierte Schaltkreise mit geringer Leistungsaufnahme verwenden zu kbnnen, da durch das parallele Senden und Empfangen der Datenwörter und Adressen die Arbeitsgeschwindigkeit dieser elektronischen Bauteile relativ niedrig ist.The invention offers the advantage of relatively inexpensive read-only memories (PROM) and largely integrated circuits with low power consumption due to the parallel sending and receiving of the data words and addresses the operating speed of these electronic components relatively low is.

Vorteilhaft ist weiterhin, daß nur ein Typ der Kanalbaugruppe existiert und auf Lager gehalten werden muß. In Jeder Kanalbaugruppe sind nämlich zwei Decodierer und zugehörige Schaltergruppen vorgesehen, mit denen festgelegt wird, welche Adresse der Kanalbaugruppe zugewiesen wird, bzw. welche Senderkennung dem dieser Eanslbaugruppe zugeführten Analogsignal zugeordnet ist.It is also advantageous that there is only one type of channel assembly and must be kept in stock. This is because there are two decoders in each channel assembly and associated switch groups are provided with which it is determined which address is assigned to the channel module, or which transmitter ID is assigned to this input module supplied analog signal is assigned.

Ein Ausführungsbeispiel der Erfindung wird anhand von Fig. 1 bis 3 näher erläutert.An exemplary embodiment of the invention is illustrated with reference to FIGS. 1 to 3 explained in more detail.

Fig. 1 zeigt eine zur Ausführung der Erfindung geeignete Anordnung mit m Knalbaugruppen und einer Zentraleinheit, Pig. 2 zeigt die Zentraleinheit und Fig. 3 zeigt die Kanalbaugruppe Die in Fig. 1 gezeigte Anordnung besteht im wesentlichen aus m Kanalbaugruppen Kl bis Km und einer Zentraleinheit ZE.Fig. 1 shows an arrangement suitable for carrying out the invention with m Knal modules and a central unit, Pig. 2 shows the central unit and Fig. 3 shows the duct assembly. The arrangement shown in Fig. 1 consists essentially from m channel assemblies Kl to Km and a central unit ZE.

Die KanaibaugruppenKi bis Es digitallsieren die ihnen zugeführten Tonrundfunk-Signale EON1 bis ONm und bilden zusammen mit diesen zugeordneten kanalindividuellen Serviceinformationen I1 bis Im Jeweils ein bitparalleles Datenwort.The channel assemblies Ki to Es digitize the ones supplied to them Sound broadcasting signals EON1 to ONm and form together with these assigned channel-specific Service information I1 to Im Each one bit-parallel data word.

Durch in der Zentraleinheit ZE erzeugte und über einen Adressbus AB sn alle Kanalbaugruppen gelangende Adressen werden die Kanalbaugruppen K1 bis Km zeitlich nacheinander veranlaßt, ihre Datenworte bitparallel über einen Datenbus DB an die Zentraleinheit ZE zu senden. Diese wandelt die eintreffenden bitparallelen Datenwörter in einen seriellen Datenfluß um una sendet diesen Datenfluß nach Einfügen von kanalunabhängiger Information, wie Information zur Synchronisierung und Signalisierung, Uhrzeit, Fehlersicherungsbits usw. als Multiplexsignal MS aus. Gleichzeitig sendet die Zentraleinheit ZE den Systemtakt TAKT zur Taktung der Empfänger des Multiplexsignals MS und der eventuell erforderlichen Regeneratoren aus.By generated in the central unit ZE and via an address bus AB sn addresses all channel modules become the channel assemblies K1 to Km prompted one after the other to send their data words bit-parallel via a To send the data bus DB to the central unit ZE. This converts the incoming ones bit-parallel data words in a serial data flow to una sends this data flow after inserting channel-independent information, such as information on synchronization and signaling, time, error protection bits, etc. as a multiplex signal MS. At the same time, the central unit ZE sends the system clock TAKT to clock the receiver of the multiplex signal MS and the possibly required regenerators.

In Pig. 2 und 3 sind verschiedene Busverbindungen mit Zahlen im Kreis benannt. Wenn beispielsweise der Systemtakt TAKT 34,36a Nbit/s beträgt, ferner das linke Signal L und des rechte Signal R von 24 zu übertragenden Kanälen oder Tonrundfunk-Signalen mit jeweils 32 kHz abgetastet werden und schließlich die Codierung pro Signal L bzw. R linear mit 14 bit erfolgt, ist die daraus Jeweils resultierende Anzahl der prallelen bits innerhalb der Busverbindungen festgelegt und in Fig. 2 und 3 im Kreis angegeben.In Pig. 2 and 3 are different bus connections with numbers in a circle named. For example, if the system clock CLOCK is 34.36a Nbit / s, furthermore that left signal L and the right signal R of 24 channels or audio broadcast signals to be transmitted are sampled at 32 kHz each and finally the coding per signal L or R is linear with 14 bits, the resulting number is the parallel bits set within the bus connections and in Fig. 2 and 3 in a circle specified.

In der in Fig. 2 gezeigten Zentraleinheit erzeugt der Oszillator OSZ den Systemtakt TAKT von 34,368 Mbit/s.In the central unit shown in FIG. 2, the oscillator generates OSZ the system clock TAKT of 34.368 Mbit / s.

Die auf dem 19-bit-Datenbus DB ankommenden Datenworte, bestehend aus Je einem 14-bit-Abtestwert eines Sig (L bzw. R in Pig. 3) und aus einer kanalindividuellen Serviceinformation (5 bit), werden - durch ein Paritätsbit P zum Schutz der 8 höchstwertigen bits eines Abtastwertes und durch ein bit einer Quasizufallsfolge QZF zur Detektierung von Bitfehlern - auf 21 bits für den weiter führenden 21-bit-Datenbus DB erweitert und abwechselnd in ein erstes Schieberegister SR1 bzw. ein zweites Schieberegister SR2 bitparallel eingelesen und ebenfalls abwechselnd bitseriell mit der Geschwindigkeit des Systemstakts TAKT ausgelesen. Die Zusammenfassung dieser beiden Detenströme zu einem kontinuierlichen Multiplexsignals MS erfolgt in einer Verknüpfung V.The data words arriving on the 19-bit data bus DB, consisting of One 14-bit test value each from a Sig (L or R in Pig. 3) and from a channel-specific value Service information (5 bits) are - by a parity bit P to protect the 8 most significant bits of a sample and one bit of a quasi-random sequence QZF for detection of bit errors - extended to 21 bits for the continuing 21-bit data bus DB and alternately into a first shift register SR1 and a second shift register SR2 read in bit-parallel and also alternately bit-serial read out at the speed of the system clock TAKT. The summary of this two data streams to a continuous multiplex signal MS takes place in one Link V.

Die wechselweise Arbeitsweise (Einspeichern/Ausspeichern) der beiden Schieberegister SR1 und SR2 wird durch einen ersten Festwertspecher PROMl gesteuert, der seinerseits vom Oszillator OSZ über einen als Frequenzteiler geschalteten ersten Zähler Z1 air Drittelung des Systemtaktes TAKT und über einen zweiten Zähler 22 angesteuert wird. Die Drittelung des Systemtakts TAKT dient der Verringerung der Arbeitsgeschwindigkeit des zweiten Zählers Z2 und des ersten Festwertspeichers PROM1. Dieser erste Festwert speicher PROM1 steuert zusätzlich die Erzeugung der Quasizufallsfolge QZF und das zeitrichtige Aufschalten jeweils eines bits dieser Folge auf den Datenbus DB, das Erzeugen der mit 4 bitparallel codierten Uhrzeit U und deren Aufschaltung auf den Datenbus DB zu dem Zeitpunkt, an dem z.B. mindestens 4 bit der sonst von der kanalindividuellen Serviceinformation belegten 5 bits frei sind. Der Festwertspeicher PROM1 steuert ferner das abwechselnde Erzeugen eines 12-bit-Synchronisierwortes Syn und eines 12-bit-Signaliserwortes Sig und das Aufschalten dieser Worte auf den Datenbus DB.The alternate way of working (storing / removing) of the two Shift registers SR1 and SR2 are controlled by a first fixed-value memory PROMl, which in turn from the oscillator OSZ via a first connected as a frequency divider Counter Z1 air dividing the system clock cycle TAKT into thirds and a second counter 22 is controlled. Dividing the system clock TAKT into thirds serves to reduce the Operating speed of the second counter Z2 and the first read-only memory PROM1. This first fixed value memory PROM1 also controls the generation of the quasi-random sequence QZF and the correct timing of one bit of this sequence on the data bus DB, the generation of the time U coded with 4 bits parallel and its activation on the data bus DB at the point in time at which, for example, at least 4 bits of the otherwise from of the channel-specific service information occupied 5 bits are free. The read-only memory PROM1 also controls the alternating generation of a 12-bit synchronization word Syn and a 12-bit Signaliserwortes Sig and the switching of these words to the Data bus DB.

Die Adressierung der 24 Kanalbaugruppen (und einer zusätzlichen 25. Kanalbaugruppe für Service-/Dienst-Signale) übernimmt ein zweiter Festwertspeicher PROM2, der prallel zum ersten Fegtwertspeicher PROM1 an die Ausgänge des zweiten Zählers Z2 geschaltet ist. Die Adresse gelangt über einen 5-bit-Adressbus AB zu den Kanaibsugruppen.The addressing of the 24 channel modules (and an additional 25. Channel module for service signals) is taken over by a second read-only memory PROM2, the parallel to the first sweeping value memory PROM1 to the outputs of the second Counter Z2 is switched. The address is received via a 5-bit address bus AB the kanaibs groups.

In zweiten Festwertspeicher PROM2 sind auch die zeitlichen Lücken einprogrammiert, die zum Aufschalten der Synchron sierworte Syn und der Signalisierworte Sig benötigt werden, um diese Worte wie Jeweils ein von einer Kanalbaugruppe kommendes Datenwort in das Multiplexsignals MS einfügen zu könnens eine in Fig 3 gezeigte Kanalbaugruppe empfängt ein linkes Signal L und ein rechtes Signal R eines Tonrundfunk-Signals, ferner ein 32-kHz-Signal und Uber einen 5-bit-Adressbus AB die Adresse A. Die Kanalbaugruppe empfängt als kanalindividuelle Serviceinformation über einen 8.bit-Senderkennungsbue SKB die Send erkennung SK, über einen 4-bit-Programmkennungsbus PKB die Programmkennung PK und über jeweils separate Leitungen die Informationen: Stereo/Mono ST, Verkehrsfunk ARI, Sprache/Musik S/M sowie über eine weitere Leitung eine frei wählbare Information AUX.The time gaps are also in the second read-only memory PROM2 programmed in, the sierworte Syn and the signaling words for switching on the synchronization Sig are required to describe these words as one coming from a channel assembly To be able to insert a data word into the multiplex signal MS one shown in FIG Channel assembly receives a left signal L and a right signal R of an audio broadcast signal, also a 32 kHz signal and address A via a 5-bit address bus AB. The channel assembly receives as channel-specific service information via an 8th bit transmitter identification bus SKB the send identification SK, via a 4-bit program identification bus PKB the program identification PK and the information via separate lines: stereo / mono ST, traffic radio ARI, speech / music S / M as well as freely selectable information via an additional line AUX.

Ein Schalter S1, der mit dem 32-kHz-Signal angesteuert wird, schaltet im Halbperiodentakt abwechselnd das linke Signal d und das rechte Signal R des Tonrundfunk-Signals auf einen Analog-Digital-Wandler W, der über einen 14-bit-Bus die digitalisierten Abtaatwerte an einen ersten Treiberbaustein B1 weitergibt. Der Analog-Digital-Wandler W und der Treiberbaustein B1 werden von einem Adressdecoder AD angesteuert, der einerseits die Adresee A empfängt und andererseite mit einer Schaltergruppe 52 über einen 5-bit-Bus verbunden ist.A switch S1, which is controlled with the 32 kHz signal, switches the left signal d and the right signal R of the audio broadcast signal alternate in half-period cycles to an analog-to-digital converter W, which over a 14-bit bus the digitized Forwards output values to a first driver module B1. The analog-to-digital converter W and the driver module B1 are controlled by an address decoder AD, the on the one hand receives the address A and on the other hand with a switch group 52 over connected to a 5-bit bus.

In der Schaltergruppe 52 wird die Adresse festgelegt, auf welche diese bestimmte Kanalbaugruppe reagieren soll und die ihr somit fest zugewiesen wird. Unabhängig Ton der in der Kanalbaugruppe in der Schaltergruppe S2 eingestellten Adresse A empfängt ein Senderkennungsdekoder SKD nacheinander alls möglichen Senderkennungen SK, vergleicht die Senderkennung SK mit der in einer Schaltergruppe 3 vorbestimmten Send erkennung und speichert die gültige Sender- kennung SK über einen 8-bit-Bus an einen zweiten Treiberbaustein B2 aus. Gleichzeitig veranlaßt der Senderkennungsdekoder SKD des Ausspeichern der - der Senderkennung SK zugehörigen und in einem Programmkennungsspeicher PKSP kurzfristig abgelegten - Programmkennung PK über einen 4-bit-Bus an den zweiten Treiberbaustein 32. Die Jeweils für diese Kanalbaugruppe gültigen Informationen: Stereo/ Mono ST, Verkehrsfunk ARI, Sprache/Musik S/M und eventuell die frei wählbare Information AUX stehen ständig an weiteren Eingängen des zweiten Treiberbausteins 32 an. Dieser von einem dritten Zähler Z3 gesteuerte zweite Treiberbaustein B2 wird von einem dritten Zähler Z3 gesteuert und unterteilt die mit 16 bit parallel an seinen Eingängen anstehende kanalindividuelle Serviceinformation in drei Worte zu Je 5 bits und in ein Wort mit nur einem bit und vier Leerbits. tDer einen 5-bit-Bus ergänzen diese Worte den 14-bit-Datenbus DB zu einem zur Zentraleinheit ZE in Fig. 2 geschalteten 19-bit-Datenbus DB.In the switch group 52, the address is set to which this certain channel assembly is to react and is therefore permanently assigned to it. Independent of the tone set in the channel assembly in switch group S2 Address A receives a transmitter identification decoder SKD one after the other all possible transmitter identifications SK, compares the sender identification SK with that predetermined in a switch group 3 Send detection and saves the valid sender identifier SK over an 8-bit bus to a second driver module B2. Initiated at the same time the sender identification decoder SKD of storing the - associated with the sender identification SK and briefly stored in a program identifier memory PKSP - program identifier PK via a 4-bit bus to the second driver module 32. The respective for this Channel assembly valid information: stereo / mono ST, traffic radio ARI, speech / music S / M and possibly the freely selectable information AUX are always available at other inputs of the second driver module 32. This controlled by a third counter Z3 second driver module B2 is controlled and subdivided by a third counter Z3 the channel-specific service information pending in parallel at its inputs with 16 bits in three words of 5 bits each and in one word with only one bit and four empty bits. tThe one 5-bit bus these words add to the 14-bit data bus DB to form a central unit ZE in Fig. 2 switched 19-bit data bus DB.

Es werden also bei einer zweifachen Abtastung eines Tonrundfunk-Signals mit zwei Signalen L und R alle zugehörigen kanalindividuellen Serviceinformationen fieber die Zentraleinheit innerhalb des Multiplexsignals MS übertragen, wobei - wie bei Fig. 2 beschrieben - die vier Leerbits innerhalb der Zentraleinheit ZE mit der codierten Uhrzeit U belegt werden.So there are two times a sound broadcast signal is sampled with two signals L and R all associated channel-specific service information fever the central unit within the multiplex signal MS, where - as described in Fig. 2 - the four empty bits within the central unit ZE with the coded time U must be assigned.

Bei einer Reduzierung der Senderkennung SK auf beispielsweise 6 bits statt 8 besteht die Möglichkeit, im Multipletstgnal MS weitere Informationen zu Ubertragen.With a reduction of the transmitter identification SK to 6 bits, for example instead of 8, there is the option of displaying further information in the MS multiplet signal Transfer.

Claims

Method for forming a time-division multiplex signal from broadband Channels or inalogsignalen (7) patent claims lo method for forming a time-division multiplex signal (MS) from s broadband channels or analog signals (TON1 to TONm), in particular from audio broadcast signals, each consisting of two signals (L and R), d a d u r c h e k e n n n z e i c h n e t that m identically structured channel assemblies (K1 to Km) digitize the analog signals assigned to them (TON1 to TONm), with additional channel-specific service information (I1 to Im) summarize that the channel modules (K1 to Km) the resulting data words one after the other, address-controlled send bit-parallel via a data bus (DB) to a central unit (ZE) and that the central unit (ZE) subordinates these bit-parallel received data words one after the other Adding channel-independent information (Syn / Sig, U, P, QZF in Fig. 2) into one converts serial data flow and sends it out as a multiplex signal (NS).

2. The method according to claim 1, characterized in that the kenal individual Service information (I1 to Im) each from a sender identification (SK) and a program identification (PK), an identifier for traffic information (ARI), an identifier for speech / music (S / M) and an identifier for stereo / mono (ST) exist.

3. The method according to claim 1, characterized in that the channel-independent Information from synchronization words (Syn), signaling words (Sig), the digital coded time (U), parity bits (P) and a quasi-random sequence (QZF).

4. The method according to claim 1, characterized in that in the central unit (ZE) the addresses for controlling the channel modules (K1 bia Km) are generated one after the other and that each address is sent to all signal modules (K1 to Km) is sent at the same time.

5. The method according to claim 4, characterized in that each address (A) in a read-only memory (PROM2 in Pig. 2) is generated by the multiplex clock (TAKT) via a first counter (Zl) connected as a frequency divider and a second Counter (Z2) is controlled.

6. The method according to claim 1, characterized in that daS deals with one switch group provided in each channel assembly (S2 in FIG. 3) and one associated address decoder (AD) can set an address (A), which thus this Channel assembly is permanently assigned.

7. The method according to claim 1, characterized in that calibration with a switch group (53) arranged in each channel assembly and an associated one Sender identification decoder (SKD) that sender identification (SK) can be set that the this channel assembly supplied analog signal (L and R in Fig. 3) is assigned.