DE3132645A1 - SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING MULTILAYER WIRING IN SUCH A - Google Patents
SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING MULTILAYER WIRING IN SUCH AInfo
- Publication number
- DE3132645A1 DE3132645A1 DE19813132645 DE3132645A DE3132645A1 DE 3132645 A1 DE3132645 A1 DE 3132645A1 DE 19813132645 DE19813132645 DE 19813132645 DE 3132645 A DE3132645 A DE 3132645A DE 3132645 A1 DE3132645 A1 DE 3132645A1
- Authority
- DE
- Germany
- Prior art keywords
- wiring
- aluminum
- glass
- layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
llaJ bloltcrolenient und Verfahren zur-Herstellung einer Mehrschichtverdrahtung bei einem solchen' .llaJ bloltcrolenient and method of manufacture multilayer wiring at one such '.
Die Erfindung betrifft ein Verfahren zur Herstellung einer Mehrschichtverdrahtung bei einem Halbleiterelement nach dem Oberbegriff des Anspruchs 1 sowie ein HaIbleiterelement nach dem Oberbegriff des Anspruchs 2.The invention relates to a method for producing multilayer wiring in a semiconductor element according to the preamble of claim 1 and a semiconductor element according to the preamble of claim 2.
Bei MOS-Halbleiterelementen mit Siliciumgate ist es übliche Praxis, zunächst auf einem dielektrischen Film auf dem Halbleitersubstrat eine polykristallineIn the case of silicon gate MOS semiconductor elements, it is common practice, first on a dielectric film on the semiconductor substrate a polycrystalline
-j5 Siliciumverdrahtungsschicht und auf dieser eine Schicht aus Phosphorglas auszubilden. Die Glasschicht wird dann bei etwa 9000C einer Wärmebehandlung unterzogen, um sie zu erweichen und auf der darunterliegenden Verdrahtungsschicht eine glatte Oberfläche herzustellen, auf der dann eine zweite Schicht einer Aluminiumverdrahtung ausgebildet wird. Hierdurch wird jeglicher Bruch der Alumin'iumverdrahturig verhindert, der andernfalls infolge einer unebenen darunterliegenden Schicht auftreten könnte.-j5 silicon wiring layer and forming a layer of phosphor glass thereon. The glass layer is then subjected to a heat treatment at approximately 900 ° C. in order to soften it and to produce a smooth surface on the wiring layer underneath, on which a second layer of aluminum wiring is then formed. This prevents any breakage of the aluminum wiring which might otherwise occur due to an uneven underlying layer.
Dieses Verfahren ist allerdings nur anwendbar, wenn die untere Verdrahturigsschicht von einem Metall mit hohem Schmelzpunkt wie polykristallinem Silicium und Molybdän gebildet ist. Dagegen ist dieses Verfahren nachteiligerweise ungeeignet für Fälle, in denen die untere Verdrahtungsschicht aus einem Metall mit niedrigem Schmelzpunkt wie Aluminium besteht.However, this method is only applicable if the lower wiring layer is made of a metal with high Melting point such as polycrystalline silicon and molybdenum is formed. On the other hand, this method is disadvantageous unsuitable for cases where the lower wiring layer is made of a low melting point metal how aluminum is made.
Aufgabe der Erfindung ist es daher, ein Verfahren zur Herstellung einer Mehrschichtverdrahtung zu schaffen,The object of the invention is therefore to create a method for producing multilayer wiring,
welches es ermöglicht, auf einer unteren Verdrahtungsschicht aus Metall mit niedrigem Schmelzpunkt wie Aluminium und einem daraufliegenden dielektrischen Fj Im eine unterbrechungsfreie obere Verdrahtungsschicht auszubilden. which makes it possible to use on a lower wiring layer made of low melting point metal such as Aluminum and a dielectric Fjim thereon to form an uninterrupted upper wiring layer.
Bei dem erwähnten bekannten Verfahren wird die polykristalline Siliciumverdrahtungsschicht als erste Verdrahtungsschicht auf einem Siliciumoxidfilm, der sich auf einem einkristallinen Siliciumsubstrat befindet, ausgebildet. Auf dieser ersten Verdrahtungsschicht wird der Phosphorglasfilm (SiO0-P0O1-) mittels CVD (chemischer Dampfabscheidung) als zwischenliegender Isolierfilm und ; auf diesem die Aluminiumschicht als zweite Verdrahtungsschicht ausgebildet.In the aforementioned known method, the polycrystalline silicon wiring layer is formed as a first wiring layer on a silicon oxide film provided on a single crystal silicon substrate. The phosphor glass film (SiO 0 -P 0 O 1 -) is deposited on this first wiring layer by means of CVD (chemical vapor deposition) as an intermediate insulating film and; on this the aluminum layer is formed as a second wiring layer.
Ein so hergestelltes Halbleiterelement besitzt eine ungenügende Wasserbeständigkeit, da die den zwischenliegenden Isolierfilm bildende Phosphorglasschicht in hohem Maß dazu neigt, Wasser zu absorbieren.A semiconductor element thus manufactured has an insufficient one Water resistance, since the phosphor glass layer forming the intervening insulating film is high tends to absorb water.
Aufgabe der Erfindung ist es daher ferner, ein Halbleiter element zu schaffen, welches diesen Nachteil nicht aufweist und eine bessere Wasserbeständigkeit besitzt.It is therefore a further object of the invention to provide a semiconductor to create element that does not have this disadvantage and has better water resistance.
Die angegebenen Aufgaben werden durch ein Verfahren nach dem Anspruch 1 bzw. ein Halbleiterelement: nach dem Anspruch 2 gelöst» . . . The stated objects are achieved by a method according to claim 1 or a semiconductor element: according to claim 2 ». . .
Bei dem erfindungsgemäßen Halbleiterelement wird die hohe Wasserbeständigkeit und der niedrige Schmelzpunkt von ZnO-SiO0-B0O3-GIaS wirkungsvoll dazu benutzt, zwischen den Verdrahtungsschichten einen wasserbeständigen Isolierfilm mit glatter Oberfläche anzuordnen.In the semiconductor element according to the invention, the high water resistance and the low melting point of ZnO-SiO 0 -B 0 O 3 -GIaS are effectively used to arrange a water-resistant insulating film with a smooth surface between the wiring layers.
Die Erfindung wird nachfolgend anhand von Ausführungsboinp Ιο,ΐαη unter bezug auf die beiliegenden Zeichnungen erläutert. Es zeigen:The invention is described below with the aid of execution blocks Ιο, ΐαη with reference to the accompanying drawings explained. Show it:
Fig. 1a bisFig. 1a to
1c schematische Querschnittsansichten einer1c schematic cross-sectional views of a
integrierten MOS-Schaltung zur Erläuterung der aufeinanderfolgenden verschiedenen Schritte des Verfahrens gemäß der Erfindung und .integrated MOS circuit for explanation of the successive different steps of the method according to the invention and .
Fig. 2a bisFig. 2a to
2f schematische Querschniittsansichten. der aufeinanderfolgenden verschiedenen Schritte zur Herstellung des Halbl&iterclciricnts gemäß2f schematic cross-sectional views. the consecutive various steps for the production of the half & iterclciricnts according to
der Erfindung.the invention.
Anhand der Fig. 1a bis Tc- soll nun zunächst das Verfahren zur Herstellung einer Mehrschichtverdrahturig.erläutert werden. Gemäß Fig. ta umfaßt ein MOS-Transistor eine Siliciumscheibe 1, eine dicke Feldoxidschicht 2 aus Siliciumoxid, die durch thermische Oxidation der Oberfläche der Siliciumscheibe 1 hergestellt wurde, eine von der Feldoxidschicht 2 umgebene polycristalline Verdrahtungsschicht in Form eines Gates 4, einen unter dem Gate 4 liegenden Gateoxidfilm 3, sowie eine Source 6 und eine Drain 7. Das übliche Verfahren zur Herstellung des Transistors umfaßt folgende Schritte. Ausbilden einer Phosphorglasschicht 8 auf der polykristallinen Verdrahtung, Erweichen der Glasschicht durch Erhitzen auf etwa 9000C und Ausbilden einer Aluminiumverdrahtung 9, 10, 11 auf der Phosphorglasschicht.The method for producing a multi-layer wiring system will now first be explained with the aid of FIGS. 1a to Tc-. According to Fig. Ta a MOS transistor comprises a silicon wafer 1, a thick field oxide layer 2 made of silicon oxide, which was produced by thermal oxidation of the surface of the silicon wafer 1, a polycrystalline wiring layer surrounded by the field oxide layer 2 in the form of a gate 4, one under the gate 4 lying gate oxide film 3, as well as a source 6 and a drain 7. The usual method for producing the transistor comprises the following steps. Forming a phosphor glass layer 8 on the polycrystalline wiring, softening the glass layer by heating to approximately 900 ° C. and forming an aluminum wiring 9, 10, 11 on the phosphor glass layer.
Gemäß Fig. 1b wird auf der Aluminiumverdrahtung 9, 1O7 11 mittels CVD oder Aufsprühens ein Glasfilm 12 mitReferring to FIG. 1b 1O 7 11 by CVD or spraying, a glass film 12 is formed on the aluminum wiring 9, with
niedrigem Schmelzpunkt und einer Erweichungstemperatur von 300 bis 6000C ausgebildet. Typische Beispiele solcher Glasfilme setzen sich zusammen aus PbO (64,1%), B3O3 (11,9%), SiO2 (5,0%) und ZnO (19,0%), oder PbO (77,5%), ZnO (10%), B2O3 (9%), Al3O3 (1%) und SiO2 (2,5%).low melting point and a softening temperature of 300 to 600 0 C formed. Typical examples of such glass films are composed of PbO (64.1%), B 3 O 3 (11.9%), SiO 2 (5.0%) and ZnO (19.0%), or PbO (77.5%) %), ZnO (10%), B 2 O 3 (9%), Al 3 O 3 (1%) and SiO 2 (2.5%).
Nach Herstellung von Kontaktlöchern wird die Anordnung bei einer Temperatur, die niedriger als der Schmelzpunkt der unteren Aluminiumschicht (etwa 7000C) ist, einer Wärmebehandlung unterzogen, so daß die Aluminium-schicht mit einer glatten Oberfläche versehen wird. Daraufhin wird dann eine obere Aluminiumverdrahtungsschicht 13 ausgebildet»After contact holes have been produced, the arrangement is subjected to a heat treatment at a temperature which is lower than the melting point of the lower aluminum layer (approximately 700 ° C.), so that the aluminum layer is provided with a smooth surface. Then an upper aluminum wiring layer 13 is then formed »
f5 Die so hergestellte Mehrschichtaluminiumverdrahtung ist nicht nur unterbrechungsfrei, sondern auch weniger feuchtigkeitsabsorbierend und außerordentlich zuverlässig, da trotz des niedrigen Schmelzpunktes von Alu- '} minium eine glatte Zwischenisolierschicht aus Glas ge-f5 The multilayer aluminum wiring so prepared is not only without interruption, but also less absorbent and extremely reliable because despite the low melting point of aluminum '} minium a smooth interlayer glass overall
bildet werden kann. _ *can be formed. _ *
Obwohl sich das vorstehende Beispiel auf eine Mehrschichtverdrahtung unter Verwendung von Aluminium sowohl für die uri.tere als auch für die obere Verdrahtungsschicht bezieht, ist die Erfindung nicht auf die Verwendung von Aluminium für die obere Verdrahtungsschicht beschränkt. Vielmehr können auch andere Metalle eingesetzt werden. So ist es auch möglich, Gold oder ähnliches anstelle des Aluminiums als Verdrahtungsmaterial mit niedrigem Schmelzpunkt zu verwenden.Although the above example is based on multilayer wiring using aluminum for both the upper and lower wiring layers relates, the invention is not limited to the use of aluminum for the upper wiring layer. Rather, other metals can also be used. So it is also possible to get gold or something similar to use in place of aluminum as a low melting point wiring material.
Anhand der Fig ο 2a bis 2f soll nun die Herstellung
eines Halbleiterelements gemäß der Erfindung beschrieben werden.
35The production of a semiconductor element according to the invention will now be described with reference to FIGS. 2a to 2f.
35
β β υ- <β β υ- <
•j Die Hauptober fläche eines p-leitenden Siliciumsubstrats 1 wird thermisch auf eine übliche Weise oxidiert, um darauf einen Siliciumoxidfilm als Feldoxidschicht 2 mit einer Dicke, von etwa 1 μΐη zu erzeugen. Der Siliciumoxidfilm wird durch Ätzen teilweise entfernt, um gemäß Darstellung in Fig. 2a ein Fenster zu öffnen.• j The major surface of a p-type silicon substrate 1 is thermally oxidized in a conventional manner to have a silicon oxide film thereon as field oxide layer 2 a thickness of about 1 μm. The silicon oxide film is partially removed by etching in order to open a window as shown in FIG. 2a.
Das Substrat wird dann bei einer hohen Temperatur und in oxidierender Atmosphäre erhitzt, um in dem Fenster -jQ einen Siliciumoxidf ilm 3 mit einer Dicke von etwa 0,1 μπι zu erzeugen, der später als Gateisolierfilm dienen soll.The substrate is then at a high temperature and heated in an oxidizing atmosphere to a silicon oxide film 3 with a thickness of about 0.1 μm in the window -jQ to be used later as a gate insulating film.
Eine polykristalline Siliciumschicht mit einer Dicke von etwa 0,3 μΐη wird dann mittels CVD auf die Substratober-A polycrystalline silicon layer with a thickness of about 0.3 μΐη is then applied to the substrate surface by means of CVD
*c fläche aufgebracht. Mittels einer üblichen Photoätzmethode wird dann gemäß Fig. 2c dieser polykristalline Siliciumfilm zur Ausbildung einer Gateelektrode 4 und eines Gateoxidfilms 3' geformt. Ein die Leitfähigkeit bestimmender Fremdstoff wie Phosphor (P) oder Arsen (As) * c area applied. This polycrystalline silicon film is then formed by means of a conventional photo-etching method as shown in FIG. 2c to form a gate electrode 4 and a gate oxide film 3 '. A foreign substance that determines the conductivity, such as phosphorus (P) or arsenic (As)
on wird der Substratoberfläche mittels Ionenimplantation zugesetzt, wie durch 5 in Fig. 2c gezeigt. Dabei werden Zonen mit einer Tiefe von 0,3 μπι zur Bildung von Source 6 und. Drain 7 erzeugt. Die polykristalline Siliciumelektrode und die dicke Feldoxidschicht 2 dienen alson is the substrate surface by means of ion implantation added as shown by 5 in Figure 2c. In this case, zones with a depth of 0.3 μm are used to form the source 6 and. Drain 7 generated. The polycrystalline silicon electrode and the thick field oxide layer 2 serve as
oc eine Art Maske. Ionen werden auch in das polykristalline Siliciumgate implantiert. Wenn die Anordnung bei 900°C in einer Stickstoffatmosphäre für etwa TO Minuten erhitzt wird, werden das polykristalline Siliciumgate sowie die Source- und Drainzonen aktiviert und eine leitende Gate-oc a kind of mask. Ions are also polycrystalline in the Silicon gate implanted. When the assembly is heated at 900 ° C in a nitrogen atmosphere for about TO minutes the polycrystalline silicon gate as well as the source and drain zones are activated and a conductive gate
3Q elektrode gebildet.3Q electrode formed.
Auf der Substratoberfläche wird dann gemäß Darstellung in Fig. 2d mittels CVD eine Schicht aus ZnO-SiO2-B3O3-Glas mit einer Dicke von etwa 0,5 μπα hergestellt. Zum je Zwecke dieser Herstellung mittels CVD wird ein MischgasAs shown in FIG. 2d, a layer of ZnO-SiO 2 -B 3 O 3 glass with a thickness of approximately 0.5 μπα is then produced on the substrate surface by means of CVD. A mixed gas is used for each purpose of this production by means of CVD
gegen das auf etwa 400°C erhitzte Substrat geblasen. Das Mischgas setzt sich zusammen aus Sauerstoff und einem Gas, das durch Vergasung von flüssigen Materialion in einem Verdampfer wie Zn(C2Hg)2, Si(OC2H5)^ und B(OC9H-K beim Einblasen von Stickstoff in den Verdampferblown against the heated to about 400 ° C substrate. The mixed gas is composed of oxygen and a gas that is produced by gasifying liquid material ions in an evaporator such as Zn (C 2 Hg) 2 , Si (OC 2 H 5 ) ^ and B (OC 9 HK when nitrogen is blown into the evaporator
<c· Zj ^j<c * Zj ^ j
ergibt. Die Zusammensetzung des Mischgases wird so gesteuert, daß das Glas etwa 10% ZnO, etwa 30% B3O3 und etwa 60% SiO9 enthält.results. The composition of the mixed gas is controlled so that the glass contains about 10% ZnO, about 30% B 3 O 3 and about 60% SiO 9 .
Es werden dann in den Bereichen, die die Source, die Drain und das Gate bilden, auf herkömmliche Photoätzweise Kontaktlöcher erzeugt und das Substrat auf eine Temperatur von etwa 600 bis 7000C erhitzt. Das ZnO-SiO2-B3O3-GIaS wird erweicht und gemäß Darstellung in Fig. 2e die sehr unebene Substratoberfläche geglättet= Gleichzeitig wird die Dichte des Glases erhöht. There will then be generated in the regions which form the source, the drain and the gate in a conventional Photoätzweise contact holes and the substrate is heated to a temperature of about 600 to 700 0 C. The ZnO-SiO 2 -B 3 O 3 -GIaS is softened and, as shown in FIG. 2e, the very uneven substrate surface is smoothed = at the same time the density of the glass is increased.
Dann wird durch Verdampfen auf der Substratoberfläche ein Aluminiumfilm mit einer Dicke von etwa 1 μΐη aufgebracht und mittels Photoätzens gemäß Fig. 2f eine Sourceelektrode 9, eine Gateelektrode 10 und eine Drainelcktrode 11 ausgebildet, woraufhin das Halbleiterelement fertig ist.Then by evaporation on the substrate surface applied an aluminum film with a thickness of about 1 μm and by means of photo-etching according to FIG. 2f, a source electrode 9, a gate electrode 10 and a drain drain electrode 11 formed, whereupon the semiconductor element finished is.
Obwohl im vorangehenden Beispiel ZnO-SiO2-B2O3-GIaS auf dem SiO9-FiIm und der Gateelektrode aufgebracht wurde, ist es alternativ möglich, nach dem anhand von Fig. 1 erläuterten Verfahren einen Mehrschichtaufbau, der sich aus Phosphorglas und ZnO-Glas zusammensetzt, aufzubringen.Although in the previous example ZnO-SiO 2 -B 2 O 3 -GIaS was applied to the SiO 9 -FiIm and the gate electrode, it is alternatively possible, according to the method explained with reference to FIG -Glass composed to apply.
Dabei ist es weiter möglich, PbO-Glas, etwa PbQ-B3O3-SiO3 auf ZnO-SiO2-B9O3-GIaS auszubilden.It is also possible to form PbO glass, for example PbQ-B 3 O 3 -SiO 3, on ZnO-SiO 2 -B 9 O 3 -GIaS.
Aus der vorangehenden Beschreibung wird deutlich, daß die Beschichtung der Halbleiteroberfläche mit ZnO-Glas gemäß der Erfindung zu folgenden Vorteilen führt:From the foregoing description it is clear that the coating of the semiconductor surface with ZnO glass according to the invention leads to the following advantages:
»ft»Ft
»α ο-·»Α ο- ·
1* Es erlaubt die Herstellung eines Halbleiterelements, das sehr widerstandsfähig gegenüber Wasser ist;1 * It allows the manufacture of a semiconductor element, that is very resistant to water;
2. es liefert eine hohe elektrische Stabilität; und2. it provides high electrical stability; and
3. ein glatter dielektrischer Film zwischen den Verdrahtung sschichten verhindert eine Unterbrechung der Verdrahtung.3. a smooth dielectric film between the wirings layers prevents the wiring from being interrupted.
LeerseiteBlank page
Claims (2)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55115026A JPS5739539A (en) | 1980-08-21 | 1980-08-21 | Semiconductor device |
| JP11502780A JPS5739554A (en) | 1980-08-21 | 1980-08-21 | Multilayer wiring method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3132645A1 true DE3132645A1 (en) | 1982-06-09 |
| DE3132645C2 DE3132645C2 (en) | 1991-01-10 |
Family
ID=26453643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813132645 Granted DE3132645A1 (en) | 1980-08-21 | 1981-08-18 | SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING MULTILAYER WIRING IN SUCH A |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE3132645A1 (en) |
| FR (1) | FR2489042B1 (en) |
| GB (1) | GB2082838B (en) |
| NL (1) | NL188775C (en) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3113878A (en) * | 1960-01-26 | 1963-12-10 | Corning Glass Works | Thermally devitrifiable sealing glasses and composite articles |
| US3475210A (en) * | 1966-05-06 | 1969-10-28 | Fairchild Camera Instr Co | Laminated passivating structure |
| US3511703A (en) * | 1963-09-20 | 1970-05-12 | Motorola Inc | Method for depositing mixed oxide films containing aluminum oxide |
| DE1958800A1 (en) * | 1968-11-25 | 1970-07-09 | Ibm | Multiple protective layers for passivating semiconductor components and processes for their production |
| US3752701A (en) * | 1970-07-27 | 1973-08-14 | Gen Instrument Corp | Glass for coating semiconductors, and semiconductor coated therewith |
| US3778242A (en) * | 1965-11-26 | 1973-12-11 | Owens Illinois Inc | Low temperature sealant glass for sealing integrated circuit package parts |
| US3887733A (en) * | 1974-04-24 | 1975-06-03 | Motorola Inc | Doped oxide reflow process |
| DE2606029A1 (en) * | 1976-02-14 | 1977-12-29 | Jenaer Glaswerk Schott & Gen | GLASS FOR HERMETIC ENVELOPMENT AND PASSIVATION OF SEMICONDUCTOR ARRANGEMENTS |
| DE2809233A1 (en) * | 1977-03-04 | 1978-09-07 | Hitachi Ltd | Semiconductor device and process for its production |
| DE2832740A1 (en) * | 1977-07-27 | 1979-02-01 | Fujitsu Ltd | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51144183A (en) * | 1975-06-06 | 1976-12-10 | Hitachi Ltd | Semiconductor element containing surface protection film |
| DE2611059A1 (en) * | 1976-03-16 | 1977-09-29 | Siemens Ag | ENCLOSURE SEMI-CONDUCTOR COMPONENT WITH DOUBLE HEAT SINK |
-
1981
- 1981-06-22 NL NLAANVRAGE8103007,A patent/NL188775C/en not_active IP Right Cessation
- 1981-07-06 GB GB8120808A patent/GB2082838B/en not_active Expired
- 1981-08-12 FR FR8115610A patent/FR2489042B1/en not_active Expired
- 1981-08-18 DE DE19813132645 patent/DE3132645A1/en active Granted
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3113878A (en) * | 1960-01-26 | 1963-12-10 | Corning Glass Works | Thermally devitrifiable sealing glasses and composite articles |
| US3511703A (en) * | 1963-09-20 | 1970-05-12 | Motorola Inc | Method for depositing mixed oxide films containing aluminum oxide |
| US3778242A (en) * | 1965-11-26 | 1973-12-11 | Owens Illinois Inc | Low temperature sealant glass for sealing integrated circuit package parts |
| US3475210A (en) * | 1966-05-06 | 1969-10-28 | Fairchild Camera Instr Co | Laminated passivating structure |
| DE1958800A1 (en) * | 1968-11-25 | 1970-07-09 | Ibm | Multiple protective layers for passivating semiconductor components and processes for their production |
| US3752701A (en) * | 1970-07-27 | 1973-08-14 | Gen Instrument Corp | Glass for coating semiconductors, and semiconductor coated therewith |
| US3887733A (en) * | 1974-04-24 | 1975-06-03 | Motorola Inc | Doped oxide reflow process |
| DE2606029A1 (en) * | 1976-02-14 | 1977-12-29 | Jenaer Glaswerk Schott & Gen | GLASS FOR HERMETIC ENVELOPMENT AND PASSIVATION OF SEMICONDUCTOR ARRANGEMENTS |
| DE2809233A1 (en) * | 1977-03-04 | 1978-09-07 | Hitachi Ltd | Semiconductor device and process for its production |
| DE2832740A1 (en) * | 1977-07-27 | 1979-02-01 | Fujitsu Ltd | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE |
Non-Patent Citations (2)
| Title |
|---|
| Dr. Erhard Ühlein, Römpps Chemisches Wörterbuch, Stuttgart 1969 * |
| US-PS 4 349 584(nachveröffentlicht) * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2082838B (en) | 1984-07-11 |
| FR2489042A1 (en) | 1982-02-26 |
| NL188775B (en) | 1992-04-16 |
| NL188775C (en) | 1992-09-16 |
| FR2489042B1 (en) | 1986-09-26 |
| DE3132645C2 (en) | 1991-01-10 |
| NL8103007A (en) | 1982-03-16 |
| GB2082838A (en) | 1982-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3106202C2 (en) | ||
| DE2825433C2 (en) | Semiconductor component and method for its manufacture | |
| DE3121224C2 (en) | MOS transistor for high operating voltages | |
| DE2620155C2 (en) | ||
| DE2718894C2 (en) | Method for manufacturing a semiconductor device | |
| DE2933849C2 (en) | ||
| DE3331624C2 (en) | Semiconductor arrangement with protective metal device | |
| DE2153103A1 (en) | Integrated circuit arrangement and method of making the same | |
| DE3910033C2 (en) | Semiconductor memory and method for its production | |
| DE2040180B2 (en) | METHOD FOR PREVENTING MECHANICAL BREAKAGE OF A THIN ELECTRICALLY CONDUCTIVE LAYER COVERING THE SURFACE OF A SEMICONDUCTOR BODY | |
| DE3442037A1 (en) | METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE3131240A1 (en) | SEMICONDUCTOR DEVICES AND METHOD FOR THEIR PRODUCTION | |
| DE3334153A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE3038773C2 (en) | Method for producing an integrated semiconductor circuit arrangement with MOS transistors and with voltage-independent capacitors | |
| DE2225374B2 (en) | METHOD OF MANUFACTURING A MOS FIELD EFFECT TRANSISTOR | |
| DE3024295C2 (en) | Ion probes and methods of making them | |
| DE4321590A1 (en) | Thin film transistor for active matrix display drive circuit - has first TFT with source and drain electrodes on substrate, and second TFT with common gate electrode | |
| DE3301457C2 (en) | Semiconductor device and method for manufacturing the same | |
| DE2703618C2 (en) | Process for the production of a semiconductor integrated circuit | |
| DE3000121A1 (en) | METHOD FOR PRODUCING A MOS SEMICONDUCTOR DEVICE WITH SELF-ADJUSTED CONNECTIONS | |
| DE3145850A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE3132645A1 (en) | SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING MULTILAYER WIRING IN SUCH A | |
| DE1764937C3 (en) | Process for the production of insulation layers between multilayered metallic line connections for a semiconductor arrangement | |
| DE2650865A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE3702409A1 (en) | METHOD FOR PRODUCING AN ELECTRICAL RESISTANCE IN A SEMICONDUCTOR COMPONENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA SUWA SEIKOSHA, SHINJUKU, TOKIO-TO |
|
| D2 | Grant after examination | ||
| 8380 | Miscellaneous part iii |
Free format text: DIE ENTGEGENGEHALTENE DRUCKSCHRIFT "US 31 13 879" AENDERN IN "US 31 13 878" |
|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |