DE3047300A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE3047300A1 DE3047300A1 DE19803047300 DE3047300A DE3047300A1 DE 3047300 A1 DE3047300 A1 DE 3047300A1 DE 19803047300 DE19803047300 DE 19803047300 DE 3047300 A DE3047300 A DE 3047300A DE 3047300 A1 DE3047300 A1 DE 3047300A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- chip
- elements
- line
- center line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 229920003002 synthetic resin Polymers 0.000 claims description 24
- 239000000057 synthetic resin Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005538 encapsulation Methods 0.000 claims description 7
- 238000004382 potting Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 230000008859 change Effects 0.000 description 29
- 239000013078 crystal Substances 0.000 description 23
- 238000009826 distribution Methods 0.000 description 23
- 230000000875 corresponding effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000009021 linear effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- STBLNCCBQMHSRC-BATDWUPUSA-N (2s)-n-[(3s,4s)-5-acetyl-7-cyano-4-methyl-1-[(2-methylnaphthalen-1-yl)methyl]-2-oxo-3,4-dihydro-1,5-benzodiazepin-3-yl]-2-(methylamino)propanamide Chemical compound O=C1[C@@H](NC(=O)[C@H](C)NC)[C@H](C)N(C(C)=O)C2=CC(C#N)=CC=C2N1CC1=C(C)C=CC2=CC=CC=C12 STBLNCCBQMHSRC-BATDWUPUSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 229940125878 compound 36 Drugs 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010125 resin casting Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/925—Bridge rectifier module
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung, bei welcher zwei oder mehr Halbleiterelemente mit übereinstimmenden Eigenschaften
bzw. Paarungskennwerten in regelmäßiger Anordnung in einem Halbleiter-Substrat vorgesehen sind.
Halbleiterelemente, wie n- oder p-Typ-WiderStandselemente,
Transistoren und Dioden, werden bekanntlich in einem aus Silizium oder Germanium bestehenden Plättchen durch Injizieren
von Phosphor oder Bor in dieses Plättchen hergestellt. Indem das Plättchen durch Trenn-Würfellinien (dicing lines) in Chip-Abschnitte
unterteilt wird, werden mehrere Halbleiterelemente zur Bildung einer Halbleitervorrichtung, etwa eines integrierten
Schaltkreises, auf jeweils einem solchen Chip vorgesehen.
130037/0719
Die Halbleitervorrichtungen werden in einem Sondenprüfschritt des Verfahrens geprüft, um nach brauchbaren und unbrauchbaren
Einheiten sortiert zu werden. In einem Zusammenbau- bzw. Montageschritt des Verfahrens werden dann die
brauchbaren Halbleitervorrichtungen jeweils in eine geeignete Verpackungs- bzw. Umhüllungs-Kapsel eingebaut. Nach einer
Endprüfung werden diese Einheiten als fertiges Erzeugnis ausgeliefert.
Die Eigenschaften von Halbleiterelementen weichen bekanntlich
dann von den üblichen Eigenschaften ab, wenn die Halbleiterelemente
auf einem Chip ausgebildet werden. Speziell bei Widerstandselementen ändert sich der Widerstandswert infolge
der beim Montagevorgang im Chip erzeugten (mechanischen) Spannung. Diese Erscheinung ist allgemein als piezoelektrischer
Widerstandseffekt (piezo-resistive effect) bekannt. Untersuchungen haben gezeigt, daß andere Halbleiterelemente,
wie Transistoren oder Dioden, ebenfalls durch (mechanische) Spannung beeinflußt werden.
Der die nötigen Elemente tragende Chip wird durch Eingießen in Kunstharz oder luftdichtes Einkapseln "versiegelt". Insbesondere
im Fall von in Kunstharz eingegossenen Halbleitervorrichtungen führt die Spannung aufgrund des Kunstharz-Formschwunds
zu einer Änderung der Eigenschaften der Halbleiterelemente, die sich als besonders schwerwiegend bei Halbleitervorrichtungen
mit linearen Eigenschaften erweist, die
Elemente, wie Widerstände und Transistoren, aufweisen. In besonders
ungünstigen Fällen wird das Produktausbringen an HaIb-
130037/0719
leitervorrichtungen beim Montagevorgang des Fertigungsverfahrens
erheblich verschlechtert.
Zur Lösung dieses Problems wurde bereits vorgeschlagen, die Kristallfläche des Chips, in welcher die Halbleiterelemente
angeordnet sind, sowie die Orientierung der Elemente so zu wählen, daß der (mechanische) Spannungseinfluß auf die HaIbleiterelemente
gemildert oder vermieden wird.
Wenn bei der Ausbildung der üblichen p-Typ-Widerstände im Plättchen oder Chip dessen Kristallfläche der Orientierung
■£iOO_} entspricht und das Widerstandselement in der Richtung
<1OO> geformt wird, kann die Verteilung der Widerstandseigenschaften,
die durch den beim Kunstharz-Eingießen der Halbleiter-Unterbaugruppe auftretenden piezoelektrischen
Widerstandseffekt beeinflußt werden, gleichmäßig sein. Wenn das Plättchen die Kristallfläche -^811^· besitzt, wird dieselbe
Wirkung dann erzielt, wenn die Widerstandselemente in einer gegenüber der <* 100^-Richtung um 45° verdrehten Richtung
ausgebildet werden.
Da im Fall der Kristallfläche ^111J des Plättchens keine
Anisotropie des Kristalls vorliegt, ist es unmöglich, die Verteilung der durch den genannten Effekt bedingten Eigenschaften
des Widerstandselements gleichmäßig zu gestalten, auch wenn die Widerstandselemente auf beliebige Weise angeordnet
werden. Aus bestimmten Gründen ist es häufig nicht möglich, das Plättchen mit der -£iOOj -Kristallfläche zu wählen
und die Widerstandselemente in der ^10O^ -Richtung zu
orientieren oder aber die 4 81 iJ--Kristallf lache des Plättchens
130037/0719
zu wählen und die Widerstandselemente in einer gegenüber der <1OO>
-Richtung um 45° verdrehten Richtung zu orientieren. In diesen Fällen läßt sich keine gleichmäßige Verteilung der Eigenschaften
bzw. Kennwerte auf der Plättchenoberfläche erreichen, vielmehr weichen dabei die Widerstandswerte von den
Sollwerten ab, so daß sich unerwünschte Paarungswerte (paired values) der Halbleiterelemente ergeben.
Wie erwähnt, ändern Halbleiterelemente, wie Transistoren und
Dioden, ebenfalls ihre Eigenschaften unter der beim Eingießen
in Kunstharz entstehenden (mechanischen) Spannung. Transistoren lassen sich je nach dem Fertigungsverfahren bekanntlich
in Vertikaltransistoren, die in Vertikalrichtung arbeiten, und Lateraltransistoren unterteilen, die in waagerechter Richtung
arbeiten. Die Eigenschaften der erstgenannten Transistoren ändern sich dabei im wesentlichen entsprechend den Spannungsänderungslinien
auf der Chipoberfläche. Die Eigenschaften eines Transistors der zweitgenannten Art ändern sich dagegen im allgemeinen
auf dieselbe Weise wie bei den Widerstandselementen. Dies ist auf eine Analogie der Anordnung der Halbleiterschichten
zurückzuführen. Die Eigenschaften des Vertikaltransistors
hängen daher nur in aeringem Maße von der Kristallfläche des
Plättohens ab. Diesbezüglich ist es nicht möglich, zur Verbesserung
der paarweisen Kennwerte der Halbleiterelemente dieselbe Lösung wie bei den Widerstandselementen anzuwenden, nämlich
entsprechende Wahl (properly employing) der Chip-Kristallfläche und Orientierung der Elemente. Die Eigenschaften bzw.
Kennwerte des Lateraltransistors ändern sich analog zu denen der Widerstandselemente, weil er durch den Zustand der Plättchenoberfläche
beeinflußt wird. Die Anisotropie des Kristalls
130037/0719
ORIGINAL INS*^CTED
_7_ 30A7300
ist jedoch gering, so daß er nicht die richtige Fläche und
Richtung (Orientierung) zur Gewährleistung einer Verbesserung der paarweisen Kennwerte der Elemente besitzt. Wenn daher die Halbleiter-Unterbaugruppe in Kunstharz eingegossen
bzw. "versiegelt" wird, sind die Eigenschaften bzw. Kennwerte der Elemente ungleichmäßig verteilt, so daß die auf diese Weise hergestellten Halbleitervorrichtungen unterschiedliche Eigenschaften und daher nicht die angestrebten Paarungskennwerte der Elemente besitzen.
Richtung (Orientierung) zur Gewährleistung einer Verbesserung der paarweisen Kennwerte der Elemente besitzt. Wenn daher die Halbleiter-Unterbaugruppe in Kunstharz eingegossen
bzw. "versiegelt" wird, sind die Eigenschaften bzw. Kennwerte der Elemente ungleichmäßig verteilt, so daß die auf diese Weise hergestellten Halbleitervorrichtungen unterschiedliche Eigenschaften und daher nicht die angestrebten Paarungskennwerte der Elemente besitzen.
Bei der Konstruktion einer Halbleitervorrichtung, etwa eines integrierten Schaltkreises (IC) oder großintegrierten Schaltkreises
(LSI), durch Ausbildung von Halbleiterelementen, wie Widerstandselementen, Transistoren und Dioden, auf einem einzigen
Halbleiterchip besteht das üblicherweise angewandte Verfahren zur Erzielung der gewünschten Paarungskennwerte (paired
characteristics) der Halbleiterelemente darin, daß diese Elemente mit derselben Konfiguration und in derselben Richtung
dicht nebeneinander angeordnet werden. Dieses Vorgehen ist unter der Voraussetzung erfolgreich, daß die beim Kunstharz-Eingießen im Chip entstehende Spannung gleichmäßig verteilt ist. Die Spannungsverteilung ist jedoch im allgemeinen unbestimmt (unfixed), so daß sich die angestrebten Paarungskennwerte nicht erzielen lassen.
dicht nebeneinander angeordnet werden. Dieses Vorgehen ist unter der Voraussetzung erfolgreich, daß die beim Kunstharz-Eingießen im Chip entstehende Spannung gleichmäßig verteilt ist. Die Spannungsverteilung ist jedoch im allgemeinen unbestimmt (unfixed), so daß sich die angestrebten Paarungskennwerte nicht erzielen lassen.
In jüngster Zeit sind LSI-Halbleitervorrichtungen entwickelt
worden, bei denen ein Digitalteil mit digitaler Funktion und ein Linearteil mit linearer Funktion auf einem einzigen (gemeinsamen)
Chip ausgebildet sind. Dabei befindet sich der Di-
1 30037/0719
_8_ 304730Q
gitalteil im Mittelbereich des Chips, während der für (mechanische)
Spannung empfindliche Linearteil am Umfangs- oder Randbereich des Chips angeordnet ist. Bei dieser Anordnung
hängen die Eigenschaften der Vorrichtung empfindlich von der
Spannungsverteilung im Chip ab. Infolgedessen ergibt sich eine mangelhafte Zuverlässigkeit oder Betriebssicherheit der
elektronischen Schaltung.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer verbesserten Halbleitervorrichtung mit im gleichen
Halbleiter-Substrat ausgebildeten Halbleiterelementen, welche auch nach der Montage durch I nqießen in Kunstharz die
gewünschten Paarungskennwerte besitzen.
Diese Aufgabe wird bei einer Halbleitervorrichtung der angegebenen
Art erfindungsgemäß gelöst durch ein Halbleiter-Substrat mit Trenn-Würfellinien und durch mehrere, übereinstimmende
bzw. paarweise Kennwerte (paired characteristics) aufweisende Halbleiterelemente, die im Halbleiter-Substrat
mit jeweils gleicher Orientierung gleich weit von einer Mittellinie der Trenn-Würfellinie und in einem sich von dieser
Mittellinie bis zu einer Stelle mit einer mechanischen Spannung entsprechend 90% der im Mittelbereich des Substrats auftretenden
Spannung erstreckenden Bereich angeordnet sind. Der Bereich, auf dem die Halbleiterelemente angeordnet werden,
kann eine Fläche sein, die sich von der Mittellinie der Anreiß- oder Trenn-Würfellinie (dicing line) bis zu einer Stelle
erstreckt, die in einem Abstand entsprechend dem 1,8-fachen oder weniger der Substratdicke von dieser Mittellinie
angeordnet ist.
130Ü37/0719
Aufgrund dieser Anordnung werden die Eigenschafts- bzw.
Kennwert-Änderungen der Halbleiterelemente in einem bestimmten
Bereich des Chips vergleichmäßigt. Da der Bereich, in welchem die Halbleiterelemente regelmäßig angeordnet sind,
unter Heranziehung der Dicke des Substrats als dem einen Parameter bestimmt werden kann, wird die Konstruktion oder Auslegung
der Vorrichtung vereinfacht. Zudem besteht keine Notwendigkeit für die Wahl einer bestimmten Plättchenfläche oder
einer speziellen Orientierung der Halbleiterelemente. Die Konstruktion der Halbleitervorrichtung unterliegt keiner
Begrenzung durch Wahl der Kristallfläche des Plättchens. Die paarigen Eigenschaften bzw. Paarungskennwerte der Halbleiterelemente
und die Zuverlässigkeit der Halbleitervorrichtung werden demzufolge verbessert. Die Zahl der bei der Endprüfung
nach der Montage anfallenden Ausschuß-Halbleitervorrichtungen wird geringer, so daß sich das Ausbringen an Halbleitervorrichtungen
erhöht. Hierdurch wird eine entsprechende Fertigungskostensenkung erreicht.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung
im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Teilschnittansicht einer bisherigen Halbleitervorrichtung,
bei welcher Widerstandselemente und bipolare Transistoren auf einem Chip einheitlich, d.h.
gemeinsam in Kunstharz eingegossen sind,
Fig. 2 eine graphische Darstellung der Verteilung der (mechanischen)
Spannungen Cfx in X-Richtung in der Oberfläche
eines in Kunstharz eingegossenen Chips,
130037/0719
3Q4730Q
Fig. 3 eine graphische Darstellung der Verteilung der Spannungen &„ in Y-Richtung in der Oberfläche des
in Kunstharz eingegossenen Chips,
Fig. 4 eine graphische Darstellung, in welcher eine Änderung der Spannung Cx in X-Richtung längs einer Linie 64
mit einem Ausgangspunkt 62 gemäß Fig. 2 veranschaulicht ist,
Fig. 5 eine Aufsicht auf eine Anordnung von Widerstandselementen in einem Plättchen,
Fig. 6 eine graphische Darstellung der Verteilung der Widerstandsänderungen
für den Fall, daß in einem Chip mit -flOOj" -Kristallfläche ausgebildete Widerstandselemente
einheitlich in Kunstharz eingegossen sind (integrally formed with resin),
Fig. 7 eine graphische Darstellung einer Änderung typischer Widerstände in Abhängigkeit von einer Strecke a in
Fig. 5,
Fig. 8 eine graphische Darstellung der Widerstandsverteilung
für den Fall, daß in einem Chip mit-^11i}" -Kristallfläche
ausgebildete Widerstandselemente einheitlich in Kunstharz eingegossen sind,
Fig. 9 eine Aufsicht auf eine ungünstige Anordnung von Transistoren
in einem Plättchen,
130037/0719
304730Q
Fig. 10 eine graphische Darstellung der absoluten Änderungen des Stromverstärkungsfaktors von Transistoren in Abhängigkeit
von einer Entfernung bzw. Strecke a in Fig. 9,
Fiq. 11 fine Aufsicht aui eine Ausführungsform einer Halbleitervorrichtung
gemäß der Erfindung, bei welcher Widerstandselemente in einem Plättchen angeordnet sind,
Fig. 12 eine Fig. 11 ähnelnde Darstellung einer anderen Ausführungsform
der Erfindung mit in einem Plättchen angeordneten Widerstandselementen,
Fig. 13 eine Fig. 11 ähnelnde Darstellung noch einer anderen Ausführungsform der Erfindung mit in einem Plättchen
angeordneten Transistoren,
Fig. 14 eine Fig. 11 ähnelnde Darstellung einer weiteren Ausführungsform
mit im Plättchen vorgesehenen Transistoren und
Fig. 15 eine Fig. 11 ähnelnde Darstellung noch einer weiteren
Ausführungsform der Erfindung mit in einem Plättchen angeordneten Transistoren.
Vor der Beschreibung der Erfindung sollen zunächst die Probleme bei den bisherigen Halbleitervorrichtungen und die Maßnahmen
zu ihrer Lösung erläutert werden. Gemäß Fig. 1 ist eine Halbleitervorrichtung 20 mit mindestens zwei Widerstandselementen
21 und zv/ei oder mehr bipolaren Transistoren 55, die
13003 7/0719
3Q473QQ
in einem Chip 22 aus Halbleitermaterial ausgebildet sind,
einheitlich in eine Vergußmasse 36 eingekapselt. Der Chip 22 ist auf einem Tragelement 24 angeordnet. Der aus einem
mit 1015 - 1016 Atomen Phosphor pro cm3 dotierte Chip 22
aus einem n-Typ-Halbleitermaterial weist eine p-Typ-Widerstandsschicht
28, eine p-Typ-Halbleiterschicht 54 und eine
n-Typ-Halbleiterschicht 56 auf, die durch Diffusion, Ionenimplantation
(Ionenspicktechnik) oder nach einem Epitaxialverfahren hergestellt worden sind. Die 10^8 Boratome pro cm
enthaltende Widerstandsschicht 28 mit einer Dicke von 2,7 um steht an beiden Enden mit z.B. aus Aluminium bestehenden
Elektroden 32 in ohmschem Kontakt,so daß sie ein Widerstandselement
21 bildet. Die p-Halbleiterschicht 54 enthält 101^ - 1019 Boratome pro cm3, während die n-Halbleiterschicht
56 1019 - 1021 Phosphoratome pro cm3 enthält. Die p-Halbleiterschicht
54, die n-Halbleiterschicht 56 und das n-Substrat (Chip) 22 bilden gemeinsam einen bipolaren npn-Transistor
Die Halbleiterschichten 54 und 56 stehen mit aus Aluminium bestehenden Elektroden 31 bzw. 33 in ohmschem Kontakt. Diese
Elektroden dienen als Emitterelektrode bzw. Basiselektrode. Die Elektroden 32, 31 und 33 sind durch Anschlußleitungen
oder -drähte 34 mit Leiterplatten 26 verbunden (Anschlüsse der einen Elektrode 32 sowie der Elektrode 31 an die Leiterplatten
nicht dargestellt). Der als Kollektor dienende Chip 22 wird mit einer Substrat-Vorspannung beschickt. Eine auf
die verschiedenen Halbleiterflächen aufgetragene Isolierschicht 30 aus SiC>2 dient zum Schütze des Widerstandselements
21 und des bipolaren Transistors 55. Die Halbleitervorrichtung 20 ist in eine Vergußmasse 36, z.B. Kunstharz,
eingegossen, so daß sie beispielsweise einen integrierten Schaltkreis (IC) bildet.
130037/0719
Die Eigenschaften oder Kennwerte der verschiedenen Transistoren
oder Widerstandselemente im Chip weichen bekanntlich nach dem Eingießen in Kunstharz von den entsprechenden Kennwerten
vor dem Eingießen ab. Diese Kennwertänderung ist bei Verwendung einer Kunstharz-Vergußmasse besonders auffällig; sie
wird durch eine (mechanische) Spannung hervorgerufen, die beim Eingießen in Kunstharz durch Formschrumpfung bzw. -schwund
entsteht. Wie bereits erläutert, wird diese Erscheinung als piezoelektrischer Widerstandseffekt (piezo-resistive effect)
bezeichnet. Erfindungsgemäß wurde nun eine zweidimensionale Spannungsverteilung auf der Chip-Oberfläche durch Messung der
Widerstandsänderungen an verschiedenen Punkten vor und nach dem Kunstharz-Vergießen und unter Berücksichtigung des genannten
Effekts sowie der Symmetrie eines Kristalls graphisch dargestellt. Als Ergebnis der entsprechenden Untersuchungen konnte
erfindungsgemäß das genannte Problem erfolgreich ausgeschaltet werden.
Fig. 2 veranschaulicht die Spannungsverteilung in einem quadratischen
Silizium-Chip 60 von 3 mm Kantenlänge und 300 um Dicke zur Darstellung der Linien gleicher Spannung (isostress
lines) der rfx-Komponente (kg/cm^) der (mechanischen) Spannung
bei Normaltemperatur, nach dem Eingießen des Chips in eine Kunstharzkapselung. Die Minuszeichen in der Darstellung von
Fig. 2 geben jeweils eine Druckspannung an. Wie auf beiden Seiten der Darstellung ersichtlich, sind die Linien gleicher
Spannung mit hoher Dichte längs der Seiten verteilt, so daß in diesen Bereichen große Spannungsänderungen auftreten. Im Mittelbereich
ist die Dichte der Linien gleicher Spannung gering; die Spannungen sind daher in diesem Bereich gleichmäßig
130037/0719
3Q4730Q
verteilt, obgleich die Spannung mit ungefähr 2000 kg/cm
sehr groß ist. Die Spannungsverteilung der i/y-Komponente
beim Chip gemäß Fig. 2 ist in Fig. 3 dargestellt. Dabei zeigt sich eine ähnliche Spannungsverteilung über die Chip-Oberfläche
hinweg.
Fig. 4 zeigt die Änderung der Spannung d x längs einer vom
Punkt 62 in Fig. 2 ausgehenden Linie 64. Ersichtlicherweise
ist die Spannung Cx an einer etwa 800 um vom Ende des
Chips entfernten Stelle im wesentlichen gesättigt, und sie erreicht an einer etwa 550 um vom Ende bzw. Rand entfernten
Stelle etwa 90%. Die Spannungsverteilung auf der in Kunstharz eingegossenen Chip-Oberfläche hängt nicht von der
Kristallfläche des Chips ab. Ein Muster oder Schema von Widerstandswerten
der im Chip angeordneten Widerstandselemente, wenn diese in Kunstharz eingegossen sind, hängt dagegen
von der Kristallfläche des Chips und von der Orientierung oder Ausrichtung der Widerstände ab.
In Fig. 5 ist ein Halbleiterplättchen 60 mit Trenn-Würfellinien
70 dargestellt, auf dem zwei Widerstandselemente 66 angeordnet sind, die übereinstimmende Eigenschaften besitzen
sollen. Wie dargestellt, sind die Widerstandselemente mit ihren Mittellinien 67 parallel zueinander und in unterschiedlichen
Abständen von der Mittellinie 72 der ihnen am nächsten gelegenen Würfellinie angeordnet. Diese Widerstandselemente
sind in einem n-Typ-Substrat ausgebildete p-Typ-Schichten bzw. -Zonen.
1 30037/0719
Eine Anzahl von Widerstandselementen mit gleichen Widerstandswerten
wurde gemäß Fig. 5 in Richtung der Y-Achse verlaufend auf einem üblicherweise verwendeten Chip mit
einer-^100^ -Kristallfläche geformt, und die so hergestellte
Unterbaugruppe wurde in Kunstharz eingegossen. Nach dem Vergießen zeigte die Widerstandsverteilung der
Widerstandselemente die in Fig. 6 dargestellten Änderungen. Die Widerstandswerte dieser Widerstandselemente wurden
längs der Y-Achse, mit in<100>· -Richtung verlaufender
X-Achse, gemessen. In der graphischen Darstellung sind die Parameter die finderungsgrößen der Widerstandswerte in bezug
auf diejenigen vor dem Vergießen der Widerstandselemente in Kunstharz; diese Parameter sind in Form von Linien gleicher
Widerstandsänderung, die jeweils Punkte gleicher Widerstandsänderung verbinden, aufgetragen.
Die Linien gleicher Widerstandsänderung verlaufen schräg zu den X- und Y-Achsen an den jeweiligen Ecken des Chips.
Die besten, einander entsprechenden Eigenschaften der Widerstandselemente
an den Ecken werden somit dann erzielt, wenn diese Elemente auf den Linien gleicher Widerstandsänderung
angeordnet werden. Im Mittelbereich des Chips verlaufen diese Linien im wesentlichen parallel zur X- oder
Y-Achse. Die Widerstandselemente müssen daher parallel zu den Chip-Seitenlinien und in gleichen Abständen davon angeordnet
werden. Weiterhin sind die Widerstandsänderungen der Widerstandselemente im Mittelbereich des Chips ziemlich
gleichmäßig verteilt. Aus diesem Grund sind die einander entsprechenden bzw. übereinstimmenden Eigenschaften im Mittelbereich
nahezu zufriedenstellend, auch wenn die Orientie-
13 0037/0719
rung bzw. Ausrichtung der Widerstandselemente nicht so sehr sorgfältig berücksichtigt wird.
Fig. 7 zeigt die Variation der Änderungsgrößen AR/RQ der
Widerstandswerte längs einer den Chip senkrecht zur Trenn-Würfellinie halbierenden Linie. Dabei sind mit ß die
Variation parallel zur X-Achse und mit y die Variation parallel zur Y-Achse angegeben. Beide Kurven verflachen
in einer Entfernung von etwa 800 um von den Seiten(kanten) des Chips. Die Entfernung entspricht ungefähr dem 2,67-fachen
der Chip-Dicke von 300 um.
Weiterhin sind gemäß Fig. 8 mehrere Widerstandselemente mit gleichen Widerstandswerten, wie in Fig. 5, längs der
Y-Achse eines üblichen Chips mit einer ■£ 111^· -Kristallfläche
ausgebildet, und die Unterbaugruppe ist in Kunstharz eingegossen. Die Verteilung der Widerstandsänderungen der
Widerstandselemente in bezug auf dieselben Werte vor dem Eingießen ist in Fig. 8 in Form von Linien gleicher Widerstandsänderungen
eingezeichnet. Die Widerstandsmessungen erfolgten längs der Y-Achse.
Gemäß Fig. 8 verlaufen die Linien gleicher Widerstandsänderungen der Widerstandselemente in der oberen linken
und unteren linken Ecke, wie im vorher beschriebenen Fall, schräg zur X- oder Y-Achse. Im oberen und unteren Teil des
Chips verlaufen diese Linien praktisch parallel zur X-Achse. Bei Anordnung der Widerstandselemente parallel zur X-Achse
und in gleichen Abständen von den Chip-Seiten werden somit
130037/071 9
304730Q
zufriedenstellend übereinstimmende Eigenschaften der Widerstandselemente
erzielt. Diese Anordnung der Widerstandselemente ist inbtisondere in den dicht an den Chip-Seiten(kanten)
gelegenen Bereichen von Bedeutung, weil dort die Linien gleicher Widerstandsänderungen eng (thickly) verteilt sind. In
dem linken Teil der Darstellung von Fig. 8 ist dagegen die Verteilung dieser Linien dünn. Die Ausrichtung (arrangement
orientation) der Widerstandselemente ist daher in diesen Bereichen
nicht kritisch.
Wie sich aus den vorstehenden Ausführungen ergibt, ist die Spannungsverteilung im Chip bei fortschreitendem Eingießen
in Kunstharz der Halbleiterunterbaugruppe nicht von der Kristallfläche des Chips abhängig, während die Widerstandsänderungen
der Widerstandselemente von der Wahl der Chip-Kristallfläche
abhängen. Im Mittelbereich des Chips ist dessen Widerstandsänderungsverteilung unabhängig von der jeweiligen
Kristallfläche schwach. Demzufolge ist die Ausrichtung der Widerstandselemente für die Realisierung guter Paarungseigenschaften oder -kennwerte derselben nicht kritisch. In
den Bereichen nahe der Enden des Chips sind andererseits die Linien gleicher Widerstandsverteilung entsprechend der
Spannungsverteilung dicht gedrängt. Aus diesem Grund müssen
die Widerst&ndselemente parallel zu den Chip-Enden bzw.-Kanten
und in gleichen Abständen davon sowie in dieselbe Richtung verlaufend angeordnet werden.
Die Fläche des Chips, in welcher eine sorgfältige Ausrichtung der Widerstandselemente erforderlich ist, reicht von den
Enden des Chips bis zu einer Stelle, an welcher die Widerstandsänderung der Widerstandselemente vor und nach dem Ver-
130037/0719
3Q473QQ
gießen im wesentlichen ausgeglichen (saturated) ist. Dieser Bereich wird als Piezoeffektzone bezeichnet. Diese Zone kann
in einem Flächenbereich gewählt werden, der sich von der Mittellinie der Trenn-Würfellinie zu dem Abschnitt erstreckt, in
welchem Spannungen entsprechend 90% der im Mittelbereich des Halbleitersubstrats herrschenden Spannung vorliegen.
Im folgenden ist die Anordnung von bipolaren Transistoren erläutert.
Fig. 9 zeigt ein Halbleiterplättchen mit Trenn-Würfellinien 70, auf dem bipolare npn-Vertikaltransistoren 80 angeordnet
sind, die paarige bzw. übereinstimmende Eigenschaften (Kennlinien) besitzen sollen. t)ie Transistoren 80 sind so angeordnet,
daß ihre Mittellinien 81 parallel zur Mittellinie 72 der am nächsten gelegenen Würfellinie (dicing line) liegen,
und sie sind mit unterschiedlichen Abständen a von der genannten Mittellinie 72 angeordnet. Die bipolaren Transistoren 80
umfassen jeweils einen Kollektor 82, einen Emitter 84 und eine Basis 86.
Fig. 10 zeigt eine Änderung oder Variation einer GrößeJ^hpE/hFE
einer Stromverstärkungsfaktor-Absolutänderung|&kpEIder bipolaren
Vertikaltransistoren längs einer den Chip senkrecht zur Würfellinie halbierenden Linie für ein ähnliches Verfahren wie im
Fall der Widerstandselemente. Wie im Fall der Widerstandselemente flacht die Kurve der genannten Stromverstärkungsfaktor-Absolutänderung
an einer etwa 800 um von den Enden des Chips entfernten Stelle ab. Selbstverständlich ist auch hierbei diese
Absolutänderung vor und nach dem Vergießen der Unterbaugruppe in Kunstharz verschieden. Das Variationsschema des Stromverstärkungsfaktors
der Vertikaltransistoren nach dem Vergießen
1 30037/071 9
der Unterbaugruppe ähnelt dem Spannungsverteilungsmuster des Chips (vgl. Fig. 2 und 3). Um bei Einkapselung der im
Chip vorgesehenen bipolaren Transistoren in Kunstharz gute übereinstimmende (paired) Eigenschaften bzw.' Kennwerte zu erzielen,
können diese Transistoren beliebig in einem Bereich angeordnet werden, der durch eine etwa 800 um von den Chip-Seiten
(kanten) entfernte Linie festgelegt wird. Im Bereich außerhalb der 800 um-Linie müssen die Transistoren so angeordnet
werden, daß die Längsmittelinien 81 der Transistoren parallel zur Mittellinie 72 der Würfellinie 70 und in gleichem
Abstand von dieser Mittellinie 72 in derselben Richtung verlaufen. Bei einem Lateraltransistor sind die Stromverstärkungsfaktor-Absolutänderungen
in einem vom Spannungsmuster des Chips verschiedenen, aber dem Änderungsmuster der Widerstandselemente
ähnlichen Schema verteilt.
Der Bereich, in welchem bei der Anordnung des (der) Transistors (Transistoren) sorgfältig vorgegangen werden muß, reicht von
der Seite (nkante) des Chips bis zu einer Stelle, an welcher die Stromverstärkungsfaktor-Änderungskurve abflacht, und zumindest
von der Mittellinie der Trenn-Würfellinie bis zu einem Punkt, an welchem die (mechanische) Spannung etwa 90% der
Spannung im Mittelbereich des Halbleitersubstrats beträgt.
Wenn Widerstandselemente und Transistoren zusammen auf einem gemeinsamen Chip angeordnet werden, werden diese Elemente vorzugsweise
in einem Bereich vorgesehen, der durch eine Linie begrenzt oder festgelegt ist, die sich in einem Abstand entsprechend
zumindest dem 1,8-fachen der Chip-Dicke T (Fig. 1) von der Mittellinie der Würfellinie befindet.
130037/0719
3Q4730Q
Vorstehend ist die Lösung des Problems beschrieben, das sich bei der Anordnung oder Ausrichtung von Widerstandselementen
und/oder bipolaren Transistoren auf einem in Kunstharz einzugießenden Chip ergibt. Im folgenden ist eine Ausführungsform
zur Realisierung dieser Lösung erläutert.
Fig. 11 veranschaulicht eine bevorzugte erfindungsgemäße
Anordnung von Widerstandselementen 66, die übereinstimmende bzw. Paarungskennwerte besitzen sollen. Die Mittelpunkte 90
mehrerer mit Elektroden 6 8 versehener Widerstandselemente sind, in dieselbe Richtung weisend, jeweils gleich weit von
der Mittellinie 72 der am nächsten gelegenen Würfellinie 70 angeordnet. Der Anordnungsbereich für die Widerstandselemente
ist auf vorher angegebene Weise gewählt worden; wahlweise kann er innerhalb einer Fläche liegen, die durch eine in einem
Abstand entsprechend dem 1,8-fachen der Dicke T von der Mittellinie 72 der Würfellinie 70 angeordnete Linie begrenzt wird.
Fig. 12 zeigt eine andere Anordnung mehrerer Widerstandselemente 66, deren Eigenschaften übereinstimmen sollen. Im Gegensatz
zu Fig. 11 liegt dabei die Längserstreckung der Widerstandselemente mit Elektroden 68 parallel zur genannten Mittellinie
72. Die Mittelpunkte 90 aller Widerstandselemente 66 sind jeweils gleich weit von dieser Mittellinie 72 entfernt.
Durch die in Fig. 11 und 12 dargestellte Anordnung der Widerstandselemente
werden die Figenschaften bzw. Kennlinien der
Halbleitervorrichtung verbessert. Wenn mehrere Widerstandselemente ohne Kunstharz-Einkapselung auf dem Plättchen vorgesehen
sind, besitzen diese Widerstandselemente ausgezeichnete
130037/0719
übereinstimmende bzw. paarweise Kennwerte und eine Widerstandsänderung
bei einer Kennlinienverteilung von 3 d (=99%), von etwa 1-2%. Wenn die Widerstandselemente gemäß Fig. 9
in der {_ 111 J- -Kristallfläche angeordnet sind und die Halbleitervorrichtung
in Epoxyharz eingegossen ist, beträgt die Widerstandsänderung in der Piezoeffektzone 3-4%. Im Fall der
Kristallfläche £iOO"V der Plättchenoberfläche liegt diese
Änderung bei 2-3%. Unabhängig von der Kristallfläche des Plättchens liegt diese Änderung bei etwa 1-2%, wenn die
Widerstandselemente auf die in Fig. 11 oder 12 dargestellte
Weise angeordnet sind. In diesem Fall werden folglich ausgezeichnete Paarungskennwerte "erzielt.
Fig. 13 zeigt eine bevorzugte erfindungsgemäße Anordnung mehrerer bipolarer Transistoren 80, die übereinstimmende bzw.
Paarungskennwerte besitzen sollen und die jeweils einen Kollektor 82, einen Emitter 84 und eine Basis 86 aufweisen. Die Mittelpunkte
92 der in derselben Richtung ausgerichteten Transistoren sind jeweils gleich weit von der Mittellinie der
ihnen am nächsten gelegenen Trenn-Würfellinie entfernt. Der Anordnungsbereich der Transistoren 80 liegt innerhalb einer
Fläche, die von der Mittellinie der Würfellinie bis zu einer Linie mit 90% der im Mittelbereich der Halbleitervorrichtung
auftretenden (mechanischen) Spannung reicht. Dabei kann es sich auch um den Bereich handeln, der durch eine in einem
Abstand entsprechend dem T,8-fachen oder weniger der Dicke T
des Chips von der Mittellinie 72 der Würfellinie 70 angeordnete Linie begrenzt wird.
Fig. 14 zeigt eine andere Ausführungsform mit mehreren bipolaren Transistoren 80, die ebenfalls übereinstimmende Eigen-
130037/0719
ORIGINAL INSPECTED
30473QQ
schäften besitzen sollen. Im Gegensatz zu Fig. 13 sind die
Transistoren 80, die jeweils einen Kollektor 82, einen Emitter
84 und eine Basis 86 aufweisen, mit ihrer Längserstreckung parallel zur Mittellinie 72 der (benachbarten) Würfellinie 70
angeordnet, wobei ihre Mittelpunkte 92 jeweils gleich weit von dieser Mittellinie 72 entfernt sind. Kollektor, Emitter und
Basis jedes Transistors 80 können in bezug auf eine senkrecht zur genannten Mittellinie 72 verlaufende Linie spiegelbildlich
angeordnet sein.
Fig. 15 veranschaulicht eine weitere Anordnung von bipolaren Transistoren 80 gemäß der Erfindung, wobei die Mittelpunkte
92 aller Transistoren 80 jeweils gleich weit von der Mittellinie 72 der Trenn-Würfellinie 70 entfernt sind. Die Längsmittellinien
der Transistoren 80 liegen parallel zueinander und schräg zur Würfellinie 70. Bei dieser Ausführungsform
sind Kollektor 82, Emitter 84 und Basis 86 parallel zueinander angeordnet, doch können sie auch relativ zu einem bestimmten
Punkt symmetrisch angeordnet sein.
Die Eigenschaften der Halbleitervorrichtung können durch Anordnung
der bipolaren Transistoren auf die in den Fig. 13, 14 und 15 dargestellte Weise verbessert werden. Wenn mehrere bipolare
Transistoren auf einem quadratischen Chip mit einer Kantenlänge von 3 mm und einer Dicke von 300 um angeordnet
werden, der Chip in Kunstharz eingegossen und die so hergestellte Unterbaugruppe z.B. in einem zweireihigen Steckgehäuse
(DIP) (dual in line package) mit 16 Stiften untergebracht wird, beträgt die Änderung der Stromverstärkungsfaktorvertei-
13 0037/0719
- 23 - 30473QQ
lung bei 3 d auf dem Umfangsabschnitt des Chips 3-4%. Bei
Anordnung der Transistoren auf die erfindungsgemäße Weise kann diese Änderung dagegen auf 1-2% verbessert werden, so daß
sich die betreffenden Eigenschaften erheblich verbessern.
Bei der beschriebenen Ausführungsform werden innerhalb des
Rahmens der Erfindung n-Typ-Widerstandselemente und bipolare npn-Transistören verwendet. Anstelle der bipolaren Transistoren
können jedoch auch andere geeignete Transistoren, etwa MOSFETs oder Flächenfeldeffekttransistoren, verwendet werden.
Ersichtlicherweise ist die Erfindung auch auf eine Halbleitervorrichtung mit Dioden anwendbar.
Obgleich die Erfindung vorstehend in derzeit bevorzugten Ausführungsformen
dargestellt und beschrieben ist, sind dem Fachmann selbstverständlich verschiedene Änderungen und Abwandlungen
möglich, ohne daß vom Rahmen der Erfindung abgewichen wird.
130037/0719
Claims (5)
- Patentansprüche(1J Halbleitervorrichtung, gekennzeichnet, durch ein Halbleiter-Substrat (60) mit Trenn-Würfellinien (70) und durch mehrere, übereinstimmende bzw. paarweise Kennwerte (paired characteristics) aufweisende Halbleiterelemente (66, 80 usw.), die im Halbleiter-Substrat mit jeweils gleicher Orientierung gleich weit von einer Mittellinie (72) der Trenn-Würfellinie (70) und in einem sich von dieser Mittellinie (72) bis zu einer Stelle mit einer mechanischen Spannung entsprechend 90% der im Mittelbereich des Substrats auftretenden Spannung erstreckenden Bereich angeordnet sind.
- 2. Vorrichtung nach Anpruch 1, dadurch gekennzeichnet, daß die Halbleiterelemente in einem Bereich angeordnet sind, der sich von der Mittellinie der Trenn-Würfellinie bis zu einem Punkt erstreckt, welcher in einem Abstand entsprechend dem 1,8-fachen oder weniger der Dicke des Substrats von der genannten Mittellinie angeordnet ist.130037/0719ORIGINAL INSPECTED
- 3. Halbleitervorrichtung, gekennzeichnet durch ein Halbleiter-Substrat mit mindestens einer Trenn-Würfellinie, durch mehrere, übereinstimmende bzw. paarweise Kennwerte besitzende Halbleiterelemente, die im Halbleiter-Substrat mit jeweils gleicher Orientierung jeweils gleich weit von einer Mittellinie der Trenn-Würfellinie und in einem Bereich angeordnet sind, der sich von der genannten Mittellinie bis zu einer Stelle mit einer (mechanischen) Spannung entsprechend 90% der im Mittelbereich des Substrats auftretenden Spannung erstreckt, und durch ein Einkapselungselement bzw. eine Vergußmasse zur einheitlichen Einkapselung des Substrats mit den auf diesem vorgesehenen Halbleiterelementen.
- 4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterelemente in einem Bereich angeordnet sind, der sich von der Mittellinie der Trenn-Würfellinie bis zu einem Punkt erstreckt, welcher in einem Abstand entsprechend dem 1,8-fachen oder weniger der Dicke des Substrats von der genannten Mittellinie angeordnet ist.
- 5. Vorrichtung nach Anspruch 3 oder.4, dadurch gekennzeichnet, daß das Einkapselungselement bzw. die Vergußmasse (sealing member) ein Kunstharz ist.130037/0719
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16539079A JPS5688350A (en) | 1979-12-19 | 1979-12-19 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3047300A1 true DE3047300A1 (de) | 1981-09-10 |
DE3047300C2 DE3047300C2 (de) | 1983-01-13 |
Family
ID=15811478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3047300A Expired DE3047300C2 (de) | 1979-12-19 | 1980-12-16 | Halbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4423434A (de) |
JP (1) | JPS5688350A (de) |
DE (1) | DE3047300C2 (de) |
GB (1) | GB2065971B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2946567B2 (ja) * | 1989-11-15 | 1999-09-06 | ソニー株式会社 | メモリ半導体構造及び位相シフトマスク |
US5119166A (en) * | 1990-02-06 | 1992-06-02 | Honeywell Inc. | Hall effect element aligned to reduce package-induced offsets |
EP0571695A1 (de) * | 1992-05-28 | 1993-12-01 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Auf einem Halbleitersubstrat integrierter Hochsspannungswiderstand |
DE59304797D1 (de) * | 1992-08-26 | 1997-01-30 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul |
JP2776716B2 (ja) * | 1993-01-14 | 1998-07-16 | 日本電気株式会社 | 電界効果型トランジスタ |
JP3064932B2 (ja) * | 1996-12-20 | 2000-07-12 | 日本電気株式会社 | 半導体集積回路装置 |
JP4765168B2 (ja) * | 2001-01-16 | 2011-09-07 | 富士電機株式会社 | 基準電圧半導体装置 |
ATE423397T1 (de) * | 2001-06-27 | 2009-03-15 | Landis & Gyr Ag | Anordnung zur verminderung von piezoeffekten in mindestens einem in einer aktiven halbleitermaterialschicht angeordneten piezoeffekt-empfindlichen, elektrischen bauelement |
DE10154497A1 (de) * | 2001-11-07 | 2003-05-15 | Infineon Technologies Ag | Integrierter Widerstand |
CN103229291B (zh) * | 2010-11-29 | 2015-11-25 | 瑞萨电子株式会社 | 半导体器件 |
JP2012195454A (ja) * | 2011-03-16 | 2012-10-11 | Ricoh Co Ltd | 半導体装置 |
JP6014357B2 (ja) * | 2012-04-26 | 2016-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5992006B2 (ja) * | 2014-03-17 | 2016-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1514180A (en) * | 1974-12-27 | 1978-06-14 | Western Electric Co | Integrated circuits |
DE1906324B2 (de) * | 1968-02-09 | 1979-11-29 | Thomson-Csf, Paris | Integrierte Halbleiteranordnung mit vier auf dem gleichen Halbleitersubstrat angeordneten und elektrisch miteinander verbundenen Feldeffekttransistorelementen |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS561789B2 (de) * | 1974-04-26 | 1981-01-16 | ||
US3965452A (en) * | 1975-04-01 | 1976-06-22 | S & C Electric Company | Exhaust control device for circuit interrupting devices |
JPS5345992A (en) * | 1976-10-07 | 1978-04-25 | Sanyo Electric Co Ltd | Integrated circuit |
DE2828605C3 (de) * | 1977-06-29 | 1982-01-14 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung |
JPS5434787A (en) * | 1977-08-24 | 1979-03-14 | Hitachi Ltd | Formation of resistance of semiconductor integrated circuit |
JPS55125661A (en) * | 1979-03-23 | 1980-09-27 | Hitachi Ltd | Semiconductor device |
US4268848A (en) * | 1979-05-07 | 1981-05-19 | Motorola, Inc. | Preferred device orientation on integrated circuits for better matching under mechanical stress |
-
1979
- 1979-12-19 JP JP16539079A patent/JPS5688350A/ja active Pending
-
1980
- 1980-12-03 US US06/212,503 patent/US4423434A/en not_active Expired - Lifetime
- 1980-12-05 GB GB8039173A patent/GB2065971B/en not_active Expired
- 1980-12-16 DE DE3047300A patent/DE3047300C2/de not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1906324B2 (de) * | 1968-02-09 | 1979-11-29 | Thomson-Csf, Paris | Integrierte Halbleiteranordnung mit vier auf dem gleichen Halbleitersubstrat angeordneten und elektrisch miteinander verbundenen Feldeffekttransistorelementen |
GB1514180A (en) * | 1974-12-27 | 1978-06-14 | Western Electric Co | Integrated circuits |
Non-Patent Citations (2)
Title |
---|
Buch: RCA Solid State, '74 Datenbuch Serie SSD-201 B, 1973, S. 74,75,592 * |
Patents Abstracts of Japan E-99, 22. März 1979, Vol. 3/No. 34 * |
Also Published As
Publication number | Publication date |
---|---|
GB2065971B (en) | 1983-11-30 |
DE3047300C2 (de) | 1983-01-13 |
GB2065971A (en) | 1981-07-01 |
US4423434A (en) | 1983-12-27 |
JPS5688350A (en) | 1981-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69231990T2 (de) | Feld aus integrierten mikromechanischen strahlungssensoren und verfahren zur herstellung. | |
DE4130044C2 (de) | Halbleiter-Drucksensor | |
DE3879109T2 (de) | Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben. | |
DE69322891T2 (de) | Monolitischer Hochsspannungskondensator | |
DE69434234T2 (de) | Chipkarte und Herstellungsmethode | |
DE69015076T2 (de) | Lese-magnetkopf mit magnetowiderstand für senkrechte aufzeichnung und herstellungsverfahren eines derartigen kopfes. | |
DE2828605C3 (de) | Halbleitervorrichtung | |
DE3879629T2 (de) | Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben. | |
DE3028717C2 (de) | Flüssigkristallanzeige | |
DE3047300A1 (de) | Halbleitervorrichtung | |
DE68920491T2 (de) | Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs. | |
DE4032154C2 (de) | Integrierte Schaltungsanordnung mit einem standardisierten Anschlußflächenmuster | |
DE3022840A1 (de) | Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE112018001784T5 (de) | Stromerfassungswiderstand | |
DE69322477T2 (de) | 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE3603039C2 (de) | ||
DE2516620A1 (de) | Pin-diode | |
DE68928193T2 (de) | Halbleiterchip und Verfahren zu seiner Herstellung | |
DE3017502C2 (de) | Verfahren zur Herstellung von monolithischen Halbleiterbauelementen | |
DE69330249T2 (de) | Leistungsverpackung mit hoher Zuverlässigkeit für eine elektronische Halbleiterschaltung | |
DE2031082C2 (de) | Planares Halbleiterbauelement | |
DE2432544B2 (de) | Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung | |
DE4234700A1 (de) | Halbleiterkompaktanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8331 | Complete revocation |