DE3012529C2

DE3012529C2 -

Info

Publication number: DE3012529C2
Application number: DE19803012529
Authority: DE
Inventors: Hans-Helmut Dipl.-Ing. 8000 Muenchen De Fiebig; Horst Dipl.-Phys. 8033 Planegg De Schefts
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1980-03-31
Filing date: 1980-03-31
Publication date: 1988-10-20
Also published as: DE3012529A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Aufnahme und Abgabe von Datensignalen über Datensi gnale zufürende Zubringerleitungen bzw. über Datensi gnale wegführende Abnehmerleitungen, die in einer Mehr zahl zusammen mit den in einer Mehrzahl vorgesehenen Zu bringerleitungen zu einer Anschlußschaltungsgruppe zu sammengefaßt sind, wobei sämtliche vorgesehenen Anschluß schaltungsgruppen gegebenenfalls unter Einbeziehung einer Speicheranordnung miteinander verbunden sind, insbeson dere für eine Ferschreibvermittlungsanlage.The invention relates to a circuit arrangement for recording and delivering data signals via data si gnale feeder feed lines or via data si gnale leading customer lines, which in a more number together with the additions provided in a plurality bring lines to a connection circuit group are summarized, with all intended connection switching groups, if necessary, with the inclusion of a Storage arrangement are interconnected, in particular for a telecommunications exchange.

Eine Schaltungsanordnung der vorstehend bezeichneten Art ist bereits bekannt (DE-OS 28 33 048). Bei dieser bekann ten Schaltungsanordnung sind Mikroprozessoren enthalten de gesonderte Überwachungsschaltungen vorgesehen, bei de nen durch Ansteuerung der Mikroprozessoren sämtliche über die Zubringerleitungen zugeführten Datensignale auf das Vorhandensein von Signalisierungsdaten überwacht werden. Werden derartige Signalisierungsdaten ermittelt, so wer den diesen Signalisierungsdaten entsprechende Steuersi gnale an eine zentrale Vermittlungsanlage weitergeleitet. Außerdem werden von dieser Vermittlungsanlage abgegebe ne Steuersignale in den Überwachungsschaltungen dazu her angezogen, diesen Steuersignalen entsprechende Signalisie rungsdaten über Abnehmerleitungen abzugeben. Obwohl da durch bereits eine erhebliche Entlastung der vorgesehenen Vermittlungszentrale erreicht ist, ergibt sich eine zuwei len unerwünscht hohe Arbeitsbelastung der jeweiligen Über wachungsschaltung, da der dieser zugehörige Mikroprozes sor eine Vielzahl von Bewertungsaufgaben und Abfrageauf gaben auszuführen hat.A circuit arrangement of the type described above is already known (DE-OS 28 33 048). With this, Microprocessors are included in the circuitry de separate monitoring circuits are provided, at de by controlling the microprocessors all over the feeder data signals supplied to the The presence of signaling data can be monitored. If such signaling data are determined, then who the control signals corresponding to these signaling data gnale forwarded to a central switching system. In addition, this switching system delivers ne control signals in the monitoring circuits attracted signalisie corresponding to these control signals supply data via customer lines. Although there by already significantly relieving the planned Switching center is reached, there is a two len undesirably high workload of the respective over guard circuit, because of the associated microprocesses for a variety of assessment tasks and queries has to perform.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der ein gangs genannten Art eine noch weitergehende Entlastung gemeinsamer Einrichtungen durch Datensignalaufnahme- und Datensignalabgabevorgänge erreicht werden kann.The invention is therefore based on the object Way to show how with a circuit arrangement the one type mentioned an even further relief common facilities through data signal recording and Data signaling operations can be achieved.

Gelöst wird die vorstehend aufgezeigt Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfindungs gemäß dadurch, daß jeweils eine Zubringerleitung und eine Abnehmerleitung mit einem gesonderten Mikroprozessor für die Aufnahme und für Abgabe von Datensignalen verbun den sind und daß sämtliche Mikroprozessoren mit gesonder ten Ansteuereingängen mit einer zyklisch arbeitenden Adres sierungseinrichtung verbunden sind, die die Datensignal aufnahme und die Datensignalabgabe in sämtlichen Mikropro zessoren in durch die höchste zu berücksichtigende Daten übertragungsrate auf den betreffenden Leitungen festgeleg ten Zyklen zu steuern gestattet.The task outlined above is solved by a Circuit arrangement of the type mentioned fiction in accordance with the fact that a feeder line and a Customer line with a separate microprocessor for verbun the recording and delivery of data signals are and that all microprocessors with separate control inputs with a cyclically working address Sierungseinrichtung are connected to the data signal recording and data signal delivery in all micropro cessors in by the highest data to be considered transmission rate on the lines concerned controlled cycles.

Die Erfindung bringt den Vorteil mit sich, daß mit relativ geringem schaltungstechnischen Aufwand die auf jeweils einer Zubringerleitung und einer Abnehmerleitung übertra genen Datensignale aufgenommen bzw. abgegeben werden kön nen, ohne daß dazu noch gewissermaßen zentral vorzusehende Einrichtungen heranzuziehen sind. Die Verwendung jeweils eines Mikroprozessors für eine Zubringerleitung und eine Abnehmerleitung stellt mit Rücksicht auf die derzeitige Entwicklung integrierter Schaltungen keinen besonders ho hen Aufwand dar. Im übrigen bringt die Erfindung den Vor teil mit sich, daß auf relativ einfache Weise die einzel nen Zubringer- und Abnehmerleitungen in gesonderte Über tragungsprozeduren, beispielsweise zu Prüfzwecken, einbe zogen werden können, ohne daß dazu ein umfangreicher Steueraufwand erforderlich ist. Es genügt nämlich auf einfache Weise, dazu den jeweiligen Mikroprozessor ge zielt anzusteuern, ohne daß die zyklische Ansteuerung der übrigen Mikroprozessoren dadurch gestört wird.The invention has the advantage that with relative low circuitry effort on each a feeder line and a customer line gene data signals can be recorded or output NEN without having to be centrally planned Facilities are to be consulted. Use each a microprocessor for a feeder line and a Customer management provides with respect to the current Development of integrated circuits not particularly high hen expenditure. Otherwise, the invention brings the advantages part with itself that the individual in a relatively simple way Feeder and customer lines in separate over wearing procedures, for example for testing purposes can be drawn without having to do an extensive Tax expense is required. Because it is enough simple way, ge the respective microprocessor aims to control without the cyclical control the other microprocessors is disturbed.

Zweckmäßigerweise ist jeder Mikroprozessor über eine ge sonderte Sendekippstufe mit einer Abnehmerleitung verbun den. Die jeweilige Sendekippstufe erhält zur Abgabe von Datensignalen über die mit ihr verbundene Abnehmerleitung Sendetaktimpulse mit einer Frequenz zugeführt, welche ein Vielfaches der Schrittgeschwindigkeit ist, mit der Daten signale über die betreffende Abnehmerleitung abzugeben sind. Diese Maßnahme bringt den Vorteil mit sich, daß auf relativ einfache Weise eine Entzerrung der jeweils über Abnehmerleitungen abzugebenden Datensignale erreicht ist, und zwar dadurch, daß schrittweise wechselnde Reaktions zeiten in den einzelnen Mikroprozessoren ausgeglichen wer den können. Im übrigen ist in vorteilhafter Weise der Be trieb sowohl von synchron betriebenen Leitungen als auch von asynchron betriebenen Leitungen im vorliegenden Fall ermöglicht. Im Falle der Bedienung von asynchron betrie benen Leitungen wird dabei zweckmäßigerweise mit relativ niedriger Übertragungsgeschwindigkeit gearbeitet.Conveniently, each microprocessor has a ge separate send flip-flop connected to a customer line the. The respective flip-flop will receive from Data signals via the connected customer line Transmit clock pulses supplied at a frequency which is a Multiple of the walking speed is with the data submit signals via the relevant customer line are. This measure has the advantage that a relatively simple way of equalizing each one over Data signals to be delivered to the customer lines is reached, and that in that gradually changing reaction times in the individual microprocessors that can. Otherwise, the loading is advantageous driven both by synchronously operated lines as well of asynchronously operated lines in the present case enables. In the case of asynchronous operation benen lines is expediently with relative worked at a lower transmission speed.

Vorzugsweise sind die Sendekippstufen sämtlicher Mikropro zessoren durch dieselben Sendetaktimpulse gemeinsam ge steuert. Diese Maßnahme bringt den Vorteil eines beson ders geringen Aufwands hinsichtlich der Steuerung der Sendekippstufen und der Mikroprozessoren mit sich.Preferably, the transmit flip-flops are all micropro cessors together by the same transmit clock pulses controls. This measure has the advantage of one the little effort to control the Send tilt stages and the microprocessors with it.

Anhand einer Zeichnung wird die Erfindung nachstehend bei spielsweise näher erläutert.Using a drawing, the invention is below explained in more detail, for example.

In der Zeichnung ist eine Vermittlungsanordnung VA schema tisch angedeutet, die mit Datensignale zuführenden Zubrin gerleitungen L 1 und mit Datensignale wegführenden Abnehmer leitungen L 2 verbunden ist. Diese Vermittlungsanlage VA kann durch eine bekannte Datenvermittlungsanlage gebildet sein, beispielsweise durch die bekannte Datenvermittlungsanlage EDS.In the drawing, a switching arrangement VA is indicated schematically, which is connected to data lines supplying supply lines L 1 and to data signals away customer lines L 2 . This switching system VA can be formed by a known data switching system, for example by the known data switching system EDS.

Die in einer Vielzahl vorgesehenen Zubringer- und Abnehmer leitungen L 1, L 2 sind zu Anschlußschaltungsgruppen zusammen gefaßt, die als Teilnehmeranschlußmoduln betrachtet werden können. In der Zeichnung ist lediglich ein derartiger An schlußmodul LAM angedeutet. Über jeweils einen derartigen Leitungsanschlußmodul ist eine Anzahl von Teilnehmerstellen zusammengefaßt mit der Vermittlungsanlage VA verbunden. Die hier vorgesehenen Teilnehmerstellen T 1 . . . Tn sind jeweils mit einem Sendeteil S 1 bzw. Sn und einem Empfangsteil E 1 bzw. En versehen und vorzugsweise durch Fernschreibmaschi nen gebildet; sie sind über Zubringerleitungen Z 1 bzw. Zn und über Abnehmerleitungen A 1 bzw. An an dem Leitungsan schlußmodul LAM angeschlossen.The provided in a variety of feeder and customer lines L 1 , L 2 are combined into connection circuit groups, which can be considered as subscriber line modules. In the drawing, only such a connection module to LAM is indicated. A number of subscriber stations are combined with the switching system VA via such a line connection module. The subscriber stations T 1 provided here. . . Tn are each provided with a transmitting part S 1 or Sn and a receiving part E 1 or En and preferably formed by teleprinter machines; they are connected to the line connection module LAM via feeder lines Z 1 and Zn and via customer lines A 1 and An .

Den Teilnehmerstellen sind in dem Leitungsanschlußmodul LAM Mikroprozessoren MP 1 bis MPn individuell zugehörig, welche über ein Busleitungssystem miteinander verbunden sind. Zu diesem Busleitungssystem gehören eine Adreßbusleitung AB, eine Datenbusleitung DB und eine Steuerbusleitung CB je weils mit einer Anzahl von Einzelleitungen, beispielsweise mit acht Einzelleitungen.In the line connection module LAM, microprocessors MP 1 to MPn are individually associated with the subscriber stations and are connected to one another via a bus line system. This bus line system includes an address bus line AB , a data bus line DB and a control bus line CB each with a number of individual lines, for example with eight individual lines.

Jeder Mikroprozessor weist einen Datnsignaleingang De für die serielle Aufnahme von Datensignalen über seine Zubrin gerleitung Z 1 bis Zn und einen gesonderten Datensignalaus gang Da für die serielle Abgabe von Datensignalen auf. Zwi schen jedem Datensignalausgang Da und einer der Abnehmer leitungen A 1 bis An ist eine Sendekippstufe SK 1 bis SKn mit einem Setzeingang S bzw. einem Ausgang angeschlossen.Each microprocessor has a data signal input De for the serial recording of data signals via its Zubrin gerleitung Z 1 to Zn and a separate data signal output Da for the serial delivery of data signals. Between each data signal output Da and one of the customer lines A 1 to An , a transmit multivibrator SK 1 to SKn is connected to a set input S or an output.

Die Takteingänge T der Sendekippstufen sind mit den Takt eingängen TO sämtlicher Mikroprozessoren MP 1 bis MPn ge meinsam an einem Ausgang at eines zyklisch betriebenen Zählers Cnt angeschlossen, dem eingangsseitig Taktimpulse von einem Taktimpulsgenerator Tg her zugeführt werden. Auf das Auftreten dieser Taktimpulse hin führt der betref fende Zähler Cnt zyklisch wiederholt seinen Zählbetrieb aus.The clock inputs T of the transmit flip-flops are connected to the clock inputs TO of all the microprocessors MP 1 to MPn together at an output at of a cyclically operated counter Cnt , to which clock pulses are supplied on the input side from a clock pulse generator Tg . Upon the occurrence of these clock pulses, the counter Cnt concerned cyclically repeats its counting operation.

Der Zähler Cnt weist noch weitere Ausgänge a 1 bis an auf, an denen zyklisch wiederholt Ausgangsimpulse, beispiels weise "1"-Impulse auftreten. Die Ausgänge a 1 bis an des Zählers Cnt sind mit gesonderten Steuereingängen INT der Mikroprozessor MP 1 bis MPn individuell verbunden. Bei diesen Steuereingängen handelt es sich um Unterbrechungs eingänge der Mikroprozessoren MP 1 bis MPn, auf deren An steuerung hin der jeweilige Mikroprozessor Datensignale an die Vermittlungsanordnung VA abzugeben bzw. von die ser aufzunehmen vermag. Diese Datensignalübertragung er folgt über die in der Zeichnung als UND-Glieder angedeu teten Verknüpfungsglieder G 1, G 2, die eingangs- bzw. aus gangsseitig mit der Datenbusleitung DB verbunden sind und die durch ein über die Steuerbusleitung CB jeweils abge gebenes "1"-Signal in den übertragungsfähigen Zustand ge steuert sind.The counter Cnt has further outputs a 1 up to where repeated cyclically output pulses example, "1" pulses occur. The outputs a 1 to an of the counter Cnt are individually connected to separate control inputs INT of the microprocessor MP 1 to MPn . These control inputs are interruption inputs of the microprocessors MP 1 to MPn , on the control of which the respective microprocessor can emit data signals to the switching arrangement VA or can absorb them. This data signal transmission takes place via the logic gates G 1 , G 2 indicated in the drawing as AND gates, which are connected on the input or output side to the data bus line DB and which are each given a "1" by a control bus line CB . Signal in the transferable state are controlled ge.

An dem in der Zeichnung dargestellten Busleitungssystem ist noch ein Speicher M angeschlossen. Dieser Speicher M dient hier als Prüftextspeicher; er kann durch einen Festwertspeicher ROM gebildet sein. In diesem Prüftext speicher M sind Prüftexte mit festgelegten Verzerrungs graden gespeichert, die adressiert aus diesem Speicher M abholbar sind.A memory M is also connected to the bus line system shown in the drawing. This memory M is used here as a test text memory; it can be formed by a read-only memory ROM. In this test text memory M , test texts with defined degrees of distortion are stored, which can be fetched from this memory M in an addressed manner.

Im folgenden wird die Arbeitsweise der in der Zeichnung dargestellten Schaltungsanordnung näher erläutert. Dazu sei angenommen, daß der Zähler Cnt an seinen Ausgängen a 1 bis an zyklisch wiederholt "1"-Impulse mit einer Zyklus zeit von beispielsweise 10 ms abgibt. Die betreffende Zykluszeit ergibt sich durch die Übertragungsrate, mit der Datensignale zu bzw. von der Vermittlungsanordnung VA zu übertragen sind. Am Ausgang at des Zählers Cnt treten demgegenüber "1"-Impulse mit einer wesentlich höheren Fre quenz auf, die beispielsweise 1800 Hz betragen mag. Diese Frequenz entspricht dem gemeinsamen Vielfachen der übli chen Schrittgeschwindigkeiten, mit denen Datensignale zu den Teilnehmerstellen T 1 bis Tn zu übertragen sind. Als Schrittgeschwindigkeiten kommen hier folgende Geschwin digkeiten in Frage: 50, 75, 100, 150, 200 oder 300 Bd. Die im einzelnen tatsächlich benutzte Schrittgeschwindig keit wird dann durch Teilung der dem Takteingang TO des jeweiligen Mikroprozessors MP 1 zugeführten Takt impulse erzeugt. Durch die Sendekippstufen SK 1 bis SKn erfolgt bei der betreffenden Betriebsweise eine Entzer rung der der jeweils zugehörigen Teilnehmerstelle zuzu führenden Datensignale, und zwar durch Ausgleich von schrittweise wechselnden Reaktionszeiten im zugehörigen Mikroprozessor. Dadurch können unter Inkaufnahme von ge ringfügigen Sendeverzerrungen, die unter 5% liegen, auch Schrittgeschwindigkeiten von beispielsweise 110 Bd bzw. 134,5 Bd realisiert werden. Zweckmäßigerweise wird in diesem Fall jedoch ein an die betreffende Schrittge schwindigkeiten angepaßtes Zählverfahren in dem jeweili gen Mikroprozessor abgewickelt.The mode of operation of the circuit arrangement shown in the drawing is explained in more detail below. For this purpose it is assumed that the counter Cnt at its outputs a 1 to cyclically repeats "1" pulses with a cycle time of, for example, 10 ms. The cycle time in question results from the transmission rate at which data signals are to be transmitted to or from the switching arrangement VA . In contrast , at the output at of the counter Cnt , “1” pulses occur with a significantly higher frequency, which may be, for example, 1800 Hz. This frequency corresponds to the common multiple of the usual step speeds with which data signals are to be transmitted to the subscriber stations T 1 to Tn . The following speeds are possible as step speeds: 50, 75, 100, 150, 200 or 300 volts. The step speed actually used in the individual case is then generated by dividing the clock pulses TO supplied to the respective microprocessor MP 1 clock pulses. Due to the transmit flip-flops SK 1 to SKn , the data signals to be supplied to the respective associated subscriber station are equalized in the respective mode of operation, by compensating for gradually changing reaction times in the associated microprocessor. As a result, step speeds of, for example, 110 Bd or 134.5 Bd can be realized, while accepting slight transmission distortions that are below 5%. In this case, however, a counting method adapted to the relevant step speeds is expediently processed in the respective microprocessor.

Durch die zuvor erwähnte Ansteuerung der Mikroprozessoren MP 1 bis MPn durch die von dem Zähler Cnt abgegebenen Takt impulse ist es im übrigen ohne weiteres möglich, Datensi gnale nicht nur für synchron betriebene Teilnehmerstel len zu verarbeiten, sondern auch Datensignale, die von asynchron betriebenen Teilnehmerstellen abgegeben bzw. aufgenommen werden. Die Übertragung der Datensignale er folgt dabei zwischen dem Leitungsanschlußmodul LAM und der Vermittlungsanordnung VA bitgruppenweise, während die Übertragung zwischen dem Leitungsanschlußmodul LAM und den Teilnehmerstellen T 1 bis Tn seriell erfolgt. Die da zu erforderliche Parallel-Serien- und Serien-Parallel- Umsetzung läßt sich ohne weiteres in den Mikroprozesso ren MP 1 bis MPn vornehmen. Außerdem können diese Mikro prozessoren gleichzeitig zur Zeichenumsetzung, beispiels weise zur sogenannten Symbolfolgeerkennung, mitausgenutzt werden. Dazu brauchen lediglich die dem jeweiligen Mikro prozessor zugeführten Datensignale anhand vorgegebener Bitmuster durch Ausführen von Vergleichsvorgängen über prüft werden.By the aforementioned control of the microprocessors MP 1 to MPn by the clock pulses emitted by the counter Cnt , it is also possible without further ado to process data signals not only for synchronously operated subscriber stations, but also data signals issued by asynchronously operated subscriber stations or be included. The data signals are transmitted between the line connection module LAM and the switching arrangement VA in groups of bits, while the transmission between the line connection module LAM and the subscriber stations T 1 to Tn takes place serially. The parallel-to-series and series-to-parallel implementation required there can easily be carried out in the microprocessors MP 1 to MPn . In addition, these micro processors can be used simultaneously for character conversion, for example for so-called symbol sequence recognition. For this purpose, only the data signals supplied to the respective microprocessor need to be checked using predetermined bit patterns by carrying out comparison processes.

Die in der Zeichnung dargestellte Schaltungsanordnung er laubt nun nicht nur Datensignale zwischen den einzelnen Teilnehmerstellen über den Leitungsanschlußmodul LAM und die Vermittlungsanordnung VA zu übertragen, sondern viel mehr ermöglicht die vorliegende Schaltungsanordnung auch die Ermittelung von Verzerrungen auf den Übertragungslei tungen, welche die Datensignale abgebenden und aufnehmen den Teilnehmerstellen T 1 bis Tn und diesen zugehörige An schlußschaltungen miteinander verbinden, die im vorliegen den Fall jeweils einen der Mikroprozessoren MP 1 bis MPn enthalten. Zu diesem Zweck kann von der jeweiligen Teil nehmerstelle T 1 bis Tn aus an den dieser zugehörigen Mikroprozessor MP 1 bis MPn ein Steuersignal abgegeben werden, auf dessen Aufnahme hin der betreffende Mikropro zessor einen durch das betreffende Steuersignal geforder ten Prüftext aus dem Prüftextspeicher M abholt. Dieser Ab holvorgang wird zweckmäßigerweise im Rhythmus der "1"-Im pulse erfolgen, die dem Steuer- bzw. Unterbrechungseingang INT des betreffenden Mikroprozessors zugeführt werden. Im Zuge der betreffenden Abholvoränge werden im übrigen die in der Zeichnung angedeuteten Verknüpfungsglieder G 1, G 2 für eine Datensignalübertragung gesperrt sein. Zu diesem Zweck wird den mit der Steuerbusleitung CB verbundenen Eingängen dieser Verknüpfungsglieder zu den betreffenden Zeitpunkten jeweils ein "0"-Signal zugeführt.The circuit arrangement shown in the drawing now allows not only to transmit data signals between the individual subscriber stations via the line connection module LAM and the switching arrangement VA , but much more enables the present circuit arrangement also to determine distortions on the transmission lines which emit and receive the data signals connect the subscriber stations T 1 to Tn and the circuitry associated with them, which in the present case each contain one of the microprocessors MP 1 to MPn . For this purpose, a control signal can be issued from the respective subscriber station T 1 to Tn to the associated microprocessor MP 1 to MPn , upon the inclusion of which the microprocessor in question picks up a test text required by the control signal in question from the test text memory M. This fetching process will expediently take place in the rhythm of the "1" pulses that are fed to the control or interrupt input INT of the microprocessor in question. In the course of the relevant pick-up operations, the logic elements G 1 , G 2 indicated in the drawing will be blocked for data signal transmission. For this purpose, the inputs of these logic elements connected to the control bus line CB are each supplied with a “0” signal at the relevant times.

Der so von einem Mikroprozessor, wie dem Mikroprozessor MP 1 abgeholte Prüftext wird sodann an die diesem Mikro prozessor zugehörige Teilnehmerstelle ausgesendet, um von deren Empfangsteil für eine Bewertung wiedergegeben zu werden. Auf diese Weise können in dem betreffenden Emp fangsteil Einstellungen vorgenommen werden, so daß in der jeweiligen Teilnehmerstelle Datensignale mit vorgeschrie benen Verzerrungsgraden noch sicher empfangen werden kön nen.The test text fetched from a microprocessor such as the microprocessor MP 1 is then sent to the subscriber station associated with this microprocessor in order to be reproduced by its receiving part for evaluation. In this way, settings can be made in the relevant receiving section, so that data signals with prescribed degrees of distortion can still be reliably received in the respective subscriber station.

Im Zuge der zuletzt betrachteten Vorgänge ist es möglich, aus dem Prüftextspeicher M Prüftexte mit unterschiedlichen Verzerrungsgraden durch den jeweiligen Mikroprozessor ab zurufen und dann den einzelnen Teilnehmerstellen zuzusen den. Die betreffenden Prüftexte können sich dabei mit Vorverzerrungsgraden von beispielsweise 2% voneinander unterscheiden. Dadurch können Verzerrungsgrade zwischen 0° und 40% bei einer Auflösung von beispielsweise 2% ermittelt werden. Mit Rücksicht darauf, daß sämtliche Prüftexte in dem Prüftextspeicher M abgespeichert sind, brauchen also die Mikroprozessoren MP 1 bis MPn keine all zu große Speicherkapazität, um ihre Aufgaben zu erfüllen.In the course of the processes considered last, it is possible to call up test texts with different degrees of distortion from the test text memory M by the respective microprocessor and then to send them to the individual subscriber stations. The test texts in question can differ from one another with degrees of predistortion of, for example, 2%. As a result, degrees of distortion between 0 ° and 40% can be determined with a resolution of, for example, 2%. In view of the fact that all the test texts are stored in the test text memory M , the microprocessors MP 1 to MPn do not need an excessively large storage capacity in order to perform their tasks.

Mit Hilfe der in der Zeichnung dargestellten Schaltungs anordnung können nun nicht nur Verzerrungen auf den Ab nehmerleitungen A 1 bis An ermittelt werden, wie dies zu vor erläutert worden ist, sondern es können auch Verzer rungen auf den Zubringerleitungen Z 1 bis Zn ermittelt werden, über welche die Teilnehmerstellen T 1 bis Tn mit ihren zugehörigen Mikroprozessoren MP 1 bis MPn verbunden sind. Um derartige Verzerrungen zu ermitteln, werden Prüftexte von den Sendeteilen S 1 bis Sn der Teilnehmer stellen T 1 bis Tn ausgesendet und in dem jeweils zugehö rigen Mikroprozessor MP 1 bis MPn nach Maßgabe von vorge gebenen Kriterien bewertet. Diese Bewertung läuft zweck mäßigerweise auf eine Zeitmessung hinaus, bei der die Dauer zumindest eines Prüftext-Zeichenelementes gemessen und zu einer festgelegten Zeitspanne in bezug gesetzt wird, während der ein einzelnes Prüftext-Zeichenelement bei verzerrungsfreier Übertragung aufzutreten hat. Ein derartiger Zeitmeßvorgang kann in dem jeweiligen Mikro prozessor durch Ausführen von Zeitschleifen abgewickelt werden, und der erwähnte Vergleichsvorgang kann unter Her anziehung des Rechen- und Verknüpfungswerks (ALU) des be treffenden Mikroprozessors erfolgen. Die für die so je weils gemessenen Zeitspannen charakteristischen Anzeige signale sind dann von dem jeweiligen Mikroprozessor ab gebbar, und zwar vorzugsweise an seine zugehörige Teil nehmerstelle. In dieser Teilnehmerstelle erhält man so mit eine Anzeige über die Güte des Sendezweiges zu dem zugehörigen Mikroprozessor hin.With the help of the circuit arrangement shown in the drawing, not only distortions on the subscriber lines A 1 to An can now be determined, as has been explained above, but also distortions on the feeder lines Z 1 to Zn can be determined via which the subscriber stations T 1 to Tn are connected to their associated microprocessors MP 1 to MPn . In order to determine such distortions, test texts are sent from the transmitting parts S 1 to Sn of the participants, places T 1 to Tn and evaluated in the associated microprocessor MP 1 to MPn in accordance with predetermined criteria. This evaluation expediently amounts to a time measurement in which the duration of at least one test text character element is measured and related to a defined period of time during which a single test text character element has to occur in the case of transmission without distortion. Such a time measurement process can be processed in the respective microprocessor by executing time loops, and the comparison process mentioned can be carried out using the arithmetic and logic unit (ALU) of the microprocessor concerned. The display signals which are characteristic for the time periods measured in each case can then be output by the respective microprocessor, preferably to its associated subscriber location. In this subscriber station, an indication of the quality of the transmission branch to the associated microprocessor is obtained.

Um die zuletzt betrachteten Vorgänge in dem jeweilgen Mikroprozessor störungsfrei ablaufen zu lassen, wird die sem zweckmäßigerweise ebenfalls von einer zugehörigen Teilnehmerstelle ein solches Steuersignal zugeführt, auf dessen Auftreten hin der betreffende Mikroprozessor für eine Datensignalabgabe und Datensignalaufnahme an bzw. von der Vermittlungsanordnung VA gesperrt ist. Nach Be endigung der jeweiligen Verzerrungsmessung wird dem je weiligen Mikroprozessor zweckmäßigerweise ein weiteres Steuersignal zugeführt, auf dessen Aufnahme hin der je weilige Mikroprozessor dann wieder in den Datensignal übertragungsvorgang mit der Vermittlungsanordnung VA ein bezogen wird.In order to allow the last viewed processes to run smoothly in the respective microprocessor, the sem is expediently also supplied with such a control signal by an associated subscriber station, upon the occurrence of which the microprocessor in question is blocked for data signal delivery and data signal reception to or from the switching arrangement VA . After completion of the respective distortion measurement, the respective microprocessor is expediently supplied with a further control signal, upon the inclusion of which the respective microprocessor is then referred back to the data signal transmission process with the switching arrangement VA .

Im vorstehenden ist erläutert worden, daß die einzelnen Mikroprozessoren MP 1 bis MPn individuell in Verzerrungs messungen einbezogen werden können, ohne daß der normale Datensignalübertragungsbetrieb der jeweils übrigen Mikro prozessoren beeinträchtigt ist. Es ist dabei im übrigen ohne weiteres möglich, daß sämtliche Mikroprozessoren MP 1 bis MPn in Verzerrungsmessungen einbezogen sind, so daß der in der Zeichnung angedeutete Leitungsanschlußmodul LAM vollständig für Datensignalübertragungsvorgänge zu bzw. von der Vermittlungsanordnung VA zu sperren ist. In diesem Fall brauchen lediglich die Verknüpfungsglieder G 1, G 2 an ihren mit der Steuerbusleitung CB verbundenen Ein gängen jeweils ein "0"-Signal zugeführt erhalten.It has been explained above that the individual microprocessors MP 1 to MPn can be individually included in distortion measurements without the normal data signal transmission operation of the other microprocessors being impaired. It is also possible without further ado that all microprocessors MP 1 to MPn are included in distortion measurements , so that the line connection module LAM indicated in the drawing can be completely blocked for data signal transmission processes to or from the switching arrangement VA . In this case, only the logic elements G 1 , G 2 need to receive a "0" signal at their inputs connected to the control bus line CB .

Abschließend sei noch bemerkt, daß die Datensignalüber tragung bei aufgebauten bzw. bestehenden Verbindungen zu Zeitpunkten erfolgt, zu denen der jeweilige Mikroprozes sor (MP 1 bis MPn) Daten abgeben bzw. aufnehmen kann. Die dabei erforderliche abgestimmte Abgabe der jeweiligen Daten signale von der Vermittlungsanordnung VA erfolgt unter Berücksichtigung von Adressen der jeweiligen Empfangs- Teilnehmerstellen in dem Adressenabgabezyklus des Zäh lers Cnt. Dies bedeutet, daß beispielsweise von dem Mikroprozessor MP 1 zu einem Zeitpunkt t 1 an die Ver mittlungsanordnung VA abgegebene Datensignale zum Zeit punkt tn dem Mikroprozessor MPn zugeführt werden. Die dazu gegebenenfalls erforderlichen Verzögerungsvorgänge können in der Vermittlungsanordnung VA in an sich be kannter Weise ablaufen.Finally, it should also be noted that the data signal transmission takes place with established or existing connections at times at which the respective microprocessor (MP 1 to MPn) can emit or record data. The necessary coordinated delivery of the respective data signals from the switching arrangement VA takes place taking into account addresses of the respective receiving subscriber stations in the address delivery cycle of the counter Cnt . This means that, for example, data signals given by the microprocessor MP 1 to the switching arrangement VA at a time t 1 are supplied to the microprocessor MPn at the time tn . The delay processes that may be required for this can take place in the switching arrangement VA in a manner known per se.

Claims

1. Circuit arrangement for receiving and delivering data signals via data feeder feeder lines or via data signals away feeder lines, which are grouped together in a plurality together with the feeder lines provided in a plurality to form a connection circuit group, all of the connection circuit groups provided possibly including one Memory arrangement are connected to each other, in particular for a telex switching system, characterized in that in each case a feeder line (Z 1 ; Zn) and a customer line (A 1 ; An) with a separate microprocessor (MP 1 ; MPn) for the reception and for the delivery of data signals are connected and that all microprocessors (MP 1 to MPn) with separate control inputs (INT) are connected to a cyclically operating addressing device (Cnt, Tg) , which records the data signal and delivers the data signal in all microprocessors (MP 1 to MPn) in due to the highest data transmission rate to be taken into account on the relevant lines (Z 1 , Zn; A 1 , An) allowed to control specified cycles.

2. Circuit arrangement according to claim 1, characterized in that each microprocessor MP 1 to MPn) is connected via a separate transmitter flip-flop (SK 1 to SK 80 ) to a customer line (A 1 ; An) and that the respective flip-flop stage (SK 1 to SKn ) for the delivery of data signals via the connected customer line (A 1 ; on) receives transmit clock pulses with a frequency which is a multiple of the step speed at which data signals are to be delivered via the relevant customer line (A 1 ; on) .

3. Circuit arrangement according to claim 2, characterized in that the transmit flip-flops (SK 1 to SKn) of all microprocessors (MP 1 to MPn) are controlled together by the same transmit clock pulses .