DE3007567A1 - Pseudo-ternary signal generator - produces bipolar pulses using two digital amplifiers and oval-prim. output transformer - Google Patents

Pseudo-ternary signal generator - produces bipolar pulses using two digital amplifiers and oval-prim. output transformer

Info

Publication number
DE3007567A1
DE3007567A1 DE19803007567 DE3007567A DE3007567A1 DE 3007567 A1 DE3007567 A1 DE 3007567A1 DE 19803007567 DE19803007567 DE 19803007567 DE 3007567 A DE3007567 A DE 3007567A DE 3007567 A1 DE3007567 A1 DE 3007567A1
Authority
DE
Germany
Prior art keywords
resistor
primary winding
transformer
prim
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803007567
Other languages
German (de)
Other versions
DE3007567C2 (en
Inventor
Günther 8031 Wörthsee Pexa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803007567 priority Critical patent/DE3007567C2/en
Publication of DE3007567A1 publication Critical patent/DE3007567A1/en
Application granted granted Critical
Publication of DE3007567C2 publication Critical patent/DE3007567C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Abstract

The signal generator has two digital amplifiers connected at their inputs to two separate input terminals (E1,E2) and at their outputs to the outer ends of two prim. windings of an output transformer (UE). The prim. windings are connected in series and are shunted by a common resistor (R1) connecting the outputs of the amplifiers together. A voltage (UB) is applied via a second resistor (R2) to the junction between the two primaries. The first resistor has a resistance four times that of the second resistor. The transformer's transfer ratio is chosen such that the terminating impedance (Z) at its sec. winding is half the resistance of the second resistor.

Description

Schaltungsanordnung zur Erzeugung pseudoternärerCircuit arrangement for generating pseudo-ternary

Signale Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung pseudoternärer Signale mit zwei Schaltverstärkern, die auf jeweils einen Anschluß der Primärwicklung eines symmetrischen Ubertragers mit Spannungszuleitung über eine Mittelanzapfung arbeiten.Signals The invention relates to a circuit arrangement for generating pseudo-ternary signals with two switching amplifiers, each on one connection the primary winding of a symmetrical transformer with power supply via a Work center tap.

Es ist eine Schaltungsanordnung mit einem Übertrager mit Mittelanzapfung zur Erzeugung pseudoternärer Signale bekannt. Bei der bekannten Schaltungsanordnung fließt der Strom jeweils durch eine Hälfte der Primärwicklung des Übertragers. Auf der Sekundärseite des Ubertragers wird dadurch, Je nach Stromrichtung in der Primärwicklung, ein positiver oder negativer Impuls erzeugt. Durch die nGegentaktschaltung" werden Jedoch durch den Ubertrager Spannungen erzeugt, die oberhalb der Versorgungsspannung liegen. Zur Ansteuerung des Ubertragers UE müssen daher Schaltverstärker mit entsprechend hohen zulässigen Spannungen am Ausgang verwendet werden.It is a circuit arrangement with a transformer with a center tap known for generating pseudo-ternary signals. In the known circuit arrangement the current flows through half of the primary winding of the transformer. on the secondary side of the transformer is thereby, depending on the current direction in the primary winding, a positive or negative pulse is generated. Due to the n push-pull circuit " However, the transformer generates voltages that are above the supply voltage lie. To control the transmitter UE, switching amplifiers must therefore also have to be used accordingly high permissible voltages at the output are used.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Erzeugung hLpoa'er Impulse anzugeben, bei der die Spannung am Ausgang der Schaltverstärker die zulässige Spannung nicht überschreitet.The object of the invention is to provide a circuit arrangement for generating hLpoa'er impulses to indicate at which the voltage at the output of the switching amplifier does not exceed the permissible voltage.

Die Erfindung wird dadurch gelöst, daß parallel zur gesamten Primärwicklung des Ubertragers ein erster ohmscher Widerstand geschaltet ist, daß in die gemeinsame Spannungszuleitung über die Mittelanzapfung der Primärwicklung ein zweiter ohmscher Widerstand eingeschaltet ist.The invention is achieved in that parallel to the entire primary winding of the transformer, a first ohmic resistor is connected that in the common Power supply via the center tap of the Primary winding a second ohmic resistor is switched on.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß als Schaltverstärker Bausteine mit geringer zulässiger Spannung am Ausgang verwendet werden können. The advantages achieved with the invention are in particular: that used as a switching amplifier components with a low allowable voltage at the output can be.

Sonstige vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Ein Ausführungsbeispiel der Erfindung wird anhand der Figuren 1 und 2 näher erläutert. Other advantageous developments of the invention are set out in the subclaims specified. An exemplary embodiment of the invention is illustrated with reference to FIGS. 1 and 2 explained in more detail.

Es zeigt Fig. 1 ein Ausführungsbeispiel der Erfindung und Fig. 2 ein Zeitdiagramm zu dem Ausführngsbeispiel. 1 shows an exemplary embodiment of the invention and FIG. 2 a timing diagram for the exemplary embodiment.

In Fig. 1 ist ein Ausführungsbeispiel dargestellt, das als Schaltverstärker invertierende TTL-Gatter mit Open-Kollektor-Ausgängen verwendet. An den Anfangs- und Endpunkt einer Primärwicklung Wi, W2 eines ifbertragers UE ist Jeweils ein erster Schaltverstärker SV1 und ein zweiter Schaltverstärker SV2 angeschlossen. Die Ausgänge der Schaltverstärker SV1 und SV2 sind mit Al und A2 bezeichnet. Die Mittelanzapfung der Primärwicklung W1, W2 ist über einen Widerstand R2 an die Versorgungsspannung UB gelegt. Parallel zur gesamten Primärwicklung des Ubertragers UE ist ein Widerstand R1 geschaltet. Damit sind gleichzeitig die Ausgänge der Schaltverstärker SV1 und SV2 auch über den Widerstand R1 miteinander verbunden. Der erste Schaltverstärker SV1 wird über einen Eingang E7 angesteuert, der zweite Schaltverstärker SV2 wird über einen Eingang E2 angesteuert. An die Sekundärwicklung des Ubertragers ist ein Abschlußwiderstand Z am AnschluBpunit B der Sekun- därwicklung angeschlossen. Der zweite Anschlußpunkt der Sekundärwicklung und der zweite Anschlußpunkt des Abschlußwiderstandes Z sind an Masse geschaltet. In Fig. 1, an embodiment is shown as a switching amplifier inverting TTL gates with open collector outputs used. At the beginning and the end point of a primary winding Wi, W2 of a transformer UE is always a first Switching amplifier SV1 and a second switching amplifier SV2 connected. The exits the switching amplifiers SV1 and SV2 are labeled A1 and A2. The center tap the primary winding W1, W2 is connected to the supply voltage via a resistor R2 UB laid. There is a resistor in parallel with the entire primary winding of the transformer UE R1 switched. This means that the outputs of the switching amplifiers SV1 and SV2 also connected to one another via the resistor R1. The first switching amplifier SV1 is controlled via an input E7, the second switching amplifier becomes SV2 controlled via an input E2. To the secondary winding of the transformer is a Terminating resistor Z at connection point B of the secondary connected to the winding. The second connection point of the secondary winding and the second connection point of the terminating resistor Z are connected to ground.

In diesem Ausführungsbeispiel sind die Widerstände R1 und R2 so dimensioniert, daß die Spannung am Ausgang der Schaltverstärker die Versorgungsspannung UB nicht überschreitet.In this embodiment the resistors R1 and R2 are dimensioned so that the voltage at the output of the switching amplifier does not match the supply voltage UB exceeds.

Für diesen Fall gilt: R1 = 4 R2 und ferner gilt R2 = 2Z u2 , wobei u das Ubersetzungsverhältnis einer Hälfte Wl oder W2 der Primärwicklung des Ubertragers UE zur Sekundärwicklung ist.In this case: R1 = 4 R2 and also R2 = 2Z u2, where u the transmission ratio of one half Wl or W2 of the primary winding of the transformer UE to the secondary winding is.

Im Zeitdiagramm Fig. 2a ist der Spannungsverlauf an den Ausgängen A7, A2 der Schaltverstärker SV1, SV2 und am Anschlußpunkt B der Sekundärwicklung bei der vorstehend angegebenen Dimensionierung dargestellt.In the timing diagram of Fig. 2a, the voltage profile is at the outputs A7, A2 the switching amplifier SV1, SV2 and at connection point B the secondary winding shown with the dimensions given above.

Zuerst wird der erste Schaltverstärker SV1 durch einen positiven Impuls an seinem Eingang Ei durchgeschaltet.First, the first switching amplifier SV1 is activated by a positive pulse switched through at its input Ei.

Dadurch fließt ein Strom über den Widerstand R2 der ersten Hälfte W1 der PrimärwiFklung des Übertragers UE und dem Schaltverstärker SV1. Die Spannung am Ausgang A2 des zweiten Schaltverstärkers SV2 bleibt unterhalb der Versorgungsspannung UB. Am Anschlußpunkt B der Sekundärwicklung des Übertragers UE wird ein positiver Impuls erzeugt. Wird der zweite Schaltverstärker SV2 über seinen Eingang E2 von einem positiven Impuls angesteuert, so fließt ein Strom über den Widerstand R2, die zweite Wicklungshälfte W2 der Primärwicklung des Übertragers UE und über den Schaltverstärker SV2. Da der Strom durch die Primärwicklung jetzt in entgegengesetzter Richtung fließt, wird ein negativer Impuls am Anschlußpunkt B der Sekundärwicklung. erzeugt. Die Spannung am Ausgang Al des ersten Schaltverstärkers SV1 bleibt unterhalb der Versorgungsspannung UB.This causes a current to flow through the resistor R2 of the first half W1 the primary winding of the transformer UE and the switching amplifier SV1. The voltage at the output A2 of the second switching amplifier SV2 remains below the supply voltage UB. At connection point B of the secondary winding of the transformer UE is a positive Impulse generated. If the second switching amplifier SV2 via its input E2 of triggered by a positive pulse, a current flows through resistor R2, the second winding half W2 of the primary winding of the transformer UE and over the Switching amplifier SV2. Since the current through the primary winding is now in opposite Direction flows, there will be a negative pulse at connection point B of the secondary winding. generated. the Voltage at the output A1 of the first switching amplifier SV1 remains below the supply voltage UB.

Durch den Widerstand Ri wird verhindert, daß die Spannung am Ausgang des inaktiven Schaltverstärkers über die Versorgungsspannung UB ansteigt. Ist beispielsweise der erste Schaltverstärker SV1 durchgeschaltet, so fließt der Hauptanteil des Stromes durch die erste Wicklungshälfte Wl der Primärwicklung des Übertragers UE. Ein kleinerer Strom fließt in entgegengesetzter Richtung durch die zweite Wicklungshälfte W2 der Primärwicklung und über den Widerstand R7. Hieraus resultiert eine vom Widerstandsverhältnis Ri, R2 und den auf die Primärseite hinübertransformierten Widerstand Z abhängige Spannung am Ausgang des Jeweils inaktiven Schaltverstärkers. In Fig. 2b ist der Spannungsverlauf an den Ausgängen der Schaltverstärker SVI, SV2 beim Fehlen des Abschlußwiderstandes Z dargestellt. Die Spannung am Ausgang des.inaktiven Schaltverstärkers überschreitet bei der angegebenen Dimensionierung der Widerstände Ri und R2 die Versorgungsspannung UB nicht.The resistor Ri prevents the voltage at the output of the inactive switching amplifier increases above the supply voltage UB. Is for example the first switching amplifier SV1 is switched through, the main part of the current flows through the first winding half Wl of the primary winding of the transformer UE. A smaller one Current flows in the opposite direction through the second winding half W2 of the Primary winding and through resistor R7. This results in a resistance ratio Ri, R2 and the resistance Z transformed over to the primary side Voltage at the output of the respective inactive switching amplifier. In Fig. 2b is the Voltage curve at the outputs of the switching amplifier SVI, SV2 in the absence of the Terminating resistor Z shown. The voltage at the output of the inactive switching amplifier exceeds the specified dimensioning of the resistors Ri and R2 the Supply voltage UB not.

4 Patentansprüche 2 Figuren Leerseite4 claims 2 figures Blank page

Claims (4)

Patentansprilche 1. Schaltungsanordnung zur Erzeugung pseudoternärer Signale mit zwei Schaltverstärkern, die auf jeweils einen Anschluß der Primärwicklung eines symmetrischen Ubertragers mit Spannungs zuleitung huber eine Mittelanzapfung arbeiten, d a d u r c h g e k e n n -z e i c h n e t , daß parallel zur gesamten Primärwicklung des Ubertragers (UE) ein erster ohmscher Widerstand (R1) geschaltet ist, daß in die gemeinsame Spannungszuleitung über die Mittelanzapfung der Primärwicklung ein zweiter ohmscher Widerstand (R2) eingeschaltet ist.Claims 1. Circuit arrangement for generating pseudoternary Signals with two switching amplifiers, each on one connection of the primary winding a symmetrical transformer with a voltage supply line via a center tap work that is parallel to the whole Primary winding of the transformer (UE) connected to a first ohmic resistor (R1) is that in the common voltage supply via the center tap of the primary winding a second ohmic resistor (R2) is switched on. 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der zur Primärwicklung parallel geschaltete erste Widerstand (R1) den vierfachen Widerstandswert des zweiten Widerstandes (R2) in der Spannungszuleitung besitzt. 2. Circuit arrangement according to claim 1, d a d u r c h g e k e n n z e i c h n e t that the first resistor connected in parallel to the primary winding (R1) four times the resistance value of the second resistor (R2) in the voltage supply line owns. 3. Schaltungsanordnung nach Anspruch 1 und 2, d a -d u r c h g e k e n n z e i c h n e t , daß das itbersetzungsverhältni s (u) des Ubertragers (UE) so gewählt ist, daß der an der Sekundärwicklung angeschlossene Abschlußwiderstand (Z), auf eine Hälfte der Primärwicklung transformiert, den halben Widerstandswert des in der Spannungs zuleitung liegenden Widerstandes (R2) besitzt (R2 = 2Zu2). 3. Circuit arrangement according to claim 1 and 2, d a -d u r c h g e it is not indicated that the transmission ratio (u) of the transmitter (UE) is chosen so that the terminating resistor connected to the secondary winding (Z), transformed to one half of the primary winding, half the resistance value of the resistor (R2) in the power supply line (R2 = 2Zu2). 4. Schaltungsanordnung nach Anspruch 1 oder 3, d a -d u r c h g e k e n n z e i c h n e t , daß als Schaltverstärker (SV1, SV2) TTL-Bausteine mit Open-Kollektor-Ausgang vorgesehen sind. 4. Circuit arrangement according to claim 1 or 3, d a -d u r c h g e it is not possible to use TTL modules as switching amplifiers (SV1, SV2) Open collector output are provided.
DE19803007567 1980-02-28 1980-02-28 Circuit arrangement for generating pseudo-ternary signals Expired DE3007567C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803007567 DE3007567C2 (en) 1980-02-28 1980-02-28 Circuit arrangement for generating pseudo-ternary signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803007567 DE3007567C2 (en) 1980-02-28 1980-02-28 Circuit arrangement for generating pseudo-ternary signals

Publications (2)

Publication Number Publication Date
DE3007567A1 true DE3007567A1 (en) 1981-09-03
DE3007567C2 DE3007567C2 (en) 1981-11-12

Family

ID=6095821

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803007567 Expired DE3007567C2 (en) 1980-02-28 1980-02-28 Circuit arrangement for generating pseudo-ternary signals

Country Status (1)

Country Link
DE (1) DE3007567C2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1221275B (en) * 1964-08-01 1966-07-21 Standard Elektrik Lorenz Ag Pulse generator for single square-wave pulses with positive and negative half-wave
DE1944082B2 (en) * 1969-08-29 1975-10-09 Siemens Ag, 1000 Berlin Und 8000 Muenchen Transducer changing pulse sequence into bipolar pulses - uses clock carrier input circuit, control circuit and double push-pull demodulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1221275B (en) * 1964-08-01 1966-07-21 Standard Elektrik Lorenz Ag Pulse generator for single square-wave pulses with positive and negative half-wave
DE1944082B2 (en) * 1969-08-29 1975-10-09 Siemens Ag, 1000 Berlin Und 8000 Muenchen Transducer changing pulse sequence into bipolar pulses - uses clock carrier input circuit, control circuit and double push-pull demodulator

Also Published As

Publication number Publication date
DE3007567C2 (en) 1981-11-12

Similar Documents

Publication Publication Date Title
EP0097947B1 (en) Arrangement for generating pseudo-random sequences in the ami code
CH616289A5 (en)
DE3007567A1 (en) Pseudo-ternary signal generator - produces bipolar pulses using two digital amplifiers and oval-prim. output transformer
DE2522307A1 (en) CIRCUIT ARRANGEMENT FOR THE REGENERATION OF TELEGRAPHY SIGNALS
DE3718001C2 (en)
DE2826897C2 (en) Circuit arrangement for the floating transmission of signals via isolating points in telecommunications systems
DE2050994B2 (en) METHOD AND CIRCUIT ARRANGEMENT FOR EARTH-FREE TRANSMISSION OF DC SIGNALS
DE2352381C3 (en) Impulse generator
DE2462048C2 (en) Circuit arrangement for a telephone with a dial pad
DE3806983C2 (en) Circuit arrangement for generating voltages of different polarities
DE3117927C2 (en) Arrangement for the detection of the longest of sequences of null characters periodically contained in digital signals
DE2654927A1 (en) CIRCUIT ARRANGEMENT FOR SCANNING ONE-SIDED DISTORTED TELE SIGNS
EP0044555A1 (en) Regenerator with tester for violation of the coding rule
DE2714215C2 (en) Receive interface for data or clock signals
EP0096872B1 (en) Transmitter stager for high-speed digital signals
DE2736522C2 (en) Circuit arrangement for transmitting data
DE2448885A1 (en) SYSTEM FOR TRANSMISSION OF BINARY SIGNALS
DE2708671A1 (en) Two wire pulse transmission system - has resistors and capacitors with values chosen to allow high pulse repetition rates
DE3337730A1 (en) Circuit arrangement for transmitting pulses
DE2950992A1 (en) Two=way digital signal transmission - with solid state transmit and receive damping elements connected to two wire circuit
DE2130082C3 (en) Circuit arrangement for the transmission of direct current telegraphic characters and data signals
DE1006462B (en) Coupling arrangement for transmitting electrical impulses
DD227309A1 (en) RECEIVER CONTROL FOR REGENERATING DIGITAL SIGNALS
DE2121222A1 (en) Electronic relay with optoelectronic coupling between input and output circuit
DE1301358B (en) Method and circuit arrangement for transmitting direct current telegraphic characters

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee