DE2834798B2 - Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente - Google Patents
Schaltungsanordnung zum Ansteuern einflankengesteuerter BauelementeInfo
- Publication number
- DE2834798B2 DE2834798B2 DE19782834798 DE2834798A DE2834798B2 DE 2834798 B2 DE2834798 B2 DE 2834798B2 DE 19782834798 DE19782834798 DE 19782834798 DE 2834798 A DE2834798 A DE 2834798A DE 2834798 B2 DE2834798 B2 DE 2834798B2
- Authority
- DE
- Germany
- Prior art keywords
- clock signal
- circuit arrangement
- flip
- flop
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
A) das Grundtaktsignal einerseits an dem Eingang eines Inverters und andererseits an einem von
zwei Eingängen einer ersten logischen Schaltung anliegt,
B) der Ausgang des Inverters mit einem von zwei Eingängen einer zweiten logischen Schaltung
verbunden ist,
C) der andere Eingang der ersten logischen Schaltung mit dem invertierenden Ausgang
eines Flip-Flops und der andere Eingang der zweiten logischen Schaltung mit dem nicht'mvertiereBasn Ausgang dieses Flip-Flops verbunden sind,
D) die Ausgänge der ersten und der zweiten logischen Schaltung mit den Eingängen einer
dritten logischen Schaltung verbunden sind, und
E) der Ausgang der dritten logischen Schaltung mit dem Takteingang einer b;stabilen Schaltung
verbunden ist,
dadurch gekennzeichnet,
F) daß die erste und die zweite logische Schaltung als NOR-G-mer (2,3) ausgebildet sind,
Gatter(5) ausgebildet ist,
H) daß der Ausgang des, ODER-Gatters (5) mit
dem Takteingang des Flip-Flo(,s (4) verbunden
ist, und
I) daß das den Takteingang des Flip-Flops (4)
beaufschlagende Signal das Ausgangstaktsignal freist
2.Schaltungsanordnung nach Anspruch !,dadurch
gekennzeichnet, daß das Flip-Flop (4) ein /^-Flip-Flop ist, das seinen Ausgangszustand jeweils bei
einer negativen Flanke des Taktsignals (T) ändern kann.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß an den beiden Sieuereingängen
(J, K) des Flip-Flops (4) jeweils eine logische »I« anliegt und das Taktsignal (T') gegenüber dem
Grundtaktsignal (T)die doppelte Frequenz hat.
Die Erfindung geht aus von einer Schaltungsanordnung gemäß dem Oberbegriff von Patentanspruch 1.
Eine bekannte derartige Schaltungsanordnung ist ausgangsseitig mit einer Zählschaltung verbunden, an
deren Ausgang das Ausgangstaktsignal abgegeben wird. Der Ausgang ist seinerseits über ein Flip-Flop zu der
Schaltungsanordnung rückgekoppelt, wobei die beiden Ausgänge des Flip-Flops jeweils mit dem zweiten
Eingang eines ersten und eines zweiten NAND-Gatters verbunden sind. Die bekannte Schaltung wirkt als
Frequenzteiler, die das eingegebene Grundtaktsignal durch eine gebrochen rationale Zahl teilt (US-PS
41 403). Eine andere bekannte Schaltungsanordnung
enthält einen als Schieberegister ausgebildeten Zähler,
eine aus logischen Gattern aufgebaute Ausgangsschaltung, eine aus logischen Gattern aufgebaute Steuerschaltung und einen als Schieberegister ausgebildeten
zweiten Zähler, Auch diese Schaltungsanordnung dient als Frequenzteiler, der das an seinem Eingang
anliegende Grundtaktsignal durch vorgegebene gebrochen rationale Zahlen teilt (US-PS 38 18 354). Solche
Frequenzteiler werden z.B. für Tongeneratoren in
ίο elektronischen Musikinstrumenten verwendet
Zum Setzen und Rücksetzen von flankengesteuerten Halbleiter-Bauelementen, z.B. Flip-Flops, werden in
ihrem Spannungsverlauf rechteckige Taktsignale verwendet Bei einer Reihe von Anwendungen, beispiels-
weise in Rechnersteuerungen für Fernmeldevermittlujigsstellen, besteht dabei die Forderung, daß die
Flanken des Taktsignals, mit denen ein nachgeschaltetes Bauelement getriggert, d. h. gesetzt oder rückgesetzt,
werden soll, unter Vorgabe eines Taktrasters zu ganz
bestimmten Zeiten erzeugt werden müssen. Das Einhalten eines solchen Taktrasters ist insbesondere
dann schwierig, wenn die Periodendauer des Taktsignals sehr kurz ist, beispielsweise kürzer als 50 ns. Kurze
Periodendauern sind deshalb erwünscht um Nachrich
ten mit möglichst geringer Zeitverzögerung weiterge
ben zu können.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, mit u'er störende
Wartezeiten beim Ansteuern von Bauelementen ver-
jo mieden werden, mit der also die Verarbeitungsgeschwindigkeit der mit dem Steuersignal übermittelten
Nachricht erhöht wiri.
Diese Aufgabe wird erfindungsgemäß durch die in dem Patentanspruch gekennzeichnete Schaltungsan-
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen 2 und 3 gekennzeichnet.
Die Vorteile der Erfindung liegen insbesondere darin, daß sie eine Ansteuerung einflankengesteuerter Bauele
mente sowohl mit der Vorderflanke als auch mit der
Rückflanke des Grundtaktsignals ermöglicht. Die
Schaltungsanordnung wirkt als Frequenzvervielfacher. Die in den Patentansprüchen angegebenen logischen
Schaltglieder können naturgemäß auch durch andere
■r> logische Schaltglieder ersetzt werden, mit denen sich
eine entsprechende logische Verknüpfung aufbauen läßt. Sollen beispielsweise anstelle der NOR-Gatter
(negierte ODER-Gaiter) NAND-Gatter (negierte UND-Gatter) verwendet werden, so kann eine Umrech-
>o nung in bekannter Weise z. B. mit dem Karnaugh-Diagramm erfolgen.
Je nach Anwendungsfail können mit dem erzeugten Taktsignal bestimmte einflankengesteuerte Bauelemente getriggert werden. Handelt es sich bei dem in der
v> erfindungsgemäßen Schaltungsanordnung vorgesehenen Flip-Flop um ein //(-Flip-Flop, so hängt die
Frequenz bzw. die Form des Taktsignals von den jeweils an den Steuereingängen /und K anliegenden Steuersignalen ab. Liegen an diesen Steuereingängen Signale,
m> die einer logischen »I« entsprechen, erhält man am
Takteingang des Flip-Flops ein Taktsignal, welches die doppelle Frequenz des Grundtaktsignals aufweist. Die
erfindungsgemäße Schaltungsanordnung kann dann auch als digitaler Frequenzverdoppler Anwendung
hr> finden.
Die Erfindung ist anhand der Zeichnung näher erläutert. Es zeig·
mit einem einflankengesteuerten //C-Flip-Flop und
Fig,2 den zeitlichen Verlauf des Grundtaktsignals
und des zur Ansteuerung des in Fig.) dargestellten
/K-Flip-Flops dienenden Taktsignals.
Die in Fig. 1 dargestellte Schaltungsanordnung besteht aus einem Inverter 1, einem ersten NOR-Gatter
2, einem zweiten NOR-Gatter 3, einem /K-Flip-Flop 4
und einem ODER-Gatter 5. Das von einem hier nicht
dargestellten Taktgenerator erzeugte Grundtaktsignal T liegt am Eingang E der dargestellten Schaltungsanordnung
an. Die F«anodendauer des Taktsignals /"wird
far die folgenden Betrachtungen als wesentlich größer als die Schaltzeit der Gatter angenommen.
Ober den Inverter I gelangt das invertierte Taktsignal T an einen Eingang des NOR-Gatters 2,
dessen zweiter Eingang mit dem Ausgang Q des Flip-Flops 4 verbunden ist Jeweils einer der Eingänge
des NOR-Gatters 3 ist mit dem Taktsignal T und mit dem invertierten Ausgang Q des Flip-Flops 4 verbunden.
Die Ausgänge der NOR-Gatter 2, 3 sind über das ODER-Gatter 5 verknüpft, dessen Ausgang mit dem
dynamischen Eingang des Flip-Flops 4 verbunden ist. Dem dynamischen Eingang wird auf diese Weise das
Taktsignal T'zugeführt
Bei dem hier dargestellten AusführungsbeispieS wird angenommen, daß das Flip-Flop 4 an seinem dynamischen
Eingang mit der negativen Flanke des Taktsignals T triggerbar ist Liegen an den Steuereingängen /, K
wie in F i g. 1 dargestellt jeweils die logischen Zustände »1«, dann erhält man ein Taktsignal T bei Vorliegen
eines Grundtaktsignals T, mit dem Spannungsverlauf und der zeitlichen Zuordnung wie in F i g. 2 dargestellt
ist Den in Fig.2 dargestellten Signalen T, T liegt
dieselbe Zeitachse t zugrunde.
Mit der in F i g. 1 dargestellten Schaltungsanordnung
kann ein Taktsignal T von einem Grundtaktsignal T abgeleitet werden, welches gegenüber dem Grundtaktsignal
T die doppelte Frequenz aufweist Mit äußerst einfachen Mitteln erhält man auf diese Weise eine
digitale Frequenzverdoppelung. Das Taktsignal T kann nunmehr zur Ansteuerung weiterer einflankengesteuerter
Bauelemente verwendet werden. Soll dagegen bei dem dargestellten Flip-Flop 4 in Abhängigkeit von den
an den Eingängen /, K anliegenden Zuständen eine Information an die Ausgänge Q. Q, weitergegeben
werden, so liegen abweichend von dem hier dargestellten Ausführungsbeispiel entsprechende logische Pegel
an den Eingängen /, K. Liegen an den Eingängen /, K die
Zustände »J<t (Fig. 1), ändert das Flip-Flop 4 seinen Ausgangszustand jeweils bei Eintreffen .-;iner negativen
Fianke des Taktsignais T. im übrif-en ist die
Arbeitsweise sowie die Zustandstabelle eines /K-Flip-Flops
allgemein bekannt und in der Fachliteratur ausführlich beschrieben (z. B. Tietze —Schenk, »Halbleiter-Schalf
■ "ngstechnik«).
Claims (1)
- Patentansprüche:1, Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente, die aus einem an ihrem Eingang anliegenden GrundtaktsignaJ ein Ausgangstaktsignal erzeugt, welches am Takteingang eines nachgeschalteten Bauelementes anliegt und dieses triggert, wobei:
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782834798 DE2834798C3 (de) | 1978-08-09 | 1978-08-09 | Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente |
FR7919673A FR2433263A1 (fr) | 1978-08-09 | 1979-07-31 | Agencement de circuit pour le declenchement de composants a declenchement par un bord |
BE2/58004A BE878141A (fr) | 1978-08-09 | 1979-08-08 | Agencement de circuit pour le declenchement de composants, ne reagissant qu'a un seul flanc d'impulsions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782834798 DE2834798C3 (de) | 1978-08-09 | 1978-08-09 | Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2834798A1 DE2834798A1 (de) | 1980-02-14 |
DE2834798B2 true DE2834798B2 (de) | 1980-09-18 |
DE2834798C3 DE2834798C3 (de) | 1981-07-16 |
Family
ID=6046537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782834798 Expired DE2834798C3 (de) | 1978-08-09 | 1978-08-09 | Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente |
Country Status (3)
Country | Link |
---|---|
BE (1) | BE878141A (de) |
DE (1) | DE2834798C3 (de) |
FR (1) | FR2433263A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077901B2 (ja) * | 1988-02-29 | 1995-01-30 | 沖電気工業株式会社 | フリップフロップ回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3171037A (en) * | 1960-01-11 | 1965-02-23 | Wolfgang J Poppelbaum | Semiconductor bistable circuit with integral gate |
JPS5135340B2 (de) * | 1971-11-12 | 1976-10-01 | ||
US4041403A (en) * | 1975-07-28 | 1977-08-09 | Bell Telephone Laboratories, Incorporated | Divide-by-N/2 frequency division arrangement |
-
1978
- 1978-08-09 DE DE19782834798 patent/DE2834798C3/de not_active Expired
-
1979
- 1979-07-31 FR FR7919673A patent/FR2433263A1/fr not_active Withdrawn
- 1979-08-08 BE BE2/58004A patent/BE878141A/fr not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE2834798C3 (de) | 1981-07-16 |
DE2834798A1 (de) | 1980-02-14 |
FR2433263A1 (fr) | 1980-03-07 |
BE878141A (fr) | 1980-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0898217A2 (de) | Schaltung zur glitchfreien Umschaltung digitaler Signale | |
EP0334983A1 (de) | Integrierte CMOS/NMOS-Schaltung | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE69317986T2 (de) | Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen | |
DE69715409T2 (de) | Seriell-parallel- und parallel-seriell-umsetzer | |
DE2401334A1 (de) | Synchronisationsstufe | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE3829730A1 (de) | Register fuer eine nacheinanderfolgende hochgeschwindigkeits-approximation in einem analog-digital-wandler | |
DE69109888T2 (de) | Taktfrequenzverdoppler. | |
DE2944034C2 (de) | Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung | |
DE69803687T2 (de) | Frequenzteiler mit variablem modulus | |
DE68926833T2 (de) | Flagge für einen FIFO | |
DE2834798C3 (de) | Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente | |
DE2133660A1 (de) | Codierer | |
DE69717401T2 (de) | Schaltung und Verfahren zum Erzeugen von Taktsignalen | |
DE2833211A1 (de) | Elektronischer zaehler fuer elektrische digitalimpulse | |
DE2133567A1 (de) | Codierer | |
DE3144513C1 (de) | Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt | |
DE3312914A1 (de) | Diskriminatorschaltung | |
DE2060858A1 (de) | Digitaler Frequenzgenerator | |
DE1297150B (de) | Schieberegister mit gesteuerten Siliziumdioden als Speicherelement | |
DE1537298B2 (de) | Bistabile Kippstufe mit Vielfacheingängen | |
DE2657169A1 (de) | Anordnung zur unterdrueckung von positiven und negativen stoerimpulsen einer bestimmten breite | |
DE3928559A1 (de) | Eingangsschaltung zur durchfuehrung von pruefbetriebsarten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |