DE2742936C3

DE2742936C3 - Nichtflüchtiger Langzeitspeicher

Info

Publication number: DE2742936C3
Application number: DE2742936A
Authority: DE
Inventors: Alain Gif Sur Yvette Bert; Gerard Parly Ii Kantorowicz
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1976-09-24
Filing date: 1977-09-23
Publication date: 1980-10-30
Also published as: GB1590044A; FR2365858B1; DE2742936B2; US4110839A; DE2742936A1; FR2365858A1

Description

Die Erfindung betrifft einen nichtflüchtigen Langzeitspeicher für die Speicherung aufeinanderfolgender Signale, mit wenigstens zwei aufeinanderfolgenden Speicherstufen, von denen die zweite als MIIS (Metall-Isolator-lsolator-HaIbleiter)-Element ausgebildet ist und die erste ein kapazitives Element enthält.

Ein derartiger Langzeitspeicher ist bereits aus IEEE Journal of Solid-State Circuits, Vol. SC-9, No 3, Juni 1974, Seiten 148-150, bekannt. Dort ist das MlIS-Element als MNOS (Metall-Nitrid-Oxid-Halb-Ieiter)-Element ausgebildet.

Speicher für besondere Anwendungsfälle sollen einerseits gestatten, eine Information für eine sehr lange Zeit (beispielsweise mehrere Monate) aufzubewahren, und andererseits mit einer Einschreibzeit arbeiten, die ausreichend kurz ist, damit schnell aufeinanderfolgende Signale gesivM^ert werden können. Schließlich sollte ein solcher Speicher energieunabhängig sein, d. h. seinen Inhalt behalten, wenn die Versorgungsspannung abgeschaltet ist.

Die bekannten energieunabhängigen Festkörper-Dauerspeichersysteme, insbesondere die MNOS-EIeinente sind für schnell aufeinanderfolgende Signale beispielsweise Signale einer Dauer in der Größenordnung von 1 ns - wegen ihrer zu langen Einschreibzeit nicht geeignet. Bei den aus der eingangs genannten Druckschrift bekannten Speicher ist als erste Stufe eine Ladungsschiebeschaltung vorgesehen, die grundsätzlich eine lange Einschreib- und Löschzeit benötigt.

Aufgabe der Erfindung ist es daher, einen nichtflüchtigen Langzeitspeicher zu schaffen, der sich zur Speicherung sehr schnell aufeinanderfolgender Signale bzw. von Signalen äußerst kurzer Dauer eignet.

Diese Aufgabe wird durch einen Langzeitspeicher der eingangs genannten Art gelöst, der gemäß der Erfindung dadurch gekennzeichnet ist, daß die erste Stufe eine in Reihe mit einer Diode geschaltete Kapazität aufweist, daß die erste Stufe über die Diode mit dem Eingangsanschluß für die zu speichernden Sigi.ale und die zweite Stufe mit einem Anschluß zum Auslesender gespeicherten Signale verbunden ist und daß die Kapazität so bemessen ist, daß sie die Speicherung des Signals durch Ladungsakkuniulation wenigstens so lange gewährleistet, wie dies zum Einschreiben des Signals in das MNOS-Eiement erforderlich ist.

MIIS-Elemente sind an sich bereits bekannt. /.. B. aus The Bell System Technical Journal No. 9. No\. 1974, Seiten 1723-1739.

Mehrere Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigt

Fig. 1 bis 3 elektrische Ersatzschaltbilder von verschiedenen Ausführungsformen der Speichereinrichtung nach der Erfindung,

Fig. 4a bis 4c Ausführungsformen des MIIS-Elements, das in der Speichereinrichtung nach der Erfindung benutzt wird,

Fig. 5a bis da Ausführungsformen der in den Fig. 1 und 2 dargestellten Schaltungen,

Fig. 7 eine Ausführungsform der Schaltung von Fig. 3. und

Fig. 8 eine Ausführungsform der Schaltung von Fig. 3, welche mit elastischen Oberflächenwellen arbeitet.

In den verschiedenen Figuren tragen gleiche Teile gleiche Bezugszeichen.

Fig. 1 zeigt das elektrische Ersatzschaltbild einer ersten Ausführungsform der Speichereinrichtung nach der Erfindung, das folgendermaßen aufgebaut ist:

In Reihe mit einer Eingangsklemme 11 liegen ein Schalter T₁, ein Anschlußpunkt U, eine Diode D, ein zweiter Schalter T₂ und eine Ausgangsklemme 21. Zwischen die Diode D und den Schalter T₁ (Punkt P) sind parallel einerseits ein Kondensator C und andererseits ein Widerstand R, dieser dabei in Reihe mit einer MHS-Struktur E geschaltet. Diese beiden parallelen Zweige sind in einem Punkt Q miteinander verbunden, der seinerseits mit einer zweiten Eingangsklemme 12 und mit einer zweiten Ausgangsklemme 22 verbunden ist. Mit den in der Schaltung angenommenen Polungen (Durchlaßrichtung der ι Diode D von der Klemme 11 zu dem Punkt P) ist die Anschlußrichtung des MIIS-Elements so, daß sein halbleitender Teil mit dem Punkt Q verbunden ist.

Es sei daran erinnert, daß eine MHS-Struktur aus ci:";r Metallschicht besteht, die von einer Isolierschicht bedeckt ist, welche ihrerseits von einer sehr dünnen Isolierschicht (die Dicke liegt in der Größenordnung von einigen zehn Angstrom) und schließlich von einer Halbleiterschicht bedeckt ist. Hin besonde-

27

rcr Fall einer solchen Struktur ist die MNOS-Struktur, d. h. die MetaII-(Silizium)Nitrid-(SiIizium)()xid-Halbleiter(Silizium)-Struktur.

Wenn an das Metall eine Spannung angelegt wird, die gegenüber d<. ι des Halbleiters positiv ist. durchqueren aus dem Halbleiter stammende Elektronen die dünne Isolatorschicht aufgrund des Tunnel-Effekts und werden an der Grenzfläche der beiden Isolatorschichten eingefangen. Die so erfolgte Speicherung kann für eine sehr lange Zeit, die in der Größenordnung von einem Jahr liegt, aufrechterhalten werden. Das Löschen kann beispielsweise durch Anlegen einer Spannung in umgekehrter Richtung erfolgen.

Im Betrieb wird das zu speichernde Signal Γ an die Klemmen 11 und 12 angelegt, wobei der Schalter 7', geschlossen und der Schalter 7", geöffnet ist. Die so angelegte Spannung Γ lädt dieKapazität C über die Diode I) auf. Das stellt die erste Speicherungsphasc dar, in der die Einschreibzeit sehr klein sein kann, was bedeutet, daß das Signal Γ eine sehr kurze Dauer haben kann, die beispielsweise in der Größenordnung von 1 ns liegt.

Nach dieser ersten Phase verteilt sich ein Teil der Ladungen in dem MIIS-Element /:. Das elektrische Feld, das sie zwischen dem Metall und dem Halbleiter erzeugen, ist bestrebt, dieselben Ladungen des Halbleiters zu der Grenzfläche der beiden Isolatorschichten zu verschieben, wo sie gespeichert werden. Dieses MIIS-Element stellt die zweite Stufe der Speichereinrichtung nach der Iirfindung dar, die für eine lange und energieunabhängige Speicherung von elektrischen Ladungen sorgt, deren Menge proportional zu der Amplitude des Hingangssignals \\ ist. Der Wert des Widerstandes R wird so gewählt, daß quantitativ allein die Kapazität C an der ersten Phase des Hinschreibens beteiligt ist. Im übrigen kann der Wert der Kapazität C dann so gewählt werden, daß er den Kenndaten des Signals Γ angepaßt ist, und zwar unabhängig von dem MIIS-Element.

Das Lesen erfolgt an den Klemmen 21 und 22, indem der Schalter 7', geschlossen wird, beispielsweise mit Hilfe eines MÖS(Metall-Oxid-HaIbleiter)-Feldeffekttransistors. In diesem FaI, kann die Gatekapazität dieses Transistors die Rolle der Kapazität C übernehmen.

Das an die Klemmen 11 und 12 angelegte Signal 1' kann zuvor abgetastet werden, wobei das Öffnen des Schalters T₁ dann den zu speichernden Abtastwert einrahmt. Die Abtastung kann auch direkt durch den Schalter 7', erfolgen.

Das Löschen der in dem MIIS-Element gespeicherten Information erfolgt durch Aufbauen eines umgekehrten elektrischen Feldes, d. h. eines Feldes, das von dem Halbleiter zu dem Metall gerichtet ist. mit Hilfe eines an die Klemmen 11 und 12 angelegten Signals beispielsweise.

Hs sei angemerkt, daß in dieser Ausführungsform einerseits das Signal Γ immer dasselbe Vorzeichen haben soll (positiv in dem Fall von Fig. 1) und daß andererseits die Aufladungszeit der Kapazität C von der Amplitude des Signals \\ abhängig ist. Diese Ausführungsform ist daher insbesondere für Digitalsignale geeignet.

Fig. 2 zeigt das elektrische Ersatzschaltbild einer zweiten Ausführungsform der Speichereinrichtung nach der Erfindung.

Dieses Ersatzschaltbild enthält wieder die Kapazität C in Parallelschaltung mit dem Widerstand R und dem MIIS-Element /:.', die in derselben Richtung wie in Fig. I geschaltet sind. Das zu speichernde Signal Γ wird an die Klemmen 11 und 12 angelegt, wobei die Klemme 12. wie zuvor, mit dem Punkt Q verbunden ist. Die Klemme 11 ist, wenn ein Umschalter 7 in der Stellung 7 , ist, mit dem Punkt /' über eine Kapazität C₁ verbunden. Die Ausgangsklemmen 21 und 22 sind mit der Kapazität C₁ bzw., wenn der Umschalter T in der Stellung /', ist, mit dem Punkt Q verbunden. Zwischen den Punkten /' und Q liegen außerdem in Reihe die Diode /), ein Anschlußpunkt //. die Spannungsquelle Ii₁ und eine Kopplungseinrichtung 33, über die ein Signal \\ in die Schaltung eingegeben werden kann.

Außerdem sind in Fig. 2 gestrichelt ein Kondensator C₀, eine Spannungsquelle I₀ und ein Schalter T₁₁ in Reihe dargestellt, die entweder zwischen die Punkte /' und Q (C₀,, C₁₁, und 7_u|) geschaltet odei ( I₀,, C₁₁, und 7₀,) an die Anschlüsse einer Kapazität C₁₁ ,angeschlossen sind, die zwischen den Elementen 33 und /:, (Punkte Λ/ und Λ') angeordnet ist, auf deren Rolle weiter unten noch näher eingegangen wird.

Im Betrieb spannt das zu speichernde Signal Γ. das an den Klemmen 11 und 12 anliegt, die Diode /) entsprechend seiner Amplitude mehr oder wenigci vor. Wenn die Kapazität C₁ größe ι als die dei Diode I) ist, findet sich das Signal Γ praktisch an den Klemmen /' und Q des Kondensators C wiedci. Die Spannung K, kann in Reihe mit der Diode P zugeführt weiden, damit ungeachtet dessen, ob die Amplitude des Signals positiv oder negativ ist. die Diode I) immer in Spei richtung betrieben wird. Wenn an das Element 33 ein Impuls der Amplitude I₁ , die größei als die des Signals Γ ist, so gerichtet angelegt wird, daß er die Diode I) leitend macht, findet sich die Spannung \\ (oder Γ — /:,) an den Klemmen dei Kapazität ( wieder.

Wie zuvor verteilt sich nach diesel eisten Phase ein Teil der Ladungen in dem MIIS-Element /:' und das so erzeugte elektrische Feld ist bestiebt, dieselben I adungen zu der Grenzfläche der beiden Isolatorschicliten zu verschieben, wo sie gespeichelt werden.

Dei Speichel ungsprozeß während der zweiten Phase kann vorteilhafterweisc durch die Zusatzspannung I _u kontrolliert werden, damit entweder ihre Schnelligkeit erhöht oder verhindert wild oder damit die zuvui gespeicherten Ladungen beseitigt, d. h. gelöscht werden.

Fm das Einführen der Spannung l'_a in die Schaltunggibt es. wie oben dargelegt, zwei Möglichkeiten:

entweder zwischen den Punkten /' und Q. wobei die Kapazität C₀, die Aufgabe hat, das Abführen dei gespeicherten Ladungen zu der Quelle I _o , zu vermeiden;

oder zwischen den Punkten Λ/ und Λ', wobei die Verbindung ΛίΛ' durch eine Kapazität C₀, großer Wertes ersetzt und die Quelle 1'₃, an die Klemmer der Kapazität C₀, angeschlossen wird und wobei die Kapazität C₀, die gleiche Aufgabe hat wie die ober genannte Kapazität C_aV

In dem einen und dem anderen Fall wird ein elektrisches Feld in dem MIIS-Element von dem Metall zu dem Halbleiter nach der ersten Speichcrungsphasc erzeugt (dei Schalter T_a ist dann geschlossen) und es fließt ein Strom zum Laden der Isolator-Isolator-Grenzflächc. Da das MIIS-Element /: zuvor entsprechend dei Amplitude des Signals \'_} mehr oder weniger aufgeladen worden ist. ist das in dem MIIS-EIe-

ment auftretende elektrische Feld von dem Signal K₁ und infolgedessen von der Menge an aufgefangenen Ladungen abhängig.

Es sei angemerkt, daß für die kleinen Werte dieser letzteren diese Funktion linear ist: die Aufgabe der Spannung V₁₁, die daher viel größer als die Potentialdifferenz sein soll, die durch das Signal I₁ hervorgerufen wird, besteht dann vor allem darin, den Prozeß zu beschleunigen und seine Auswirkungen zu linearisieren. Schließlich ist in dem Ersatzschaltbild eine derartige Richtung für die Spannung V₁₁ dargestellt, daß sie den Speicherungsprozeß erleichtert. Selbstverständlich kann durch Umkehren der Richtung der Spannung V_a der Speicherungsprozeß blockiert oder sogar die gespeicherte Information gelöscht werden.

In dem Schaltbild von Fig. 2 kann das Lesen wie in dem Fall von Fig. 1 an den Klemmen 21 und 22 erfolgen, wobei sich der Umschalter T in der Stellung 7\ befindet.

Das Löschen erfolgt, indem in dem MIIS-Element ein umgekehrtes (zu dem Metall gerichtetes) elektrisches Feld durch Anlegen einer Potentialdifferenz an die Punkte /' und Q aufgebaut wird, wobei die Schaltung dann zwischen den Punkten M und N unterbrochen ist.

Diese Ausführungsform gestattet, eine Ladungsmenge zu speichern, die zu dem zu speichernden Signal proportional ist, ungeachtet seines Vorzeichens, und ist infolgedessen für Analogsignale geeignet. Die Abtastung erfolgt hier durch den Schreibimpuls V₁..

Fig. 3 zeigt das elektrische Ersatzschaltbild einer drillen Ausführungsform der Speichereinrichtung nach der Erfindung.

Diese Ausführungsform gleicht der von Fig. 2, außer hinsichtlich des MIIS-Elements E und des Widerstandes R. Diese sind nämlich in Fig. 3 zwischen die Punkte P und N geschaltet, wobei sich der metallische Teil des MIIS-Elements auf der Seite des Punktes P und der Halbleiterteil auf der Seite des Punktes N befindet.

Der zweiphasige Betrieb ist dem der Einrichtung von Fig. 2 analog und ebenso ist es möglich, die zweite Phase durch Anlegen einer Zusatzspannung K₀ zu kontrollieren.

Das Löschen der in dem MIIS-Element gespeicherten Information kann nicht durch Anlegen einer positiven Potentialdifferenz V_s__p erfolgen, da die Diode D dann das MIIS-Element kurzschlösse. Man kann aber das MI IS-Element beleuchten, um das Verschwinden der Elektronen aus aer, Haftstellen an der Isolator-Isolator-Grenzfläche zu beschleunigen.

Die Fig. 4a, 4b und 4c zeigen Ausführungsformen des MIIS-Elements E.

Fig. 4a zeigt ein Siliciumsubstrat 1, das von einer dünnen Oxidschicht 2 bedeckt ist, auf die eine Schicht 3 aus Siliciumnitrid, die die zweite Isolierschicht darstellt, und anschließend eine Metallschicht 4 aufgebracht ist. Auf diese Weise erhält man ein MNOS-Element.

Eine weitere Methode ist in Fig. 4b dargestellt: ein Siliciumsubstrat 7 ist von einer dicken Siliciumoxidschicht 8 bedeckt, in der durch Ionenimplantation eine Zone 6 von Haftstellen für die Ladungsträger gebildet wird, und zwar mit einer Tiefe, die durch die Energie der implantierten Ionen und derart kontrolliert wird, daß die Oxiddicke zwischen der Zone 6 und dem Silicium 7 gering ist. Die Oxidschicht 8 wird anschließend mit einer Meallschicht 5 überzogen. Das Siliciumsubstrat 7 kann beispielsweise polykristallines Silicium sein, das mit p-Verunreinigungen dotiert ist. Eine dritte Methode ist in Fig. 4c dargestellt. Sie besteht darin, ein sehr stark dotiertes Siliciumsub-■" > strat 9 zu oxydieren (Schicht 6), dann Ionen mit geringer Energie zu implantieren, wodurch eine Haftstellenzone 10 nahe der Oberfläche der Oxidschicht 6 erzeugt wird. Anschließend wird eine Halbleiterschicht 41, beispielsweise aus polykristallinem p-Sili-

I" cium, aufgebracht. Das Siliciumsubstrat 9 übernimmt hier die Aufgabe der metallischen Schichten 4 und S in den vorangehenden Figuren.

Die Fig. 5a und 5b zeigen eine erste integrierte Ausführungsform der Schaltungen von Fig. 1 und 2,

i"· während Fig. 5c ihr elektrisches Ersatzschaltbild zeigt.

Die Einrichtung von Fig. 5a besteht aus einem Halbleitersubstrat 13, beispielsweise aus n-Silicium, welches nacheinander mit folgenden Schichten über-

-" zogen worden ist:

einer Isolatorschicht 14, beispielsweise aus Siliciumoxid, ausgenommen in einer Zone 15, die von einem leitenden Niederschlag bedeckt ist, beispielsweise aus Platin, der mit dem Substrat 13 einen

.'■> Schottky-Übergang bildet;

einer leitenden Schicht 16, beispielsweise aus sehr niederohmigem polykristallinem Silicium, das vorzugsweise p-leitend ist, die die Schicht 14 und die Zone 15 gleichmäßig bedeckt;

in einer Isolierschicht 17, beispielsweise aus Siliciumoxid, die die Schicht 16 bedeckt, ausgenommen an derjenigen Stelle, wo auf letzterer ein elektrischer Anschluß gebildet ist, der den Punkt P darstellt; es wird durch Ionenimplantation in der Schicht 17 auf

r> der Höhe der Zone 15 eine Zone 20 geschaffen, die eine Haftstellenzone für die Ladungsträger darstellt, wie in Fig. 4b gezeigt; und

einer Metallschicht aus zwei Teilen 18 und 19, wobei sich der Teil 19 über den Zonen 15 und 20 befindet

w und den Anschluß Q darstellt, während sich der Teil 18 außerhalb der Zonen 15 und 20 befindet und einen Anschluß A darstellt.

Fig. 5b zeigt die Speichereinrichtung von Fig. 5a, in der die Elektrode A weggelassen ist.

-) F i g. 5 c ist das elektrische Ersatzschaltbild der vorhergehenden Figuren. Sie zeigt, das das MIIS-Element £, das aus den Schichten 16,17, 20 und 19 besteht, mit der Diode D, die aus dem Schottky-Übergang zwischen den Schichten 13 und 15 besteht, in

3d Reihe geschaltet ist. In dem Fall von Fig. 5a enthält die Einrichtung noch eine Kapazität C_?1, die aus den Schichten 16,17 und 18 besteht und mit dem Verbindungspunkt P, der aus der Schicht 16 besteht, der Diode D und des Elements E verbunden ist.

Die Figuren zeigen, daß es sich um eine Ausführungsform der Schaltungen von Fig. 1 und 2 zwischen den Punkten U, P und Q handelt, wobei das MIIS-Element E außerdem die Aufgabe der Kapazität C übernimmt. Es sei angemerkt, daß aufgrund der ge-

bo wählten Leitungstypen die Diode D von P nach U leitend ist, was eine Anpassung gemäß den Polaritäten der in den Fig. 1 und 2 dargestellten Spannungsquellen erfordert.

Die Kapazität C₀, zwischen dem Punkt P und A

b5 ist nur erforderlich, wenn die Zusatzspannung K₀ an die Punkte P und Q angelegt wird.

Fig. 6 zeigt eine Variante von Fig. 5, die eine Kapazität C enthält, welche von der des MIIS-EIe-

merits getrennt ist.

Fig. 6a gleicht Fig. 5 b, ausgenommen hinsichtlich der Zonen 16 und 20 der letzteren. Die Schicht 23 (Fig. 6a), die die Schicht 16 von Fig. 5b ersetzt, besteht zwar ebenfalls aus polykristallinem Silicium, dieses hat aber einen höheren spezifischen Widerstand als die Schicht 16. Die Zone 20 von Haftstellen für die Ladungsträger in Fig. 5b ist in Fig. 6a durch eine Zone 24 desselben Typs ersetzt, erstreckt sich aber ringförmig um die Schicht 15 herum.

Fig. 6b zeigt das Ersatzschaltbild dieser Einrichtung, das daher enthält:

die Kapazität C, die zwischen die Punkte P und Q geschaltet ist und aus der Schicht 15, dem Isolator 17 und dem Leiter 19 in einer Linie mit der Zone 15 besteht;

das Element E, das zwischen dieselben Punkte P und Q geschaltet ist und ringförmig durch die Schichten 23, 24,17 und 19 gebildet wird, wobei der Widerstand R in Reihe mit dem Element M durch Benutzung der polykristallinen Siliciumschicht 23, die einen höheren spezifischen Widerstand hat, erhalten wird; und

die Diode D, die zwischen die Punkte P und U in derselben Richtung wie in Fig. 5 geschaltet ist und aus der Schicht 15 und dem Substrat 13 besteht.

Die Einrichtung von Fig. 6a stellt sich daher als eine Variante von Fig. 5b dar. Es ist außerdem möglich, sie so anzupassen, daß sich eine Variante analog der Fig. 5a und ihrer Kapazität C₀, ergibt.

Zum Lesen kann, wie oben dargelegt, ein MOS-Feldeffekttransistor oder MOSFET-Transistor benutzt werden, der in die Einrichtungen von Fig. 5 und 6 integriert werden kann. In diesem Fall bildet die Elektrode Q die Gateelektrode des MOSFET-Transistors.

Fig. 7 zeigt eine integrierte Ausführungsform der Schaltung von Fig. 3.

Fig. 7 zeigt:

ein Halbleitersubstrat, beispielsweise aus Silicium, das in seinem unteren Teil 28 η ⁺ -dotiert und in seinem oberen Teil 27 n-Ieitend ist;

eine Isolatorschicht 25, beispielsweise aus Siliciumoxid, die auf das Substrat 28 aufgebracht ist;

eine leitende Schicht 26, die den Anschlußpunkt Q bildet und auf die Isolatorschicht 25 aufgebracht ist;

die Isolierschicht 14, die die Schicht 27 bedeckt, ausgenommen in der Zone 15 und in einer Zone 29, wo die Schicht 27 nicht vorhanden ist und die Isolierschicht 14 direkt das Substrat 28 bedeckt;

der Metallniederschlag auf der Zone 15, der mit dem Substrat 27 einen Schottky-Übergang bildet;

die Zone 24 von Haftstellen für die Ladungsträger, die sich kranzförmig um die Zone 15 erstreckt;

die Schicht 23 aus polykristallinem Silicium, die die Zone 15 und ihre unmittelbaren Ränder bedeckt;

die Isolatorschicht 17, die die Schicht 23 bedeckt; und

die leitende Schicht 19, die die Schicht 17 bedeckt und den Anschlußpunkt M von Fig. 3 bildet.

In der Mulde 29 ist auf den Isolator 14 eine metallische Elektrode 30 aufgebracht, die mit dem Umschalter T zu verbinden ist (vgl. Fig. 3).

Wenn man das Schaltbild von Fig. 3 betrachtet, stellt man fest, daß es sich genau um das elektrische Ersatzschaltbild der Einrichtung von Fig. 7 handelt, wobei:

das MIIS-Element E aus den Schichten 27,14, 24 und 23 besteht;

der Widerstand R in Reihe mit letzterem einen Wert hat, der durch den spezifischen Widerstand des polykristallinen Siliciums 23 festgelegt ist;

die Diode D, die zu den vorgenannten Elementen parallel geschaltet ist, aus den Schichten 15 und 27 besteht;

die Kapazität C aus dem Substrat 28, dem Isolator 25 und der Elektrode 26 besteht;

der Punkt P durch das Substrat 28 (oder 27) gebildet wird; und

die Kapazität C₁ durch das Substrat 28, den Isolator 14 und die Elektrode 30 gebildet wird.

Schließlich enthält die Einrichtung von Fig. 7 nicht die Spannungsquelle E, sondern ist zwischen den Punkten M und N mit einer Kapazität versehen, etwa der Kapazität C_ü2 (dargestellt in Fig. 2), die aus den Schichten 24, 17" und 19 besteht.

In einer Variante dieser Einrichtung kann die Elektrade Q auf die Oberseite durch das gleiche Verfahren aufgetragen werden, das für die Elektrode 30 benutzt wird.

Fig. 8 zeigt eine weitere Ausführungsform von Fig. 3,die der Speicherungeines Signals angepaßt ist, welches durch elastische Oberflächenwellen geträgert ist.

Sie enthält:

ein piezoelektrisches Substrat 34, an dessen Oberfläche sich Züge von elastischen Wellen S ausbreiten können, welche die zu speichernde Information darstellen;

eine ebene Elektrode 35, die die untere Fläche des Substrats 34 bedeckt, wenn die elastischen Wellen 5 die obere Fläche durchlaufen, und den Anschlußpunkt Q von Fig. 3 bildet;

ein halbleitendes Substrat 39, beispielsweise aus η-leitendem Silicium, das gegenüber der oberen Fläche des Substrats 34 angeordnet ist und mit letzterem keine Berührung hat, wobei die obere Fläche des Substrats 39 den Anschlußpunkt jY bildet.

Die untere Fläche 39 des Substrats ist von einer Isolatorschicht 37 bedeckt, beispielsweise aus Siliciumoxid, die Zonen 40 frei läßt, welche von einer Metallschicht bedeckt werden, um Schottky-Übergänge zu bilden, und anschließend von polykristallinen! Silicium 36 mit niedrigem spezifischem Widerstand, das auf die Schicht 37 übergreift. In der Isolierschicht 37 ist, wie zuvor, eine Zone 38 von Haftstellen für die Ladungsstärke gebildet, beispielsweise durch Ionenimplantation, damit sich MUS-Strukturen ergeben, die durch einen Teil der Aufträge 36, der Zone 38, der Schicht 37 und des Substrats 39 gebildet werden.

Die Kapazität C besteht aus dem Raum zwischen der Schicht 36 und der Elektrode 35.

Im Betrieb wird der Schreibimpuls V_e angelegt, wie in den Fig. 3 und 8 gezeigt, d. h. zwischen dem Punkt Q (piezoelektrisches Substrat 34) und dem Punkt N (Halbleitersubstrat 39). Nach dem Vorbeigang der elastischen Welle ist in jeder Diode eine Ladungsmenge gespeichert, die von dem der elastischen Welle zugeordneten elektrischen Feld abhängig ist, das die Aufgabe der Spannung V_s in der Schaltung von Fig. 3 übernimmt. Dieser Prozeß ist dem in den FR-OSen 7345234 und 7419172 beschriebenen analog.

Während der zweiten Speicherungsphase, d. h. dem Laden des MIIS-EIements, das Signal 5 existiert nicht mehr, erzeugen die drei Elemente D, E und C ein

:Iektrisches Feld an den Klemmen des MIIS-EIenents, das gemäß dem gleichen Prozeß wie zuvor lie Verschiebung der Ladungen in die Zone 38 gestatet.
Das Lesen erfolgt zwischen dem Halbleitersubstrat

39 und der Elektrode 35 mit Hilfe einer weiteren elastischen Welle, der Lesewelle, die zwischen diesen Elementen eine EMK induziert, deren Amplitude von der Zahl det gespeicherten Ladungen abhängig ist.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Nichtflüchtiger Langzeitspeicher für die Speicherung aufeinanderfolgender Signale, mit wenigstens zwei aufeinanderfolgenden Speicherstufen, von denen die zweite als MIIS (Metall-Iso-Iator-Isolator-Halbleiter)-Element ausgebildet ist und die erste ein kapazitives Element enthält, dadurch gekennzeichnet, daß die erste Stufe eine in Reihe mit einer Diode (D) geschaltete Kapazität (C) aufweist, daß die erste Stufe über die Diode (D) mit dem Eingangsanschluß (11) für die zu speichernden Signale und die zweite Stufe (R, E) mit einem Anschluß (21) zum Auslesen der gespeicherten Signale verbunden ist und daß die Kapazität (C) so bemessen ist, daC sie die Speicherung des Signals duich Ladungsakkumulation wenigstens so lange gewährleistet, wie dies 2um Einschreiben des Signals in das MIIS-EIement (E) erforderlich ist.

2. Langzeitspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die das MIIS-Element (E) enthaltende zweite Stufe mit den Anschlüssen (/', Q) der Kapazität (C) verbunden ist.

3. Langzeitspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Stufe als Anschlüsse ein Ende der Diode (D) und ein Ende (Q) der Kapazität (C) aufweist, daß in der ersten Stufe eine zweite, zwischen den anderen Anschluß (P) der Kapazität (C) und einen Umschalter (T) geschaltete Kapazität (C₁) vorgesehen ist, wobei das zu speichernde Signal (V₅) zwischen den Umschalter (T) und den Anschluß (Q) der Kapazität (C) anlegbar ist, der den einen Anschluß der ersten Stufe bildet, und daß die zweite Stufe parallel zu den Anschlüssen (P, Q) der Kapazität (C) geschaltet ist, wobei die Speicherung in der ersten Stufe durch Anlegen eines Schreibsignals ( V_e) an die Anschlüsse (M, Q) der ersten Stufe und das Lesen des gespeicherten Signals in der zweiten Stufe zwischen dem Umschalter (T) und dem zweiten Anschluß (Q) der Kapazität (C) erfolgt.

4. Langzeitspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste Stufe als Anschlüsse ein Endedei Diode (D) und ein Ende der Kapazität (C) enthält, daß eine zweite Kapazität (C₁) zwischen einen ersten Anschluß (P) der Kapazität

(C) und einen Umschalter (T) geschaltet ist, wobei das zu speichernde Signal ( V₅) an den zweiten Anschluß (Q) der Kapazität (C), der den zweiten Anschluß der ersten Stufe bildet, und an den Umschalter (T) angelegt wird, und daß die zweite Stufe parallel an die Anschlüsse (M, P) der Diode

(D) angeschlossen ist, wobei die Speicherung in der ersten Stufe durch Anlegen eines Schreibsignals (V_e) an die Anschlüsse (M, Q) der ersten Stufe und das Lesen des gespeicherten Signals in der zweiten Stufe zwischen dem Umschalter (T) und dem zweiten Anschluß (Q) der Kapazität (C) erfolgt.

5. Langzeitspeicher nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die erste Stufe außerdem eine Spannungsquclle (E₁) zum Vorspannen der Diode (D) enthält, die mit letzterer in Reihe geschaltet ist.

6. Langzeitspeicher nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß er eine Zusatzeinrichtung enthält, die aus einer Spannungsquelle ( V_a) in Reihe mit einer Kapazität (C₁₁) besteht und entweder an die Anschlüsse (P, Q) der Kapazität (C₁₁ ,), welche zwischen dem ersten Anschluß (Λ/) der ersten Stufe und die Diode (D) geschaltet ist, angeschlossen ist.

7. Langzeitspeicher nach einem der A.nsprüche 1 bis 6, dadurch gekennzeichnet, daß die zweite Stufe außerdem einen Widerstand (R) in Reihe mit dem MIIS-Eiement (E) enthält.

8. Langzeitspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Kapazität (C) der ersten Stufe aus dem MIIS-Element (E) besteht.

9. Langzeitspeicher nach einem der Ansprüche 2, 3, 8, dadurch gekennzeichnet, daß er aus einem Halbleitersubstrat (13) besteht, das von einer ersten Isolierschicht (14) bedeckt ist, außer in einer Zone des Substrats (13), die von einer Metallschicht (15) bedeckt ist, welche mit dem Substrat (13) einen Schottky-Übergang bildet, wobei die erste Isolierschicht (14) und die Metalischicht (15) von einer Schicht (16, 23) aus Halbleitermaterial bedeckt sind, die einen Anschluß (P) trägt, der den ersten Anschluß der Kapazität (C) bildet, wobei die Halbleiterschicht (16) ν»η einer zweiten Isolierschicht (17) bedeckt ist.

10. Langzeitspeicher nach Anspruch 9, dadurch gekennzeichnet, daß die zweite Isolierschicht (17) eine Zone (20) von Fangstellen für die Ladungsträger über der Metallschicht (15) enthält und von einer ersten leitenden Schicht (19) über der Metallschicht (15) bedeckt ist, die den zweiten Anschluß (Q) der Kapazität (C) bildet.

11. Langzeitspeicher nach Anspruch 9, dadurch gekennzeichnet, daß die zweite Isolierschicht (17) eine Zone (24) von Haftstellen für die Ladungsträger enthält, welche ringförmig um die Metallschicht (15) herum angeordnet ist, und wobei die zweite Isolierschicht (17) von einer ersten leitenden Schicht (19) oberhalb der Metallschicht (15) und der Haftstellenzone (14) bedeckt ist, die den zweiten Abschluß (Q) der Kapazität (C) bildet.

12. Langzeitspeicher nach Anspruch 9 oder K), dadurch gekennzeichnet, daß er außerdem eine zweite leitende Schicht (18) auf der zweiten Isolierschicht (17) aufweist, die keinen Kontakt mit der ersten leitenden Schicht (19) hat und mit der zweiten Isolierschicht (17) und der leitenden Schicht (16) die Kapazität (C₁) der Zusatzeinrichtung bildet.

13. Langzeitspeicher nach Anspruch 4, dadurch gekennzeichnet, daß er aus einem Halbleitersubstrat (27, 28) bestellt, das auf seiner unteren Fläche eine erste Isolierschicht (25) trägt, die durch eine erste leitende Schicht (26) bedeckt ist, welche den zweiten Anschluß (Q) der Kapazität (C) bildet, wobei das Substrat auf seiner oberen Fläche eine zweite Isolierschicht (14) trägt, außer in einer Zone des Substrats, die von einer Metallschicht (15) bedeckt ist, welche mit dem Substrat (27, 28) einen Schottky-Übergang bildet, wobei die zweite Isolierschicht (14) eine Zone (24) von Haftstellen für die Ladungsträger aufweist, die ringförmig um die metallische Schicht (15) herum angeordnet ist, und einerseits eine Schicht (23) aus einem Halbleitermaterial, welche sich über der Haltstelleiizonc (24) und der Metallschicht (15) befindet, und

27 42 93b

andererseits eine zweite leitende Schicht (30) trägt, die keinen Kontakt mit der Halbleiterschicht (23) hat und einen Anschluß darstellt, welcher mit dem Umschalter (T) verbunden ist, und wobei die Halbleiterschicht (23) nacheinander durch eine dritte Isolierschicht (17) und eine dritte Metallschicht (19) bedeckt ist, die den ersten Anschluß (Λ/) der ersten Stufe bilden.

14. Langzeitspeicher nach Anspruch 4. gekennzeichnet durch ein piezoelektrisches Substrat (34), auf welchem sich elastische Wellen ausbreiten können, die das schnelle Signal ( '/) darstellen, wobei die untere Fläche des Substrats von einer Elektrode (35) bedeckt ist, die den zweiten Anschluß (Q) der Kapazität (C) bildet; und durch ein Halbleitersubstrat (39), das gegenüber der oberen Fläche des piezoelektrischen Substrats (34) angeordnet ist, einen Anschluß aufweist, der den ersten Anschluß (Λ/) der ersten Stufe bildet und auf der unteren Fläche eine Isolierschicht (37) trägt, außer in Zonen des Halbleitersubstrats (39), die jeweils von einer Metallschicht (40) bedeckt sind, welche mit dem Substrat einen Schottky-Übergang bildet, wobei die Isolierschicht (37) eine Zone (38) von Haftstellen für die Ladungsträger enthält, wobei die Metallschichten (40) von einer Halbleiterschicht (36) bedeckt sind und wobei das Lesen zwischen dem Halbleitersubstrat (39) und der Elektrode (35) mit Hilfe einer elastischen Lesewelle erfolgt.

15. Langzeitspeicher nach einem der Ansprüche y bis 14, dadurch gekennzeichnet, daß das Halbleitersubstrat aus η-leitendem Silizium besteht, daß die Isolierschichten aus Siliziumoxid bestehen, daß die Halbleiterschicht aus polikristallinem Silizium bestehen und daß die Zone von Haftstellen für die Ladungsträger durch Ionenimplantation in einer Isolierschicht gebildet ist.