DE2742770A1

DE2742770A1 - Transmission of higher hierarchic order digital signals - uses several digital signals of lower order bunched and converted into phase shift keyed signals

Info

Publication number: DE2742770A1
Application number: DE19772742770
Authority: DE
Inventors: Hans Dipl Ing Rehm
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-09-22
Filing date: 1977-09-22
Publication date: 1979-04-05

Abstract

The signals are transmitted by bunching several digital signals of lower hierarchic order and of the same bit rate, with conversion into phase shift keyed signals. Digital signals (a1, b1, a2, b2) of a lower order are precoded, so that precoded digital signals (alpha 1, alpha 1; beta 1, beta 2) are produced. Then a pair of such signals (alpha 1, alpha 2; beta 1, beta 2) are combined in bunched signals (A, B) with a higher bit rate, multiple phase shift keyed and combined into a signal to be transmitted. At the receiving end they are reconverted to punched signals (A, B) by time delay demodulation, signals (A, B) are scanned by pulse trains with shorter pulse width, thus recovering the lower order signals (a1, a2, b1, b2). Then individual pulses are widened and converted into the NRZ form suitable for further processing.

Description

Nachrichtenübertragungssystem für digitale Signale höhererCommunication system for digital signals higher

Hierarchiestufe Die Erfindung bezieht sich auf ein Verfahren zur Nachrichten-Ubertragung digitaler Signale höherer Hierarchiestufe durch Bündelung mehrerer digitaler Signale niedriger Hierarchiestufe gleicher Bitrate mit Umformung in phasendifferenzmodulierte (PSK-)Signale und auf Anordnungen zur Durchführung der Verfahren.Hierarchy level The invention relates to a method for message transmission digital signals of a higher hierarchy level by bundling several digital signals lower hierarchy level of the same bit rate with conversion into phase difference modulated (PSK) signals and instructions for carrying out the procedures.

Die Ubertragung digitaler Signale erfolgt auf mehreren Hierarchiestufen. Auf der untersten Hierarchiestufe werden dabei beispielsweise 30 PCM-Signale in einem gemeinsamen Zeitmultiplexsignal mit einer Bitrate von 2,048 Mbit/s übertragen. Die Entwicklung leistungsfähigerer Übertragungseinrichtungen gestattet in der nächthöheren Hierarchiestufe die gemeinsame Ubertragung von beispielsweise 4 derartiger Zeitmultiplexsignale entsprechend einer Anzahl von 120 PCM-Kanälen. Für die Ubertragung digitaler Signale über größere Entfernungen ist die weitere Zusammenfassung von Zeitmultiplexsignalen wegen des dadurch pro Übertragungskanal sinkenden Aufwand zweckmäßig. Nachrichtenübertragungssysteme für digitale Signale höherer Hierarchiestufe sind für eine Ubertragungsgeschwindigkeit vom 1200 Mbit/s geeignet, die Übertragung erfolgt dabei vorzugsweise auf Hohlkabeln, gegebenenfalls aber auch über Richtfunk. Nachrichtenübertragungssysteme mit derartig hohen Bitraten erfordern sehr aufwendige und schwierig zu realisierende Einrichtungen zur Codierung, zur Impulsregenerierung und zum Multiplexen bzw.The transmission of digital signals takes place on several hierarchical levels. At the lowest hierarchy level, for example, 30 PCM signals are in a common time division multiplex signal with a bit rate of 2.048 Mbit / s. The development of more efficient transmission facilities allowed in the next higher Hierarchy level the common transmission of, for example, 4 such time division multiplex signals corresponding to a number of 120 PCM channels. For the transmission of digital signals Over greater distances is the further combination of time division multiplex signals expedient because of the reduced effort per transmission channel. Messaging systems for digital signals of a higher hierarchy level are for a transmission speed of 1200 Mbit / s suitable, the transmission is preferably carried out on hollow cables, possibly but also via radio relay. Communication systems with such high bit rates require very complex and difficult to implement coding facilities, for pulse regeneration and for multiplexing resp.

Demultiplexen. Mit der sogenannten t4ehr-Phasendifferenzmodulation oder auch Mehrphasenumtastung (PSK) wurde ein Verfahren entwickelt, bei dem die Schrittgeschwindigkeit durch Verwendung der Impulsphase als Informationsträger herabgesetzt werden kann. Derartige PSK-Nachrichtenübertragungssysteme sind gewöhnlich so aufgebaut, daß die zu übertragenden digitalen Signale in Multiplexeranordnungen zusammengefaßt und vor der eigentlichen PSK-Modulation einer Vorcodierung unterworfen werden.Demultiplexing. With the so-called t4ehr phase difference modulation or multi-phase shift keying (PSK), a process was developed in which the Walking speed reduced by using the impulse phase as an information carrier can be. Such PSK communication systems are usually constructed in such a way that that the digital signals to be transmitted are combined in multiplexer arrangements and are subjected to precoding before the actual PSK modulation.

Durch die Vorcodierung wird dabei erreicht, daß empfangsseitig nur eine sehr einfache Laufzeitdemodulation der übertragenen Signale notwendig ist, eine eigentliche Decodierung aber entfallen kann. Bei diesen Anordnungen nach dem Stande der Technik tritt aber das Problem auf, daß die Vorcodierung bei der höchsten vorkommenden Schrittgeschwindigkeit erfolgen muß und der für die Vorcodierung notwendige Codierer dadurch die maximale Schrittgeschwindigkeit des Ubertragungssyste m mit weitem Abstand bestimmt.The precoding ensures that only a very simple runtime demodulation of the transmitted signals is necessary, an actual decoding, however, can be dispensed with. With these arrangements after In the prior art, however, the problem arises that the precoding at the highest occurring step speed must take place and the necessary for the precoding Encoder thereby the maximum step speed of the Ubertragungssyste m with determined a long distance.

Die Aufgabe der Erfindung besteht also darin, ein Verfahren und Anordnungen zur Durchführung des Verfahrens der eingangs erwähnten Art zu entwickeln, bei denen die Vorcodierung der zu übertragenen Signale möglichst wenig aufwendig ist und dadurch eine sehr hohe Schrittgeschwindigkeit im Ubertragungssystem oder aber - bei festgelegter Schrittgeschwindigkeit -die Verwendung von Bausteinen mit vergleichsweise geringer Schrittgeschwindigkeit ermöglicht wird.The object of the invention is therefore to provide a method and arrangements to develop the method of the type mentioned at the outset, in which the precoding of the signals to be transmitted is as inexpensive as possible and therefore a very high step speed in the transmission system or else - with a fixed Walking speed-the use of building blocks with comparatively less Walking speed is made possible.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die digitalen Signale niedriger Hierarchiestufe vorcodiert werden, daß vorcodierte digitale Signale entstehen, daß anschließend jeweils ein Paar vorcodierter digitaler Signale zu Bündelsignalen höherer Bitrate zusammengefaßt und diese mehrphasendifferenzmoduliert und zu einem Übertragungssignal zusammengefaßt werden, daß dieses Signal übertragen und empfangsseitig mittels einer Laufzeitdemodulation in die Bündelsignale zurückumgewandelt wird, daß die Bündelsignale mittels um jeweils eine Bitdauer versetzter und die Bitrate der digitalen Signale der niedrigen Hierarchiestufe aufweisender Impulsfolgen mit kurzer Impulsdauer abgetastet und dadurch die Signale der niedrigen Hierarchiestufe voneinander getrennt zurückgewonnen werden, deren einzelne Impulse weiterhin durch Verbreiterung und Umformung in die NRZ-Form an angeschlossene Anordnungen zur Signalverarbeitung angepaßt werden können. Die Erfindung beruht dabei auf der Erkenntnis, daß die Zusammenfassung vorcodierter Signale bei hoher Schrittgeschwindigkeit gegenüber einer Vorcodierung bei hoher Schrittgeschwindigkeit vergleichsweise einfach ist und empfangsseitig durch eine Kombination von Regenerator und Demultiplexer, die nach der PSK-Laufzeitdemodulation angeordnet sind, eine einfache und schnelle Nachrichtenübertragung ermöglicht wird. Das erfindungsgemäße Verfahren bietet weiterhin den Vorteil hoher Flexibilität, da es sich nicht auf die Zusammenfassung von vier digitalen Signalen beschränkt, sondern auch bei der Übertragung von beispielsweise 2,6 oder 8 digitalen Signalen verwendbar ist.According to the invention the object is achieved in that the digital Signals of a lower hierarchy level are precoded that precoded digital signals arise that subsequently a pair of precoded digital signals to form bundle signals higher Bitrate summarized and this polyphase difference modulated and into a transmission signal be summarized that this signal is transmitted and received by means of a Delay time demodulation is converted back into the burst signals that the burst signals by means of and the bit rate of the digital signals, each offset by one bit duration of the low hierarchy level having pulse trains with short pulse duration scanned and thereby the signals of the lower hierarchy level are recovered separately from one another whose individual impulses continue to be broadened and transformed into the NRZ shape can be adapted to connected arrangements for signal processing. The invention is based on the knowledge that the summary of precoded Signals at a high step speed compared to a precoding at a high Walking speed is comparatively simple and on the receiving side by a Combination of regenerator and demultiplexer after the PSK runtime demodulation are arranged, a simple and fast message transmission is made possible. The method according to the invention also offers the advantage of high flexibility, since it is not limited to the combination of four digital signals, but also when transmitting, for example, 2, 6 or 8 digital signals is usable.

Im Hinblick auf die für die Praxis besonders wichtige Kombination von 4 digitalen Signalen wird eine Variante der Erfindung verwendet, bei derMeine Vierphasendifferenzmodulation mittels einer Reihenschaltung eines 1800 und eines 900 Phasensdhalters die Vorcodierung in der Weise erfolgt, daß B1n = (aln + bln) 0 (ß2(n-1) ist.With regard to the combination of 4 digital signals, which is particularly important for practice, a variant of the invention is used in which my four-phase difference modulation by means of a series connection of a 1800 and a 900 phase holder is precoded in such a way that B1n = (aln + bln) 0 ( ß2 (n-1) is.

Eine wegen der Anwendung handelsüblicher integrierter Bausteine bevorzugte Variante des Verfahrens nach der Erfindung ergibt sich dadurch, daß vier binäre Signale mit einer Bitrate von jeweils 300 Mbit/s nach Vorcodierung zu jeweils zwei Bündelsignalen mit einer Bitrate von jeweils 600 Mbit/s zusammengefaßt werden, daß diese beiden Bündelsignale jeweils getrennt je einem 180°- und je einem 900-Phasenschalter zugeführt werden und dadurch ein vierphasendifferenzmoduliertes (PSK-)Signal mit einer Schrittgeschwindigkeit von 600 MBaud entsprechend einer Ubertragungsgeschwindigkeit von 1200 Mbit/s erzeugt und dieses anschließend übertragen wird, daß empfangsseitig durch Laufzeitdemodulation aus dem empfangenen Signal die beiden Bündelsignale mit einer Bitrate von jeweils 600 Mbit zurückgewonnen werden und anschließend die beiden Bündelsignale jeweils getrennt durch Abtastung mit jeweils einer Nadelimpulsfolge mit einer Impulsfigefrequenz von 300 MHz, wobei beide Nadelimpulsfolgen um eine Bitzeit gegeneinander phasenverschoben sind, in die ursprünglichen digitalen Signale mit eirer Bitrate von 300 Mbit/s umgeformt werden.One preferred because of the use of commercially available integrated modules Variant of the method according to the invention results from the fact that four binary Signals with a bit rate of 300 Mbit / s each after precoding of two each Bundle signals with a bit rate of 600 Mbit / s each are summarized that these two bundle signals each have a separate 180 ° and a 900 phase switch are supplied and thereby a four-phase difference modulated (PSK) signal with a step speed of 600 Mbaud corresponding to a transmission speed of 1200 Mbit / s generated and this is then transmitted that on the receiving side the two bundle signals with delay demodulation from the received signal a bit rate of 600 Mbit each and then the two Bundle signals each separated by scanning with one needle pulse sequence each with a pulse rate of 300 MHz, both needle pulse trains by one Bit times are out of phase with each other in the original digital signals with a bit rate of 300 Mbit / s.

Zur Durchführung des erfindungsgemäßen Verfahrens ist eine Anordnung zweckmäßig, bei der zur Vorcodierung von vier digitalen Signalen niedrigerer Herarchistufe ein Codierer vorgesehen ist, der eine erste und eine zweite Ccdieranordnung enthält und die erste Codieranordnung vier Exclusiv-ODER-Gatter mit jeweils zwei Eingängen und ein erstes D-Flip-Flop enthält und das erste Exclusiv-ODER-Gatter einen ersten Eingang zur Aufnahme des ersten binären Signales und einen zweiten Eingang zur Aufnahme des dritten binären Signales aufweist, daß das zweite Exclusiv-ODER-Gatter einen ersten Eingang zur Aufnahme des zweiten binärten Signales und einen zweiten Eingang zur Aufnahme des vierten binären Signales aufweist, daß der Ausgang des ersten Exclusiv-ODER-Gatters mit dem ersten Eingang des dritten Exclusiv-ODER-Gatters und mit dem ersten Eingang des vierten Exclusiv-ODER-Gatter verbunden ist, daß der Ausgang des zweiten Exclusiv-ODER-Gatters mit dem zweiten Eingang des dritten Exclusiv-ODER-Gatters verbunden ist und dessen Ausgang mit dem Setzeingang des ersten D-Flip-Flop verbunden ist, dessen Ausgang für das inverse Ausgangssignal mit dessen Dateneingang verbunden ist, dessen Ausgang mit dem zZeiten Eingang des vierten Exclusiv-ODER-Gatters verbunden ist und außerdem den zweiten Ausgang der ersten Codieranordnung darstellt, an dem ein zweites Ausgangssignal entnehmbar ist, daß der Ausgang des vierten Exclusiv-ODER-Gatters den ersten Ausgang der ersten Codieranordnung darstellt, an dem ein drittes Ausgangssignal entnehmbar ist, daß die zweite Codieranordnung vier UND-Gatter, ein fünftes und ein sechstes Exclusiv-ODER-Gatter und zweites D-Flip-Flop enthält und dem ersten Eingang des ersten UND-Gatters das zweite digitale Signal und dessen zweitem Eingang das invertierte erste Ausgangssignal der ersten Codieranordnung zugeführt wird, daß dem ersten Eingang des zweiten UND-Gatters das vierte digitale Signal und dessem zweiten Eingang das erste Ausgangssignal der ersten Codieranordnung zugeführt wird, daß die Ausgänge des ersten und des zweiten UND-Gatters nach Art einer "wired-or"-Schaltung miteinander verbunden sind und an den zweiten Eingang des fünften Exclusiv-ODER-Gatters angeschlossen sind, daß dem ersten Eingang des dritten UND-Gatters das erste digitale Signal und dessem zweiten Eingang das invertierte zweite Ausgangssignal der ersten Codieranordnung zugeführt wird, daß dem ersten Eingang des vierten UND-Gatters das dritte digitale Signal und dessem zweiten Eingang das zweite Ausgangssignal der ersten Codieranordnung zugeführt wird, daß die Ausgänge des dritten und des vierten UND-Gatters nach Art einer wired-or-Schaltung miteinander verbunden sind und an den ersten Eingang des fünften Exclusiv-ODER-Gatters und an den ersten Eingang des sechsten Exclusiv-ODER-Gatters angeschlossen sind, daß der Ausgang des fünften Exclusiv-ODER-Gatters mit dem Setzeingang des zweiten D-Flip-Flop verbunden ist, daß dessem Ausgang für das inverse Ausgangssignal mit dessem Dateneingang verbunden ist, daß der Ausgang des zweiten D-Flip-Flop mit dem zweiten Eingang des sechsten Exclusiv-ODER- Gatters und mit den zweiten Ausgangsanschluß der zweiten Codieranordnung verbunden ist, an der ein zweites Ausgangssignal entnehmbar ist und daß der Ausgang des sechsten Exclusiv-ODER-Gatters den ersten Ausgang der zweiten Codieranordnung darstellt, an dem ein zweites Ausgangssignal entnehmbar ist.There is an arrangement for carrying out the method according to the invention expedient for the precoding of four digital signals of a lower Herarchist level an encoder is provided which includes a first and a second encoder arrangement and the first coding arrangement has four exclusive-OR gates each with two inputs and includes a first D flip-flop and the first exclusive-OR gate a first Input for recording the first binary signal and a second input for recording of the third binary signal has that the second exclusive-OR gate has a first input for receiving the second binary signal and a second input for receiving the fourth binary signal has that the output of the first exclusive-OR gate with the first input of the third exclusive-OR gate and with the first input of the fourth exclusive-OR gate is connected to that the output of the second exclusive-OR gate with the second input of the third exclusive-OR gate connected and whose output is connected to the set input of the first D flip-flop, its output for the inverse output signal is connected to its data input whose output is connected to the current input of the fourth exclusive-OR gate and also represents the second output of the first coding arrangement at which a second output signal can be inferred that the output of the fourth exclusive-OR gate represents the first output of the first coding arrangement at which a third output signal it can be seen that the second coding arrangement has four AND gates, a fifth and a sixth exclusive-OR gate and second D flip-flop and the first Input of the first AND gate is the second digital signal and its second input the inverted first output signal is fed to the first coding arrangement, that the first input of the second AND gate the fourth digital signal and its the first output signal of the first coding arrangement is fed to the second input, that the outputs of the first and the second AND gate in the manner of a "wired-or" circuit are connected to each other and to the second input of the fifth exclusive-OR gate are connected that the first input of the third AND gate is the first digital Signal and whose second input is the inverted second output signal of the first Coding arrangement is supplied that the first input of the fourth AND gate the third digital signal and whose second input the second output signal of the first coding arrangement is supplied that the outputs of the third and fourth AND gates are connected to one another in the manner of a wired-or circuit and on the first input of the fifth exclusive-OR gate and the first input of the sixth exclusive-OR gate are connected that the output of the fifth exclusive-OR gate is connected to the set input of the second D flip-flop that its output for the inverse output signal is connected to whose data input that the output of the second D flip-flop with the second input of the sixth exclusive-OR Gatters and is connected to the second output terminal of the second coding arrangement, at which a second output signal can be taken and that the output of the sixth Exclusive-OR gate represents the first output of the second coding arrangement, from which a second output signal can be taken.

Wegen des relativ geringen Aufwandes ist eine Anordnung zweckmäßig, bei der ein Multiplexer zur Zusammenfassung von je zwei vorcodierten digitalen Signalen zu einem Bündelsignal vorgesehen ist und daß der Multiplexer zwei WsD-Gatter mit jeweils zwei Eingängen ein mit den Ausgängen der UND-Gatter verbundenes erstes ODER-Gatter und einen an den Ausgang des ersten OD<R-Gatters angeschlossenen Pulsformer enthält und daß dem ersten Eingang des einen UND-Gatters das erste vorcodierte Signal und dessem zweiten Eingang ein aus Rechteckimpulsen bestehendes Taktsignal zugeführt wird, daß dem ersten Eingang des zweiten UND-Gatters das zweite vorcodierte'Signal und dem zweiten Eingang des zweiten UND-Gatters ein zum ersten Taktsignal inverses Taktsignal zugeführt wird.Because of the relatively low cost, an arrangement is appropriate, with a multiplexer for combining two precoded digital signals to a bundle signal is provided and that the multiplexer with two WsD gates two inputs a first OR gate connected to the outputs of the AND gates and contains a pulse shaper connected to the output of the first OD <R gate and that the first input of the one AND gate the first precoded signal and whose second input is supplied with a clock signal consisting of square-wave pulses is that the first input of the second AND gate the second precoded 'signal and the second input of the second AND gate is an inverse of the first clock signal Clock signal is supplied.

Durch die tombination von Regenerator und Demultiplexer ist eine Anordnung nach der Erfindung zweckmäßig, bei der zur Regenerierung und zum Denultlplexen der empfangsseitig vom Laufzeitdemodulator abgegebenen Bündelsignale zwei Abtaster vorgesehen sind, die Jevzeils einen Eingang für das vom Laufzeitdemodulator abgegebene Bündelsignal und einen weiteren'Eingang für die Abtastimpulse enthalten, daß mit dem Ausgang jedes der beiden Abtaster der Eingang einer ersten bzw. zweiten Stufe zur Impulsverbreiterung verbunden ist und die Ausgänge jeder der beiden Impulsverbreiterungsstufen der D-Eingang eines ersten bzw. zweiten D-Flip-Flops angeschlossen ist, daß dem Setzeingang jedes der beiden D-Flip-Flops ein Taktslgnal zugeführt wird und den Ausgängen der beiden D-Flip-Flops die in dem vom Laufzeitdemodulator abgegebenen Bündelsignal enthaltenen digitalen Signale entnehmbar sind.The combination of regenerator and demultiplexer is an arrangement expedient according to the invention, in the case of the regeneration and denultlplexing two scanners provided bundle signals emitted by the transit time demodulator on the receiving side the Jevzeils are an input for the burst signal emitted by the delay time demodulator and a further 'input for the sampling pulses that with the output each of the two scanners is the input of a first or second stage for pulse broadening is connected and the outputs of each of the two pulse broadening stages of the D input a first or second D flip-flop is connected that the set input of each a clock signal is fed to the two D flip-flops and the outputs of the two D flip-flops contained in the burst signal emitted by the delay time demodulator digital signals can be obtained.

Zur Durchführung der vorstehend geschilderten Verfahren ist damit eine Anordnung zweckmäßig, die eine Kombination des beschrebenen Codierer, Multiplexers sowie der Regenerator-und Demultiplexeranordnung darstellt.In order to carry out the method described above, it is necessary an arrangement expedient that a combination of the coder and multiplexer described as well as the regenerator and demultiplexer arrangement.

Die Erfindung soll im folgenden an Hand der Zeichnung näher erläutert werden. Dabei zeigt Fig. 1 die Kombination eines Codierers und eines Multiplexers, Fig. 2 eine Codiererschaltung, Fig. 3 die Schaltung eines Multiplexers und Fig. 4 die Schaltung einer empfangsseitigen Anordnung zum Regenerieren und zum Demultiplexen.The invention is explained in more detail below with reference to the drawing will. 1 shows the combination of an encoder and a multiplexer, Fig. 2 shows an encoder circuit, Fig. 3 shows the circuit of a multiplexer and Fig. 4 shows the circuit of a receiving-side arrangement for regeneration and demultiplexing.

In der Fig. 1 ist ein Codierer Cod dargestellt, dem vier digitale Signale al, bl, a2, b2 zugeführt werden und der diese Signale so vorcodiert, daß durch die sendeseitige Phasendifferenzmodulation mit Hilfe der Reihenschaltung eines 1800 und eines 900 Phasenschalters Signale mit einer derartigen Codierung entstehen, die eine empfangsseitige Decodierung im Anschluß an die Phasendifferenz-Demodulation unnötig macht. Vom Codierer werden die Signale $1, «2; ß1, ß2 an den nachgeschalteten ersten und zweiten Multiplexer Ml, M2 abgegeben und zu einem neuen Zeitmultiplesignal zusammengefaßt. Von den Multiplexern werden die entstandenen Bündelsignale A, B dem bereits erwähnten Phasendifferenzmodulator zugeführt.In Fig. 1, a coder Cod is shown, the four digital Signals al, bl, a2, b2 are supplied and which precodes these signals so that through the phase difference modulation on the transmit side with the help of the series connection of a 1800 and a 900 phase switch signals with such a coding arise, a decoding at the receiving end following the phase difference demodulation makes unnecessary. The signals $ 1, «2; ß1, ß2 to the downstream first and second multiplexer Ml, M2 released and a new time division multiplex signal summarized. The resulting bundle signals A, B fed to the phase difference modulator already mentioned.

Die Fig. 2 zeigt die Innenschaltung des in der Fig. 1 dargestellten Codierers Cod. Der dargestellte Codierer besteht aus einer ersten, in der Schaltung oben dargestellten Codieranordnung und in einer zweiten, darunter dargestellten Codieranordnung. Die erste Codieranordnung enthält zwei mit den Eingängen verbundene Exclusiv-ODER-Gatter EXOR 1, 2, deren Ausgänge mit den Eingängen eines dritten Exclusiv-ODER-Gatters EXOR 3 verbunden sind. An den Ausgang des dritten Exclusiv-ODER-Gatters EXOR 3 ist der Setzeingang eines ersten D-Flip-Flops DF1 angeschlossen, der Ausgang Q für das inverse Ausgangssignal dieses Flip-Flops ist mit dessen Dateneingang D verbunden.FIG. 2 shows the internal circuit of the one shown in FIG Codierers Cod. The illustrated encoder consists of a first one in the circuit Coding arrangement shown above and in a second, shown below Coding arrangement. The first coding arrangement contains two with the inputs connected Exclusive OR gate EXOR 1, 2, the outputs of which connect to the inputs of a third exclusive OR gate EXOR 3 are connected. EXOR 3 is at the output of the third exclusive OR gate the set input of a first D flip-flop DF1 connected, the output Q for the The inverse output signal of this flip-flop is connected to its data input D.

Der Ausgang eines der beiden Eingangsgatter und der Ausgang des D-Flip-Flops sind getrennt jeweils mit Eingängen eines vierten Exclusiv-ODER-Gatters EXOR 4 verbunden, dessen Ausgang den ersten Ausgang der ersten Codieranordnung darstellt und an dem das Signal ßin abgegeben wird. Von dem Ausgang Q des ersten D-Flip-Flops wird als zweites Ausgangssignal das Signal ß2(m-1) abgegeben.The output of one of the two input gates and the output of the D flip-flop are separately connected to the inputs of a fourth Exclusive-OR gate EXOR 4, whose output represents the first output of the first coding arrangement and at which the signal ßin is emitted. From the output Q of the first D flip-flop is called second output signal, the signal ß2 (m-1) emitted.

Die zweite Codieranordnung weist vier Eingangsanschlußpaare auf, die jweils mit den Eingängen eines ersten bis vierten UND-Gatters AG1...AG4 verbunden sind. Die Ausgänge des ersten und des zweiten UND-Gatters AG1, 2 sind ebenso wie die Eingänge des dritten und des vierten UND-Gatters AG3, 4 jeweils nach Art einer wired-or-Schaltung zusammengeschaltet und mit den Eingängen eines fünften Exclusiv-ODER-Gatters EXOR 5 verbunden. Der Ausgang des fünften Exclusiv-ODER-Gatters ist mit dem Setzeingang eines zweiten D-Flip-Flops DF2 verbunden, dessen Ausgang 5 für das diverse Ausgangssignal mit dessen Dateneingang D verbunden ist und dessen Ausgang Q der zweite Eingang eines sechsten Exclusiv-ODER-Gatters EXOR 6 angeschlossen ist, dessen erster Eingang mit den Ausgängen des dritten und des vierten UND-Gatters verbunden ist. Als Ausgang der zweiten Codieranordnung dient der Ausgang des sechsten Exclusiv-ODER-Gatters, an den das Ausgangssignal «1n entnehmbar ist und der Ausgang Q des zweiten D-Flip-Flops, an dem das Ausgangssignal w2(n-1) entnehmbar ist.The second coding arrangement has four input terminal pairs, the each connected to the inputs of a first to fourth AND gate AG1 ... AG4 are. The outputs of the first and second AND gates AG1, 2 are the same as the inputs of the third and fourth AND gates AG3, 4 each in the manner of a wired-or-circuit interconnected and with the inputs of a fifth exclusive-OR-gate EXOR 5 connected. The output of the fifth exclusive-OR gate is with the set input of a second D-flip-flop DF2, whose output 5 is for the diverse output signal to whose data input D is connected and whose output Q is the second input a sixth exclusive OR gate EXOR 6 is connected, the first input of which is connected to the outputs of the third and fourth AND gates. As an exit the output of the sixth exclusive-OR gate is used for the second coding arrangement, from which the output signal «1n can be taken and the output Q of the second D flip-flop, from which the output signal w2 (n-1) can be taken.

Für die Verknüpfung der Eingangssignale aln, a2n, bln, b2n zur Bildung der Folgen 1, , ort2, ß1 und ß2 gelten die im Patentanspruch aufgeführten Beziehungen.For linking the input signals aln, a2n, bln, b2n to form of the sequences 1,, ort2, ß1 and ß2, the relationships listed in the claim apply.

Ein derartiger Codierer ist mit Hilfe eines der üblichen Logikschaltkreise, beispielsweise der Typen MC1662, MC1672 und MC1670 leicht zu realisieren.Such an encoder is with the help of one of the usual logic circuits, For example, the types MC1662, MC1672 and MC1670 can be easily implemented.

In der Fig. 3 ist einer der beiden mit den Ausgängen des Codierers verbundenen Multiplexer dargestellt. Der gezeigte Multiplexer enthält zwei UND-Gatter AG41, 42, wobei jedes UND-Gatter einen Eingang für ein Ausgangssignal des Codierers und für ein rechteckförmiges Teilsignal C bzw. das inverse Taktsignal C aufweist. Die Ausgänge der beiden UND-Gatter sind mit den Eingängen eines ersten ODER-Gatters AG1 verbunden, das das erzeugte Bündelsignal an einen nachgeschaltten Pulsformer PF abgibt, der die vorgeschriebene Impulsform der Bündelsignale A bzw. B erzeugt.In Fig. 3, one of the two is with the outputs of the encoder connected multiplexer shown. The multiplexer shown contains two AND gates AG41, 42, each AND gate having an input for an output signal of the encoder and for a rectangular partial signal C or the inverse clock signal C. The outputs of the two AND gates are connected to the inputs of a first OR gate AG1 connected, which sends the generated bundle signal to a downstream pulse shaper PF emits, which generates the prescribed pulse shape of the bundle signals A and B, respectively.

Das in der Fig. 3 zusätzlich dargestellte Impulsdiagramm zeigt in den Zeilen art und a2 die beiden Eingangssignale und in den Zeilen C und C die beiden eingangsseitig zugeführten Taktsignale.The pulse diagram additionally shown in FIG. 3 shows in lines art and a2 the two input signals and lines C and C the two clock signals supplied on the input side.

Durch die Kombination ergibt sich am Ausgang des Pulsformers das dargestellte Signal A, in dem durch die beiden Taktschwingungen die beiden eingangsseitigen, um eine halbe Bitzeit gegeneinander versetzten Impulsfolgen s1 und oc2 abwechselnd über die beiden UND-Gatter mit anschließender ODER-Verknüpfung auf den Ausgang geschaltet werden.The combination results in what is shown at the output of the pulse shaper Signal A, in which the two input-side, Pulse sequences s1 and oc2 offset from one another by half a bit time alternately switched to the output via the two AND gates with a subsequent OR link will.

In der Fig. 4 ist eine kombinierte Anordnung zur Impulsregenerierung und zum Demultiplexen zusammen mit dem zugehörigen Impulsdiagramm dargestellt. Die Anordnung weist einen ersten und einen zweiten, mit dem Signaleingang verbundenen Abtaster 4T1, 2 auf, die die vom Laufzeitmodulator erzeugte Bitfolge a an ihrem Signaleingang und außerdem an den Eingängen J1, 2 Abtastimpulse empfangen. Mit den Ausgängen des ersten und des zweiten Abtasters sind jeweils getrennt die Eingänge eines ersten und eines zweiten Pulsbreiteneinstellers PB1, 2 verbunden, von dem die Ausgangssignale dem Dateneingang D eines dritten bzw. vierten D-Flip-Flops DF 3,4 zugeführt werden. Die D-Flip-Flops erhalten außerdem über ihre Setzeingänge jeweils die Taktschwingung zugeführt, die der Bitfolgefrequenz der digitalen Signale entspricht. Die erzeugten digitalen Signale al, a2 bzw. bl, b2 sind im Impulsdiagramm in den letzten beiden Zeilen dargestellt. Die den Abtastern zugeführten Abtastimpulse T stellen Nadelimpulse dar, die jeweils um eine Bitdauer gegeneinander versetzt sind.4 shows a combined arrangement for pulse regeneration and shown for demultiplexing together with the associated timing diagram. the Arrangement has a first and a second, connected to the signal input Sampler 4T1, 2, which the bit sequence generated by the runtime modulator a on their Signal input and also received at the inputs J1, 2 sampling pulses. With the The outputs of the first and the second sampler are each separately the inputs a first and a second pulse width adjuster PB1, 2 connected, of which the output signals to the data input D of a third or fourth D flip-flop DF 3.4 are fed. The D flip-flops also receive their set inputs each time the clock oscillation is supplied, that of the bit rate corresponds to the digital signals. The generated digital signals al, a2 or bl, b2 are shown in the pulse diagram in the last two lines. The samplers applied scanning pulses T represent needle pulses, each by a bit duration are offset from one another.

7 Patentansprüche 4 Figuren7 claims 4 figures

Claims

Claims 1. Method for the transmission of digital messages Signals of higher hierarchy level by bundling several digital signals lower Hierarchical level of the same bit rate with conversion into phase difference modulated (PSE) signals, d a -d u r c h e k e n n n z e i c h n e t that the digital signals (a1, b1, a2, b2) lower hierarchy level are precoded that precoded digital signals (α1, α2; ß1, ß2) arise that subsequently a pair of precoded digital signals (α1, α2; ß1, ß2) to bundle signals (A, 3) higher Bitrate summarized and this polyphase difference modulated and into a transmission signal It can be summarized that this signal is transmitted and received by means of a Delay time demodulation into the burst signals (A, B) for the purpose of converting that the bundle signals (A, B) by means of a bit duration offset and the bit rate of the digital signals of the lower hierarchy level having pulse trains with short pulse duration and thus the signals of the lower hierarchy level (a1, a2, bl, b2) are recovered separately from each other, their individual impulses furthermore by widening and reshaping in the NRZ form on connected arrangements can be adapted for signal processing.

2. The method according to patent claim 1, dadurchge -kennze ichnet that the precoding takes place for a four-phase difference modulation by means of a series connection of a 1800 and a 900 phase switch in such a way that is.

3. The method according to claims 1 or 2, d a d u r c h g e k e n n z e i c h n e t that four binary signals (al, bl, a2, b2) with a bit rate of each 300 Mbit / s after precoding to two bundle signals each with a bit rate of 600 Mbit / s each are combined so that these two bundle signals each are fed separately to one 1800 and one 900 phase switch each and thereby a four phase difference modulated (PSK) signal at a step speed of 600 Mbaud corresponding to a transmission speed of 1200 Mbit / s and this is then transmitted on the receiving side by delay time demodulation from the received signal the two burst signals with a bit rate of 600 Mbit can be recovered and then the two bundle signals each separated by scanning each with a needle pulse train with a pulse train frequency of 300 MHz, whereby both needle pulse trains are phase-shifted by one bit time are converted into the original digital signals with a bit rate of 300 Mbit / s will.

4. Arrangement for performing the method according to claims 1, 2 or 3, d a d u r c h e k e n n n z e i c h n e t that for the precoding of four digital Signals from a lower hierarchy level are provided with an encoder that has a first and a second coding arrangement and the first coding arrangement includes four exclusive-OR gates (EXOR 1,2,3,4) each with two inputs and a first D flip-flop (DF1) and the first exclusive-OR gate has a first input for receiving the first binary signal (aln) and a second input for receiving the third binary Signals (bin) has that the second exclusive-OR gate (EXOR 2) has a first Input for receiving the second binary signal (a2n) and a second input for receiving the fourth binary signal (b2n) that the output of the first Exclusive-OR gate (EXOR 1) with the first input of the third Exclusive-OR gate (EXOR 3) and connected to the first input of the fourth exclusive-OR gate (EXOR 4) is that the output of the second exclusive-OR gate (EXOR 2) with the second The input of the third exclusive OR gate (EXOR 3) is connected and its output is connected to the set input of the first D flip-flop (DF1) whose output (5) for the inverse output signal is connected to its data input (D), its Output (Q) connected to the second input of the fourth exclusive-OR gate (EXOR 4) and also represents the second output of the first coding arrangement at which a second output signal can be inferred that the output of the fourth exclusive-OR gate (EXOR 4) represents the first output of the first coding arrangement to which a third Output signal (B1n) shows that the second coding arrangement has four AND gates (AG1,2,3,4) a fifth and a sixth exclusive-OR gate (EXOR 5,6) and second Contains D flip-flop and the first input of the first AND gate (AG1) the second digital signal (a2n) and its zseitem input the inverted first output signal the first coding arrangement is supplied that the first input of the second AND gate (AG2) the fourth digital signal (b2n) and its second input the first output signal the first coding arrangement is fed that the outputs of the first and the second AND gates are connected to one another in the manner of a "wired-or" circuit and on the second input of the fifth exclusive OR gate (EXOR 5) is connected, that the first input of the third AND gate (AG3) receives the first digital signal (aln) and its second input the inverted second output signal of the first coding arrangement is fed that the first input of the fourth AND gate (AG4) the third digital signal (bIn) and its second input is the second output signal of the first Coding arrangement is supplied that the outputs of the third and fourth AND gates are connected to one another in the manner of a wired-or circuit and to the first input of fifth exclusive OR gate (EXOR 5) and to the first input of the sixth exclusive OR gate (EXOR 6) are connected so that the output of the fifth exclusive-OR gate (EXOR 5) is connected to the set input of the second D flip-flop (DF2) that its output (Q) for the inverse output signal is connected to whose data input (D) that the output (Q) of the second D flip-flop to the second input of the sixth exclusive-OR gate (EXOR 6) and connected to the second output terminal of the second coding arrangement is, at which a second output signal (o2 (n-1)) can be taken and that the output of the sixth exclusive-OR gate (EXOR 6) the first output of the second coding arrangement represents, from which a second output signal (4 n (° 61n) can be taken.

5. Arrangement for carrying out the method according to claims 1, 2 or 3, that a multiplexer is used to combine of two precoded digital signals is provided to form a bundle signal and that the multiplexer has two AND gates (AG41,42) each with two inputs connected to the outputs of the AND gates first OR gate (G1) and one on contains the output of the first OR gate (G1) connected pulse shaper (PF) and that the first input of the one AND gate (AG41) the first precoded signal (oel) and its second input a clock signal consisting of square-wave pulses is supplied that the first input of the second AND gate (AG42) the second precoded signal («2) and the second input of the second AND gate to first clock signal (C) inverse clock signal (C) is supplied.

6. Arrangement for performing the method according to claims 1, 2 or 3, d a d u r c h e k e n n n z e i c h n e t, that for regeneration and demultiplexing the bundle signals emitted by the transit time demodulator on the receiving side have two scanners (AT1, 2) are provided, each of which has an input for the output from the transit time demodulator Bundle signal and another input for the sampling pulses contain that with the output of each of the two samplers is the input of a first or second stage for pulse broadening (PB1, 2) and the outputs of each of the two Pulse broadening stages of the D input of a first or second D flip-flop (DF3,4) that the set input of each of the two D flip-flops is connected Clock signal is supplied and the outputs (Q) of the two D flip-flops in the from the burst signal emitted by the transit time demodulator contained digital signals (al, a2) are removable.

7. Arrangement for performing the method according to claims 1 or 2, g e k e n n z e i ch n e t d u r c h the combination of the arrangements according to claims 3 to 5.