DE2634263C2 - - Google Patents

Info

Publication number
DE2634263C2
DE2634263C2 DE2634263A DE2634263A DE2634263C2 DE 2634263 C2 DE2634263 C2 DE 2634263C2 DE 2634263 A DE2634263 A DE 2634263A DE 2634263 A DE2634263 A DE 2634263A DE 2634263 C2 DE2634263 C2 DE 2634263C2
Authority
DE
Germany
Prior art keywords
gold
layers
layer
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2634263A
Other languages
German (de)
Other versions
DE2634263A1 (en
Inventor
Andreas Dipl.-Phys. Csillag
Dieter 7105 Leingarten De Loecher
Klaus 7107 Neckarsulm De Wedermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Original Assignee
Telefunken Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Electronic GmbH filed Critical Telefunken Electronic GmbH
Priority to DE19762634263 priority Critical patent/DE2634263A1/en
Priority to US05/762,455 priority patent/US4142202A/en
Publication of DE2634263A1 publication Critical patent/DE2634263A1/en
Application granted granted Critical
Publication of DE2634263C2 publication Critical patent/DE2634263C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines mehrschich­ tigen Metallanschlußkontaktes nach dem Oberbegriff des Anspruches 1.The invention relates to a method for producing a multilayer term metal connection contact according to the preamble of claim 1.

Es sind bereits Anschlußkontakte an Halbleiterkörper aus Gold bekannt. Diese Goldkontakte haben eine relativ geringe Temperaturfestigkeit, da die Eutektikumstemperatur zwischen Gold und Halbleitermaterial aus Silizium ca. 370°C beträgt. Halbleiteranordnungen mit solchen Kon­ takten können daher nicht für den Einbau in Glasgehäuse verwendet werden, da bei der Glaseinschmelzung Temperaturen zwischen 500 und 700°C angewandt werden. Aus der US-PS 30 25 439 ist ein Mehrschich­ tenkontakt aus Gold - Gold mit Störstellenmaterial - Gold bekannt. Aus der DE-OS 20 62 897 ist ein Kontaktsystem bekannt, das aus einer Legierung aus Gold und Störstellenmaterial sowie einer darauf aufge­ brachten Silberschicht besteht. Aus dem "Wissenschaftlicher Bericht AEG-TELEFUNKEN", Bd. 42, 1969, H. 3/4, S. 161-165 ist ein Kontakt­ system Ti-Pd-An bekannt, wobei Chrom ein mit Titan vergleichbares Material ist.Connection contacts to semiconductor bodies made of gold are already known. These gold contacts have a relatively low temperature resistance, because the eutectic temperature is between gold and semiconductor material Silicon is approx. 370 ° C. Semiconductor devices with such con clocks can therefore not be used for installation in glass housings be, since temperatures between 500 and 700 ° C can be applied. From US-PS 30 25 439 is a multi-layer Contact made of gold - gold with impurity material - gold known. From DE-OS 20 62 897 a contact system is known which consists of a Alloy of gold and impurity material and one on it brought silver layer there. From the "Scientific Report AEG-TELEFUNKEN ", vol. 42, 1969, h. 3/4, pp. 161-165 is a contact system Ti-Pd-An is known, with chromium comparable to titanium Material is.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontakts anzugeben, der auf dem Halbleiterkörper gut haftet und eine hohe Temperaturfestigkeit aufweist. Der Kontakt soll mindestens Gehäuse-Einschmelztemperaturen von 700°C wi­ derstehen. Außerdem wird verlangt, daß der Kontakt eine nieder­ ohmige Verbindung zum Halbleiterkörper darstellt und der Über­ gangswiderstand zu weiteren Anschlußleitungen möglichst gering bleibt. The invention has for its object a method for producing a multilayer Specify metal terminal contact that is good on the semiconductor body adheres and has a high temperature resistance. The contact should at least melt housing temperatures of 700 ° C wi stand there. It is also required that the contact one down represents ohmic connection to the semiconductor body and the over Contact resistance to other connecting lines as low as possible remains.  

Diese Aufgabe wird bei einem Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes der angegebenen Art erfindungsgemäß durch die Merkmale des Anspru­ ches 1 gelöst.This object is achieved in a method for producing a multilayer metal connection contact of the type specified according to the invention by the features of the claim ches 1 solved.

Bei einem derartigen Kontakt gewährleisten die Goldschichten eine gute Haftfestigkeit auf dem Halbleiterkörper und eine niederohmige Verbindung mit der angeschlossenen Halbleiterzone. Gute Übergangseigenschaften zwischen dem Metall und dem Halbleiter ergeben sich durch die Verwendung eines Dotierungs­ stoffes in der mittleren Goldschicht. Da diese Dotierstoffe bei erhöhter Temperatur zur Halbleiteroberfläche gelangen, verhindern sie die Bildung von Sperrschichten an dieser Oberfläche. Da die Goldschichten mit weiteren Metallschichten aus Ti-Pd-Ag oder Cr-Ag abgedeckt sind, weist der Gesamtkontakt eine hohe Tempe­ raturfestigkeit auf und gewährleistet ferner eine niederohmige Verbindung zu weiteren Anschlußelementen.With such a contact, the gold layers ensure one good adhesive strength on the semiconductor body and a low resistance Connection to the connected semiconductor zone. Good transition properties between the metal and the semiconductor result from the use of a doping fabric in the middle gold layer. Because these dopants prevent increased temperature from reaching the semiconductor surface they form barrier layers on that surface. Since the Gold layers with other metal layers made of Ti-Pd-Ag or Cr-Ag are covered, the total contact has a high temperature temperature resistance and also ensures a low resistance Connection to other connection elements.

Nach einem älteren Vorschlag DE-PS 26 03 745 war vorgesehen, die­ se 3schichtige Goldschicht mit Nickel-Silber zu bedecken. Diese an sich vorteilhafte Schichtenfolge bedingt jedoch, daß beim Mes­ sen der fertigen Bauelemente die unbrauchbaren Elemente nicht mit Magnetteilen gekennzeichnet werden können, da die Nickelschicht in der Regel magnetisch ist, so daß das Aussortieren der unbrauch­ baren Bauelemente mit einem Magneten ausgeschlossen ist. Dieser Nachteil entfällt bei der Verwendung von Ti-Pd-Ag oder Cr-Ag- Schichten. According to an older proposal DE-PS 26 03 745 was provided for to cover 3-layer gold layer with nickel-silver. These advantageous sequence of layers, however, requires that in the measurement the useless elements of the finished components Magnetic parts can be marked as the nickel layer is usually magnetic, so sorting out the useless baren components with a magnet is excluded. This There is no disadvantage when using Ti-Pd-Ag or Cr-Ag- Layers.  

Die beschriebene Schichtenfolge hat ferner den wesentlichen Vorteil, daß vor der Abscheidung der Deckschichten aus Ti-Pd-Ag oder Cr-Ag an der Halbleiteranordnung Zwischenbehandlungsverfahren durchge­ führt werden können. The layer sequence described also has the essential advantage that before the deposition of the top layers of Ti-Pd-Ag or Cr-Ag on the semiconductor device intermediate treatment process can be led.  

So besteht beispielsweise die Möglichkeit, nach der Abscheidung der Goldschichten an einer anderen Ober­ flächenseite des Halbleiterkörpers bzw. an einer an­ deren Zone Metallschichten galvanisch abzuscheiden. Hierbei dient der mehrschichtige Goldkontakt als An­ schluß an die bei der galvanischen Abscheidung verwen­ dete Spannungsquelle. Außerdem können vor der Abschei­ dung der Ti-Pd-Ag oder Cr-Ag-Schichten auf dem mehr­ schichtigen Goldkontakt Teile des Halbleiterkörpers mit einer Passivierungsschicht, die vorzugsweise aus Glas besteht, überzogen werden.For example, there is the option of using the Deposition of the gold layers on another waiter surface side of the semiconductor body or on one whose zone galvanically deposit metal layers. Here, the multilayer gold contact serves as an on following the use in galvanic deposition voltage source. In addition, before the departure formation of the Ti-Pd-Ag or Cr-Ag layers on the more layered gold contact parts of the semiconductor body with a passivation layer, which is preferably made of Glass is made to be coated.

Der beschriebene mehrschichtige Metallanschlußkontakt eignet sich für Halbleiterbauelemente, die bei hohen Temperaturen in ein Gehäuse eingebaut werden. Dies gilt beispielsweise für DH-Dioden, die in ein Glasgehäuse eingeschmolzen werden. Der Kontakt wird vorzugsweise an einkristalline, n-leitende Halb­ leiterkörper bzw. Halbleiterzonen aus Silizium ange­ bracht.The described multilayer metal connection contact is suitable for semiconductor components, those built into a case at high temperatures will. This applies, for example, to DH diodes that be melted into a glass housing. The contact is preferably on single-crystal, n-conducting half conductor body or semiconductor zones made of silicon brings.

Ein Ausführungsbeispiel der Erfindung soll im folgenden anhand der Figuren näher erläutert werden. Die An embodiment of the invention is in the following based on the figures are explained in more detail. The  

Fig. 1 zeigt im Schnitt eine Halbleiterdiode nach dem Aufbringen von 3 Goldschichten auf eine Oberflächen­ seite. Die Fig. 1 shows in section a semiconductor diode after the application of 3 gold layers on a surface side. The

Fig. 2 zeigt die Diode in einem Fertigungsstadium nach Herstellung eines zweiten Kontaktes. In der Fig. 2 shows the diode in a manufacturing stage after making a second contact. In the

Fig. 3 ist die Diode nach der Passivierung der Halbleiteroberfläche mit einer Glasschicht dargestellt. Die Fig. 3, the diode is represented by the passivation of the semiconductor surface with a glass layer. The

Fig. 4 zeigt die Halbleiterdiode nach der Her­ stellung sämtlicher Kontaktschichten. Die Fig. 4 shows the semiconductor diode after the manufacture of all contact layers. The

Fig. 5 zeigt die in ein DH-Gehäuse eingebaute Halbleiterdiode. Fig. 5 shows the built-in a DH-housing semiconductor diode.

In der Fig. 1 ist ein Halbleiterkörper 1 dargestellt, der aus n-leitendem Silizium besteht. Zur Herstellung eines pn-Überganges wird in den Halbleiterkörper eine p-leitende Zone 3 durch eine Öffnung in einer die Halbleiteroberfläche bedeckenden Oxidmaske 4 eindiffundiert. Auf diese Weise entsteht die Diode aus der p-leitenden Zone 3 und der n-lei­ tenden Halbleiterzone 2, wobei sich letztere über die gesamte Rückseitenoberfläche des Halbleiterkörpers erstreckt.In FIG. 1, a semiconductor body 1 is shown, the conductive n-is made of silicon. To produce a pn junction, a p-type zone 3 is diffused into the semiconductor body through an opening in an oxide mask 4 covering the semiconductor surface. In this way, the diode is formed from the p-type zone 3 and the n-type semiconductor zone 2 , the latter extending over the entire rear surface of the semiconductor body.

Auf diese Rückseite werden nun zur Kontaktierung der n-leitenden Zone nacheinander drei Goldschichten 5, 6, 7 aufgedampft. Die erste Goldschicht 5 hat eine Dicke von 0,15 µm und enthält keine Verun­ reinigungen. Die zweite Goldschicht 6 ist 0,3 µm dick und enthält mit einem Anteil von ca. 1% ein Störstellenmaterial, das den in der Zone 2 vorhandenen Leitungstyp am Halbleiterkörper erzeugen würde. Dieses Störstellenmaterial ist Antimon; es kann aber auch aus Phosphor oder Arsen bestehen.Three gold layers 5, 6, 7 are then deposited one after the other on this rear side in order to contact the n-conducting zone. The first gold layer 5 has a thickness of 0.15 microns and contains no impurities. The second gold layer 6 is 0.3 μm thick and, with a share of approximately 1%, contains an impurity material that would produce the type of conduction present in zone 2 on the semiconductor body. This impurity material is antimony; it can also consist of phosphorus or arsenic.

Durch diese mit einem Störstellenmaterial versetzte Goldschicht wird die Donatordichte an der Halbleiter­ oberfläche erhöht, wenn in einem nachfolgenden Tempe­ raturprozeß die Antimonatome zur Halbleiteroberfläche gelangen. Die dritte Schicht 7 besteht wiederum aus reinem Gold und weist eine Dicke von 0,15 µm auf.Through this gold layer mixed with an impurity material, the donor density on the semiconductor surface is increased when the antimony atoms reach the semiconductor surface in a subsequent temperature process. The third layer 7 again consists of pure gold and has a thickness of 0.15 μm.

Der aus den drei Schichten 5, 6, 7 bestehende Metall­ anschlußkontakt wird nun gemäß Fig. 2 als elektri­ scher Anschluß bei einem nachfolgenden galvanischen Abscheidungsprozeß benötigt. Zunächst wird aber gemäß Fig. 2 auf die p-leitende Zone 3 ein dünner Vor­ derseitenkontakt 8 aufgebracht. Danach wird auf dieser dünnen Kontaktschicht 8 in einem galvanischen Abschei­ dungsprozeß ein dicker Metallberg 9 abgeschieden. Dieser Metallkontakt 9 eine Dicke von etwa 20-50 µm.The metal connection contact consisting of the three layers 5, 6, 7 is now required according to FIG. 2 as an electrical connection in a subsequent galvanic deposition process. First, however, according to FIG. 2, a thin front contact 8 is applied to the p-type zone 3 . Then a thick metal mountain 9 is deposited on this thin contact layer 8 in a galvanic deposition process. This metal contact 9 has a thickness of about 20-50 microns.

Gemäß Fig. 3 wird dann die mit der Oxidschicht 4 bedeckte Oberflächenseite des Halbleiterkörpers mit einer zusätzlichen Glasschicht 10 passiviert, durch die Verunreinigungen vom Halbleiterkörper ferngehalten und Inversionsschichten im Halbleiterkörper verhin­ dert werden. Diese Glasschicht 10 wird bei einer Temperatur von 500-700°C auf die Oberfläche aufge­ schmolzen. Bei diesem Temperaturprozeß gelangen Anti­ monatome aus der Goldschicht 6 zur Halbleiterober­ fläche und sorgen so für einen niederohmigen Anschluß­ kontakt zwischen dem Halbleiterkörper und dem durch die Temperaturbehandlung anlegierten, mehrschichtigen Metallkontakt.Referring to FIG. 3, the oxide layer 4 covered with the surface side of the semiconductor body is then passivated with an additional glass layer 10, by the impurities kept away from the semiconductor body, and inversion layers are changed in the semiconductor body verhin. This glass layer 10 is melted at a temperature of 500-700 ° C on the surface. In this temperature process, anti-monthly atoms come from the gold layer 6 to the semiconductor surface and thus ensure a low-resistance connection contact between the semiconductor body and the multilayer metal contact alloyed by the temperature treatment.

Nach diesen Zwischenbehandlungsschritten werden gemäß Fig. 4 die restlichen Schichten 11, 12 und evtl. 16 des mehrschichtigen Anschlußkontaktes an die n-leitende Zone 2 hergestellt. Zuerst wird auf die oberste Goldschicht 7 eine 100 nm dicke Titanschicht 11 aufge­ dampft. Bei einer anderen Ausführungsform besteht diese Schicht aus 50-100 nm dicken Chrom. Danach wird auf die Schicht 11 eine Schicht 12 aufgedampft, die bei einer Titanschicht 11 aus 50-100 nm dickem Palladium und bei einer Chromschicht 11 aus 100 nm dickem Silber be­ steht. Die Schichtenfolge Ti-Pd wird durch eine etwa 100 nm dicke Silberschicht 16 ergänzt. Die Aufdampftemperatu­ ren für die Schichten 11, 12 und 16 liegen in der Größe von 350°C oder darunter.After these intermediate treatment steps Figure the remaining layers 11, 12 and possibly 16 of the multi-terminal contact to the n-type region 2 are in accordance. 4 is produced. First, a 100 nm thick titanium layer 11 is evaporated onto the top gold layer 7 . In another embodiment, this layer consists of 50-100 nm thick chromium. Thereafter, a layer 12 is evaporated onto the layer 11 , which consists of a titanium layer 11 made of 50-100 nm thick palladium and a chrome layer 11 made of 100 nm thick silver. The layer sequence Ti-Pd is supplemented by an approximately 100 nm thick silver layer 16 . The Aufdampftemperatu ren for the layers 11, 12 and 16 are in the size of 350 ° C or below.

In der Fig. 5 ist schließlich die gebrauchsfertige DH-Diode dargestellt. Hierzu wird die Diode gemäß Fig. 4 zwischen zwei Stempel 15, 14 gebracht, die aus Kupfer bestehen und nur einen geringen Übergangswiderstand zu den Silberkontakten aufweisen. Die Kupferstempel 14, 15 werden zusammen mit dem Halb­ leiterbauelement 1 in ein Glasgehäuse 13 eingeschmolzen. Hierzu ist eine Temperatur von mindestens 700°C erforderlich.Finally, the ready-to-use DH diode is shown in FIG. 5. For this purpose, the diode according to FIG. 4 is placed between two stamps 15, 14 , which are made of copper and have only a low contact resistance to the silver contacts. The copper stamp 14, 15 are melted together with the semiconductor component 1 in a glass housing 13 . A temperature of at least 700 ° C is required for this.

Es hat sich gezeigt, daß die ausgebil­ deten Halbleiteranordnungen so gut wie keine durch die Kontakte bedingten Ausfälle mehr aufweisen. Außer­ dem kann bei der beschriebenen Verfahrensweise auf Kontaktdiffusionen zur Erzeugung eines niederohmigen Anschlußkontaktes an eine n-leitende Halbleiterzone verzichtet werden. Ferner besteht nun die Möglichkeit, in einem Fertigungszwischenstadium für den mehrschich­ tigen Anschlußkontakt die galvanische Abscheidung vor­ zunehmen. Der Kontakt kann sowohl an n- als auch an p-leitende Zonen angebracht werden, so daß damit Dioden mit p-leitendem oder mit n-leitendem Grundkörper versehen werden können.It has been shown that the educated practically none of them the contacts have more failures. Except this can occur in the procedure described Contact diffusions to generate a low-resistance Connection contact to an n-type semiconductor zone to be dispensed with. Furthermore, there is now the possibility in an intermediate stage for the multi-layer the electrical connection increase. The contact can be both  n- as well as p-type zones are attached, so that diodes with p-type or can be provided with an n-type base.

Claims (4)

1. Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes an einen Halbleiterkörper bestimmten Leitungstyps, bei dem unmittelbar auf den Halbleiterkörper eine Goldschicht aufgebracht wird, danach diese Goldschicht mit einer weiteren Goldschicht bedeckt wird, die ein den Leitungstyp des Halb­ leiterkörpers bestimmendes Störstellenmaterial enthält, schließlich diese do­ tierte Goldschicht mit einer dritten Goldschicht bedeckt wird und auf den Gold­ schichten weitere, eine Silberschicht enthaltende, Kontaktschichten aufgebracht werden, wobei vor der Aufbringung der weiteren Kontaktschichten die Halbleiter­ anordnung mit den Goldschichten bei einer Temperatur behandelt wird, die über der Eutektikumstemperatur des Goldes mit dem Halbleitermaterial liegt, dadurch gekennzeichnet, daß die auf die Goldschichten aufgebrachten weiteren Schichten mit der Schichtenfolge Titan-Palladium-Silber oder Chrom-Silber abgeschieden werden.1. A method for producing a multilayer metal connection contact to a semiconductor body of a certain conductivity type, in which a gold layer is applied directly to the semiconductor body, then this gold layer is covered with a further gold layer which contains an impurity material which determines the conductivity type of the semiconductor body, and finally did this Gold layer is covered with a third gold layer and further layers containing a silver layer are applied to the gold layers, the semiconductor arrangement being treated with the gold layers at a temperature above the eutectic temperature of the gold with the semiconductor material before the application of the further contact layers lies, characterized in that the further layers applied to the gold layers are deposited with the layer sequence titanium-palladium-silver or chrome-silver. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Kontakt an einen n-leitenden Halbleiterkörper bzw. eine n-leitende Halbleiterzone angebracht wird und die zweite Goldschicht Antimon, Phosphor oder Arsen enthält.2. The method according to claim 1, characterized in that the contact to one n-type semiconductor body or an n-type semiconductor zone attached and the second gold layer contains antimony, phosphorus or arsenic. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Gold­ schicht das Störstellenmaterial zu einem Anteil von ca. 1% enthält.3. The method according to claim 1, characterized in that the second gold layer contains the impurity material in a proportion of approx. 1%. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Aufdamp­ fen der Goldschichten auf Teile des Halbleiterkörpers Glas-Passivierungs­ schichten bei Temperaturen zwischen 500 und 700°C aufgebracht werden, wo­ durch gleichzeitig die Temperaturbehandlung der Goldschichten stattfindet.4. The method according to claim 1, characterized in that after the vapor deposition gold layers on parts of the semiconductor body glass passivation layers can be applied at temperatures between 500 and 700 ° C where by the temperature treatment of the gold layers taking place at the same time.
DE19762634263 1976-01-31 1976-07-30 Multilayer metal contact on semiconductor chip - has three gold and further alloy layers on top Granted DE2634263A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19762634263 DE2634263A1 (en) 1976-07-30 1976-07-30 Multilayer metal contact on semiconductor chip - has three gold and further alloy layers on top
US05/762,455 US4142202A (en) 1976-01-31 1977-01-25 Multi-layer metal connecting contact and method for making it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762634263 DE2634263A1 (en) 1976-07-30 1976-07-30 Multilayer metal contact on semiconductor chip - has three gold and further alloy layers on top

Publications (2)

Publication Number Publication Date
DE2634263A1 DE2634263A1 (en) 1978-02-02
DE2634263C2 true DE2634263C2 (en) 1988-01-14

Family

ID=5984306

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762634263 Granted DE2634263A1 (en) 1976-01-31 1976-07-30 Multilayer metal contact on semiconductor chip - has three gold and further alloy layers on top

Country Status (1)

Country Link
DE (1) DE2634263A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031747A (en) * 1957-12-31 1962-05-01 Tung Sol Electric Inc Method of forming ohmic contact to silicon
US3025439A (en) * 1960-09-22 1962-03-13 Texas Instruments Inc Mounting for silicon semiconductor device
US3476984A (en) * 1966-11-10 1969-11-04 Solitron Devices Schottky barrier semiconductor device
GB1337283A (en) * 1969-12-26 1973-11-14 Hitachi Ltd Method of manufacturing a semiconductor device
DE2603745C3 (en) * 1976-01-31 1981-07-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Multi-layer metal termination contact and method for its manufacture

Also Published As

Publication number Publication date
DE2634263A1 (en) 1978-02-02

Similar Documents

Publication Publication Date Title
DE2921971C2 (en) Method of manufacturing a Schottky diode
DE1903961C3 (en) Semiconductor integrated circuit and process for its manufacture
DE2063579A1 (en) Semiconductor device
EP0005185A1 (en) Method for simultaneously forming Schottky-barrier diodes and ohmic contacts on doped semiconductor regions
DE1614148B2 (en) PROCESS FOR PRODUCING AN ELECTRODE FOR SEMICONDUCTOR COMPONENTS
DE1808928A1 (en) Semiconductor component and method for its manufacture
DE2218230A1 (en) Semiconductor component with good heat dissipation
DE2643147A1 (en) SEMICONDUCTOR DIODE
DE3413885C2 (en)
DE1489902A1 (en) Semiconductor contact device
DE1764023C3 (en) Semiconductor device and method of manufacturing
DE2031831A1 (en) Semiconductor diode and process for its manufacture
DE2634263C2 (en)
DE1639262A1 (en) Semiconductor component with a large area electrode
DE2603745C3 (en) Multi-layer metal termination contact and method for its manufacture
DE2608813C3 (en) Low blocking zener diode
DE1806980A1 (en) Semiconductor component
DE2408402A1 (en) METHOD FOR PRODUCING INTEGRATED CIRCUITS OR INTEGRATED SEMI-CONDUCTIVE CIRCUIT UNIT MANUFACTURED BY SUCH A PROCESS
DE10259292B4 (en) Method for producing a uniform contact and uniform contact made therewith
DE2028632C3 (en) Zener diode
DE2357640A1 (en) SEMI-CONDUCTOR ARRANGEMENT WITH ELECTRON TRANSMISSION
DE1439529B2 (en) : Semiconductor component with a planar semiconductor element on a bonding plate and method for producing the same
DE1464305B2 (en) Process for producing semiconductor components and components produced by this process
DE2606885B2 (en) Semiconductor component
DE1923314A1 (en) Electrical connections and contacts for semiconductor devices

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8339 Ceased/non-payment of the annual fee