DE2617201A1 - Integrierte injektionslogik - Google Patents

Integrierte injektionslogik

Info

Publication number
DE2617201A1
DE2617201A1 DE19762617201 DE2617201A DE2617201A1 DE 2617201 A1 DE2617201 A1 DE 2617201A1 DE 19762617201 DE19762617201 DE 19762617201 DE 2617201 A DE2617201 A DE 2617201A DE 2617201 A1 DE2617201 A1 DE 2617201A1
Authority
DE
Germany
Prior art keywords
region
transistor
doped
lateral
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762617201
Other languages
English (en)
Inventor
Ruediger Dr Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762617201 priority Critical patent/DE2617201A1/de
Priority to FR7703009A priority patent/FR2349218A1/fr
Priority to GB891877A priority patent/GB1510101A/en
Priority to JP4402377A priority patent/JPS52128046A/ja
Priority to IT2258877A priority patent/IT1084939B/it
Publication of DE2617201A1 publication Critical patent/DE2617201A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Logic Circuits (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT . Unser Z&tihLa" '
Berlin und München * VPA 76 P 7041 BRD
Integrierte In.jektionslogik
Die Erfindung bezieht sich auf eine integrierte Injektionslogik nach dem Oberbegriff des Patentanspruches 1.
Das Prinzip der integrierten Injektionslogik (I L-Integrated Injection Logic) ist bekannt. Die Schaltzeit von I L-Gattern wird bei kleinen Strömen im wesentlichen durch die Größe der Sperrschicht-Kapazitäten und bei hohen Strömen durch die Minoritätsträger-Speicherung in der Epitaxie-Schicht bestimmt. Bei
2
bekannten I L-Anordnungen sind der Verkleinerung beider Effekte technologische Grenzen gesetzt, so daß die minimal erreichbaren Schaltzeiten bei etwa 4 ns liegen.
2 Wie in der Veröffentlichung "CHIL and IL with passive isolation"
R. Müller, J. Graul, IEE Conference Publication Nr. 130, S. 29 30, beschrieben ist, wurde in bekannten Technologien versucht durch die Anwendung von dünnen Epitaxie-Schichten und Oxidationstechnologien kurze Schaltzeiten zu erzielen.
Ferner wurde, wie in der Veröffentlichung "Schottky Transistor Logic", H.H. Berger, S.H. Wiedmann, ISSCC 75, Digest of Technical Papers, S. 172 - 173 beschrieben, versucht kurze Schaltzeiten durch die Anwendung von Schottky-Kontakten zu erzielen.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine integrierte Injektionslogik anzugeben, bei der kleinere Schaltzeiten als bei den bekannten Logikanordnungen erreichbar sind.
Diese Aufgabe wird durch eine wie eingangs bereits erwähnte integrierte Injektionslogik gelöst, die durch die in dem kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gekennzeichnet ist.
VPA 75 E 7177
27.2.1976-vP 17 Htr 70984 4/02 3 4
Der wesentliche Vorteil der Erfindung besteht darin, daß durch die Verwendung dünner Siliziumschichten, die vorzugsweise kleiner als 1 /um sind, auf einem elektrisch isolierenden Substrat, durch das Wegätzen parasitärer Siliziumgebiete und durch den Einsatz von
Schottky-Dioden, I L-Gatter mit sehr kurzen Schaltzeiten herstellbar sind.
Im folgenden wird die Erfindung anhand der Beschreibung und der Figuren näher erläutert.
10
Die Fig. 1 zeigt in schematischer Darstellung einen Querschnitt
2
durch einen erfindungsgemäßen I L-Inverter.
Die Fig. 2 zeigt das Schaltbild der Anordnung nach der Fig. 1.
Die Fig. 3 zeigt in schematischer Darstellung einen Querschnitt
2
durch ein erfindungsgemäßes I L-Gatter mit einer Schottky-Dioden-
entkopplung am Eingang.
Die Fig. 4 zeigt das Schaltbild der Anordnung nach der Fig. 3.
In der Fig. 1 ist das elektrisch isolierende Substrat, auf dem die erfindungsgeraäße Schaltung aufgebaut ist, mit 3 bezeichnet. Vorzugsweise besteht dieses elektrisch isolierende Substrat aus Saphir oder Spinell. Auf dem Substrat 3 ist die epitaktische Schicht 31, die vorzugsweise aus Silizium besteht und deren Dicke vorzugsweise kleiner als 1 /Um ist, aufgebracht. In dieser epitaktischen Schicht 31 sind ein lateraler Transistor 1 und ein
2
vertikaler Transistor 2 eines I L-Inverters angeordnet. Vorzugsweise handelt es sich bei dem lateralen Transistor 1 um einen npn-Transistor und bei dem vertikalen Transistor 2 um einen pnm-Transistor. Dabei wird unter einem pnm-Transistor ein Transistor mit einem Schottky-Kollektor verstanden. Beispielsweise wird von einer p-dotierten epitaktischen Schicht 31 ausgegangen. In dieser epitaktischen Schicht 31 wird durch Tiefimplantation das p+- dotierte Gebiet 25 erzeugt. An das Gebiet 25 grenzt seitlich das ebenfalls ρ -dotierte Anschlußgebiet 21, das vorzugsweise durch einen Diffusionsprozeß herstellbar ist, an. Dieses Gebiet 21 ist in aus der Figur ersichtlichen Weise mit einer Anschüßelektrode 22 versehen. Zur Herstellung des lateralennpn-
7Q93U/Q234
VPA 75 E 7177
Transistors 1 werden oberhalb des tiefimplantierten Gebietes 25 in der aus der Figur ersichtlichen Weise die Gebiete 14 und 15, die das Emitter- bzw. Kollektorgebiet des lateralen npn-Transistors
I darstellen, mittels Ionenimplantation hergestellt. Dabei dient
bei der Herstellung vorzugsweise die vor der Ionenimplantation auf einer Isolierschicht 16, die vorzugsweise aus SiO2 besteht, aufgebrachte Elektrode 19 zur Selbstjustierung. Seitlich neben dem Emittergebiet 14 ist in aus der Figur ersichtlichen Weise vorzugsweise durch Diffusion das n+-dotierte Emitteranschlußgebiet 12 angeordnet. Das Emitteranschlußgebiet 12 ist mit einer Emitteranschlußelektrode 13 versehen und steht elektrisch mit dem Emittergebiet 14 in Verbindung. Über das tiefimplantierte Gebiet 25 steht der Basisbereich 11 des lateralen npn-Transistors 1 mit dem Anschlußgebiet 21 und der Anschlußelektrode 22 in Verbindung.
In der aus der Fig. 1 ersichtlichen Weise ist seitlich neben dem lateralen npn-Transistor 1 der vertikale pnm-Transistor 2 angeordnet. Zu diesem Zweck ist an das Kollektorgebiet 15 des lateralen Transistors anschürend in der aus der Fig. 1 ersichtliehen Weise, der η-dotierte Bereich 17, der vorzugsweise durch Ionenimplantation hergestellt wird, angeordnet. Dieser Bereich 17 stellt den Basisbereich des vertikalen pnm-Transistors dar und steht elektrisch mit dem Eingang 24 und dem Kollektorgebiet 15 des lateralen npn-Transistors in Verbindung. Auf dem Basisgebiet 17 des vertikalen pnm-Transistors ist die Kontaktelektrode 23 angeordnet. Diese Kontaktelektrode, die vorzugsweise aus Al oder PtSi besteht, bildet mit dem η-dotierten Gebiet 17 einen Schottky-Ubergang und stellt den Kollektor des vertikalen pnm-Transistors dar. Das unterhalb des Bereiches 17 angeordnete tiefimplantierte p-dotierte Gebiet 25 stellt das Emittergebiet des vertikalen pnm-Transistors dar und ist mit dem Basisanschlußgebiet 21 des lateralen Transistors verbunden.
In der Fig. 2 sind Einzelheiten, die bereits im Zusammenhang mit der Fig. 1 beschrieben wurden, entsprechend bezeichnet. Zum Betrieb des erfindungsgemäßen I L-Inverters werden an die Basis
II des lateralen Transistors und an den Emitter 25 des vertikalen Transistors eine Spannung +Ug und an das Emittergebiet 14 des lateralen Transistors die Spannung -Uß angelegt. Zu diesem Zweck
VPA 75 B 7177 709844/023*
wird an die Elektrode 13 die Spannung -IL3 und an die Elektrode die Spannung +Un angelegt.
Der Anschluß 24 stellt den Eingang und der Punkt 23 den Ausgang der Schaltung dar.
Die Funktionsweise entspricht der eines herkömmlichen IL-Inverters, wobei lediglich die komplementären Dotierungen gewählt wurden und der Ausgangskollektor durch einen Schottky-Kollektor ersetzt wurde.
Eine erfindungsgemäße Schaltung nach der Fig. 1 kann auch aus einem lateralen pnp-r und einem vertikalen npm-Transistor bestehen. In diesem Fall sind die einzelnen Gebiete entgegengesetzt dotiert und werden an die Elektroden 22 und 13 die entgegengesetzten Spannungen angelegt. Als Material für die Elektrode 23 wird vorzugsweise PtSi oder Hf verwendet.
Zur Herstellung logischer Verknüpfungen werden Gatter mit mehreren Ein- und/oder Ausgängen benötigt. Solche Gatter lassen sich beispielsweise durch Parallelschalten mehrerer Ausgangskollektoren oder durch Anbringung mehrerer Kollektoren in einem gemeinsamen η-Gebiet realisieren. Es können auch mehrere Eingänge in getrennten η-Gebieten nach dem CHIL-Prinzip, wie in der Literaturstelle "Current hogging injection logic", new functionally integrated circuits, R. Müller, ISSCC 75, Digest of Technical Papers, S. 174 - 175 beschrieben, vorgesehen sein.
2 In der Fig. 3 ist ein Querschnitt durdiein I L-Gatter mit einer Eingangsentkopplung durch Schottky-Dioden dargestellt. Einzelkeiten der Fig. 3, die bereits im Zusammenhang mit der Fig. 1 beschrieben wurden,tragen die entsprechenden Bezugszeichen. Die Anordnung nach der Fig. 3 unterscheidet sich dadurch von der Anordnung nach der Fig. 1, daß an das Gebiet 17 ein gleichermaßen dotiertes Gebiet 171 ohne tiefimplantiertes Gebiet 25 anschließt. Auf dem Gebiet 171 sind, in der aus der Figur ersichtlichen Weise die Elektroden 26, 27 und 28 angebracht. Diese Elektroden bilden mit dem Gebiet 171 jeweils einen Schottky-Kontakt. Dabei ist die Schottky-Barrierenhöhe an diesen Eingangen 26, 27, 28 kleiner als am Ausgang 24. Dies läßt sich durch
VPA 75 E 7177 708844/0234
die Verwendung von verschiedenen Metallen erreichen. Beispielsweise werden für die Elektroden 26, 27 und 28 bei einem nleitenden Gebiet 171 Titan (Ti) als Kontaktmaterial und für die Elektrode 23 bei einem η-leitenden Gebiet 17 Aluminium (Al) als Kontaktmaterial verwendet. Der Spannungshub des Inverters entspricht dann in etwa der Differenz der Schottky-Barrieren.
Bei der Anordnung nach der Fig. 3 ist das Basisanschlußgebiet 21 und der zugehörige Basisanschlußkontakt 22 nicht dargestellt. Dieser Kontakt kann beispielsweise seiüLch angeordnet sein. Es ist auch möglich, das tiefimplantierte Gebiet 25 so anzuordnen, daß es sich auch durch das Gebiet 171 hindurcherstreckt. In diesem Fall könnte der Basisanschlußkontakt 21 an die Elektrode 28 und an das Gebiet 171 anschließend angeordnet sein.
Die Fig. 4 zeigt das Schaltbild der Anordnung nach der Fig. 3· Einzelheiten der Fig. 4, die bereits im Zusammenhang mit der Fig. 3 beschrieben wurden, tragen die entsprechenden Bezugszeichen. Der Schottky-Kontakt des Eingangs 26 ist durch die Diode 261, der Schottky-Kontakt des Eingangs 27 durch die Diode und der Schottky-Kontakt des Eingangs 28 durch die Diode 281 dargestellt.
Anstelle der Kontakte 26 bis 28 kann an dem Gebiet 171 eine beliebige Anzahl von Schottky-Übergängen angeordnet sein.
Die Schaltung nach der Fig. 3 kann auch aus einem pnp- und einem vertikalen npm-Transistor bestehen. In diesem Fall sind die einzelnen Gebiete entgegengesetzt dotiert und werden an die Elektrode 13, den Basisanschluß 11 des Transistors 1 und der Emitteranschlußelektrode des Transistors 2 die entgegengesetzten Spannungen angelegt.
8 Patentansprüche
4 Figuren
VPA 75 E 7177
709844/0234
Leerseite

Claims (8)

  1. Patentansprüche
    ( 1 J Integrierte Injekifonslogik mit einem lateralen und einem vertikalen ~ Transistor, in einer Halbleiterschicht, dadurch g e k e η η zeichnet , daß die Halbleiterschicht (31) auf einem elektrisch isolierenden Substrat (3) aufgebracht ist, daß ausgehend von der p- (n-) dotierten Halbleiterschicht (31) in dieser ein n- (p-) dotierter Emitterbereich (14) und ein n- (p-) dotierter Kollektorbereich (15) des lateralen npn- (pnp-) Transistors (1) eingebracht sind, daß zwischen dem Emitterbereich (14) und dem Kollektorbereich (15) des lateralen Transistors (1) der p- (n-) dotierte Basisbereich (11) des lateralen Transistors (1) angeordnet ist, daß an der dem Basisbereich des lateralen Transistors (1) gegenüberliegenden Seite an dem Emitterbereich (14) des lateralen Transistors (1) ein n+- (p+-) dotierter Emitteranschlußbereich (12) des lateralen Transistors (1) mit einer Emitteranschlußelektrode (13) anschließt, daß seitlich an die dem Basisbereich (11) abgelegene Seite des Kollektorbereichs (15) an den Kollektorbereich (15) des lateralen Transistors (1) ein n- (p-) dotierter Basisbereich (17) des vertikalen pnm- (npm-) Transistors
    (2) anschließt, daß auf dem n- (p-) dotierten Basisbereich (17) des vertikalen Transistors (2) die Kollektorelektrode (23) des vertikalen Transistors (2) angeordnet ist, die mit dem Basisbereich (17) des vertikalen Transistors (2) einen Schottky-Übergang bildet, daß unterhalb des lateralen Transistors (1) und des vertikalen Transistors (2) an der Grenze zwischen der halbleitenden Schicht (31) und dem elektrisch isolierenden Substrat
    (3) ein ρ - (η -) dotierter Bereich (25) angeordnet ist, der unterhalb des n- (p-) dotierten Basisbereiches (17) des vertikalen Transistors (2) als Emitterbereich des vertikalen Transistors (2) dient und die Verbindung zwischen dem Emitterbereich (25) des vertikalen Transistors (2) und dem Basisbereich (11) des lateralen Transistors (1) herstellt und daß seitlich an den n- (p-) dotierten Bereich (17) und an den p+- (n+-) dotierten Bereich (25) ein p+- (n -) dotiertes Emitteranschlußgebiet (21) des vertikalen Transistors (2), das eine Emxtteranschlußelektrode (32) aufweist, anschließt.
  2. 2. Logikanordnung nach Anspruch 1, dadurch gekennzeich VPA 75 E 7177 ?0984A/0234
    net , daß der Kollektorbereich (15) des lateralen Transistors (1) mit einer Kollektorelektrode (24) versehen ist, die als Eingang dient.
  3. 3. Logikanordnung nach Anspruch 1, dadurch gekennzeich net , daß seitlich an den n- (p-) dotierten Basisbereich (17) des vertikalen Transistors (2) ein n- (p-) dotierter Bereich (171) anschließt, daß auf diesem Bereich (171) elektrisch voneinander getrennt Elektroden (26, 27, 28) angeordnet sind, die mit diesem Bereich einen Schottky-Kontakt bilden und als Schottky-Dioden-Entkopplung am Eingang der Logikanordnung dienen, wobei die Materialien für die Elektroden (26,27,28) und die Kollektorelektrode (23) so ausgewählt werden,daß die Schottky-Barrierenhöhe an der Elektrode (26,27,28) kleiner ist als an der Kollektorelektrode (23).
  4. 4. Logikanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß das elektrisch isolierende Substrat (3) aus Spinell oder Saphir besteht.
  5. 5. Logikanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß die halbleitende Schicht (31) aus Silizium besteht.
  6. 6. Logikanordnung nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet , daß der Bereich (25) durch Tiefimplantation und der Emitterbereich (14) des lateralen Transistors (1) und der Kollektorbereich (15) des lateralen Transistors (1) durch Ionenimplantation hergestellt sind und daß der Basisbereich (17) des vertikalen Transistors (2), der Emitteranschlußbereich (21) des vertikalen Transistors (2) und der Basisanschlußbereich (12) des lateralen Transistors (1) durch Diffusion hergestellt sind.
    VPA 75 E 7177
    709844/0234
  7. 7. Logikanordnune; nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Kollektorelektrode (23) aus Al oder PtSi besteht.
  8. 8. Logikanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Elektroden (26, 27, 28) aus Ti und die Kollektorelektrode (23) aus Al bestehen.
    VPA 75 E 7177
    7Q98U/0234
DE19762617201 1976-04-20 1976-04-20 Integrierte injektionslogik Ceased DE2617201A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19762617201 DE2617201A1 (de) 1976-04-20 1976-04-20 Integrierte injektionslogik
FR7703009A FR2349218A1 (fr) 1976-04-20 1977-02-03 Systeme a logique d'injection integree
GB891877A GB1510101A (en) 1976-04-20 1977-03-03 Integrated injection logic arrangements
JP4402377A JPS52128046A (en) 1976-04-20 1977-04-15 Integrated injection logical circuit
IT2258877A IT1084939B (it) 1976-04-20 1977-04-19 Logica ad iniezione integrata con un transistor laterale e con un transistor verticale,in uno strato di materiale semiconduttore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762617201 DE2617201A1 (de) 1976-04-20 1976-04-20 Integrierte injektionslogik

Publications (1)

Publication Number Publication Date
DE2617201A1 true DE2617201A1 (de) 1977-11-03

Family

ID=5975771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762617201 Ceased DE2617201A1 (de) 1976-04-20 1976-04-20 Integrierte injektionslogik

Country Status (5)

Country Link
JP (1) JPS52128046A (de)
DE (1) DE2617201A1 (de)
FR (1) FR2349218A1 (de)
GB (1) GB1510101A (de)
IT (1) IT1084939B (de)

Also Published As

Publication number Publication date
IT1084939B (it) 1985-05-28
JPS52128046A (en) 1977-10-27
FR2349218B1 (de) 1980-03-21
FR2349218A1 (fr) 1977-11-18
GB1510101A (en) 1978-05-10

Similar Documents

Publication Publication Date Title
DE69331915T2 (de) MIS-Feldeffekttransistor mit hoher Spannungsfestigkeit und integrierte Halbleiterschaltung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
EP0550850B1 (de) Monolithisch integrierbarer Temperatursensor für Leistungshalbleiterbauelemente und Verfahren zu dessen Herstellung
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE19932959A1 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
EP0027565B1 (de) Dynamische Speicherzelle mit zwei komplementären bipolaren Transistoren
EP1157425B1 (de) Igbt mit pn-isolation
DE3148323A1 (de) Halbleiterschaltung
DE2531249A1 (de) Vielschicht-thyristor
DE2539967C2 (de) Logikgrundschaltung
DE2253614A1 (de) Halbleiterschieberegister
DE69031610T2 (de) Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE2428881A1 (de) Halbleiterstruktur
DE4316509A1 (de) Halbleiter-Bauteil zur Steuerung elektrischer Leistung
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2654816A1 (de) Monolithische halbleiterstruktur
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE2652103C2 (de) Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung
DE2617201A1 (de) Integrierte injektionslogik
DE19518339A1 (de) Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben
EP0000472A1 (de) Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection