DE2456742A1 - METHOD FOR GENERATING N TIMES A NORMAL FREQUENCY - Google Patents
METHOD FOR GENERATING N TIMES A NORMAL FREQUENCYInfo
- Publication number
- DE2456742A1 DE2456742A1 DE19742456742 DE2456742A DE2456742A1 DE 2456742 A1 DE2456742 A1 DE 2456742A1 DE 19742456742 DE19742456742 DE 19742456742 DE 2456742 A DE2456742 A DE 2456742A DE 2456742 A1 DE2456742 A1 DE 2456742A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- pulse
- counter
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider
Description
Fall 524Case 524
Hasler AG. Bern
Verfahren zur Erzeugung des η-fachen einer Normalfrequenz. Hasler AG. Bern
Method for generating η times a normal frequency.
Die Erfindung betrifft ein Verfahren zur Erzeugung des n-fachen einer Normalfrequenz mittels eines phasengesteuerten Regelkreises, In welchem eine spannungsgesteuerte Erzeugung der Aus gang s'frequenz, eine Frequenzteilung durch η und ein Phasenvergleich stattfindet und eine Anordnung zur Durchführung des Verfahrens.The invention relates to a method for generating n times one Normal frequency by means of a phase-controlled control loop, In which a voltage-controlled generation of the output s' frequency, a frequency division by η and a phase comparison takes place and a Order to carry out the procedure.
Derartige Frequenzgeneratoren sind bekannt. Sie enthalten einen spannungsgesteuerten Oszillator, einen mit dessen Ausgang verbundenen Teilerdurch-n und einen Phasenvergleicher, der eine Spannung an den Steuereingang des Oszillators abgibt, welche von der Phasendifferenz zwischen Teilerausgangsimpulsen und Normalfrequenzimpulsen abhängt. Der einfache geregelte Frequenzgenerator der genannten Bauart hat den Nachteil, dass bei Ausfall der Normalimpulsfrequenz die Ausgangsfrequenz sehr' stark abwandert. Man hat deswegen vorgeschlagen, die Regelspannung am Eingang des spannungsgesteuerten Oszillators in einem Kondensator zu speichern und diesen bei Ausfall der Normalimpulsfrequenz von dem Phasenrnesskreis abzutrennen. Doch muss in diesem Falle der Kondensator Sehr gross oder der Innenwiderstand des Spannungs steuere inganges am Oszillator sehr hoch sein, damit der Kondensator seine Ladung während genügend langer Zeit beibeh<. . 'Such frequency generators are known. They contain a voltage controlled Oscillator, a divider by-n connected to its output and a phase comparator that applies a voltage to the control input of the oscillator, which depends on the phase difference between the divider output pulses and normal frequency pulses. Of the simple regulated frequency generator of the type mentioned has the disadvantage that if the normal pulse frequency fails, the output frequency is very ' strongly migrates. It has therefore been proposed that the control voltage at the input of the voltage-controlled oscillator be in a capacitor and save it if the normal pulse frequency fails Disconnect phase measurement circuit. But in this case the capacitor must Very large or the internal resistance of the voltage control input at the Oscillator must be very high so that the capacitor retains its charge for a long enough time. . '
5 09 8 26/08845 09 8 26/0884
Demgegenüber zeichnet sich das erfindungsgemässe Verfahren dadurch aus, dass die erzeugte Frequenz ausser durch einen Frequenzteiler durch einen Zähler mit gleichem Teilverhältnis geteilt wird, dass der Zähler durch Normalfrequenzimpulse schrittweise synchronisiert wird, derart, dass ein von dem Zähler bei jedem Umlauf abgegebener Phasenimpuls nicht mehr als eine erste vorgegebene Anzahl von Perioden der Ausgangsfrequenz nach dem Normalfrequenzimpuls liegt, dass im synchronisierten Zustand der Phasenvergleich direkt zwischen Normalfrequenzimpulsen und den Teilerausgangsimpulsen stattfinden, und dass, wenn während einer zweiten vorgegebenen Anzahl von Perioden der Ausgangsfrequenz vor dem Phasenimpuls kein Normalfrequenzimpuls auftritt, der Phasenimpuls an die Stelle des Normalfrequenzimpulses für den Phasenvergleich tritt.In contrast, the method according to the invention is characterized by this from the fact that the generated frequency is divided by a counter with the same division ratio, in addition to a frequency divider, that the Counter is synchronized step by step by normal frequency pulses, such that a phase pulse emitted by the counter with each revolution no more than a first predetermined number of periods of the output frequency after the normal frequency pulse is that in the synchronized State of the phase comparison take place directly between normal frequency pulses and the divider output pulses, and that if no normal frequency pulse occurs during a second predetermined number of periods of the output frequency before the phase pulse, the Phase pulse takes the place of the normal frequency pulse for the phase comparison.
Dieser Frequenzgenerator hat noch den Nachteil, dass beim Umsehalten der Normalimpulsfrequenz von einer Quelle auf eine andere Quelle der gleichen Frequenz, jedoch verschiedener Phasenlage, die Ausgangsfrequenz des Frequenzgenerators entweder kurzzeitig sehr stark oder längere Zeit wenig von der Sollfrequenz abweicht. Eine solche Umschaltung muss durchgeführt werden, wenn eine Normalfrequenzquelle schadhaft wird und auf eine Ersatzquelle umgeschaltet wird. Um den langsamen Regelvorgang durch einen schnellen zu ersetzen, wird in einer besonderen Ausbildung des Verfahrens, wenn Normalfrequenzimpulse regelmässig erscheinen jedoch nicht in die zweite vorgegebene Anzahl von Perioden vor dem Phasenimpuls fallen, eine Neusynchronisation vorgenommen, indem bei einer bestimmten Zähler stellung die Verbindung vom Oszillator zum Teiler und Zähler unterbrochen und beim Auftreten des nächsten Normalfrequenzimpulses wiederhergestellt wird.This frequency generator still has the disadvantage that when switching over the normal pulse frequency from one source to another source of the same frequency but different phase position, the output frequency of the frequency generator either briefly very strong or deviates little from the setpoint frequency for a longer period of time. Such a switch must be carried out if a normal frequency source becomes defective and a replacement source is used. To the slow regulation process Replacing it with a quick one is going to be special Formation of the method when normal frequency pulses appear regularly but not in the second predetermined number of periods fall before the phase pulse, a new synchronization is made by setting the connection from the oscillator at a certain counter position to divider and counter interrupted and when the next occurs Normal frequency pulse is restored.
50 9826/068450 9826/0684
Im folgenden wird anhand der Zeichnungen der erfindungsgemässe Frequenz generator beispielsweise erläutert.The frequency according to the invention is described below with reference to the drawings generator explained for example.
Es zeigen:Show it:
Fig. 1 einen auf das η-fache einer von aus sen zugeführten Nor mal im pulsfrequenz geregelten Frequenzgenerator bekannter Bauart, Fig. 1 shows a frequency generator of known type, which is η-times a standard supplied from sen in the pulse frequency,
Fig. 2 das Blockschema eines erfindungsgemässen Frequenzgeneratqrs,2 shows the block diagram of a frequency generator according to the invention,
Fig. 3 'einen Ausschnitt aus einem Impulszeitdiagramm zur Erläuterung3 'shows an excerpt from a pulse time diagram for explanation
der Wirkungsweise der Fig. 2. "the mode of action of Fig. 2. "
Fig. 1 zeigt einen geregelten Oszillator bekannter Bauart. Diese Schaltung,, unter dem Namen phase locked loop bekannt, hat einen Eingang 1 für die Normalfrequenz und einen Ausgang 2 für die Ausgangsfrequenz, welche gleich dem η-fachen der Normalfrequenz ist. 3 ist ein Oszillator, dessen : Frequenz von der Spannung an seinem Steuereingang 4 abhängt. Die von ihm gelieferte Ausgangs spannung geht ausser zum Ausgang 2 zu einem Teiler-dürch-n 5, dessen Ausgang mit'einem Phasenvergleicher 6 verbunden ist. Der zweite Eingang des Phasenvergleichers ist mit dem Ein- ■ gang 1 für die Nörmalfrequenz verbunden; der Phasenvergleicher gibt eine phasehrriodulierte Rechteckspannüng ab, je nach der Phasendifferenz· der beiden Impülsreihen an seinem Eingang. Diese Spannung wird in einem Tiefpass 7 in eine Gleichspannung umgewandelt, in einem Verstärker 8 ' Verstärkt und steuert über €en Eingang 4 den Oszillator 3^ Die Schaltung · stellt also eine Regel schleife dar, die die Frequenz des Oszillators 3 . auf das n»fache der Normalfrequenz· einregelt. Fällt diese-Nörmalfrequenz · jedoch kurzzei"tig aus, so tritt am Ausgang des Phasenvergleichers ein Phasensprüng auf, wodurch mit der durch die Zeitkonstante des TiefpassesFig. 1 shows a controlled oscillator of known type. This circuit, known under the name phase locked loop, has an input 1 for the normal frequency and an output 2 for the output frequency, which is equal to η times the normal frequency. 3 is an oscillator whose: frequency depends on the voltage at its control input. 4 The output voltage supplied by it goes, in addition to output 2, to a divider-through-n 5, the output of which is connected to a phase comparator 6. The second input of the phase comparator is connected to input 1 for the normal frequency; the phase comparator outputs a phase-rriodulated square-wave voltage, depending on the phase difference between the two pulse series at its input. This voltage is converted into a direct voltage in a low-pass filter 7, amplified in an amplifier 8 'and controls the oscillator 3 via the input 4. to n »times the normal frequency · regulates. However, if this normal frequency fails for a short time, a phase jump occurs at the output of the phase comparator, causing the time constant of the low-pass filter
509826/0684509826/0684
gegebenen Verzögerung auch die Frequenz am Ausgang 2 dementsprechend geändert wird.given delay also the frequency at output 2 accordingly will be changed.
Die Schaltung nach Fig. 2 gibt eine Anordnung an, in welcher die Werte der Regelschleife im eingeregelten Zustand digital-dynamisch gespeichert . werden. Diese Schaltung enthält einen Eingang 11 für die Normalfrequenzspannung f., einen Ausgang 12 für die Aüsgangsspannung f > einen Oszillator 13, der durch die Spannung an seinem Steuer eingang 14 in der Frequenz verstellt werden kann, einen Teiler-durch-n 15, einen Phasenver gleicher 16, ein Tiefpassfilter 17 und einen Verstärker 18. Diese Teile entsprechen den Elementen der Fig. 1. Die vom Oszillator 13 gelieferte Spannung, die durch den Begrenzer 19 in eine Rechteckspannung umgewandelt wird, geht über das normalerweise geöffnete Tor 20 ausser zum Teiler 15 zu einem Zähler 21. Dieser Zähler zählt normalerweise bis n, auf Signale der Ueberwachungs schaltung 22, jedoch auf n-1 oder n+1. Er gibt Impulse bei verschiedenen Stellungen ab: Einen Phasenimpuls bei der Zähler stellung m (m<n-l), der ein Flipflop 24 auf 1 stellt, einen Rückstellimpuls, der das Flipflop 24 einmal während des Zählerumlaufs zurückstellt, einen T or öffnung s impuls während der Zähler Stellungen m-3i, .m, also während vier Perioden der Ausgangs spannung f , dem sogenannten Prüffenster. Er liefert ferner für jede der Zähler Stellungen m- 3.. .m je einen Impuls an die Vergleichsschaltung 22. Ein zweiter Stelleingang des Flipflops 24 ist an den Ausgang eines Und-Tores 27 angeschlossen, an dessen Eingang ausser dem Prüffenster impuls auf Leitung 26 der Normalfrequenzimpuls f auftritt und im Normalfall durchgelassen wird.The circuit according to FIG. 2 indicates an arrangement in which the values of the control loop in the regulated state are digitally and dynamically stored. will. This circuit contains an input 11 for the normal frequency voltage f., An output 12 for the output voltage f> an oscillator 13 which can be adjusted in frequency by the voltage at its control input 14, a divider-by-n 15, a phase converter The same 16, a low-pass filter 17 and an amplifier 18. These parts correspond to the elements of FIG to a counter 21. This counter normally counts up to n, on signals of the monitoring circuit 22, but on n-1 or n + 1. It emits pulses at different positions: a phase pulse in the counter position m (m <nl), which sets a flip-flop 24 to 1, a reset pulse, which resets the flip-flop 24 once during the counter cycle, a gate opening s pulse during the Counter positions m-3i , .m, that is, during four periods of the output voltage f, the so-called test window. It also supplies a pulse to the comparison circuit 22 for each of the counter positions m- 3 ... the normal frequency pulse f occurs and is normally allowed through.
Der Ausgang des Flipflops 24 ist mit einem Eingang des Phasenver gleichers 16 verbunden. Nur der Uebergang von 0 auf 1 des Flipflop-Ausganges wird, vom Phasenvergleicher ausgewertet.The output of the flip-flop 24 is equal to an input of the phase comparator 16 connected. Only the transition from 0 to 1 of the flip-flop output is evaluated by the phase comparator.
5 0 9826/06845 0 9826/0684
Im allgemeinen kommt der Normalfrequenz impuls £ auf der Leitung 11 ■■· . kurz vor dem Phasenimpuls auf der Leitung 23 und die Schaltung nach Fig. 2 arbeitet wie die der Fig. 1. Die Zeitdifferenz zwischen dem Auftreten der Signale an den beiden Eingängen des Phasenvergleichers 16 ist nicht quantisiert, sondern kann jeden Wert innerhalb der Zählperiode annehmen. Die Phase des Zählers hat keinen Einfluss auf die Regelung. Sie erhält diesen erst, wenn die Normalfrequenzimpulse ausfallen oder, ein grösserer Fehler zwischen ihnen und dem Phasenimpuls auftritt.In general, the normal frequency pulse £ comes on line 11 ■■ ·. shortly before the phase pulse on line 23 and the circuit after FIG. 2 operates like that of FIG. 1. The time difference between the occurrence of the signals at the two inputs of the phase comparator 16 is not quantized, but can have any value within the counting period accept. The phase of the counter has no influence on the regulation. It only receives this if the normal frequency pulses fail or there is a major error between them and the phase pulse.
Zunächst wird die Synchronisierung des Zählers und der von ihm abgegebenen Impulse anhand der Fig. 3 erläutert. In dieser geben in der ersten Zeile die mit m-3. . .m bezeichneten Zeitabschnitte die Zählerstellungen an, die das Prüffenster bilden. Dieses hat einen inneren Bereich b, entsprechend den Zähler Stellungen m-2 und m-1, und zwei Randbereiche a und c entsprechend den Zähler Stellungen m-3 und m. Im eingeregelten Zustand tritt der Normalfrequerizimpuls f_ im Bereich b · auf. Fällt er jedoch in den Bereich a, so bedeutet es, dass der Oszillator nachgeht, d.h., dass seine Frequenz zu klein ist und durch einen von der Ueberwachungs schaltung 22 abgegebenen Impuls wird der Zähler 21 veranlasst, beim nächsten Umlauf auf n-1 statt auf η zu zählen, so dass er in der Phase gegenüber dem Normalfrequenzimpuls und gegenüber dem Teiler 15 um einen Schritt verschoben wird. Fällt der Normalfrequenz im puls in den Bereich c, so gibt die Vergleichsschaltung auf einer anderen Leitung einen Impuls an den Zähler 21, der ihn veranlasst, beim nächsten Umlauf auf n+1 zu zählen.First, the synchronization of the counter and the pulses it emits will be explained with reference to FIG. In this, in the first line, enter those with m-3. . .m denotes the counter positions that form the test window. This has an inner area b, corresponding to the counter positions m-2 and m-1, and two edge areas a and c corresponding to the counter positions m-3 and m. In the regulated state, the normal frequency pulse f_ occurs in area b. However, if it falls within range a, it means that the oscillator is slowing down, ie that its frequency is too low and a pulse emitted by the monitoring circuit 22 causes the counter 21 to switch to n-1 on the next cycle instead of To count η, so that it is shifted in phase with respect to the normal frequency pulse and with respect to the divider 15 by one step. If the normal frequency in the pulse falls into the range c, the comparison circuit sends a pulse to the counter 21 on another line, which causes it to count to n + 1 on the next cycle.
Im normalen Betrieb wandert die Frequenz des Oszillators 13 nur so langsam ab, dass der Normalfrequenzimpuls nur auf die inneren Kanten der Bereiche a und c fällt. Nach einer Verschiebung fällt.der Normal-In normal operation, the frequency of the oscillator 13 only wanders slowly from that the normal frequency pulse only on the inner edges of areas a and c falls. After a shift, the normal
509826/0684 ,509826/0684,
frequenz impuls in die Mitte des Bereiches b. Eine solche schrittweise Zähler synchronisierung wird beispielsweise im Schweizer Patent 457 -beschrieben.frequency pulse in the middle of the range b. Such a gradual one Counter synchronization is described in Swiss Patent 457, for example.
Erscheint während des durch die Bereiche a, b und c gegebenen Prüffensters kein Normalfrequenzimpuls, so ist anzunehmen, dass eine Störung vorliegt. Der Oszillator soll in diesem Fall mit der momentanen Frequenz weiterlaufen. Dies geschieht automatisch dadurch, dass das Flipflop 24 durch den vom Zähler kommenden Phasenimpuls m gestellt wird, der normalerweise etwa einen Zählschritt nach f„ erscheint. Es tritt also nur ein kleiner Frequenzfehler auf: ein sogenannter Quantisierungsfehler. Diese Betriebsart wird als Freilauf bezeichnet. Die Momentanfrequenz ist somit jeweils gespeichert, als Phasenverschiebung des Zählers 21 gegenüber dem Teiler 15. . *Appears during the test window given by areas a, b and c no normal frequency pulse, it can be assumed that there is a fault. In this case, the oscillator should use the current Frequency continue. This happens automatically in that the flip-flop 24 is set by the phase pulse m coming from the counter which normally appears about one counting step after f ". It only a small frequency error occurs: a so-called quantization error. This operating mode is known as freewheeling. The instantaneous frequency is thus stored in each case as a phase shift of the counter 21 with respect to the divider 15.. *
Kommt nach einer Störung der Impuls f- wieder, so muss dessen Phase^ verglichen mit der Phase des Zählers 21, nicht dieselbe sein wie vorher. Eine Aenderung kann z.B. dann stattfinden, wenn von einer Normalfrequenzimpulsquelle auf eine andere der gleichen Frequenz jedoch verschiedener Phase umgestellt wird.· Es wäre in diesem Falle naheliegend, den Zähler 21 zu verstellen, woraus eine Frequenzänderung des Generators 13 entsteht, derart, dass die Phasenverschiebung nach kürzerer oder längerer Zeit wieder auf den alten Wert gebracht wird. Dies hat aber eine unerwünschte kürzere grosse oder längere kleine Frequenz verschiebung zur Folge, was durch eine Neu-Synchronisation auf folgende Weise vermieden wird: wenn die Ueberwachungs schaltung feststellt, dass Normalfrequenzimpulse vorhanden sind, die nicht in das Zeitfenster fallen, gibt sie der Schaltung 25 den Befehl zur Neu-Synchronisation. Diese sperrt daraufIf the impulse f- comes back after a disturbance, its phase ^ compared with the phase of the counter 21, cannot be the same as before. A change can take place, for example, if from a normal frequency pulse source is switched to another of the same frequency but with a different phase. In this case, it would be obvious to to adjust the counter 21, from which a frequency change of the generator 13 arises, in such a way that the phase shift is shorter or longer Time is brought back to the old value. But this has an undesirable effect shorter large or longer small frequency shift to Result, which is avoided by a new synchronization in the following way: when the monitoring circuit detects that normal frequency pulses are present which do not fall within the time window, it gives the circuit 25 the command for resynchronization. This locks on it
509826/0684509826/0684
, so dass Teiler 1so that divisor 1
beim nächsten Impuls m-i des Zählers Zl das Tor 20, so dass Teiler 15 und Zähler 21 stehenbleiben und die gerade vorhandene Phasendifferenz gespeichert bleibt. Beim nächsten Normalfrequenzimpuls f wird das Tor 20 wieder durchlässig gemacht und die Schaltung befindet sich bereits im synchronisierten Zustand. Die Unterbrechung ist kurzer als eine Periode der Normalfrequenz, so dass sie nur eine unbedeutende Aenderung der Spannung am Ausgang des Tiefpassfilters 17 zur Folge hat. Um Einschwingvorgänge bei Um schaltungen'in der Normalfrequenz quelle f_ zu überbrücken, kann vor der Auslösung der Neu·? Synchron is ation eine gewisse Zeit, z.B. eine halbe Sekunde, auf Freilauf geschaltet werden.with the next pulse mi of the counter Zl gate 20, so that divider 15 and counter 21 stop and the current phase difference remains stored. When the next normal frequency pulse f, the gate 20 is made permeable again and the circuit is already in the synchronized state. The interruption is shorter than one period of the normal frequency, so that it results in only an insignificant change in the voltage at the output of the low-pass filter 17. In order to bridge transient processes during switchovers in the normal frequency source f_, the new ·? Synchron is ation can be switched to freewheel for a certain time, for example half a second.
Basierend auf dem Prüffenster verfahr en lässt sich eine relative Frequenzüberwachung durchführen (f = (n ± An)I. Treten pro Sekunde ν Fenster·» versGhiebungsimpul.se auf, so bedeutet das, dass die Ausgangsfrequenz um ν Herz höher (tiefer) als ihr Sollwert {= η · ίΛ ist. Soll die Ausgangsfrequenz auf ±;'w Herz genau sein, so dürfen pro Sekunde höchstens w Fensterverschiebungen stattfinden. Daraus ergibt sich, dass sich die Zeitverschiebungsimpulse nur im zeitlichen Abstand t = -—· folgen dürfen. Dieses Zeitkriterium ist mit einer Zeitschaltung einfach auszuwer" ten. In einer ausgeführten Anordnung des Im puls generators, der die Trägerfrequenz im einem Trägerfrequenzamt liefert> sind die Werte die folgenden: - Frequenz ffi der Normalfrequenzimpulse 12 kHz . .Based on the test window procedure, a relative frequency monitoring can be carried out (f = (n ± An) I. If ν window · »shift impulses occur per second, this means that the output frequency is ν heart higher (lower) than you Setpoint {= η · ίΛ is. If the output frequency is to be accurate to ±; 'w Herz, a maximum of w window shifts per second may take place. This means that the time shift pulses may only follow each other at a time interval of t = -— · The time criterion is easy to evaluate with a timing circuit. In one embodiment of the pulse generator, which supplies the carrier frequency in a carrier frequency office, the values are as follows: Frequency f fi of the standard frequency pulses 12 kHz.
Frequenz f des Trägerfrequenzoszillators:Frequency f of the carrier frequency oscillator:
6,048 (1 +3 - ΙΌ"6 ) MHz,6.048 (1 +3 - ΙΌ " 6 ) MHz,
Zahl der FensterverSchiebungen pro Sekunde für eine Frequenz-Number of window shifts per second for a frequency
-6
abweichung von 3· 10-6
deviation from 3 · 10
, w = 6, 048 · 10 · 3 · 10" ?& 18 Impulse/sec. . Diese Einstellgenauigkeit ist also gegeben, wenn innerhalb, w = 6, 048 · 10 · 3 · 10 " ? & 18 pulses / sec.. This setting accuracy is therefore given if within
1 =^ = 18 =55r"s
nicht mehr als ein Fensterverschiebungsimpuls auftritt. 1 = ^ = 18 = 55r " s
no more than one window shift pulse occurs.
509826/0684 " '509826/0684 "'
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH1788973A CH566089A5 (en) | 1973-12-20 | 1973-12-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2456742A1 true DE2456742A1 (en) | 1975-06-26 |
Family
ID=4428858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742456742 Pending DE2456742A1 (en) | 1973-12-20 | 1974-11-30 | METHOD FOR GENERATING N TIMES A NORMAL FREQUENCY |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS50115458A (en) |
| CH (1) | CH566089A5 (en) |
| DE (1) | DE2456742A1 (en) |
| GB (1) | GB1452559A (en) |
| IT (1) | IT1032558B (en) |
| NL (1) | NL7416281A (en) |
| SE (1) | SE398423B (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2502435A1 (en) * | 1981-03-20 | 1982-09-24 | Victor Company Of Japan | MULTIPLIER DEVICE FOR HORIZONTAL SCAN FREQUENCY |
| EP0089372A1 (en) * | 1981-09-28 | 1983-09-28 | Honeywell Inc. | System for preventing transient induced errors in phase locked loop |
| FR2526619A1 (en) * | 1982-05-06 | 1983-11-10 | Victor Company Of Japan | SCANNING FREQUENCY MULTIPLICATION CIRCUIT |
| EP0645892A1 (en) * | 1993-09-28 | 1995-03-29 | France Telecom | Frequency-locked loop |
| WO1995018508A1 (en) * | 1993-12-29 | 1995-07-06 | Zenith Electronics Corporation | Circuit for the acquisition of a carrier signal by applying a substitute pilot to a synchronous demodulator |
| WO1997023049A1 (en) * | 1995-12-20 | 1997-06-26 | Italtel S.P.A. | Procedure and circuit for holding lock state in a digital pll |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE7411960L (en) * | 1974-09-24 | 1976-03-25 | Fabriker As Haustrups | METHOD OF MANUFACTURING CONTAINERS LIKE POLYESTER BOTTLES OR CANS |
| US4290028A (en) * | 1979-07-30 | 1981-09-15 | International Telephone And Telegraph Corporation | High speed phase locked loop frequency synthesizer |
| JPS5720052A (en) | 1980-07-11 | 1982-02-02 | Toshiba Corp | Input data synchronizing circuit |
| GB2132042B (en) * | 1982-12-15 | 1986-09-24 | British Broadcasting Corp | Frequency and timing sources |
| WO1999013582A1 (en) * | 1997-09-09 | 1999-03-18 | Advanced Fibre Communications, Inc. | Perturbation tolerant digital phase-locked loop employing phase-frequency detector |
| WO2008152456A1 (en) * | 2007-06-14 | 2008-12-18 | Freescale Semiconductor, Inc. | Circuit arrangement for filtering unwanted signals from a clock signal, processing system and method of filtering unwanted signals from a clock signal |
| WO2010076667A1 (en) | 2009-01-05 | 2010-07-08 | Freescale Semiconductor, Inc. | Clock glitch detection circuit |
| WO2010112969A1 (en) | 2009-03-31 | 2010-10-07 | Freescale Semiconductor, Inc. | Clock glitch detection |
-
1973
- 1973-12-20 CH CH1788973A patent/CH566089A5/xx not_active IP Right Cessation
-
1974
- 1974-11-30 DE DE19742456742 patent/DE2456742A1/en active Pending
- 1974-12-10 GB GB5339174A patent/GB1452559A/en not_active Expired
- 1974-12-13 NL NL7416281A patent/NL7416281A/en not_active Application Discontinuation
- 1974-12-19 SE SE7415990A patent/SE398423B/en unknown
- 1974-12-20 IT IT70707/74A patent/IT1032558B/en active
- 1974-12-20 JP JP49145849A patent/JPS50115458A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2502435A1 (en) * | 1981-03-20 | 1982-09-24 | Victor Company Of Japan | MULTIPLIER DEVICE FOR HORIZONTAL SCAN FREQUENCY |
| EP0089372A1 (en) * | 1981-09-28 | 1983-09-28 | Honeywell Inc. | System for preventing transient induced errors in phase locked loop |
| EP0089372A4 (en) * | 1981-09-28 | 1985-07-01 | Honeywell Inc | System for preventing transient induced errors in phase locked loop. |
| FR2526619A1 (en) * | 1982-05-06 | 1983-11-10 | Victor Company Of Japan | SCANNING FREQUENCY MULTIPLICATION CIRCUIT |
| EP0645892A1 (en) * | 1993-09-28 | 1995-03-29 | France Telecom | Frequency-locked loop |
| FR2710806A1 (en) * | 1993-09-28 | 1995-04-07 | France Telecom | Frequency control device. |
| WO1995018508A1 (en) * | 1993-12-29 | 1995-07-06 | Zenith Electronics Corporation | Circuit for the acquisition of a carrier signal by applying a substitute pilot to a synchronous demodulator |
| WO1997023049A1 (en) * | 1995-12-20 | 1997-06-26 | Italtel S.P.A. | Procedure and circuit for holding lock state in a digital pll |
Also Published As
| Publication number | Publication date |
|---|---|
| SE7415990L (en) | 1975-06-23 |
| SE398423B (en) | 1977-12-19 |
| GB1452559A (en) | 1976-10-13 |
| CH566089A5 (en) | 1975-08-29 |
| IT1032558B (en) | 1979-06-20 |
| JPS50115458A (en) | 1975-09-10 |
| NL7416281A (en) | 1975-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2929127C2 (en) | ||
| DE3232155C2 (en) | Circuit arrangement for regulating the phase difference between an input signal and an output signal | |
| DE2643520C3 (en) | Circuit arrangement for line synchronization in a television receiver | |
| DE3841512C2 (en) | ||
| DE2720747C3 (en) | Clock pulse regenerator | |
| DE2456742A1 (en) | METHOD FOR GENERATING N TIMES A NORMAL FREQUENCY | |
| DE2848490C3 (en) | Programmable frequency divider circuit | |
| DE2606294C2 (en) | Write clock generator | |
| DE2428495A1 (en) | ARRANGEMENT FOR DISCONTINUATION IN SYNCHRONIZED OSCILLATORS | |
| DE2639326A1 (en) | FREQUENCY SYNTHESIZER | |
| DE10392225T5 (en) | Tester | |
| DE2541163A1 (en) | PHASE AND / OR FREQUENCY COMPARATOR | |
| DE3733554A1 (en) | PLL DELAY CIRCUIT | |
| DE2948330A1 (en) | FREQUENCY MEASURING DEVICE | |
| DE102014104758A1 (en) | Phase-locked loop and method for operating a phase locked loop | |
| DE3210048A1 (en) | IMPULSE DELAY COMPENSATION FOR FREQUENCY SYNTHETIZERS | |
| DE2853927B2 (en) | Television receiver with a horizontal synchronous circuit | |
| DE2751021A1 (en) | ARRANGEMENT FOR SYNCHRONIZING OSCILLATOR SIGNALS | |
| DE2749493A1 (en) | SIGNAL GENERATOR | |
| DE3906094A1 (en) | DIGITAL PHASE / FREQUENCY DETECTOR CIRCUIT | |
| EP0402711B1 (en) | Circuit arrangement for the correct-phase regeneration of a clock signal | |
| DE2635204C3 (en) | Network analyzer system | |
| DE2448533A1 (en) | CIRCUIT ARRANGEMENT FOR A PHASE DISCRIMINATOR WITH UNLIMITED CATCHING AREA | |
| DE2735053A1 (en) | Digital phase locked loop using counters for filter - generates control signal without filter adder or multiplier | |
| DE2135565C3 (en) | Circuit arrangement for the time-stabilized delay of pulses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |