DE2420663B2 - REGENERATING AND EVALUATING CIRCUIT AND PROCESS FOR THEIR PRODUCTION - Google Patents

REGENERATING AND EVALUATING CIRCUIT AND PROCESS FOR THEIR PRODUCTION

Info

Publication number
DE2420663B2
DE2420663B2 DE19742420663 DE2420663A DE2420663B2 DE 2420663 B2 DE2420663 B2 DE 2420663B2 DE 19742420663 DE19742420663 DE 19742420663 DE 2420663 A DE2420663 A DE 2420663A DE 2420663 B2 DE2420663 B2 DE 2420663B2
Authority
DE
Germany
Prior art keywords
transistors
regeneration
evaluation circuit
transistor
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742420663
Other languages
German (de)
Other versions
DE2420663A1 (en
Inventor
Günther Dipl.-Ing.; Wotruba Gottfried Dipl.-Ing.; 8000 München Meusburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742420663 priority Critical patent/DE2420663B2/en
Publication of DE2420663A1 publication Critical patent/DE2420663A1/en
Publication of DE2420663B2 publication Critical patent/DE2420663B2/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation

Description

<t<t

Mit dem Knoten 1 ist die Bitleitung 11 und mit dem Knoten 2 die Bitleitung 21 verbunden.With the node 1 is the bit line 11 and with the Node 2 the bit line 21 connected.

'n der aus der Figur ersichtlichen Weise ist beispielsweise das Ein-Transistor-Speicherelement 3 mit der Bitleitung 21 verbunden. Das Speicherelement 3 besteht aus dem Speicherkondensator 31 und dem über die Wortleitung 33 ansteuerbaren Transistor 30, der vorzugsweise ein MOS-Transistor ist'n as shown in the figure for example, the one-transistor memory element 3 is connected to the bit line 21. The memory element 3 consists of the storage capacitor 31 and the transistor 30 controllable via the word line 33, the is preferably a MOS transistor

Zum Vorbereiten auf das Auslesen (Precharge) w;rd der Quertransistor 6 über den Anschluß 8 leitend geschaltet Dies bedeutet, daß bei abgeschalteten Lasttransistoren 44 und SS sich die Spannungen Vi und V2 der Knoten 1 und 2 einander angleichen und, wie dies in der älteren Patentanmeldung P 23 07 323.6 (VPA 73/7018) in der Rg. 2 dargestellt ist, den Wert Vr erreichea Dieses Referenzpotential VV ist dabei identisch mit der Einsatzspannung der Schalttransistoren 4 und 5 und weicht von dem günstigsten Mittelwert Um=OJS (Um+ Um) ab. Dabei bedeutet Um ias an den Bitleitungen 11 bzw. 21 anliegende Potential bei einer aus dem Speicherelement 3 ausgelesenen »0« und Um das an den Bitleitungen U bzw. 21 anliegende Potential bei einer aus dem Speicherelement 3 ausgelesenen »1«.To prepare for readout (precharge) w ; rd the transverse transistor 6 is switched on via the terminal 8. This means that when the load transistors 44 and SS are switched off, the voltages Vi and V 2 of the nodes 1 and 2 equalize and, as described in the earlier patent application P 23 07 323.6 (VPA 73 / 7018) is shown in Rg. 2, the value Vr reaches a This reference potential VV is identical to the threshold voltage of the switching transistors 4 and 5 and deviates from the most favorable mean value Um = OJS (Um + Um) . Um ias means the potential applied to the bit lines 11 or 21 when a “0” is read from the memory element 3 and Um means the potential applied to the bit lines U or 21 when a “1” is read from the memory element 3.

Gemäß dem Merkmal der Erfindung wird nun die Einsatzspannung der Schalttransistoren so erhöht, daß das Referenzpotential dem günstigsten Mittelwert LZm=O1S · (Ubo+ Um) entspricht Dadurch wird vorteilhafterweise erreicht, daß bei Auswahl eines Speicherelementes unabhängig von der Art der gespeicherten Information der Absolutbetrag der Spannungsänderuag an der Bitleitung gleich groß istAccording to the feature of the invention, the threshold voltage of the switching transistors is increased so that the reference potential corresponds to the most favorable mean value LZm = O 1 S · (Ubo + Um) the voltage change on the bit line is the same

Die Einsatzspannung der Schalttransistoren kann beispielsweise durch die Erhöhung der Dotierung des Substrates unterhalb der Gateelektrode der Schalttransistoren erreicht werden. Beispielsweise kann die Dotierung durch einen Ionenimplantationsschritt bewerkstelligt werden. Ein solcher Schritt erfordert nur eine zusätzliche Maske. Beispielsweise errechnet sich bei einer Ionenimplantationsdosis von z. B. 1 · 1012/cm2, einer Oxiddicke von DOx=60nm und einer Substratvorspannung von UaA= -8 V für einen n-Kanal-Feldeffekt-Transistor die Einsatzspannung zu VV= 5 V.The threshold voltage of the switching transistors can be achieved, for example, by increasing the doping of the substrate below the gate electrode of the switching transistors. For example, the doping can be accomplished by an ion implantation step. Such a step only requires an additional mask. For example, with an ion implantation dose of e.g. B. 1 · 10 12 / cm 2 , an oxide thickness of D O x = 60 nm and a substrate bias voltage of UaA = -8 V for an n-channel field effect transistor, the threshold voltage to VV = 5 V.

Weiterhin kann eine Erhöhung der Einsatzspannung der Schalttransistoren dadurch erreicht werden, daß fürFurthermore, an increase in the threshold voltage of the switching transistors can be achieved in that for die Schalttransistoren und für die Lasttransistoren verschiedene GatemateriaHea verwendet werden. Beispielsweise kann für die Lasttransistoren Silizium und für die Schalttransistoren Aluminium Verwendung finden. Die Differenz der Austrittsarbeiten zwischen dem Gatematerial und dem Substrat geht dabei additiv in die Formel zur Berechnung der Einsatzspannung Ut ein. Da diese Differenz bei Al—Silizium um ca. 1,1 V höher ist als bei Si-Si, ist mit eine.* Erhöhung der Einsatzspannung um diesen Betrag bei Al-Gate-Transistoren zu rechnen.the switching transistors and different GatemateriaHea are used for the load transistors. For example, silicon can be used for the load transistors and aluminum can be used for the switching transistors. The difference in the work functions between the gate material and the substrate is added to the formula for calculating the threshold voltage Ut . Since this difference is approx. 1.1 V higher with Al-silicon than with Si-Si, an increase in the threshold voltage by this amount is to be expected with Al-gate transistors.

Eine weitere Möglichkeit für die Erhöhung der Einsatzspannung der Schalttransistoren ergibt sich durch die Erhöhung der Gateoxiddicke. Die z. B. bei R. H. Crawford (»MOSFET in Circuit Design«, McCraw-HM 1967, S. 39) erwähnte Formel zur Berechnung der Einsatzspannung eines MOS-Feldeffekt-Transistors hat folgende Gestalt:Another possibility for increasing the threshold voltage of the switching transistors results by increasing the gate oxide thickness. The z. B. at R. H. Crawford ("MOSFET in Circuit Design", McCraw-HM 1967, p. 39) mentioned formula for calculating the threshold voltage of a MOS field effect transistor has the following form:

UT = U T =

In dieser Formel bedeutetIn this formula means

tox die Dicke des Gateisolators, Box die Dielektrizitätskonstante des Gateisolators, tox the thickness of the gate insulator, box the dielectric constant of the gate insulator,

es die Dielektrizitätskonstante des Substrates, q die Elementarladung, N die Dotierung des Substrates, Φ F das Fermipotential, YBG die Substratvorspannung, Vss das Oberflächenpotential, VFB die Flachbandspannung. e s the dielectric constant of the substrate, q the elementary charge, N the doping of the substrate, Φ F the Fermi potential, YBG the substrate bias, Vss the surface potential, VFB the flat band voltage.

Für Standardwerte, wie sie z. B. bei R. H. Crawford angegeben werden, erhält man bei einer Erhöhung der Dicke tox von 60 nm auf 120 nm eine Änderung der Einsatzspannung von t/r= + 2 V auf Ur= +4 V, wenn eine Substratvorspannung von Vbg=-8 V und eine Substratdotierung N= 6 · 1015 angenommen wird.For standard values such as B. specified by RH Crawford, an increase in the thickness t ox from 60 nm to 120 nm results in a change in the threshold voltage from t / r = + 2 V to Ur = +4 V when a substrate bias of Vbg = -8 V and a substrate doping N = 6 · 10 15 is assumed.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (9)

1 - ™«k ein Schalttransistor und jeweüs ein Lastwider- 1 - ™ «k a switching transistor and each one load resistor jeweüs »iSrtSS. Als Schalttransistoren und alseach »iSrtSS. As switching transistors and as Patentansprache: SSfflSff ** vorzugsweise Feldeffekt-Transi-Patent address: SSfflSff ** preferably field effect transit *^^™^idet Zwischen den Knoten des Hipflops* ^^ ™ ^ idet between the nodes of the hip-flop !,Regenerier-und Bewerterscbatong «ach Art ^^eriersetoltung, die mit den Bideitungen eines gfXtetej* FUpflop? mit zwe, integrierten, 5 derjge ^ ^ Quertransistor Λ Halbleiterinvertierenden VerstärkersMen, die jeweils a-o ^Srangeordnet u.u D !, Regenerier- und Evaluerscbatong «oh kind ^^ eriersetoltung, which with the bideitungen of a gfXtetej * FUpflop? with two integrated, 5 derjge ^ ^ transistors Λ semiconductor-inverting amplifiers, each ao ^ S rangeord net u . u D emem Schalttraaastor und einem Lasttransistor ^^f einer wie oben beschnebenen Regenenerbötehen und mit einem Quertransistor, der die Mg™^ & * ß. für Bn-Transistor-Speicherele-emem Schalttraaastor and a load transistor ^^ f a Regenenerbötehen as described above and with a transverse transistor, which the Mg ™ ^ & * ß. for Bn transistor memory elements Knoten der Regenerierschaltung miteuianderver- ^!^f^,* wird, erzeugt man vor Auswahl eines bindet, daduSh gekennzeichnet daß die ,o ^Smentes an den parasitären Bitleztungskapa-Schalttransirtoreni^Siso^messensmAdaB^e , gacner Referenzpotential, das zum VergleichNode of the regeneration circuit miteuianderver- ^! ^ F ^, * is generated before selecting one binds, daduSh characterized that the, o ^ Smentes at the parasitic Bitleztungskapa-Schalttransirtoreni ^ Siso ^ messensmAdaB ^ e , gacner reference potential that for comparison 5>cnaittraiisi5uvi»» v* ·*/ «■** **~~T^ W-.* wort " -ritäten ein itereiw*!*'·*·1**···"· — ~5> cnaittraiisi5uvi »» v * · * / «■ ** ** ~~ T ^ W -. * Word" rites a itereiw *! * '· * · 1 ** ··· "· - ~ Einsatzspannung dem günstigsten Mittelwert 2«™berden der Information entsprechenden Poten- UM=Q5 · (Um* Um) etwa entspricht g» d Informationspotentialen Um und i/«, dientThe threshold voltage corresponds to the most favorable mean value 2 «™ over the potential corresponding to the information - U M = Q5 · (Um * Um) roughly corresponds to g» d information potentials Um and i / «, serves 2. Regenerier- und Bewerterschaltung nach ^Pj-^. Soamlungsänderung an der Bnleitung nach £pS I dadurch gekennzeichnet,+daß *e .3 ^^S^ricSlementes abhängig von der2. Regeneration and evaluation circuit according to ^ Pj- ^. Soaml ung change on the lead after £ pS I characterized + that * e .3 ^^ S ^ ricSlementes dependent on the Anspruch 1, dadurch gekennzeichnet, aao wc *i «»«—". ,-. , ^_ ..„ Einsatzspannung der Schalttransistoren ±20% des Auswahl eines Speicherelement«! abhängig von der günstigen Mittelwertes t/wbeträgt Höhe des Referenzpoten^als an der Bitleitung und vonClaim 1, characterized in that aao wc * i «» «-". , -., ^ _ .. "threshold voltage of the switching transistors ± 20% of the selection of a storage element"! Depending on the favorable mean value t / w is the level of the reference potential ^ than on the bit line and from 3. Regenerier- und Bewerterschaltung-nach den informationspotsnüalen sowie vom Verhältnis der Anspruch 1, dadurch gekennzeichnet, daß die parasitären BitleitungskapaötätCizur Kapazität Csdes Einsatzspannung der Schalttransistoren ±10% des 20 Speicherkondensators des Spetcnerelernentes. günstigsten Mittelwertes i/Mbeträgt Bei der bekannten Regenerierschaltung ist das3. Regeneration and evaluation circuit according to the informationspotsnüalen and the ratio of claim 1, characterized in that the parasitic bit line capacitance Csdes the threshold voltage of the switching transistors ± 10% of the 20 storage capacitor of the Spetcnerelernentes. The most favorable mean value i / M is. In the case of the known regeneration circuit this is 4. Regenerier- und Bewerterschaltung nach Referenzpotential identisch mit der Einsatzspannung Anspruch 1, dadurch gekennzeichnet daß die Ur der Schatttransistoren und weicht vom Mittelwert Einsauspannung der Schalttransistoren dem gün- der Informationspotentiale ab.4. Regenerating and evaluating circuit according to reference potential identical to the threshold voltage of claim 1, characterized in that the Ur of the shadow transistors and deviates from the mean value of the voltage of the switching transistors from the favorable information potentials. stigsten Mittelwert ««entspricht 25 Die Aufgabe der vorliegenden Erfindung bestehtFirst mean value «« corresponds to 25 The object of the present invention is 5. Regenerier-und Bewerterschaltung nach einem darin, eine wie eingangs erwähnte Regenerier- und der Ansprüche 1 bis 4, dadurch gekennzeichnet daß Bewerterschaltung anzugeben, bei der die Einsatzspandie Gateelektroden der Lasttransistoren und der nung Ut der Schalttransistoren mit dem Mittelwert Schalttransistoren aus verschiedenen Materialien l/M=03ffa>+yBi)übereinstimmt5. regeneration and evaluation circuit according to one of the above-mentioned regeneration and claims 1 to 4, characterized in that the evaluation circuit indicate in which the insert spandie gate electrodes of the load transistors and the voltage Ut of the switching transistors with the mean value of switching transistors made of different materials l / M = 03ffa> + yBi) matches bestehen, wobei die Austrittsarbeit zwischen dem 30 Diese Aufgabe wird durch eine wie eingangs Material der Gateelektrode und dem Substrat der erwähnte Regenerier- und Bewerterschaltung gelöst Schahtransistoren größer als die entsprechende die durch die in dem Kennzeichen des Patentanspruchs Austrittsarbeit der La<=ttransistoren ist 1 aufgeführten Merkmale gekennzeichnet istexist, with the work function between the 30th This task is carried out by one as initially Material of the gate electrode and the substrate of the mentioned regeneration and evaluation circuit dissolved Schahtransistors larger than the corresponding one by the in the characterizing part of the claim Work function of the La <= ttransistors is marked 1 listed features 6. Regenerier- und Bewerterschaltung nach Ein wesentlicher Vorteil einer erfindungsgemäßen Anspruch 5, dadurch gekennzeichnet daß die 35 Regenerier- und Bewerterschaltung liegt in der Gateelektroden der Lasttransistoren aus Silizium Einsparung zusätzlicher Bauteile und Ansteuertakle, die und die Gateelektroden der Schalttransistoren aus bisher zur Behebung des Nachteiles der Bewerterschal-Aluminium bestehen. tungen des Standes der Technik notwendig sind.6. Regeneration and evaluation circuit according to a major advantage of an inventive Claim 5, characterized in that the regeneration and evaluation circuit is in the Gate electrodes of the load transistors made of silicon and the gate electrodes of the switching transistors from previously to eliminate the disadvantage of the evaluator scarf aluminum exist. State-of-the-art solutions are necessary. 7. Regenerier- und Bewerterschaltung nach einem Ein weiterer Vorteil der Erfindung liegt darin, daß der Ansprüche 1 bis 4, dadurch gekennzeichnet daß 40 aufgrund der weiter unten im einzelnen erläuterten die Schalttransistoren oder die Lasttransistoren selektiven Erhöhung der Dotierung des Substrates einen Gateisolator einer Dicke aufweisen, die etwa unterhalb der Gateelektrode zur Anhebung der um den Faktor 13 bis 3 größer als die Dicke der Einsatzspannung von Feldeffekt-Transistoren ein Sub-Gateisolatoren von üblicherweise verwendeten strat niedrigerer Dotierung verwendet werden kann. Schalt- bzw. Lasttransistoren, die etwa 60nm 45 was für bestimmte Anwendungen, z.B. bei der als beträgt ist Diffusionsgebiet ausgeführten Bitleitung in einer7. Regeneration and evaluation circuit according to a further advantage of the invention is that of claims 1 to 4, characterized in that 40 on the basis of the details explained below the switching transistors or the load transistors selectively increasing the doping of the substrate have a gate insulator of a thickness that is approximately below the gate electrode to raise the A sub-gate insulator is 13 to 3 times larger than the thickness of the threshold voltage of field effect transistors of commonly used strat lower doping can be used. Switching or load transistors, which are around 60nm 45 for certain applications, e.g. in the as is a bit line implemented in a diffusion region 8. Regenerier- und Bewerterschaltung nach einem Speicherschaltung mit Ein-Transistor-Speicherelemender Ansprüche 1 bis 4, dadurch gekennzeichnet daß ten wichtig ist da sich dann ein günstiges Verhältnis der zur Erhöhung der Einsatzspannung der Schalttransi- Kapazitäten Cszu Csergibt8. Regeneration and evaluation circuit based on a memory circuit with a one-transistor memory element Claims 1 to 4, characterized in that th is important because then there is a favorable ratio of to increase the threshold voltage of the switching transistor capacitances Cs to Cs stören das Substrat dieser Transistoren unterhalb 50 Weitere Erläuterungen zur Erfindung und zu deren der Gateelektrode dotiert ist Ausgestaltungen gehen aus der Figur und derinterfere with the substrate of these transistors below the gate electrode is doped 9. Verfahren zur Herstellung einer Regenerier- Beschreibung hervor.9. Method for producing a regeneration description. und Bewerterschaltung nach Anspruch 8, dadurch Die Figur zeigt das Schaltbild einer Regenerier- undand evaluation circuit according to claim 8, characterized in that the figure shows the circuit diagram of a regeneration and gekennzeichnet daß das Substrat unterhalb der Bewerterschaltung.characterized in that the substrate is below the evaluation circuit. Gateelektrode durch Ionenimplantation dotiert 55 In der Figur sind die beiden Schalttransistoren mit wird. und 5 und die als Lastelemente dienenden TransistorenGate electrode doped by ion implantation 55 In the figure, the two switching transistors are with will. and 5 and the transistors serving as load elements mit 44 und 55 bezeichnet Vorzugsweise sind alsdenoted at 44 and 55 are preferably as Schalttransistoren MOS-Feldeffekt-Transistoren verwendet. Die Lastwiderstände 44 und 55 sind vorzugs-60 weise ebenfalls MOS-Feldeffekt-Transistoren, wobeiSwitching transistors used MOS field effect transistors. The load resistors 44 and 55 are preferably also 60 MOS field effect transistors, with Die Erfindung bezieht sich auf eine Regenerier- und die Gateanschlüsse dieser Transistoren über den Bewerterschaltung nach dem Oberbegriff des Patentan- Anschluß 9 gemeinsam ansteuerbar sind. Die Sourcespruchsl und auf ein Verfahren zu ihrer Herstellung. elektroden beider Lastwiderstände sind über denThe invention relates to a regeneration and the gate connections of these transistors via the Evaluation circuit according to the preamble of the patent connection 9 can be controlled together. The Sourcespruchsl and a process for their manufacture. electrodes of both load resistors are over the Solche Regenerier- und Bewerterschaltungen sind gemeinsamen Eingang ? ansteuerbar. Zwischen den bekannt. Beispielsweise ist in »Electronics«, 13.9.1973, 65 Knoten 1 und 2 des Flipflops ist der Quertransistor 6, S. 116—121, eine solche Regenerierschaltung beschrie- der ebenfalls vorzugsweise ein MOS-Feldeffekt-Transibea Dabei besteht diese Schaltung im wesentlichen aus stör ist als elektrischer Halbleiterschalter angeordnet, einem Flioflop, bei dem in jeweils einem Flipflopzweig Der Transistor 6 ist über den Anschluß 8 ansteuerbar.Such regeneration and evaluation circuits are common input? controllable. Between known. For example, in "Electronics", 9/13/1973, 65 nodes 1 and 2 of the flip-flop is the cross transistor 6, Pp. 116-121, such a regeneration circuit also preferably described a MOS field effect transibea This circuit consists essentially of disruptive is arranged as an electrical semiconductor switch, a flip-flop, in which the transistor 6 can be controlled via the connection 8 in a respective flip-flop branch.
DE19742420663 1974-04-29 1974-04-29 REGENERATING AND EVALUATING CIRCUIT AND PROCESS FOR THEIR PRODUCTION Granted DE2420663B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742420663 DE2420663B2 (en) 1974-04-29 1974-04-29 REGENERATING AND EVALUATING CIRCUIT AND PROCESS FOR THEIR PRODUCTION

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742420663 DE2420663B2 (en) 1974-04-29 1974-04-29 REGENERATING AND EVALUATING CIRCUIT AND PROCESS FOR THEIR PRODUCTION

Publications (2)

Publication Number Publication Date
DE2420663A1 DE2420663A1 (en) 1975-11-13
DE2420663B2 true DE2420663B2 (en) 1977-02-10

Family

ID=5914223

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742420663 Granted DE2420663B2 (en) 1974-04-29 1974-04-29 REGENERATING AND EVALUATING CIRCUIT AND PROCESS FOR THEIR PRODUCTION

Country Status (1)

Country Link
DE (1) DE2420663B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838817A1 (en) * 1978-09-06 1980-03-20 Ibm Deutschland TTL COMPATIBLE ADDRESS LOCKING CIRCUIT WITH FIELD EFFECT TRANSISTORS AND CORRESPONDING OPERATING METHOD

Also Published As

Publication number Publication date
DE2420663A1 (en) 1975-11-13

Similar Documents

Publication Publication Date Title
DE2312414C2 (en) Process for the manufacture of integrated MOSFET circuits
DE2324965A1 (en) CIRCUIT ARRANGEMENT FOR READING A CAPACITIVE DATA MEMORY
DE2552644C2 (en) Integrated semiconductor read-only memory and process for its manufacture
DE3206507C2 (en)
EP0483537A2 (en) Current source circuit
DE3329820A1 (en) CIRCUIT ARRANGEMENT WITH A COUNTERACTIVE VALUE ELEMENT
DE2550107A1 (en) CIRCUIT ARRANGEMENT WITH FIELD EFFECT TRANSISTORS
DE3633591C2 (en) Internal full differential operational amplifier for integrated CMOS circuits
DE2557165C3 (en) Decoder circuit and its arrangement for integration on a semiconductor module
DE2622307C2 (en) Integrated semiconductor memory device
DE3240189A1 (en) FIELD EFFECT TRANSISTORS WITH INSULATED GATE (IGFET) CIRCUIT
DE1953975B2 (en) High speed polyphase gate
DE3243674C2 (en) Reference voltage circuit
WO1996042050A1 (en) Circuit for comparing two electrical quantities provided by a first neuron mos field effect transistor and a reference source
DE3430972C2 (en) Integrated circuit
DE2431079C3 (en) Dynamic semiconductor memory with two-transistor memory elements
DE2519323C3 (en) Static three-transistor memory element
DE2523683A1 (en) CABLE FOR TRANSPORTING A CHARGE, IN PARTICULAR CABLE FOR STORAGE ELEMENTS THAT FORM A STORAGE FIELD
DE2433077A1 (en) DYNAMIC STORAGE DEVICE
DE2420663B2 (en) REGENERATING AND EVALUATING CIRCUIT AND PROCESS FOR THEIR PRODUCTION
DE2836948A1 (en) MOS ANALOG / DIGITAL CONVERTER
DE2839459A1 (en) CIRCUIT ARRANGEMENT FOR SIGNAL LEVEL CONVERSION
DE2748571B2 (en)
EP0045403A1 (en) Method of producing a device to reduce the influence of radiation on MOS memory cells
DE2441385C3 (en) Method for increasing the read signal in a one-transistor memory element

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee