DE2405066A1 - Verfahren zur herstellung einer integrierten halbleiterschaltung - Google Patents

Verfahren zur herstellung einer integrierten halbleiterschaltung

Info

Publication number
DE2405066A1
DE2405066A1 DE19742405066 DE2405066A DE2405066A1 DE 2405066 A1 DE2405066 A1 DE 2405066A1 DE 19742405066 DE19742405066 DE 19742405066 DE 2405066 A DE2405066 A DE 2405066A DE 2405066 A1 DE2405066 A1 DE 2405066A1
Authority
DE
Germany
Prior art keywords
conductivity type
epitaxial layer
effect transistor
zones
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742405066
Other languages
English (en)
Inventor
Reinhold Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19742405066 priority Critical patent/DE2405066A1/de
Publication of DE2405066A1 publication Critical patent/DE2405066A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • "Verfahren zur Herstellung einer integrierten Halbleiterschaltung" Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem Feldeffek-ttransistor, bei dem auf einen Halbleitergrundkörper vom ersten Leitungstyp eine epitaktische Schicht vom zweiten Leitungstyp aufgebracht und durch Separationszonen vom ersten Leitungstyp ein begrenzter Bereich in der epitaktischen Schicht hergestellt wird.
  • In der linearen Schaltungstechnik kommen neben bipolaren Transistoren auch Feldeffekttransisteren zur Anwendung. Nach dem Stand der Technik werden Feldeffekttransistoren in integrierten Schaltkreisen gemäß der Figur 1 heute dadurch hergestellt, daß man von einem Halbleitergrundkörper 1 vom ersten Leitungstyp ausgeht, auf diesen Halbleitergrundkörper 1 eine epitaktische Schicht 2 vom zweiten Leitungstyp aufbringt und in dieser epitaktischen Schicht durch eine Separationsdiffusion den Bereich des Feldeffekttransistors abgrenzt. Die in die epitaktische Schicht diffundierten Separationszonen 3 haben den ersten Leitungstyp. Zur Herstellung des Gate wird gemäß der Figur 1 eine ringförmige Gatezone 4 vom ersten Leitungstyp in den abgegrenzten Bereich 5 eindiffundiert. An der Gatezone 4 wird die Gateelektrode 6 angebracht. Dic Drainelektrode 7 urd die Sourceelektrode 8 werden durch Aufdampfen hergestellt. Wie die Figur 1 erkennen läßt, wird die Dreinelektrode 7 im allgemeinen ring- oder rahmenförmig ausgebildet.
  • Die bekannte Feldeffektransistortechnik in integrierten Schaltungen, die anhand der Figur 1 erläutert wurde, hat den Nachteil, daß die epitaktische Schicht 2 möglichst dünn sein muß. Eine solche epitaktische Schicht bereitat jedoch für andere Bauelemente der integrierten Schaltung Schwierigkeiten. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches diesen Nachteil vermeidet und welches außerdem die Herstellung eines Feldeffekttransistors in einer integrierten Schaltung vereinfacht. Zur Lösung dieser Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung vorgeschlagen, daß in den begrenzten Bereich eine Halbleiterzone vom ersten Leitungstyp eingebracht wird, daß in diese Halbleiterzone vom ersten Leitungstyp eine oder mehrere Halbleiterzonen vom zweiten leitungstyp als Gatezonen eingebracht werden und zwar vorzugsweise derart, daß sie sich über die Halbleiterzone vom ersten Leitungstyp hinaus in den begrenzten Bereich erstrecken, und daß Source- und Gateelektroden hergestellt werden.
  • Die Gatezonen werden vorzugsweise durch Diffusion hergestellt und streifenförmig ausgebildet. Die Kontaktierung der Gatezonen erfolgt vorzugsweise durch Anbringen einer Elektrode oder mehrerer Elektroden am begrenzten Bereich.
  • Die Drain- und Sourceelektroden werden vorzugsweise durch Aufdampfen hergestellt.
  • Die Erfindung wird irn folgenden an einem Ausführungsbeispiel näher erläutert, Zur Herstellung einer integrierten Schaltung mit einer Feldeffekttransistor wird zunächst gemäß der Figur 2 auf einen Halbleitergrundkörper 1 vom ersten Leitungstyp eine epitaktische Schicht 2 vom zweiten Leitungstyp aufgebracht und ein begrenzter Bereich 3 in der epitaktischen Schicht 2 hergestellt, indem die Separationszonen 4 vom ersten Leitungstyp mit Hilfe der Diffusionsmaskentechnik in die epitaktische Schicht 2 eindiffundiert werden In den begrenzten Bereich 3 vom zweiten Leitungstyp wird gemäß der Figur 2 cine Halbleiterzone 5 vom ersten Leitungstyp als kanalzone des Feldeffekttransistors eindiffundiert, und zwar chenfalls mit Hilfe der Diffusionsmaskentechnik durch eine Öffnung in einer auf dem halbleiterkörper befindlichen Isolierschicht G. In die Halbleiterzone 5 vom ersten Leitungstyp werden gemäß d(-i @igur 2 Gatezonen 7 vom zweiten Leitungstyp eindiffundiert, und zwar durch Öffnungen in der Isolierschicht 8 Die Gatezonen 7, die einen streifenförmigen Querschnitt haben erstrecken sich, wie die Draufsicht der Figur 3 ei-qt, über die Halbleiterzone 5 hinaus in den begreraten Pereich 3, so daß die Möglichkeit bestecht, die @@ezonen 7 durch Anbringen von einer oder mehrerer Elektroden am begrenzten Bereich 3 zu kontaktieren.
  • Die fertige Anordnung zeigt die Figur 4. Die Anordnung der Figur 4 ist mit den erforderlichen Drainelektroden und Sourceelektroden 10 versehen. Diese Elektroder werder vorzugsweise durch Aufdampfen von Kontaktmaterial @@@@ nungen der @solierschicht 8 hergestellt. Es empfichlt sie diese Elektroden in Gestalt einer Kammstruktur miteiander zu verbinden An die epitaktische Schicht 2 werden außer dem Feldefiektiransistor natürlich auch noch die aner Bauelementc der integrierten Schaltung eingebracht.

Claims (3)

  1. P a t e n t a n s p r ü c h e
    Verfahren zur Herstellung einer integrierten @albleiterschaltung mit einem Feldeffekttransistor, bei dem auf einen Halbleitergrundkörper vom ersten Leitungstyp eine epitaktische Schicht vom zweiten Leitungstyp aufgebracht und durch Separationszonen vom ersten Leitungstyp ein begrenzter Bereich in der epitaktischen Schicht hergestellt wird, dadurch gekennzeichnet, daß in den begrenzten Bereich eine Halbleiterzone vom ersten Leitungstyp eingebracht wird, daß in diese Halbleiterzone vom ersten Leitungstyp eine oder mehrere Halbleiterzonen vom Leitungstyp als Gatezonen eingebracht werden, und zwar vorzugsweise derart, daß sie sich über die Halbleiterzone vom ersten Leitungstyp hinaus in den begrenzten Bereich erstrecken, und daß Source- und Gateelektroden hergestellt werden.
  2. 2) Verfahren nach Anspruch 1, dadurch ge}-erinzeiciinft, daß die Gatezonen streifenförmig ausgebildet werden.
  3. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Drain- und Sourceelektroden durch Aufdampfen hergestellt werden.
DE19742405066 1974-02-02 1974-02-02 Verfahren zur herstellung einer integrierten halbleiterschaltung Pending DE2405066A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742405066 DE2405066A1 (de) 1974-02-02 1974-02-02 Verfahren zur herstellung einer integrierten halbleiterschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742405066 DE2405066A1 (de) 1974-02-02 1974-02-02 Verfahren zur herstellung einer integrierten halbleiterschaltung

Publications (1)

Publication Number Publication Date
DE2405066A1 true DE2405066A1 (de) 1975-08-07

Family

ID=5906463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742405066 Pending DE2405066A1 (de) 1974-02-02 1974-02-02 Verfahren zur herstellung einer integrierten halbleiterschaltung

Country Status (1)

Country Link
DE (1) DE2405066A1 (de)

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2201833A1 (de) Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2405066A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE1903342A1 (de) Halbleitervorrichtung
DE2105475C3 (de) Integrierte Halbleiterschaltung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE2447867A1 (de) Halbleiteranordnung
DE2038283C3 (de) Halbleiterbauelement
DE2547220A1 (de) Verfahren zum herstellen einer integrierten schaltungsanordnung
DE1614861C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
DE1639581B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE10045045C2 (de) Herstellungsverfahren von Feldeffekttransistoren in integrierten Halbleiterschaltungen
DE1614910C3 (de) Halbleiteranordnung
DE2026678A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1924208B2 (de) Integrierte halbleiterschaltung
DE2230172B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE3004681C2 (de)

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
OD Request for examination
OHW Rejection