DE2232125C3 - Transistorised variable DC generator - uses auxiliary voltage equal to sum of base-emitter voltages multiplied by variable constant - Google Patents

Transistorised variable DC generator - uses auxiliary voltage equal to sum of base-emitter voltages multiplied by variable constant

Info

Publication number
DE2232125C3
DE2232125C3 DE19722232125 DE2232125A DE2232125C3 DE 2232125 C3 DE2232125 C3 DE 2232125C3 DE 19722232125 DE19722232125 DE 19722232125 DE 2232125 A DE2232125 A DE 2232125A DE 2232125 C3 DE2232125 C3 DE 2232125C3
Authority
DE
Germany
Prior art keywords
transistor
voltage
base
emitter
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19722232125
Other languages
German (de)
Other versions
DE2232125A1 (en
Inventor
Erdal Dipl.-Ing. 1000 Berlin Afsar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19722232125 priority Critical patent/DE2232125C3/en
Publication of DE2232125A1 publication Critical patent/DE2232125A1/en
Application granted granted Critical
Publication of DE2232125C3 publication Critical patent/DE2232125C3/en
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/141—Control of transmission; Equalising characterised by the equalising network used using multiequalisers, e.g. bump, cosine, Bode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

The circuit comprises two transistors with emitters interconnected and held at a fixed potential, and with one base controlled via a variable drive d.c. The collector currents are the direct currents generated. In both transistors (10, 11) the sum of the base-emitter voltage (UBE1 + UBE2) is composed of the sum of the difference of the variable drive d.c. voltage (Ust) and an auxiliary d.c. voltage (Uo). The auxiliary voltage is equal to the sume of the base-emitter voltages multiplied by a freely variable constant, and the sum (UBE1 + UBE2) is held approx. constant.

Description

Die Erfindung betrifft eine Transistorschaltung gemäß dem Oberbegriff des Anspruchs 1.The invention relates to a transistor circuit according to the preamble of claim 1.

Eine solche Schaltungsanordnung ist aus der DE-AS 11 75 281 bekannt. Dort weist die Schaltung einen Differenzvecstärker mit zwei Transistoren 1, 2 (Fi g. 1) auf, deren Emitter über einen gemeinsamen Emitterwidersund 3 mit Masse verbunden sind. Die Kollektorströme /&pgr; und /ca fließen ttber je einen in der Kollektorzuleitung liegenden Verbraucher 4,5. also zum Beispiel über je eine PIN-Diode eines Bode-Entzerrers mit einstellbarer Dämpfung, sowie über je eine Kollektof-EmitteT-strecke und den gemeinsamen Emitterwiderstand 3. Die Summe der Kollektorströme wird durch den Emitterwiderstand 3 bestimmt. Erhält zum Beispiel ein erster Anschluß 6. das heißt die Basis des ersten Transistors 1, eine feste Gleichspannung U\ und ein zweiter Anschluß 7. das heißt die Basis des zweiten Transistors 2, eine veränderbare Gleichspannung Lh, so ändern sich die beiden Kollektorströme /ei und la gegenläufig, wobei ihre Summe konstant bleibtSuch a circuit arrangement is known from DE-AS 11 75 281. There, the circuit has a differential amplifier with two transistors 1, 2 (Fig. 1), whose emitters are connected to ground via a common emitter resistor 3. The collector currents /π and /ca flow via a consumer 4,5 each located in the collector supply line, for example via a PIN diode of a Bode equalizer with adjustable attenuation, as well as via a collector-emitter path and the common emitter resistor 3. The sum of the collector currents is determined by the emitter resistor 3. For example, if a first terminal 6, i.e. the base of the first transistor 1, receives a fixed DC voltage U\ and a second terminal 7, i.e. the base of the second transistor 2, receives a variable DC voltage Lh, the two collector currents /ei and la change in opposite directions, whereby their sum remains constant.

Ein Bode-Entzerrer mit als steuerbare Abschlußwiderstande dienenden PIN-Dioden, die durch die vorgenannten Kollektorströme Ic &igr; und Ia gesteuert werden, hat jedoch, wie inzwischen festgestellt wurde, eineri wesentlichen Nachteil. Der Wellenwiderstand am Eingang und am Ausgang des Entzerrers bleibt innerhalb des Aussteuerbereiches der PIN-Dioden nicht konstant, wodurch seine Einsatzmöglichkeiten eingeschränkt werden. Zum Beispiel ist er als Pegelregler in Gemeinschaftsantennenanlagen nicht geeignet, sofern nicht die für einen Bode-Entzerrer geltende BeziehungHowever, a Bode equalizer with PIN diodes serving as controllable terminating resistors, which are controlled by the aforementioned collector currents Ic &igr; and Ia , has, as has since been established, a significant disadvantage. The characteristic impedance at the input and output of the equalizer does not remain constant within the control range of the PIN diodes, which limits its possible uses. For example, it is not suitable as a level controller in community antenna systems unless the relationship that applies to a Bode equalizer

Z2« constZ 2 « const

erfüllt wird, wobei mit Z der Wellenwiderstand des Bode-Entzerrers und mit R\ und Rj die Widerstandswerte der Abschlußwiderstärktf; bezeichnet sindis fulfilled, where Z is the characteristic impedance of the Bode equalizer and R\ and Rj are the resistance values of the terminating resistors

Der Erfindung liegt die Aufgabe zugrunde, bei einer Transistofschaltung der eingangs genannten Art das Produkt aus den Stromstärken der beiden Gleichströme annähernd konstant zu halten.The invention is based on the object of keeping the product of the current intensities of the two direct currents approximately constant in a transistor circuit of the type mentioned at the beginning.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichneten Merkmale gelöstThis object is achieved by the features characterized in claim 1

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Anspruch 1 angegebenen Transistorschaltung möglich. Besonders vorteilhaft ist die Anwendung einer erfindungsgemäßen Transistorschaltung bei einem Bode-Entzerrer, dessen steuerbare reelle Abschlußwiderstände PIN-Dioden sind. Werden die PIN-Dioden durch Gleichströme angesteuert, bei denen das Produkt der Stromstärken annähernd konstant ist, so bleibt der Wellenwiderstand am Eingang und am Ausgang des Entzerrers :nnerhalb des verhältnismäßig großen Aussteuerbereiches der PIN-Dioden weitgehend konstant. Aus der BeziehungThe measures listed in the subclaims enable advantageous further developments and improvements of the transistor circuit specified in claim 1. The use of a transistor circuit according to the invention in a Bode equalizer whose controllable real terminating resistors are PIN diodes is particularly advantageous. If the PIN diodes are controlled by direct currents for which the product of the current strengths is approximately constant, the characteristic impedance at the input and at the output of the equalizer remains largely constant within the relatively large control range of the PIN diodes. From the relationship

worin R der Widerstand eines durch einen Gleichstrom steuerbaren Widerstandes, /der Steuerstrom und &agr; und &bgr; Materialkonstanten sind, läßt sich ableiten, daß die Gleichung (1) erfüllt wird, wennwhere R is the resistance of a resistor controlled by a direct current, / is the control current and α and β are material constants, it can be deduced that equation (1) is satisfied if

(1) h 'h "\ —J .ff = const(1) h 'h "\ —J .ff = const

ist, das heißt, wenn das Produkt der beiden Steuerströme &Lgr; und h für die steuerbaren Widerstände konstant bleibt, that is, if the product of the two control currents Λ and h for the controllable resistors remains constant

Ausführungsbeispiele der Erfindung werden in der Zeichnung an Hand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert In der Zeichnung bedeutet:Embodiments of the invention are shown in the drawing using several figures and explained in more detail in the following description. In the drawing:

Fig. 1 tin Prinzipschaltbild eines bekannten Differenzverstärkers. Fig. 1 tin schematic diagram of a known differential amplifier.

Fig. 2 ein Prinzipschaltbild einer erfinciungsgemäßen Transistorschaltung,Fig. 2 is a schematic diagram of a transistor circuit according to the invention,

Fig.3 eine Transistorkennlinie, die den Kolleirtorstrom (Ic) eines Transistors als Funktion seiner Basis-Emittej-jpannungft/ef) zeigtFig.3 is a transistor characteristic curve showing the collector current (Ic) of a transistor as a function of its base-emitter voltage (ft/ef)

F ig. 4 ein Diagramm mit mehreren, je einer bestimmten Umgebungstemperatur zugeordneten IdUeE-Kennlinien eines Transistors,Fig. 4 is a diagram with several IdUeE characteristics of a transistor, each assigned to a specific ambient temperature,

F i g. 5 bis 10 je ein Schaltbild eines ersten bis sechsten Ausführungsbeispiels einer erfindungsgemäßen Transistorschaltung mit Temperaturstabilisierung,Fig. 5 to 10 each show a circuit diagram of a first to sixth embodiment of a transistor circuit according to the invention with temperature stabilization,

F i g. 11 ein Blockschaltbild eines Bode-Entzerrers mit PIN-Dioden als Abschlußwiderstände undFig. 11 a block diagram of a Bode equalizer with PIN diodes as terminating resistors and

Fig. 12 ein Schaltbild eines Pegelreglers als Sonde'rfall eines Bode-Entzerrers.Fig. 12 is a circuit diagram of a level controller as a special case of a Bode equalizer.

Nach dem Prinzipschaltbild gemäß Fi g. 2 enthält eine erfindungsgemäße Transistorschaltung zwei Tcansistoren 8,9, bei denen im Gegensatz zu dem Differenzverstärker gemäß Fi g. 1 das Potential an den Emittern unabhängig von den Stromstärken der jeweils eingestellten Kollektorströme Ia, Ia konstant bleibtAccording to the basic circuit diagram according to Fig. 2, a transistor circuit according to the invention contains two Tcansistors 8,9, in which, in contrast to the differential amplifier according to Fig. 1, the potential at the emitters remains constant regardless of the current strengths of the respective set collector currents Ia, Ia

Die Transistorkennlinie K gemäß Fig.3 zeigt den Kollektorstrom Ic eines Transistors als Funktion von dessen Basis-Emitterspannung Übe- Die Casis-Einitter-Spannungen sind in linearem Maßstab und die Kollektorströme in logarithmischem Maßstab aufgetragen. Die Kennlinie K hat einen fast linearen Verlauf. Aufgrund dieser Tatsache lassen sich für die Transistoren 8, 9 (Fig.2) folgende Beziehungen ableiten: Wenn die Summe der Basis-Emitterspannungen Übe &igr; und
konstant gehalten wird, wenn alsoThe transistor characteristic curve K according to Fig.3 shows the collector current Ic of a transistor as a function of its base-emitter voltage Uebe. The Casis-Einitter voltages are plotted on a linear scale and the collector currents on a logarithmic scale. The characteristic curve K has an almost linear course. Based on this fact, the following relationships can be derived for the transistors 8, 9 (Fig.2): If the sum of the base-emitter voltages Uebe &igr; and
is kept constant, so if

+ Use2 — 2 · i/o - const
ist dann gilt+ Use2 — 2 · i/o - const
is then applies

log /ei + log la-2· log /0 - constlog /ei + log la-2 · log / 0 - const

log (Zc &igr; · Ia) — log (Ie*)
60log (Zc ? · Ia) — log (Ie*)
60

/ei · Ia - /o2 - const./ei · Ia - /o 2 - const.

Hierbei bezeichnet /öden Kollektorstrom,der sich bei einer Basis-Emit terspi.anung LZ0 einstellen würde.
6; Eine nach dem Prinzipschaltbild gemäß F i g. 2 aufgebaute Transistorschaltung liefert somit zwei Gleichströme beziehungsweise Kollektorströme, die die GJeichung (7) erfüllen, sofern die UmgebungstemperaturHere, /öd denotes the collector current that would occur with a base-emitter voltage of LZ 0 .
6; A transistor circuit constructed according to the circuit diagram shown in Fig. 2 thus provides two direct currents or collector currents that satisfy the equation (7), provided that the ambient temperature

5 65 6

konstant bleibt Das ist aber in der Praxis selten der Fall. Aus den Gleichungen (12) und (13) erhält man dann:
Soll beispielsweise die Transistorschaltung in Verbindung
mit einem Bode-Entzerrer eingesetzt werden und Üifi + fei - 2 U, (14) gehört dieser Entzerrer zu einem Pegelregler in einerremains constant This is rarely the case in practice. From equations (12) and (13) we then obtain:
For example, if the transistor circuit is to be connected
be used with a Bode equalizer and Üifi + fei - 2 U, (14) this equalizer belongs to a level controller in a

Gemeinschaftsantennenanlage, in welcher er starken s das heißt, die Summe der Basis-Emitterspannungen für Temperaturinderungen ausgesetzt ist, dann verschiebt den ersten und den zweiten Transistor 10, 11 bleibt sich die Lage der Kennlinie K eines Transistors in Ab· unabhängig von der jeweils eingestellten Steuergleichhängigkeit von der Temperatur; vgL Kennlinien K, Ku spannung t/j, konstant; vgl. Gleichung (4).
K2 in dem Diagramm in Fig.4. Die Kennlinie K gilt Wie bereits weiter oben erwähnt, ergeben sich bei beispielsweise für die Normaltemperatur 6b von 250C io von der Normaltemperatur e% abweichenden Umgedie Kennlinie K\ für eine um zum Beispiel 300C höhere bungstemperaturen 6&Iacgr;, &thgr;&igr; die Kennlinien K\ und K2 Temperatur 6&Iacgr; und die Kennlinie Kt für eine um den (F i g. 4), das heißt, die Basis-Emitterspannungen Ubf &igr; gleichen Betrag niedrigere Temperatur e\ und Ubei sowie die Hilfsgleichspannung; Lh hängen vonCommunity antenna system in which it is exposed to strong s, that is, the sum of the base-emitter voltages for temperature changes, then shifts the first and the second transistor 10, 11, the position of the characteristic curve K of a transistor in Ab· remains constant regardless of the control voltage t/j, cf. equation (4).
K 2 in the diagram in Fig.4. The characteristic curve K is As already mentioned above, for example for the normal temperature 6b of 25 0 C io the characteristic curve K\ for a temperature 6λ, θ&igr; higher by, for example, 30 0 C, the characteristic curves K\ and K 2 result in the ambient temperature 6λ and the characteristic curve Kt for a temperature e\ and Ubei lower by the same amount (F i g. 4), i.e. the base-emitter voltages Ubf &igr; and the auxiliary direct voltage; Lh depend on

Die Kennlinien K, K\ und Ki verlaufen fast parallel der Umgebungstemperatur der Transistoren 10,11 und zueinander. Dadurch ist es möglich, die im folgenden is 15 ab. Da die Transistorkennlinien Ku K und Ki parallel erläuterte Temperaturkompensation für eine Transi- zueinander verlaufen (F i g. 4), ist es leicht zu erkennen, storschaltung gemäß F i g. 2 zu entwickeln. daß bei LO. Ubi und Un gleich große Differenzspannun-The characteristic curves K, K\ and Ki run almost parallel to each other. This makes it possible to develop the temperature compensation explained below for a transistor circuit according to Fig. 2. Since the transistor characteristic curves Ku K and Ki run parallel to each other (Fig. 4), it is easy to see that at LO, Ubi and Un the differential voltages are equal.

Ein erstes Ausführungsbeispiel einer Transistorschal- gen ± AU gleiche Kollektorströme /ei. Jci hervorrufen, lung zum Erzeugen zweier Gleichströme, deren Produkt daß also das Produkt der Kollektorströme unabhängig auch bei Änderungen der Umgebungstemperatur kon- 20 von Temperaturänderungen konstant bleibt,
stant bleibt, zeigt die F i g. 5. Gemäß diesem Schaltungs- Damit der dritte Transistor 15 und der erste und derA first embodiment of a transistor circuit for generating two direct currents, the product of which remains constant even when the ambient temperature changes,
stant, is shown in Fig. 5. According to this circuit So that the third transistor 15 and the first and the

beispiel liegt der Emitter eines ersten Transistors 10 und zweite Transistor 10,11 allen Temperaturänderungen in der Emitter eines zweiten Transistors 11 auf einem festen gleicher Weise folgen, ist es zweckmäßig, jedoch nicht Bezugspotential, das beispielsweise eine Zener-diode 12 Bedingung, die drei Transistoren in monolithischer Bauliefert Ein invertierender Differenzverstärker 13 mit ei- 25 weite auf einem einzigen Chip unterzubringen. Im Prinner Verstärkung 1 :1 erhält als Bezugsspannung eine zip is» es auch möglich, nicht nur die drei Transistoren Hilfrg!tichspannung Lbauf folgende Weise: Mittels eines . 10, 11 und 15, sondern sogar die gesamte Schaltung einstellbaren Widerstandes 14,derinReihemitderBasis- gemäß dem Schaltbild in Fig.5 zu einer integrierten Emitterstrecke eines dritten Transistors 15 liegt, wird ein Schaltung zu vereinigen.For example, the emitter of a first transistor 10 and the second transistor 10, 11 are on a fixed reference potential, which, for example, provides a Zener diode 12. It is also possible to combine not only the three transistors 10, 11 and 15, but even the entire circuit into an integrated circuit using an adjustable resistor 14 which is in series with the base emitter path of a third transistor 15, as shown in the circuit diagram in Fig. 5.

konstanter Gleichst rom/0 eingestellt der einen der Hilfs- ao Ein zweites Ausfüh; -ngsbeispiel mit Temperaturgleichspannung Uo entsprechenden Spannungsabfall an kompensation ist in F i g. 6 dargestellt Auch hier sind dem Transistor 15 erzeugt Die Hilfsgleichspannung Lh die Emitter eines ersten und zweiten Transistors 23,24 wird sowohl einem Bezugsspannungsanschluß 16 für den miteinander verbunden. Ein Eingang 25 der Schaltung Differenzverstärker 13 als auch dessen nicht invertieren- ist wie in Fig.5 über einen invertierenden Differenzdem Eingang 17zugeführt . 3s verstärker 26 mit der Basis des ersten Transistors 23 undconstant direct current/0 is set to a voltage drop corresponding to the auxiliary direct voltage Uo . A second embodiment with temperature compensation is shown in Fig. 6. Here too, the emitters of a first and second transistor 23, 24 are connected to one another. The auxiliary direct voltage Lh is generated at the transistor 15. The auxiliary direct voltage Lh is connected to a reference voltage terminal 16 for the differential amplifier 13 and its non-inverting input 17 via an inverting differential amplifier 26 as shown in Fig. 5. 3s

Eine zum Einsteiien der Koüektorströme lcu lci die- unmittelbar mit der Basis des zweiten Transistors 24 nende variable Steuergleichspannung Us, liegt zwischen verbunden. Ein nicht invertierender Eingang 27 und ein einem ersten Anschluß 18, der über einen Vorwider- Bezugsspannungsanschluß des Differenzverstärkers 26 stand 19 mit einem invertierenden Eingang 20 des Diffe- liegen auf einem festen Bezugspotential, zum Beispiel renzverstärkers 13 verbunden ist und einem zweiten 40 auf dem Massepotential. Das gemeinsame Emiuerpo-Anschluß 21, der mit einer das Bezugspotential führen- tential für den ersten und zweiten Transistor 23,24 wird den Leitung 22 verbunden ist mit Hilfe einer Konstantstromquelle, die einen weiterenA variable control direct voltage Us, which serves to adjust the collector currents lcu lci , is connected directly to the base of the second transistor 24. A non-inverting input 27 and a reference voltage connection of the differential amplifier 26 are at a fixed reference potential, for example a first connection 18, which is connected via a series resistor 19 to an inverting input 20 of the differential amplifier 13, and a second connection 40 to the ground potential. The common emitter potential connection 21, which is connected to a line 22 carrying the reference potential, is controlled by means of a constant current source which has a further

Wie aus F i g. 5 zu ersehen ist setzt sich die variable Differenzverstärker 28 enthält und einen dritten Transi-Steuergleichspannung Us, folgendermaßen zusammen: stör 29 speist erzeugt Infolge der Temperaturabhän-As can be seen from Fig. 5, the variable differential amplifier 28 contains and a third transistor control DC voltage Us, as follows: disturbance 29 feeds generates As a result of the temperature dependence

45 gigkeit des Spannungsabfalls Uo an der Basis-Emitter-45 The voltage drop Uo at the base-emitter

Us1-Uo + AU, (8) strecke des mit einem konstanten Strom /0 gespeisten Us 1 -Uo + AU, (8) section of the constant current /0 fed

dritten Transistors 29 erfolgt eine Teinperaturkompen-third transistor 29, a temperature compensation is carried out

wobei U0 die Hilfsgleichspannung und AU die zwischen sation analog dem Ausführungsbeispiel in F i g. 5.
den Eingängen 20 und 17 des Differenzverstärkers 13 Ein drittes Ausführungsbeispiel (F i g. 7) hat eh Unfallswhere U 0 is the auxiliary DC voltage and AU is the intermediate voltage analogous to the embodiment in Fig. 5.
the inputs 20 and 17 of the differential amplifier 13 A third embodiment (F i g. 7) has anyway accident

wirksam werdende' Differenz zwischen der Steuer- 50 einen ersten, zweiten und dritten Transistor 30,31 und gleichspannung Us, und der Hilfsgleichspannung U0 ist 32 und zwei Differenzverstärker 33,34. Die Basen des Durch die Invertierung gelten für die Ausgangsspan- ersten und zweiten Transistors 30, 31 sind in diesem nung Ua des Differenzverstärkers 13 folgende Bezie- Beispiel unmittelbar miteinander verbunden und erhalhungen: ten über den dritten, mit einem konstanten Strom /0The difference between the control voltage Us and the auxiliary DC voltage U 0 is 32 and two differential amplifiers 33,34. The bases of the first and second transistors 30, 31 are directly connected to one another in this example and the output voltage Ua of the differential amplifier 13 is maintained via the third transistor 30, 31 with a constant current /0.

55 gespeisten Transistor 32 ein Basispotential + Lh. dessen55 fed transistor 32 a base potential + Lh. whose

Ua= Uo-AU (9) Größe sich mit der Umgebungstemperatur ändert und Ua= Uo-AU (9) Size changes with the ambient temperature and

die gewünschte Temperaturkompensation ergibt. Diethe desired temperature compensation. The

Ua" Lh — (Us, — Lh) (10) Emitter der Transistoren 30 und 31 liegen niederohmig Ua" Lh — (Us, — Lh) (10) Emitters of transistors 30 and 31 are low-resistance

an der Steuerspannung ± Us* so daß die Gleichung (14)at the control voltage ± Us* so that equation (14)

Ua - 2 Lh - Us, (11) so erfüllt wird. Ua - 2 Lh - Us, (11) is thus fulfilled.

Bei einem vierten Ausführungsbeispiel einer tempe-In a fourth embodiment of a tempera-

Fürdie Basis-Emitterspannungen Übe &igr; und Ubei des raturkompensierten Transistorschaltung (Fig. 8) sind ersten und zweiten Transistors 10,11 gilt dann entspre- ebenfalls wie in dem Beispiel gemäß Fig. 7 die Basen chend: zweier Transistoren 35,36 miteinander verbunden. SieThe following applies to the base-emitter voltages Ube &igr; and Ubei of the temperature-compensated transistor circuit (Fig. 8): the bases of two transistors 35,36 are connected to one another as in the example according to Fig. 7. They

65 liegen jedoch in diesem Fail auf einem temperatuninab-65, however, are in this case on a temperature-dependent

Ube\ - Ua - 2 Lh— Us,- U0- AU (12) hängigen festen Potential während die Temperatur Ube\ - Ua - 2 Lh— Us, - U 0 - AU (12) dependent fixed potential while the temperature

kompensation dadurch erreicht wird, daß die Bezugs-compensation is achieved by the reference

Ubei = Us,**Uo + AU (13) spannung für einen invertierenden Differenzverstärker Ubei = Us,**Uo + AU (13) voltage for an inverting differential amplifier

37 temperaturabhängig ist.37 is temperature dependent.

Eine fünfte Möglichkeit zur Realisierung einer temperaturkompeniierten Transistorschaltung zeigt F i g. 9. Hier sind der Emitter eines ersten und eines zweiten Transistors 38, 39 unmittelbar und deren Basen über zwei gleich große und in Reihe liegende Widerstände 40, 0 miteinander verbunden. Während die Basis des ersten Transistors 38 auf einem festen Potential, zum Beispiel auf dem Massepotential, liegt, wird der Basis des zweiten Transistors 39 eine variable Steuerspannung 2 ■ Us, zugeführt. Die Emitter der beiden Transistoren 38 und 39 erhalten ein variables Potential, nämlich (/>,— Ua, wobei Us, das zwischen den beiden Wider-A fifth possibility for realizing a temperature-compensated transistor circuit is shown in Fig. 9. Here, the emitter of a first and a second transistor 38, 39 are connected directly and their bases are connected to one another via two resistors 40, 0 of equal size in series. While the base of the first transistor 38 is at a fixed potential, for example at the ground potential, a variable control voltage 2 ■ Us is supplied to the base of the second transistor 39. The emitters of the two transistors 38 and 39 receive a variable potential, namely (/>,— Ua, where Us, which is between the two resistors

ständen 40 und 41 vorhandene Potentialstands 40 and 41 existing potential

zu einem analogen Rechenwerk erweitern.to an analog arithmetic unit.

Die Genauigkeit der Konstanz des Produktes der beiden Gleichströme (Kollektorströme) hängt im übrigen hauptsächlich von der Linearität der Transistorkennlinien gemäß den F i g. 3 und 4 beziehungsweise von den gleichmäßigen Eigenschaften der für eine Transistorschaltung verwendeten Transistoren ab.The accuracy of the constancy of the product of the two direct currents (collector currents) depends mainly on the linearity of the transistor characteristics according to Figures 3 and 4 or on the uniform properties of the transistors used for a transistor circuit.

ist undis and

Ua von dem temperaturabhängigen Spannungsabfall an der Basis-Emitterstrecke eines dritten Transistors 42 abhängt, der jt!!tte!s eines Differenzverstärksrs 43 cir.cn konstanten Strom /o als Kollektorstrom erhält Ua depends on the temperature-dependent voltage drop at the base-emitter path of a third transistor 42, which receives a constant current /o as collector current from a differential amplifier 43

Ein sechstes Ausführungsbeispiel (Fig. 10) unterscheidet sich von dem vorhergehenden Beispiel gemäß F i g. 9 dadurch, daß die Basen zweier Transistoren 44, 45 auf einem variablen Potential Uo+ Us, liegen, während der Emitter des Transistors 44 auf einem festen Potential und der Emitter des Transistors 45 auf dem Potential 2 ■ Us, liegtA sixth embodiment (Fig. 10) differs from the previous example according to Fig. 9 in that the bases of two transistors 44, 45 are at a variable potential Uo+ Us , while the emitter of the transistor 44 is at a fixed potential and the emitter of the transistor 45 is at the potential 2 ■ Us,

Mit den Kollektorströmen ic 1. ki der beschriebenen Transistorschaltungen, deren Produkt unabhängig von Temperaturänderungen konstant bleibt läßt sich ein Bodc Entzerrer gemäß dem Prinzipschaltbild in F i g. 11 steuern. Der Bode-Entzerrer besteht aus einem T-Glied, dessen zwei Reihenwiderstände 46, 47 aufweisender Längszweig durch den Eingangswiderstand eines ersten Hilfsvierpols 48 überbrückt ist Als Abschlußwiderstand für den ersten Hilfsvierpol 48 dient eine erste PIN-Diode 49. die ihren Steuerstrom (-Kollektorstrom Ic<) über ein erstes Anschlußpaar 50 zugeführt bekommt Den Querzweig des T-Gliedes bildet der Eingangswiderstand eines zweiten Hilfsvierpols 51, dessen reeller Abschlußwiderstand eine zweite PIN-Diode 52 ist Der Steuerstrom (- Kollektorstrom /cj) für die zweite PIN-Diode 52 wird einem zweiten Anschlußpaar 53 zugeführt. Die Gleich- und Hochfrequenzstromkreise sind mit Hilfe von Drosseln und Kondensatoren voneinander getrennt Wenn die zugeführten Kollektorströme sich entsprechend der Gleichung (7) verhalten, dann bleibt der Wellenwiderstand des Bode-Entzerrers innerhalb des gesamten Steuerbereiches der PIN-Dioden 49, 52 konstantThe collector currents ic 1. ki of the transistor circuits described, the product of which remains constant regardless of temperature changes, can be used to control a Bode equalizer in accordance with the basic circuit diagram in Fig. 11. The Bode equalizer consists of a T-element, the longitudinal branch of which has two series resistors 46, 47 and is bridged by the input resistance of a first auxiliary four-pole network 48. A first PIN diode 49 serves as the terminating resistor for the first auxiliary four-pole network 48. This diode receives its control current (-collector current I c <) via a first connection pair 50. The transverse branch of the T-element is formed by the input resistance of a second auxiliary four-pole network 51, the real terminating resistor of which is a second PIN diode 52. The control current (-collector current /cj) for the second PIN diode 52 is fed to a second connection pair 53. The DC and high frequency circuits are separated from each other by means of chokes and capacitors If the supplied collector currents behave according to equation (7), then the characteristic impedance of the Bode equalizer remains constant within the entire control range of the PIN diodes 49, 52

Einen Sonderfall eines mit PIN-Dioden gesteuerten variablen Bode-Entzerrers bildet ein Pegelregler nach F i g. IZ der ebenfalls aus einem Oberbrückten T-Glied besteht Als Oberbrückungselemente für den Längsund Querzweig dienen zwei PIN-Dioden 54,55. denen die Steuerströme Ic &igr; und Ic2 über je ein Anschlußpaar 56,57 zugeführt werden, wobei die Hochfrequenz- und Gleichstromkreise ebenfalls mittels Drosseln und Kondensatoren gegeneinander entkoppelt werden.A special case of a variable Bode equalizer controlled by PIN diodes is a level controller according to Fig. 1Z, which also consists of a bridged T-element. Two PIN diodes 54, 55 serve as bridging elements for the longitudinal and transverse branches, to which the control currents Ic 1 and Ic2 are fed via a pair of connections 56, 57, the high-frequency and direct current circuits also being decoupled from one another by means of chokes and capacitors.

Die in den Fig.2 und 5 bis 10 dargestellten Ausführungsbeispiele von Transistorschaltungen bilden lediglieh einige Möglichkeiten zur Verwirklichung der Erfindung. In allen Ausführungsbeispielen kann durch Hinzufügen von Leistungstransistoren, Operationsverstärkern oder ähnlichen Bauteilen die Stärke der zu erzeugenden Gleichströme erhöht oder eine duale Spannungsquelle mit geringem Innenwiderstand geschaffen werden. Durch zusätzliche Steuereinheiten läßt sich die erfindungsgemäße Transistorschaltung gegebenenfallsThe embodiments of transistor circuits shown in Figs. 2 and 5 to 10 represent only a few possibilities for implementing the invention. In all embodiments, the strength of the direct currents to be generated can be increased or a dual voltage source with low internal resistance can be created by adding power transistors, operational amplifiers or similar components. The transistor circuit according to the invention can be expanded if necessary by adding additional control units.

Hierzu 5 Ölatt ZeichnungenHere are 5 oil paintings

Claims (1)

Patentansprüche:Patent claims: 1. Transistorschaltung zum Erzeugen zweier gegenläufig veränderbarer Gleichströme mittels zweier Transistoren, deren miteinander verbundene Emitter mit einem festen Potential verbunden sind, deren Basisanschlüsse durch veränderbare Gleichspannungen gesteuert werden und deren Kollektorströme die zu erzeugenden Gleichströme sind, dadurch gekennzeichnet, daß das feste Emitterpotential einer niederohmigen Spannungsquelle (12) entnommen wird und daß die Basis-Emitterspannungen (UBEi, UbeH der Transistoren (10, ILl) entsprechend den Beziehungen UBEl = U0 + A U und UBE2 = Vq- AU verändert werden, wobei U0 eine Hilfsgleichspannung ist, für die die Beziehung Uan + Ubei - 2 U0 gilt, und A U eine veränderbare Spannung ist, die mit einer Steuergleichspannumg (£/a) dusgsdie Beziehung U5I=U0 +AU verknüpft ist1. Transistor circuit for generating two counter-variable direct currents by means of two transistors whose interconnected emitters are connected to a fixed potential, whose base connections are controlled by variable direct voltages and whose collector currents are the direct currents to be generated, characterized in that the fixed emitter potential is taken from a low-impedance voltage source (12) and that the base-emitter voltages (U BEi , UbeH of the transistors (10, 111) are changed according to the relationships U BEl = U 0 + AU and U B E2 = Vq- AU , where U 0 is an auxiliary direct voltage for which the relationship Uan + Ubei - 2 U 0 applies, and AU is a variable voltage which is linked to a control direct voltage (£/a) by the relationship U 5 I = U 0 + AU 2. Transistorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die HHfsgleichspannung (U0) derart von der Umgebungstemperatur abhängt, daß die sich bei gleichbleibenden Kollektorströmen (let, Ici) in Abhängigkeit von des·· Umgebungstemperatür {9i ebenfalls ändernde Summe der Basis-Emitterspannungen multipliziert mit einer Konstante bei jeder Temperatur annähernd gleich der Hilfsgletchspannung (Uiiisl. 2. Transistor circuit according to claim 1, characterized in that the HFfs direct voltage (U 0 ) depends on the ambient temperature in such a way that the sum of the base-emitter voltages, which also changes as a function of the ambient temperature {9i} at constant collector currents (let, Ici) , multiplied by a constant, is approximately equal to the auxiliary gate voltage (Uiiisl) at every temperature. 3. Transistorschaltung nach Anspruch 2, dadurch gekennzeichnet, daß zur Temperaturstabilisierung der Kollektorströme (.'ei, IcSi die Hilfsgleichspannung (U0) gleich einem Span.v-.igsabfall an einem dritten Transistor (z. B. 15) ist, der von einem konstanten Strom (I0) durchflossen wird und denselben Temperaturbedingungen wie der erste und der zweite Transistor (z. B. 10,11) unterliegt3. Transistor circuit according to claim 2, characterized in that for temperature stabilization of the collector currents (.'ei, IcSi the auxiliary direct voltage (U 0 ) is equal to a voltage drop at a third transistor (e.g. 15) through which a constant current (I 0 ) flows and which is subject to the same temperature conditions as the first and second transistors (e.g. 10,11) 4. Transistorschaltung nach Anspruch 3, dadurch gekennzeichnet daß ein invertierender Differenzverstärker (13,26,34,37) mit einer Verstärkung von «o eins zu eins vorgesehen ist der eine Steuergleichspannung (UsIi um eme Bezugsspannung invertiert und daß die Ausgangsspannung (Ua) des invertierenden Differenzverstärkers dem ersten Transistor4. Transistor circuit according to claim 3, characterized in that an inverting differential amplifier (13,26,34,37) with a gain of «o one to one is provided which inverts a control DC voltage (UsIi by a reference voltage and that the output voltage (Ua) of the inverting differential amplifier is applied to the first transistor (z. B. 10) und die nicht invertierte Steuergleichspannung (Us,) dem zweiten Transistor (z. B. U) zwecks Bildung der Basis-Emitterspannungen (Übe &eegr; UaEi) für die beiden Transistoren zugeführt wird.(e.g. 10) and the non-inverted control DC voltage (Us,) is fed to the second transistor (e.g. U) for the purpose of forming the base-emitter voltages (Übe η UaEi) for the two transistors. 5. Transistorschal'tung nach Anspruch 4, dadurch gekennzeichnet daß die Bezugsspannung für den invertierenden Differenzverstärker (13) aus der temperaturabhängigen Hilfgleichspannungft/o) abgeleitet ist daß die Ausgangsspannung (Ua) des invertierenden Differenzverstärkers an der Basis des ersten Transistors (10) und die Steuergleichspannung (Us) an der Basis des zweiten Transistors (11) liegt und daß die Emitter der beiden Transistoren (10,11) miteinander verbunden und auf einem konstanten, weder vor der Summe der Kollektorströme (hu hi) noch von der Umgebungstemperatur (ff) abhängi- &ohgr; gen Potential liegen.5. Transistor circuit according to claim 4, characterized in that the reference voltage for the inverting differential amplifier (13) is derived from the temperature-dependent auxiliary direct voltage (ft/o), that the output voltage (Ua) of the inverting differential amplifier is at the base of the first transistor (10) and the control direct voltage (Us) is at the base of the second transistor (11), and that the emitters of the two transistors (10, 11) are connected to one another and are at a constant potential which is neither dependent on the sum of the collector currents (hu hi) nor on the ambient temperature (ff) . 6. Transistorschaltung nach Anspruch 4, dadurch gekennzeichnet daß die Bezugsspannung für den Differenzverstärker (26) unabhängig von der Umgebungstemperatur (ff) konstant ist daß die Ausgangs- es spannung (Ua) des invertierenden Differenzverstärkers (26) an der Basis des ersten Transistors (23) und die Steuergleichspannung (Us!) an der Basis des zweiten Transistors (24) liegt daß die Emitter der,, Transistoren (23, 24) miteinander verbunden sind und auf einem von der HHfsgleichspannung (U0) abgeleiteten, von der Summe der Kollektorströme (ku Ic2) unabhängigen, jedoch von der Umgebungstemperatur (ff) abhängigen Potential liegen (F i g. 6).6. Transistor circuit according to claim 4, characterized in that the reference voltage for the differential amplifier (26) is constant regardless of the ambient temperature (ff) , that the output voltage (Ua) of the inverting differential amplifier (26) is at the base of the first transistor (23) and the control DC voltage (Us!) is at the base of the second transistor (24), that the emitters of the transistors (23, 24) are connected to one another and are at a potential derived from the high frequency direct voltage (U 0 ) , independent of the sum of the collector currents (ku Ic2) , but dependent on the ambient temperature (ff) (F i g. 6). 7. Transistorschaltung nach Anspruch v'. dadurch gekennzeichnet daß die Bezugsspannung eines invertierenden Differenzverstärkers (34) temperaiurunabhängig konstant ist daß die Ausgangsspannung (Ua) des invertierenden Differenzverstärkers (34) an dem Emitter eines ersten Transistors (30) und die Steuergleichspannung (Us1) an dem Emitter eines zweiten Transistors (31) liegt und daß die Basen der beiden Transistoren (30,31) miteinander verbunden sind und auf einem aus der Hilfsgleichspannung (U0) abgeleiteten temperaturabhängigen Potential liegen7. Transistor circuit according to claim 1 , characterized in that the reference voltage of an inverting differential amplifier (34) is constant regardless of temperature, that the output voltage (Ua) of the inverting differential amplifier (34) is applied to the emitter of a first transistor (30) and the control DC voltage (Us 1 ) is applied to the emitter of a second transistor (31) and that the bases of the two transistors (30, 31) are connected to one another and are at a temperature-dependent potential derived from the auxiliary DC voltage (U 0 ). (Fig. &eegr; (Fig. &eegr; 8. Transistorschaltung nach Anspruch 4, dadurch gekennzeichnet daß die Bezugsspannung für den invertierenden Differenzverstärker (37) aus einer temperaturabhängigen HEfsgleichspannung (U0) abgeleitet ist daß die invertierte Ausgangsspannung (Ua) des Differenzverstärkers (37) an dem Emitter eines ersten Transistors (35) und die trteuergleiclhspannung (Us,) an dem Emitter eines zweiten Transistors (36) liegt und daß die Basen der beiden Transistoren (35, 36) miteinander verbunden sind und auf einem konstanten, lemperaturunabbängigen Potential liegen (F ig. 8).8. Transistor circuit according to claim 4, characterized in that the reference voltage for the inverting differential amplifier (37) is derived from a temperature-dependent HEfs DC voltage (U 0 ) , that the inverted output voltage (Ua) of the differential amplifier (37) is applied to the emitter of a first transistor (35) and the DC voltage (Us,) is applied to the emitter of a second transistor (36), and that the bases of the two transistors (35, 36) are connected to one another and are at a constant, temperature-independent potential (FIG. 8). 9. Transistorschaltung nach Anspruch 3, dadurch gekennzeichnet daß die Basis eines ersten Transistors (38) auf einem temperaturunabhängigen konstanten Potential liegt daß der Emitter des ersten Transistors (3S) mit dem Emitter eines zweiten Transistors (39) verbunden ist daß an die Basis des zweiten Transistors (39) eine $teuergleichspannung (2 · Us!) angeschlossen ist daß die halbe Steuergleichspannung (Us!) an der Basis eines dritten Transistors (42) liegt der durch eine Konstantstromquelle eine HHfsgleichspannung (U0) erzeugt und daß die miteinander verbundenen Emitter des ersten und zweiten Transistors (38,39) auf einem von der Summe der Kollektorströme (lcu la) unbhängigen. jedoch von der Steuergleichspannung (2 · Us!) und von der Umgebungstemperatur (ff) abhängigen Potential liegen (Fig. 9).9. Transistor circuit according to claim 3, characterized in that the base of a first transistor (38) is at a temperature-independent constant potential, that the emitter of the first transistor (3S) is connected to the emitter of a second transistor (39), that a control DC voltage (2 · Us!) is connected to the base of the second transistor (39), that half the control DC voltage (Us!) is at the base of a third transistor (42) which generates a high frequency direct voltage (U 0 ) by means of a constant current source, and that the interconnected emitters of the first and second transistors (38, 39) are at a potential which is independent of the sum of the collector currents (lcu la) but dependent on the control DC voltage (2 · Us!) and on the ambient temperature (ff) (Fig. 9). 10. Transistorschaltung nach Anspruch 3, dadurch gekennzeichnet daß der Emitter eines ersten Transistors (44) mit einem temperaturunabhängigen konstanten Potential verbunden ist, daß die Basis des ersten Transistors (44) mit der Basis eines zweiten Transistors (45) verbunden ist, daß der Emitter des zweiten Transistors (45) an eine Steuergleichspannung (2 · Us!) angeschlossen ist daß die halbe Steuergleichspannung (Us!) das Bezugspotential für einen als Stromquelle geschalteten Differenzverstärker ist der einen dritten Transistor mit einem konstanten Strom (I0) speist, und daß der Ausgang des Differenzverstärkers mit den untereinander verbundenen Basen des ersten und zweiten Transistoren (44,45) verbunden ist und ein von der Umgebungstemperatur (ff) und der Steuergleichspannung (USl) abhängiges Basispotential für den ersten und zweiten Transistor (44,45) liefert (Fig. 10).10. Transistor circuit according to claim 3, characterized in that the emitter of a first transistor (44) is connected to a temperature-independent constant potential, that the base of the first transistor (44) is connected to the base of a second transistor (45), that the emitter of the second transistor (45) is connected to a control DC voltage (2 · Us!), that half the control DC voltage (Us!) is the reference potential for a differential amplifier connected as a current source which feeds a third transistor with a constant current (I 0 ) , and that the output of the differential amplifier is connected to the interconnected bases of the first and second transistors (44, 45) and supplies a base potential for the first and second transistors (44, 45) which is dependent on the ambient temperature (ff) and the control DC voltage (U Sl ) (Fig. 10). U. Transistorschaltung nach einem der Ansprüche 1 bis 10. gekennzeichnet durch die Anwendung der Transistorschaltung bei einem Bode-Entzerrer,U. Transistor circuit according to one of claims 1 to 10, characterized by the application of the transistor circuit in a Bode equalizer, dessen steuerbare reelle Abschlußwiderstände PIN-Dioden (49,52; 54,55) sind.whose controllable real terminating resistors are PIN diodes (49,52; 54,55). 12. Transistorschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß alle drei Transistoren (z. B. 10,11,15) zu einer einzigen integrierten Schaltung vereinigt sind.12. Transistor circuit according to one of claims 1 to 10, characterized in that all three transistors (e.g. 10, 11, 15) are combined to form a single integrated circuit. 13. Transistorschaltung nach Anspruch 12, dadurch gekennzeichnet, daß die gesamte Transistorschaltung monolithisch integriert ist13. Transistor circuit according to claim 12, characterized in that the entire transistor circuit is monolithically integrated = Oi-V,= Oi-V,
DE19722232125 1972-06-30 1972-06-30 Transistorised variable DC generator - uses auxiliary voltage equal to sum of base-emitter voltages multiplied by variable constant Expired DE2232125C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19722232125 DE2232125C3 (en) 1972-06-30 1972-06-30 Transistorised variable DC generator - uses auxiliary voltage equal to sum of base-emitter voltages multiplied by variable constant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722232125 DE2232125C3 (en) 1972-06-30 1972-06-30 Transistorised variable DC generator - uses auxiliary voltage equal to sum of base-emitter voltages multiplied by variable constant

Publications (2)

Publication Number Publication Date
DE2232125A1 DE2232125A1 (en) 1974-01-10
DE2232125C3 true DE2232125C3 (en) 1988-04-14

Family

ID=5849312

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722232125 Expired DE2232125C3 (en) 1972-06-30 1972-06-30 Transistorised variable DC generator - uses auxiliary voltage equal to sum of base-emitter voltages multiplied by variable constant

Country Status (1)

Country Link
DE (1) DE2232125C3 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3306762A1 (en) * 1983-02-25 1984-08-30 Siemens AG, 1000 Berlin und 8000 München Adjustable attenuation equaliser designed as a ground equaliser

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345655C2 (en) * 1983-12-16 1986-09-04 Siemens AG, 1000 Berlin und 8000 München Variable attenuation equalizer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1175281B (en) * 1963-08-06 1964-08-06 Telefunken Patent Circuit arrangement for impressing two oppositely variable DC currents, the sum of which is constant, into two different resistances, in particular for use in pilot-controlled level regulators in multi-channel carrier frequency wide-area systems
DE1935609C3 (en) * 1969-07-14 1979-12-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Arrangement for impressing two oppositely variable direct currents, the sum of which is constant, in two separate consumer resistors
DE2060504C3 (en) * 1970-12-09 1973-08-30 Itt Ind Gmbh Deutsche Monolithically integrable circuit arrangement for controlling one or more transistors arranged as elements that maintain a constant current

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3306762A1 (en) * 1983-02-25 1984-08-30 Siemens AG, 1000 Berlin und 8000 München Adjustable attenuation equaliser designed as a ground equaliser

Also Published As

Publication number Publication date
DE2232125A1 (en) 1974-01-10

Similar Documents

Publication Publication Date Title
DE69130801T2 (en) AMPLIFIERS WITH HIGH DYNAMICS AND VARIABLE GAINS, CONTROLLED BY AN ANALOG SIGNAL
DE69529908T2 (en) Frequency self-compensated operational amplifier
DE2950584C2 (en) Circuit arrangement with controllable resistance
DE3120979A1 (en) VOLTAGE COMPARATOR
DE3420068C2 (en)
DE3236334C2 (en) Amplification circuit
DE2223244B2 (en) Amplifier circuit with power distribution control
DE1938776A1 (en) High-performance measurement amplifier
DE3439114A1 (en) BAND GAP VOLTAGE REFERENCE
DE2240971A1 (en) GATE CONTROL
DE2850487A1 (en) TRANSISTOR AMPLIFIER CIRCUIT
DE2445738C2 (en) Power amplifier with temperature compensation
DE2800200C3 (en) Push-pull transistor amplifier
DE2438883A1 (en) FEEDBACK AMPLIFIER
DE2459271C3 (en) Circuit arrangement for generating a compensated direct current
DE2232125C3 (en) Transistorised variable DC generator - uses auxiliary voltage equal to sum of base-emitter voltages multiplied by variable constant
DE2554615C2 (en)
DE2354340B2 (en) SIGNAL AMPLIFIER WITH STABILIZED WORKING POINT
DE2938849C2 (en) Arrangement for generating a temperature-compensated DC voltage
DE2516319A1 (en) POWER AMPLIFIER
DE2617488A1 (en) CIRCUIT ARRANGEMENT FOR TEMPERATURE COMPENSATION IN A QUARTZ OSCILLATOR
DE69311423T2 (en) Voltage generator circuits and methods
DE3603799A1 (en) CURRENT MIRROR SWITCHING
DE4427974C1 (en) Bipolar cascadable circuit arrangement for signal limitation and field strength detection
DE2648080A1 (en) BROADBAND AMPLIFIER

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee