DE2115248A1 - Semiconductor component and method for its manufacture - Google Patents

Semiconductor component and method for its manufacture

Info

Publication number
DE2115248A1
DE2115248A1 DE19712115248 DE2115248A DE2115248A1 DE 2115248 A1 DE2115248 A1 DE 2115248A1 DE 19712115248 DE19712115248 DE 19712115248 DE 2115248 A DE2115248 A DE 2115248A DE 2115248 A1 DE2115248 A1 DE 2115248A1
Authority
DE
Germany
Prior art keywords
junction
groove
planes
conductivity type
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712115248
Other languages
German (de)
Inventor
Peter Raritan; Kamprath Theodore Flanders; N.J. Delivorias (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2115248A1 publication Critical patent/DE2115248A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Dipl.-Ing. H. Sauerland ■ Dr.-Ing. R. KönigDipl.-Ing. H. Sauerland ■ Dr.-Ing. R. King

Dipl.-Ing, K. BergenDipl.-Ing, K. Bergen

Patentanwälte · 4doo Düsseldorf · Cecilienallee 7S · Telefon 43 27 3aPatent Attorneys 4doo Düsseldorf Cecilienallee 7S Telephone 43 27 3a

Unsere Akte: 26 571 29. März 1971Our file: 26 571 March 29, 1971

RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)RCA Corporation, 30 Rockefeller Plaza, New York , NY 10020 (V.St.A.)

"Halbleiterbauelement und Verfahren zu dessen Herstellung""Semiconductor component and process for its production"

Die Erfindung bezieht sich auf Flächentransistoren und integrierte Schaltungen, Insbesondere zeigt die Erfindung einen Flächentransistor auf, der in Emitterschaltung eine hohe Kurzschlußstromverstärkung (Beta) entwickeln kann, sowie ein Verfahren zur Herstellung solcher Transistoren und mit diesen Transistoren ausgestatteter integrierter Schaltungen.The invention relates to junction transistors and integrated ones Circuits, in particular, the invention shows a junction transistor, which is an emitter circuit high short-circuit current gain (beta) can develop, as well as a method of making such transistors and integrated circuits equipped with these transistors.

Es ist allgemein bekannt, daß die Kurzschlußstromverstärkung in Emitterschaltung (gewöhnlich Beta-Verstärkung genannt) eines Flächentransistors der Basisdicke des Transistors umgekehrt proportional ist. Bisher wurden Diffusions-Transistoren, die sich durch hohe Beta-Verstärkung auszeichnen, durch Ausbildung dünner Basisschichten unter genauer Steuerung der Basis- und Emitter-Diffusionsprozesse hergestellt. Integrierte Schaltungen mit Transistoren, die unterschiedliche Betawerte haben, wurden bisher dadurch hergestellt, daß zuerst alle Basisschichten bis zur gleichen Tiefe eindiffundiert, danach die Emitter der Transistoren mit höheren Betawerten teilweise eindiffundiert und schließlich diese Diffusionsvorgänge bei gleichzeitigem Eindiffundieren der Emitter der Transistoren geringeren Betawertes beendet wurden. Mit anderen Worten, die Tranai-It is well known that common emitter short circuit current gain (commonly called beta gain) of a junction transistor is inversely proportional to the base thickness of the transistor. So far, diffusion transistors, which are characterized by high beta reinforcement, due to the formation of thin base layers under more precisely Control of the base and emitter diffusion processes established. Integrated circuits with transistors that have different beta values, were previously produced by first putting all the base layers up to the same Diffused in depth, then the emitters of the transistors with higher beta values partially diffused in and Finally, these diffusion processes with simultaneous diffusion of the emitters of the transistors are less Beta values have ended. In other words, the tranai-

109343/1633
COPY 109343/1633
COPY

stören mit höherem Betawert wurden dadurch hergestellt, daß man ihre Emitter im.Vergleich zu denjenigen der Transistoren geringeren Betawerte3 tiefer eindiffundierte. Es war bisher schwierig, Transistoren mit hohem Betawert einzeln oder in integrierten Schaltungen mit ausreichender Qualität und guter Ausbeute herzustellen. Dies soll mit der vorliegenden Erfindung erreicht werden.disturbances with a higher beta value were produced by that their emitters were diffused deeper than those of the transistors with lower beta values3. It has previously been difficult to produce high beta transistors individually or in integrated circuits with sufficient Quality and good yield. This is to be achieved with the present invention.

Sei dem als Transistor oder integrierte Schaltung vorliegenden erfindungsgemäßen Bauelement ist einer von zwei in gegenseitigem Abstand angeordneten pn-Übergängen in einem Körper aus Halbleitermaterial durch ein nahe einer im Körper ausgebildeten Nut angeordnetes Gebiet definiert. Die Tiefe der Nut i3t leicht einzustellen, und die effektive Basisdicke des Bauelements wird von der Tiefe der Nut und nicht von der Zeit, Temperatur oder eines anderen Parameters eines DiffusionsVorgangs bestimmt. Bei einer erfindungsgemäßen integrierten Schaltung können Transistoren mit unterschiedlichen Betawerten in einem einzigen Diffusionsvorgang hergestellt werden, indem man ihre Bmitterbereiche durch die Flächen von Nuten unterschiedlicher Tiefe eindiffündiert.Be it as a transistor or an integrated circuit The component according to the invention is one of two in mutually spaced pn junctions in a body of semiconductor material through a near one in the body formed groove defined area arranged. The depth of the groove i3t easy to adjust, and the effective The basic thickness of the component depends on the depth of the groove and not on the time, temperature or any other parameter determined by a diffusion process. In an inventive Integrated circuit can transistors with different beta values in a single diffusion process be made by changing their emitter areas diffused through the surfaces of grooves of different depths.

Eine kontrollierte Ausbildung der Nuten kann durch einen anisotropen Ätzprozeß erreicht werden» Ist das Halbleitermaterial Silizium, so können die Nuten durch anisotropes Ätzen einer (100)—Fläche gebildet werden, wobei sich V-förmige Nuten ergeben, die durch (111)-Flächen begrenzt sind.A controlled formation of the grooves can be achieved by a anisotropic etching process can be achieved »If the semiconductor material is silicon, the grooves can be made by anisotropic Etch a (100) face to be formed, becoming V-shaped Grooves result which are limited by (111) surfaces.

1 zeigt einen Teilquerschnitt durch eine integrierte Schaltung mit einem herkömmlichen und einem erfin- dungeseoääen Transistor; 1 shows a partial cross section through an integrated circuit with a conventional and an inventive transistor;

Z und 5 stellen Yerfahrensschritta des erfindungsge- mäflen Verfahrene zum Herstellen des Traneistors oder Z and 5 represent the method step a of the method according to the invention for producing the transistor transistor or

109843/1631109843/1631

COPYCOPY

einer integrierten Schaltung dar; undan integrated circuit; and

Fig. 4 zeigt einen Teilquerschnitt einer zweiten Ausführungsform der erfindungsgemäßen Transistorstruktur. 4 shows a partial cross section of a second embodiment of the transistor structure according to the invention.

Die in Fig. 1 gezeigte integrierte Schaltung 10 umfaßt einen herkömmlichen Transistor 12 und einen erfindungsgemäßen Transistor 14. Die Schaltung 10 weist ein Substrat 16, in diesem Falle des p-Leitfähigkeitstyps auf, auf dessen Oberfläche 18 auf herkömmliche Weise eine epitaktische n-Schicht 20 aufgebracht ist. Die epitaktische Schicht 20 hat eine Oberfläche 22, die bei Silizium als Halbleitermaterial vorzugsweise etwa parallel, d.h. innerhalb von 0,5°i zu den kristallographischen Ebenen (100) im Silizium verläuft.The integrated circuit 10 shown in FIG. 1 comprises a conventional transistor 12 and a transistor 14 according to the invention. The circuit 10 has a substrate 16, in this case of the p-conductivity type, on its surface 18 in a conventional manner an epitaxial n-layer 20 is applied. The epitaxial layer 20 has a surface 22 which is used in the case of silicon as the semiconductor material preferably approximately parallel, i.e. within 0.5 ° i, of the crystallographic planes (100) in the silicon runs.

Der Transistor 12 besitzt einen eingebetteten Kollektor-Anschlußbereich 24, der in herkömmlicher Weise, d.h. durch Eindiffundieren einer n+ Typ-Zone in das p-leitende Substrat 16 vor der Bildung der epitaktischen Schicht 20 hergestellt ist. Während des Aufbaus der epitaktischen Schicht 20 diffundieren Fremdatome vom Substrat in die Schicht 20 und bauen den Bereich 24 in der in der Zeichnung dargestellten Ausbildung auf. über ein eindiffundiertes n+ Typ-Gebiet 26 wird eine Verbindung zwischen der Oberfläche 22 und dem eingebetteten Kollektoranschlußbereich 24 hergestellt. Der Transistor 12 hat ein Basisgebiet 28 des p-Leitfähigkeitstyps, das zusammen mit dem Material der epitaktischen Schicht 20 einen Kollektor-pn-übergang 30 bildet» Innerhalb des Basisgebietes 28 befindet sich ein Emittergebiet 32 des n+ Leitfähigkeitstyps, das zusammen mit dem Basisgebiet 28 einen Emitter-pn-übergang 34 bildet. Die Basisdicke des Transistors 12 ist ala Abstand zwischen dem Bnitter-pn-übergang 34 und dem Kollektor-pn- ; übergang 30 definiert und bestimmt sich nach den Diffusionstiefen der Gebiete 28 lind 32. The transistor 12 has an embedded collector connection area 24, which is made in a conventional manner, i.e. by diffusing an n + type region into the p-type substrate 16 is made prior to the formation of the epitaxial layer 20. During the build-up of the epitaxial layer 20, foreign atoms diffuse from the substrate into the layer 20 and build up the region 24 in the area shown in the drawing Training on. A connection between the surface 22 is established via a diffused n + type region 26 and the embedded collector terminal area 24 is made. The transistor 12 has a base region 28 of the p-conductivity type, which together with the material of the epitaxial layer 20 has a collector pn junction 30 forms »Within the base area 28 there is a Emitter region 32 of the n + conductivity type, which together forms an emitter-pn junction 34 with the base region 28. The base thickness of the transistor 12 is ala the distance between the bitter pn junction 34 and the collector pn; The transition 30 is defined and determined according to the diffusion depths of the regions 28 and 32.

109843/ 1633
Copy109843/1633
Copy

Der erfindungsgemäße Transistor 14 kann gleichzeitig mit dem Transistor 12 hergestellt werden und einen Beta-Verstärkungswert haben, der von demjenigen des Transistors 12 abweicht« Entsprechend dem Transistor 12 weist auch der Transistor 14 einen eingebetteten n+ Kollektor-Anschlußbereich 36 und eine eindiffundierte n+ Typ-Zone 38 auf, welche die Verbindung zum Bereich 36 herstellt. Das Kollektormaterial des Transistors 14 ist das ursprüngliche n-leitende Material der epitaktischen Schicht 20. Darüber hinaus ähnelt der Transistor 14 dem Transistor 12 darin, daß er ein Basisgebiet 40 hat, welches gleichzeitig mit dem Basis- ψ gebiet 28 des Transistors 12 eindiffundiert werden kann, und dementsprechend einen Kollektor-pn-Übergang 42 bildet, welcher in Bezug auf die Oberfläche 22 in derselben Tiefe wie der Kollektor-pn-Übergang 30 des Transistors 12 liegt.The transistor 14 according to the invention can be produced at the same time as the transistor 12 and have a beta gain value which differs from that of the transistor 12. In accordance with the transistor 12, the transistor 14 also has an embedded n + collector connection area 36 and a diffused n + type zone 38, which establishes the connection to the area 36. The collector material of transistor 14 is the original n-type material of the epitaxial layer 20. In addition, 14 is similar to the transistor to the transistor 12 in that it has a base region 40, which can with the base ψ region 28 of the transistor are diffused 12 simultaneously , and accordingly forms a collector pn junction 42 which, with respect to the surface 22, is at the same depth as the collector pn junction 30 of the transistor 12.

Der Emitter des Transistors 14 ist anders als derjenige des Transistors 12 aufgebaut, und gerade diese unterschiedliche Ausbildung bewirkt den Unterschied im Betawert. Beim Transistor 14 ist eine Nut 44 in der epitaktischen Schicht 20 nahe der Oberfläche 22 ausgebildet. Die Nut 44 ist durch die im Winkel zueinander stehenden Flächen 46 und 48 definiert, die in gleichem Winkel schräg zur Oberfläche 22 verlaufen. Ist das Halbleitermaterial Silizium und die Ober-" fläche 22 parallel zu den Kristallebenen (100) orientiert, so können die Flächen 46 und 48 zu den Kristallebenen (111) bzwe (TT1) im Silizium parallel verlaufen. Die Oberflächen 46 und 48 stoßen in einer Schnittlinie 50 zusammen, die von der Oberfläche 22 einen vorgegebenen Abstand hat.The emitter of transistor 14 is different from that of the Built transistor 12, and it is precisely this different training that causes the difference in the beta value. With the transistor 14, a groove 44 is formed in the epitaxial layer 20 near the surface 22. The groove 44 is through defines the angled surfaces 46 and 48 which are inclined to the surface 22 at the same angle. If the semiconductor material is silicon and the surface 22 is oriented parallel to the crystal planes (100), so the surfaces 46 and 48 to the crystal planes (111) or (TT1) run parallel in the silicon. The surfaces 46 and 48 meet in a cutting line 50 which has a predetermined distance from the surface 22.

Ein Emittergebiet 52 des' Transistors 14 kann gleichzeitig mit dem Emittergebiet des Transistors 12 gebildet werden. Beim Transistor 14 wird das Emittergebiet 52 jedoch durch Diffusion von Leitfähigkeitsmodifizierern durch die Flächen 46 und 48 der Nut 44 gebildet. Dadurch entsteht zwi-An emitter region 52 of the transistor 14 can be formed simultaneously with the emitter region of the transistor 12. In transistor 14, however, emitter region 52 is formed by diffusion of conductivity modifiers through the surfaces 46 and 48 of the groove 44 are formed. This creates between

109843/1-6 33109843 / 1-6 33

sehen dem Emittergebiet 52 und dem 'Basisgebiet 40 ein pn-übergang 54, dessen Grenzen mit Abstand und im wesentlichen parallel zu den Flächen 46 und 48 der Nut 44 angeordnet sind« Diese Grenzen laufen an einer Stelle 56 zusammen, die vom Kollektor-pn-Übergang 42 einen durch die Tiefe der Nut 44 bestimmten Abstand hat.see the emitter region 52 and the base region 40 pn junction 54, the boundaries of which are spaced apart and essentially parallel to the surfaces 46 and 48 of the groove 44 are «These boundaries converge at a point 56, the one from the collector-pn junction 42 through the The depth of the groove 44 has a certain distance.

Die effektive Basisdicke des Transistors 14 ist wegen der Diffusion des Emittergebiets 52 durch die Nut 44 kleiner als diejenige des Transistors 12. Demgemäß hat der Transistor 14 einen höheren Betawert als der Transistor 12, Die Größe des Unterschiedes kann durch entsprechende Änderung der Tiefe der Nut 44 eingestellt werden,,The effective base thickness of the transistor 14 is smaller because of the diffusion of the emitter region 52 through the groove 44 than that of transistor 12. Accordingly, transistor 14 has a higher beta than transistor 12, Die The size of the difference can be adjusted by changing the depth of the groove 44 accordingly.

Eine kontrollierte Herstellung von Nuten ähnlich der Nut 44 und damit der durch die Nut diffundierten Emittergebiete kann durch einen in den Fig. 2 und 3 dargestellten anisotropen Ätzprozeß erreicht werden. Die Herstellung eines erfindungsgemäßen Transistors, zum Beispiel I4f beginnt in derselben Weise wie beim herkömmlichen Transistor und entspricht auch hinsichtlich des nachfolgenden Basls-Diffusionsschritts herkömmlichen Verfahren. Der darauffolgende Verfahrensablauf ist neu.A controlled production of grooves similar to groove 44 and thus of the emitter regions diffused through the groove can be achieved by an anisotropic etching process shown in FIGS. The production of a transistor according to the invention, for example I4 f, begins in the same way as for the conventional transistor and also corresponds to conventional processes with regard to the subsequent Basls diffusion step. The subsequent procedure is new.

Wie in Fig. 2 gezeigt ist, dient der erste Schritt des neuen Verfahrensabschnitts der Herstellung eines Emitter-Maskenüberzugs 60 auf der Oberfläche 22 der epitaktischen Schicht 20, An der für das Emittergebiet 52 vorgesehenen Stelle befindet sich im Überzug 60 eine Öffnung 62. Die öffnung 62 kann im Grundriß ähnlich derjenigen bei herkömmlichen Emittern ausgebildet sein. Vorzugsweise ist die öffnung 62 ein langgestreckter Schlitz, dessen Flanken die Oberfläche 22 der epitaktischen Schicht längs und parallel zu den (11) Ebenen des Siliziums schneiden. Die (111) und (TT1) Ebenen sind gestrichelt in Fig. 2 angegeben; sie lie-As shown in Fig. 2, the first step is the new stage in the process of producing an emitter mask coating 60 on the surface 22 of the epitaxial layer 20, at the one provided for the emitter region 52 There is an opening 62 in the coating 60. The opening 62 can be similar in plan to that in conventional Be formed emitters. The opening 62 is preferably an elongated slot, the flanks of which the Cut surface 22 of the epitaxial layer along and parallel to the (11) planes of silicon. The (111) and (TT1) planes are indicated by dashed lines in Fig. 2; she loved

109843/1633109843/1633

gen jeweils unter einem Winkel oC zur Normalen der Oberfläche der epitaktischen Schicht.each at an angle oC to the normal of the surface the epitaxial layer.

Der nächste Schritt des neuen Verfahrens besteht darin, daß die nicht abgedeckten Bereiche der Oberfläche 22 mit einem anisotropen Ätzmittel in Berührung gebracht werden. Bin bevorzugtes Ätzmittel ist eine Mischung aus Wasser, einem Ätzstoff wie Natronlauge und einem Alkohol wie N-Propanolg Insbesondere kann das Ätzmittel eine Mischung aus etwa 61 Mol-Prozenten Wasser, etwa 35 Mol-Prozenten Natron-) lauge und etwa 4 Mol-Prozenten N-Propanol sein. Diese Substanz ätzt Silizium unabhängig von der Widerstandsfähigkeit des Siliziums in der (300) Richtung mit einer Geschwindigkeit von etwa 60 Mikrometer pro Stunde bei einer Temperatur von 850C. Unter denselben Bedingungen ätzt die Substanz Silizium in der (111) Richtung nur etwa 3,6 Mikrometer pro Stunde. Die Richtungen, welche ähnliche Eigenschaften wie die (111) Richtung besitzen, nämlich die durch die Miller-Indizes (1T1), (TTi), (TU), usw. definierten, werden in ähnlicher Weise betroffen. Das Ätzmittel greift Siliziumdioxyd nur unerheblich an.The next step in the new method is that the uncovered areas of the surface 22 are brought into contact with an anisotropic etchant. A preferred etchant is a mixture of water, an etchant such as sodium hydroxide solution and an alcohol such as n-propanol. In particular, the etchant can be a mixture of about 61 mol percent water, about 35 mol percent sodium hydroxide solution and about 4 mol percent N -Be propanol. This substance etches silicon regardless of the resistance of silicon in the (300) direction at a speed of about 60 micrometers per hour at a temperature of 85 ° C. Under the same conditions, the substance etches silicon in the (111) direction only about 3, 6 microns per hour. The directions which have similar properties to the (111) direction, namely, those defined by the Miller indices (1T1), (TTi), (TU), etc., are similarly affected. The etchant attacks silicon dioxide only insignificantly.

Die Oberflächenbehandlung mit dem anisotropen Ätzmittel " führt zu einer Beseitigung des Materials in Form eines symmetrischen Keiles, wobei in vorliegendem Fall die (111) und (TT1) Oberflächen des Siliziums freigelegt werden,, Der Ätzvorgang begrenzt sich selbst und kommt effektiv zum Stillstand, wenn der Scheitel 50 zwischen diesen Oberflächen erreicht ist.The surface treatment with the "anisotropic etchant" results in the removal of the material in the form of a symmetrical wedge, the (111) and (TT1) surfaces of the silicon being exposed in the present case, The The etch process is self-limiting and effectively stops when the apex 50 is between these surfaces is reached.

Der Abstand des Scheitels 50 von der Oberfläche 22 richtet sich nach der Breite der öffnung 62 im Maskenüberzug 60, Demgemäß können andere Transistoren ähnlich dem Transistor 14 auf demselben Bauelement 10 ausgebildet werden, wobei die Nuttiefen der Transistoren einfach durch Wahl der ge-The distance between the apex 50 and the surface 22 depends on the width of the opening 62 in the mask cover 60, Accordingly, other transistors similar to transistor 14 can be formed on the same device 10, wherein the groove depths of the transistors simply by choosing the

109843/1633109843/1633

eigneten Öffnungsbreite in der Maskenschicht festgelegt werden können.suitable opening width can be determined in the mask layer.

Nach der Beendigung des Ätzschritts werden auf die Oberflächen 46 und 48 der sich ergebenden keilförmigen oder V-förmigen Nut 44 Donatoren aufgebracht, und zwar in derselben Weise wie bei der Bildung des Emitters herkömmlicher' npn-Transistören. Die Donatoren werden dann durch die Flankenflächen der Nut 44 hindurch bis in die gewünschte Tiefe in das Silizium eindiffundiert, und es ergibt sich die in Fig. 3 gezeigte Ausbildung. Danach werden mit Hilfe herkömmlicher Verfahren die Anschlußöffnungen und die Anschlußmetallisierung des Bauelements geschaffen.Upon completion of the etching step, donors are deposited on surfaces 46 and 48 of the resulting wedge-shaped or V-shaped groove 44, in the same Way as with the formation of the emitter of conventional 'npn transistors. The donors are then through the flank surfaces of the groove 44 diffuses into the silicon to the desired depth, and the in Fig. 3 training shown. The connection openings and the connection metallization are then made using conventional methods of the component created.

Wenn noch weitere Transistoren mit Nuten unterschiedlicher Tiefe in dem Bauelement 10 vorgesehen sind, können mit Hilfe eines einzigen Diffusionsvorgangs unterschiedliche Basisdicken und daher unterschiedliche Beta-Verstärkungswerte dieser Transistoren geschaffen werden. Da nur ein Ätz- und ein Diffusionsvorgang zur Bildung aller Transistoren erforderlich ist, kann mit höheren Ausbeuten und besseren Resultaten gerechnet werden.If further transistors with grooves of different depths are provided in the component 10, it is possible to use different base thicknesses and therefore different beta gain values in a single diffusion process of these transistors are created. Since only one etching and one diffusion process is required to form all of the transistors is, higher yields and better results can be expected.

Fig. 4 zeigt eine andere Ausführungsform des erfindungsgemäßen Transistors, die für höhere Emitterströme zweckmäßig ist. Der in Fig. 4 gezeigte Transistor 80 ist ähnlich dem Transistor 14 gemäß Fig. 1 aufgebaut und unterscheidet sich von letzterem dadurch, daß er mehrere, getrennte Emittergebiete besitzt. Im einzelnen weist der Transistor 80 ein Substrat 82 und eine epitaktische Schicht 84 mit einer oberen Fläche 86 auf. Die aktiven Gebiete des Transistors 80 umfassen ein vergrabenes Kollektorgebiet 88, einen Kollektor-Anschlußbereich 90 und ein Basisgebiet 92, die alle mit herkömmlichen Verfahren hergestellt sind. Bei dieser Ausführungsform wird ein relativ großflächiges BasisgebietFig. 4 shows another embodiment of the invention Transistor, which is useful for higher emitter currents. The transistor 80 shown in Fig. 4 is similar to that 1 and differs from the latter in that it has a plurality of separate emitter regions owns. In particular, transistor 80 includes a substrate 82 and an epitaxial layer 84 with a top Area 86 on. The active regions of the transistor 80 comprise a buried collector region 88, a collector connection region 90 and a base region 92, all made by conventional methods. At this Embodiment is a relatively large base area

109843/1633109843/1633

92 benutzt. Innerhalb des Basisgebiets sind in der Nähe . der Oberfläche 86 mit Hilfe des oben beschriebenen anisotropen Ätzprozesses mehrere Nuten 94 ausgebildet. Neben jeder der Nuten 94 liegt ein Emittergebiet 96. Eine Metallschicht 98 verbindet die Emittergebiete 96, so daß im Ergebnis mehrere parallel geschaltete Transistoren entstehen. 92 used. Within the base area are nearby . A plurality of grooves 94 are formed on the surface 86 with the aid of the anisotropic etching process described above. Next to each of the grooves 94 has an emitter region 96. A metal layer 98 connects the emitter regions 96 so that im The result is multiple transistors connected in parallel.

Die erfindungsgemäßen Transistor- und integrierten Schaltungsstrukturen können auch mit anderen Halbleitern als P Silizium realisiert werden, und das neue Verfahren läßt sich auch mit anderen anisotropen Ätzmitteln als den oben angegebenen kaustischen Ätzmitteln durchführen. Als Ätzmittel für Silizium sind auch Gemische aus Wasser, einem Amin (z.B. Hydrazin, Äthylendiamin usw.) und einem Komplexbildner wie Pyrokatechin geeignet. Galliumarsenid und Germanium sprechen anisotrop auf Mischungen von Flußsäure, Salpetersäure und Wasser an.The transistor and integrated circuit structures of the invention can also be realized with semiconductors other than P silicon, and the new process allows can also be carried out with anisotropic etchants other than the caustic etchants specified above. As an etchant For silicon there are also mixtures of water, an amine (e.g. hydrazine, ethylene diamine, etc.) and a complexing agent suitable as pyrocatechol. Gallium arsenide and germanium speak anisotropically to mixtures of hydrofluoric acid, Nitric acid and water.

Der Ausdruck "(111) Kristallebenen11, wie er in den nachfolgenden Ansprüchen verwendet wird, soll alle diejenigen Ebenen umfassen, welche in der Millerschen Schreibweise gleichlautende Ziffern haben, d.h. die (TT1), (1Ti), (IIT) W usw. Ebenen.The expression “(111) crystal planes 11 , as used in the following claims, is intended to encompass all those planes which have identical digits in Miller’s notation, ie the (TT1), (1Ti), (IIT) W etc. planes .

109843/1633109843/1633

Claims (13)

RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V.St.A.)RCA Corporation, 30 Rockefeller Plaza, New York . NY 10020 (V.St.A.) Patentansprüche;. Claims; . jp„ Halbleiterbauelement mit einem Körper aus Halbleitermaterial, der eine ebene Oberfläche hat und ein erstes Gebiet eines ersten Leitfähigkeitstyps und ein zweites Gebiet des entgegengesetzten Leitfähigkeitstyps enthält, zwischen de- · nen ein erster, an der ebenen Oberfläche endender pn-übergang gebildet ist, dadurch gekennzeichnet, daß im Körper eine von der Oberfläche (22) ausgehende, bis zu einer von der Oberfläche entfernten Stelle (50) reichende Nut (44) ausgebildet und ein drittes Gebiet (52) des ersten Leitfähigkeitstyps nahe der Nut im Körper vorgesehen ist, das mit dem zweiten Gebiet (40) einen zweiten pn-übergang (54) bildet, wobei der zweite pn-übergang an der Oberfläche (22) endet und von dem ersten pn-übergang (42) einen vorgegebenen Abstand hat.jp "Semiconductor component with a body made of semiconductor material, which has a flat surface and a first region of a first conductivity type and a second region of the of the opposite conductivity type, between which a first pn junction ending at the flat surface is formed, characterized in that that in the body a from the surface (22) extending to a point remote from the surface (50) formed groove (44) and a third region (52) of the first conductivity type near the groove in the body is provided that forms a second pn junction (54) with the second region (40), the second pn junction ends at the surface (22) and is at a predetermined distance from the first pn junction (42). 2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Nut (44) durch in einem Winkel zueinander stehende Ebenen (46, 48) gebildet ist, die von der Oberfläche (22) ausgehen und an einer von der Oberfläche entfernten Stelle in einer Schnittlinie (50) zusammenstoßen, wobei beide Ebenen unter demselben Winkel zur Oberfläche (22) verlaufen, und daß Abschnitte des zweiten pn-Übergangs (54) mit Abstand und im wesentlichen parallel zu den Nutebenen (46, 48) verlaufen,2. Component according to claim 1, characterized in that that the groove (44) is formed by planes (46, 48) which are at an angle to one another and which are formed by extend from the surface (22) and meet at a point remote from the surface in a cutting line (50), both planes being at the same angle to the surface (22), and that portions of the second pn junction (54) run at a distance and essentially parallel to the groove planes (46, 48), 3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium ist, daß die Oberfläche (22) im wesentlichen parallel zu3. The component according to claim 2, characterized in that the semiconductor material is silicon is that the surface (22) is substantially parallel to 109843/1633109843/1633 den (100) Kristallebenen des Körpers verläuft und daß die in einem Winkel zueinander stehenden Ebenen im wesentlichen parallel zu den (111) Kristallebenen des Körpers angeordnet sind.the (100) crystal planes of the body and that the at an angle to one another planes are arranged essentially parallel to the (111) crystal planes of the body are. 4„ Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß der erste pn-übergang (42) einen zur Oberfläche (22) im wesentlichen parallel verlaufenden ebenen Abschnitt aufweist.4 "Component according to claim 3, characterized in that that the first pn junction (42) has a substantially parallel to the surface (22) has flat section. 5. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß das erste Gebiet ein Kollektorgebiet, das zweite Gebiet ein Basisgebiet und das dritte Gebiet ein Emittergebiet ist«5. Component according to claim 1, characterized in that that the first area is a collector area, the second area is a base area and the third area an emitter area is " 6. Bauelement nach Anspruch 5, d a d u r c h gekennzeichnet, daß der Basis-Emitter^"; ^-übergang im wesentlichen parallel zur Oberfläche d ι Nut (44) verläuft*6. The component according to claim 5, d a d u r c h characterized in that the base-emitter ^ "; ^ transition in the runs essentially parallel to the surface of the groove (44) * 7« Bauelement nach Arr!'r ^5, dadurch gekennzeichnet £. daß die Nut (44) V-förmig ausgebildet ist.7 «component according to A rr! 'r ^ 5, marked £ . that the groove (44) is V-shaped. " 8, Bauelement nach Anspruch 7$ dadurch gekennzeichnet, daß die V-förmige Nut (44) symmetrisch ist."8, component according to claim 7, characterized in that the V-shaped groove (44) is symmetrical. 9. Bauteil nach Anspruch 1, mit wenigstens zwei Halbleiterbauelementen, von denen wenigstens eines ein erstes Gebiet eines ersten Leitfähigkeitstyps und ein zweites Gebiet des entgegengesetzten Leitfähigkeitstyps aufweist, zwischen denen ein erster, an der ebenen Oberfläche endender pn-Übep· gang gebildet ist, dadurch gekennzeichnet, daß der Körper mindestens eine durch in einem Winkel zueinander stehende Ebenen gebildete Nut (94) auf-9. Component according to claim 1, with at least two semiconductor components, at least one of which has a first region of a first conductivity type and a second region of the of opposite conductivity type, between which a first pn-overp, ending at the flat surface gang is formed, characterized that the body has at least one groove (94) formed by planes at an angle to one another. 109843/1633109843/1633 weist, wobei die die Nut bildenden Ebenen von der Oberfläche (86) ausgehen und bis zu einer von der Oberfläche entfernten Schnittlinie verlaufen, und daß ein drittes Gebiet (96) des ersten Leitfähigkeitstyps nahe der Nut im Körper vorgesehen ist, das mit dem zweiten Gebiet (92) einen zweiten pn-übergang bildet, wobei Abschnitte des zweiten pn-Übergangs mit Abstand und im wesentlichen parallel zu den Nutebenen verlaufen und an einer um ein vorgegebenes Maß von dem ersten pn-übergang entfernten Stelle zusammenstoßen. with the planes forming the groove extending from the surface (86) and up to one remote from the surface Line of intersection and that a third area (96) of the first conductivity type near the groove in the body is provided which forms a second pn junction with the second region (92), portions of the second pn-junction run at a distance and essentially parallel to the groove planes and at one around a predetermined one Measure from the first pn junction distant point collide. 10. Verfahren zum Herstellen eines Halbleiterbauelements nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß ein Halbleiterkörper mit einem ersten pn-übergang hergestellt wird, von dem ein Teil mit Abstand und im wesentlichen parallel zu einer Oberfläche des Körpers angeordnet ist, daß ein ätzbeständiger Maskenüberzug auf die Oberfläche aufgebracht wird, wobei ein Teil der Oberfläche unbeschichtet bleibt, daß auf den unbeschichteten Teil der Oberfläche ein anisotropes Ätzmittel zur Einwirkung gebracht wird, um in einem Winkel zur Oberfläche verlaufende Ebenen freizulegen, und daß Leitfähigkeitsmodifizierer durch die freigelegten Oberflächen in den Körper eindiffundiert werden, wobei ein zweiter pn-übergang derart ausgebildet wird, daß Abschnitte dieses zweiten pn-Übergangs mit Abstand und im wesentlichen parallel zu den freigelegten Ebenen und in einem vorgegebenen Abstand vom ersten pn-übergang verlaufen.10. The method for producing a semiconductor component according to one of claims 1 to 9, characterized in that that a semiconductor body is produced with a first pn junction, a part of which with Spaced and substantially parallel to a surface of the body that an etch-resistant mask coating is applied to the surface, a portion of which the surface remains uncoated that an anisotropic etchant remains on the uncoated part of the surface is operated to expose planes at an angle to the surface and that conductivity modifier diffused into the body through the exposed surfaces, with a second pn junction is formed in such a way that sections of this second pn junction are spaced apart and essentially parallel to the exposed levels and at a predetermined distance from the first pn junction. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium ist, daß die Oberfläche im wesentlichen parallel zu den (100) Kristallebenen des Körpers orientiert wird, und daß der Maskierüberzug wenigstens mit einer geraden Kante ausgebildet wird, die im wesentlichen parallel zu den (111)11. The method according to claim 10, characterized in that the semiconductor material is silicon is that the surface is oriented substantially parallel to the (100) crystal planes of the body, and that the masking coating is formed with at least one straight edge which is essentially parallel to the (111) 109843/1633109843/1633 Kristallebenen des Körpers orientiert ist„Crystal planes of the body is oriented " 12. Verfahren zum Herstellen einer integrierten Schaltung mit mindestens zwei Transistoren mit unterschiedlichen Werten der Kurzschlußstromverstärkung in Emitterschaltung, dadurch gekennzeichnet, daß ein Körper aus monokristallinem Silizium mit einer im wesentlichen parallel zu den (100) Kristallebenen des Körpers verlaufenden Hauptoberfläche hergestellt wird, wobei der Körper mindestens zwei in gegenseitigem Abstand angeordnete Gebiete eines Leitfähigkeitstyps nahe der Hauptoberfläche besitzt, von denen jedes einen pn-übergang mit dem Körper bildet, daß ein ätzbeständiger Maskenüberzug auf die Hauptoberfläche aufgebracht wird, in welchem nahe jedes Gebietes des einen Leitfähigkeitstyps zwei Öffnungen freigelassen werden, wobei jede der Öffnungen mit mit Abstand verlaufenden, parallelen Kanten ausgebildet wird, die im wesentlichen parallel zu den (111) Kristallebenen des Körpers orientiert sind, und der Abstand zwischen den Kanten einer Öffnung von dem Abstand zwischen den Kanten der anderen Öffnung differiert, daß auf die durch die Öffnungen freiliegenden Teile der Oberfläche eine Substanz aufgebracht wird, welche Siliziumatome in den (100) Ebenen entfernt, um dadurch V-förmige Nuten im Körper herzustellen, und dass Leitfähigkeitsmodifizierer des den beiden in gegenseitigem Abstand angeordneten Gebieten entgegengesetzten Leitfähigkeitstyps durch die Nutflächen in den Körper eindiffundiert werden, um Gebiete des entgegengesetzten Leitfähigkeitstyps im Körper und pn-Übergänge mit den beiden im gegenseitigen Abstand liegenden Gebieten des ersten Leitfähigkeitstyps zu bilden.12. A method for producing an integrated circuit with at least two transistors with different values the short-circuit current gain in emitter circuit, characterized in that a body made of monocrystalline silicon with a substantially parallel to the (100) crystal planes of the body Main surface is produced, the body having at least two mutually spaced areas of a conductivity type near the main surface, each of which forms a pn junction with the body, that an etch resistant mask coating is applied to the major surface in which near each area of the a conductivity type two openings are left free, each of the openings with spaced apart, parallel edges is formed which are oriented essentially parallel to the (111) crystal planes of the body and the distance between the edges of one opening differs from the distance between the edges of the other opening, that on the parts of the surface exposed through the openings a substance is applied which silicon atoms removed in the (100) planes to thereby create V-shaped grooves in the body and that conductivity modifier of the conductivity type opposite to the two mutually spaced regions through the groove surfaces are diffused into the body to areas of the opposite conductivity type in the body and pn junctions with the two mutually spaced regions of the first conductivity type form. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Substanz eine Mischung aus Wasser, einem Ätzmittel und einem Alkohol ist.13. The method according to claim 12, characterized in that the substance is a mixture of water, a caustic and an alcohol. 1098A3M6331098A3M633 LeerseiteBlank page
DE19712115248 1970-04-03 1971-03-30 Semiconductor component and method for its manufacture Pending DE2115248A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2535770A 1970-04-03 1970-04-03

Publications (1)

Publication Number Publication Date
DE2115248A1 true DE2115248A1 (en) 1971-10-21

Family

ID=21825553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712115248 Pending DE2115248A1 (en) 1970-04-03 1971-03-30 Semiconductor component and method for its manufacture

Country Status (8)

Country Link
JP (1) JPS4814638B1 (en)
BE (1) BE765014A (en)
CA (1) CA936969A (en)
DE (1) DE2115248A1 (en)
FR (1) FR2085821B1 (en)
GB (1) GB1334902A (en)
NL (1) NL7104445A (en)
SE (1) SE366152B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2445480A1 (en) * 1974-09-24 1976-04-01 Ibm Deutschland METHOD OF MANUFACTURING A POWER TRANSISTOR
JPS52166150U (en) * 1976-06-10 1977-12-16
JPS5317961U (en) * 1976-07-27 1978-02-15
DE2737073C3 (en) * 1977-08-17 1981-09-17 Siemens AG, 1000 Berlin und 8000 München Method for producing an insulated gate field effect transistor for a single transistor memory cell
JPS5946415B2 (en) * 1978-04-28 1984-11-12 株式会社日立製作所 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
FR2085821A1 (en) 1971-12-31
CA936969A (en) 1973-11-13
GB1334902A (en) 1973-10-24
FR2085821B1 (en) 1977-01-28
BE765014A (en) 1971-08-16
JPS4814638B1 (en) 1973-05-09
SE366152B (en) 1974-04-08
NL7104445A (en) 1971-10-05

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE2737686A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE2934970A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
DE2928923C2 (en)
DE2644939A1 (en) ETCHING PROCESS FOR FLATTENING A SILICONE SUBSTRATE
EP0006510B1 (en) Method of forming adjacent impurity regions of different doping in a silicon substrate
DE2238450B2 (en) METHOD OF MANUFACTURING AN INTEGRATED SEMICONDUCTOR ARRANGEMENT
DE2807138A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE1949161A1 (en) Semiconductor laser and process for its manufacture
DE2643016A1 (en) PROCESS FOR PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT
DE2115248A1 (en) Semiconductor component and method for its manufacture
DE1918054A1 (en) Process for the production of semiconductor components
DE2501074A1 (en) TRANSISTOR DEVICE AND METHOD OF MANUFACTURING IT
DE1514673A1 (en) Method of manufacturing a transistor
DE3621351C2 (en) Method for producing an implanted resistor and resistor produced using this method
DE2100292A1 (en) Semiconductor device with relatively small geometrical dimensions and method of manufacturing the same
DE2219696A1 (en) Procedure for creating isolation areas
DE1274243B (en) METHOD OF MANUFACTURING A TUNNEL DIODE
DE2107671A1 (en) Semiconductor component and method for its manufacture
DE1090330B (en) Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones
DE1589917A1 (en) Process for the production of planar transistors
DE2851375A1 (en) PROCESS FOR NOTCHING AND PASSIVATING SEMI-CONDUCTOR PLAETS AND SUCH NOTCHED AND PASSIVATED SEMI-CONDUCTOR PLATES
DE2657822C2 (en)
DE2460653A1 (en) METHOD OF ETCHING SILICON
DE2149705A1 (en) Semiconductor device and method for its manufacture

Legal Events

Date Code Title Description
OHN Withdrawal