DE2045862A1

DE2045862A1 - Method and device for the digital specification of the pulse rate of a pulse train

Info

Publication number: DE2045862A1
Application number: DE19702045862
Authority: DE
Inventors: Jürgen Dipl.-Ing. 6453 Seligenstadt Ober
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1970-09-17
Filing date: 1970-09-17
Publication date: 1972-03-23

Description

Verfahren und Vorrichtung zur digitalen Angabe der Impulsrate einer Impulsfolge Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur digitalen Angabe der Anzahl von Impulsen in einem vorgegebenen Zeitintervall. Die auf ein Zeitintervall bezogene Anzahl von Impulsen einer Impulsfolge wird auch als Impulsrate bezeichnet.Method and device for digitally specifying the pulse rate of a Pulse train The invention relates to a method and an apparatus for digital indication of the number of pulses in a given time interval. the The number of pulses in a pulse train related to a time interval is also called Called pulse rate.

Die Messung und Uberwachung von Impuls raten spielt auf vielen Gebieten der Technik eine wichtige Rolle. Häufig muß beispielsvreise die Anzahl der Umdrehungen eines sich drehenden Maschinenteils pro Minute bestimmt werden. Durch photoelektrische oder magnetische Impulsgeberschaltungen lassen sich je Umdrehung des Maschinenteils ein oder mehrere Impulse erzeugen, die einer Anordnung zur Bestimmung der Impulsrate pro Minute zugeführt werden. Auch Durchflußmessungen können mittels rotierender, je Umdrehung ein oder mehrere Impulse abgebender, Meßwertgeber angezeigt und überwacht werden. Die vorgegebenen Zeitintervalle sind vielfach sehr lange.The measurement and monitoring of pulse rates plays a role in many areas technology plays an important role. The number of revolutions must often be exemplified of a rotating machine part per minute can be determined. By photoelectric or magnetic pulse generator circuits can be set per revolution of the machine part generate one or more pulses, which are an arrangement for determining the pulse rate per minute. Flow measurements can also be carried out using rotating, One or more pulses emitting per revolution, measuring transducer displayed and monitored will. The specified time intervals are often very long.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung der eingangs erwähnten Art zu entwickeln, die zur Bestimmung einer Impulsrate eine konstante Meßzeit benötigen, die kleiner als das vorgegebene Zeitintervall für die Impulsrate ist. Das Ergebnis sollte auf einer Mittelwertbildung beruhen.The invention is based on the object of a method and a device of the type mentioned to develop the one for determining a pulse rate need constant measuring time that is smaller than the specified time interval for the Pulse rate is. The result should be based on averaging.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Meßzeit ein wählbarer Bruchteil des vorgegebenen Zeitintervalls ist, daß die Impulse zur Angabe der Stellen mit hheem-Stellenwert gezählt Werden, daß zwischen zwei aufeinanderfolgenden Impulsen erste Taktimpulse, deren Impulsperiode ein wählbarer Bruchteil der Meßzeit ist, aufsummiert werden, daß das Ergebnis nach jedem Impuls gespeichert wird, daß nach jedem auf den ersten Impuls folgenden Impuls zweite Taktimpulse, deren Impulsperiode ein durch das Verhältnis Preßzeit durch Zeitintervall festgelegter Bruchteil der Impulsperiode der ersten Taktimpulse ist, aufsummiert werden, wobei die entstehende Summe fortlaufend mit dem gespeicherten, in der vorausgegangenen Impulsperiode ermittelten Ergebnis verglichen wird, und daß bei Ubereinstimmung ein Zählimpuls für die Angabe der Stellen mit niedrigerem Stellenwert ausgegeben wird, während gleichzeitig das Aufsummieren der zweiten Taktimpulse ausgehend vom Wert Null erneut beginnt.The object is achieved according to the invention in that the measuring time is a selectable fraction of the specified time interval is that the Pulses for specifying the places with hheem place value are counted that between two consecutive pulses first clock pulses, the pulse period of which is a selectable Fraction of the measurement time is to be summed up that the result after each pulse it is stored that after each pulse following the first pulse, second clock pulses, the pulse period of which is determined by the ratio of pressing time to time interval Is a fraction of the pulse period of the first clock pulses, where the resulting sum continuously with the one saved in the previous one Pulse period determined result is compared, and that if they agree a counting pulse is output for specifying the digits with a lower value is, while at the same time adding up the second clock pulses starting from Value zero starts again.

Das Verfahren ermöglicht in vorteilhafter Weise eine schnelle Angabe der Impulsraten bei langen Zeitintervallen. Zur Bestimmung der Impulsrate müssen lediglich zwei Impulse der Impulsfolge innerhalb der gewählten Meßzeit liegen. Durch die Meßzeit ist ein Bereich für die Impulsrate festgelegt, innerhalb dessen sich die Impulsfrequenz ändern kann, ohne daß im Rahmen der Mittelwertbildung eine ungenaue Erfassung der Impuls rate auftritt.The method advantageously enables a quick indication the pulse rates at long time intervals. To determine the pulse rate you need only two pulses of the pulse train are within the selected measuring time. By the measuring time is a range for the pulse rate within which the pulse frequency can change without an imprecise averaging Detection of the pulse rate occurs.

In einer bevorzugten Ausführungsform ist vorgesehen, daß die ersten Taktimpulse nur zwischen dem ersten und zweiten Impuls nach Beginn einer neuen Meßzeit aufsummiert und für die Dauer der Meßzeit gespeichert werden. Dieses Verfahren, das weniger Verfahrensschritte umfaßt, eignet sich besonders vorteilhaft zur Bestimmung der Impulsrate von Impulsfolgen, bei denen der Abstand zwischen den Impulsen während einer Meßzeit nicht stark differiert.In a preferred embodiment it is provided that the first Clock pulses only between the first and second pulse after the start of a new measuring time added up and stored for the duration of the measuring time. This method, which comprises fewer process steps is particularly advantageously suitable for the determination the pulse rate of pulse trains where the distance between pulses is during a measurement time does not differ greatly.

Eine Vorrichtung zur Durchführung des Verfahrens nach der bevorzugten Ausführungsform besteht darin, daß eme nach Ablauf der Meßzeit gesperrte Signaluntersetzerschaltung, deren einem Ausgang nach Ablauf Jedes wählbaren Bruchteile der Meßzeit ein siTnel entnehmbar ist, durch den ersten nach Beginn der Meßzeit auftretenden Impuls für die zweiten, von einem Impulsgeber stammenden Taktgeberimpulse mit konstanter Impulsfrequenz freigebbar ist, daß der zwischen den ersten beiden Impulsen zu Beginn der Meßzeit freigebbare Ausgang der Signaluntersetzerschaltung mit einem Zähler verbunden ist, dessen Ausgangssignale in einer Vergleichsschaltung mit den Ausgangssignalen eines von jedem Impuls und von Ausgangssignalen der Vergleichsschaltung auf den Zählstand Null zurückstellbaren zusätzlichen Zählers vergleichbar sind, dessen Eingang zum Eingang der Signaluntersetzerschaltung parallel geschaltet ist, daß der Ausgang der Vergleichsschaltung mit einem nach dem zweiten Impuls zu Beginn der Meßzeit freigebbaren, von jedem Impuls auf den Zählstand Null zuriickstellbaren, Ausgabezähler verbunden ist, daß die Impulse einem weiteren Ausgabezähler zuführbar sind lljld daß alle Zähler una die Signaluntersetzerschaltung zu Beginn der Meßzeit auf den Zählstand Null einstellbar sind.A device for carrying out the method according to the preferred one Embodiment consists in that eme signal reduction circuit blocked after the measuring time has elapsed, whose one output after expiry of each selectable fraction of the measuring time siTnel can be inferred by the first pulse occurring after the start of the measuring time for the second, from a pulse generator, clock pulses with a constant pulse frequency it can be released that the one between the first two pulses at the beginning of the measuring time releasable output of the signal reduction circuit is connected to a counter, its output signals in a comparison circuit with the output signals of a from each pulse and from output signals of the comparison circuit to the count Zero resettable additional counter are comparable, whose input to Input of the signal reduction circuit is connected in parallel that the output the comparison circuit with one after the second pulse at the beginning of the measuring time Releasable output counter that can be reset to zero by each pulse is connected that the pulses can be fed to a further output counter lljld that all counters una the signal reduction circuit at the beginning of the measuring time on the Count zero can be set.

Die Anordnung setzt sich aus wenigen elektronischen Baugruppen zusammen, die z.B. als integrierte Schaltkreise ausgebildet sein können. In diesem Falle ergeben sich kleine äußere Abmessungen eines die Schaltkreise enthaltenden Geräts, das sich vorteilhaft als tragbare Einheit ausführen läßt. Als Anwendungsgebiet für ein solches Gerät kommt etwa die Ermittlung der Pulsschläge pro Minute von zu untersuchenden Personen in Frage.The arrangement consists of a few electronic assemblies, which, for example, can be designed as integrated circuits. In this case surrender small external dimensions of a device containing the circuits, which can be carried out advantageously as a portable unit. As an area of application for such a Device comes about the determination of the pulse beats per minute from to be examined People in question.

Eie zweckmaSsige Äiisführungsform ist derart ausgebildet, daß ein Taktimpulsgelerator über eine erste Torschaltung mit einem ersten Zähler und einer Signaluntersetzerschaltung verbunden ist, an deren erstem Ausgang nach Ablauf der Meßzeit und an deren zweitem Ausgang nach Ablauf jedes gewählten Bruchteils der Meßzeit Taktsignale abgreifbar sind, daß der zweite Ausgang über eine vom positiven Ausgang eines ersten Speichers steuerbare Torschaltung mit einem zweiten Zähler verbunden ist, daß die Ausgänge des ersten und zweiten Zählers auf eine Vergleichsschaltung geführt sind, an die iiber eine vom negierten Ausgang des ersten Speichers steuerbare Torschaltung ein Ausgabezähler angeschlossen ist, daß mit der Torschaltung der Löscheingang des ersten Zählers verbunden ist, daß die Impulse über eine vom negierten Ausgangssignal der Signaluntersetzerschaltung steuerbare Torschaltung einem Ausgabezähler,in ODER-Verknüpfung mit dem Signal des positiven Ausgangs eines zweiten Speichers dem Löscheingang des ersten Zählers, den durch den positiven Ausgang des zweiten Speichers steuerbaren Speichereingängen des ersten und eines dritten Speichers und dem durch den negierten Ausgang des zweiten Speichers steuerbaren Löscheingang des ersten Speichers zuführbar sind, daß der erste Ausgang der Signaluntersetzerschaltung über ein NICHT-Glied mit einem zweiten Eingang der ersten Torschaltung, deren dritter Eingang an den positiven Ausgang des dritten Speichers angeschlossen ist, mit dem Lösch-Eingang des dritten Speichers und in UND-Verknüpfung mit Start-Signalen mit dem Speichereingang des zweiten Speichers verbunden ist, dessen Lösch-Eingang durch Signale des positiven Ausgangs des ersten Speichers steuerbar ist und dessen positiver Ausgang mit den Lösch-Eingängen der Signaluntersetzerschaltung und der Zähler verbunden ist.An expedient form of implementation is designed in such a way that a Clock pulse generator via a first gate circuit with a first counter and a Signal reduction circuit is connected, at the first output after the expiry of the Measuring time and at its second output after each selected fraction of the Measuring time clock signals can be tapped that the second output via one of the positive Output of a first memory controllable gate circuit with a second counter is connected that the outputs of the first and second counters to a comparison circuit are led to which via a controllable from the negated output of the first memory Gate circuit an output counter that is connected to the gate circuit the clear input of the first counter is connected that the pulses via one of the negated output signal of the signal reduction circuit controllable gate circuit an output counter, in OR operation with the signal of the positive output of a second memory the clear input of the first counter, which is caused by the positive output of the second memory controllable memory inputs of the first and a third Memory and the controllable by the negated output of the second memory Clear input of the first memory can be supplied that the first output of the signal reduction circuit via a NOT element with a second input of the first gate circuit, the third of which Input is connected to the positive output of the third memory, with the Delete input of the third memory and in AND operation with start signals with the memory input of the second memory is connected, the delete input through Signals of the positive output of the first memory can be controlled and its positive Output connected to the clear inputs of the signal reduction circuit and the counter is.

Ein Ausführungsbeispiel der Erfindung ist im folgenden an Hand einer Zeichnung näher erläutert.An embodiment of the invention is given below with reference to a Drawing explained in more detail.

Die in der Zeichnung dargestellte Anordnung dient zur Messung der Pulsschläge von Lebewesen. Die Angabe erfolgt in Pulsschlägen pro Minute.The arrangement shown in the drawing is used to measure the Pulse beats of living beings. The information is given in pulse beats per minute.

Von einer nicht näher bezeichneten, an dem zu untersuchenden Lebewesen angebrachten Meßsonde werden den Pulsschlägen entsprechende elektrische Impulse auf eine Leitung 1 übertragen, die auf den Eingang eines Eippglieds 2 geführt ist. Das Kippglied 2 formt und verstärkt die auf der Leitung 1 anstehenden Signale in einer logischen "L" oder "O" zugeordnete Signale um.From an unspecified one on the living being to be examined attached measuring probe are the pulse beats corresponding electrical impulses transmitted to a line 1, which is led to the input of an Eipp member 2. The flip-flop 2 forms and amplifies the signals on line 1 in signals assigned to a logic "L" or "O".

Mit Hilfe eines Kondensators 5 lassen sich die Signale am Ausgang des Kippglieds 2 gegen die Signale am Eingang verzögern.With the help of a capacitor 5, the signals at the output of the flip-flop 2 against the signals at the input.

Kippglieder sind bekannt und beispielsweise in der Veröffentlichung "AEG-Industrieelektronik, Logistat I-Si, Lieferprogramm 1968/69" auf Seite 25 bis 27 beschrieben. Der positive Ausgang des Kippglieds 2 speist einen Eingang eines Kippglieds 4, an das ein Kondensator 5 angeschlossen ist.Toggle members are known and for example in the publication "AEG-Industrieelektronik, Logistat I-Si, delivery program 1968/69" on page 25 bis 27 described. The positive one Output of flip-flop 2 feeds one Input of a flip-flop 4 to which a capacitor 5 is connected.

Die positiven Ausgänge der Kippglieder 2 und 4 sind mit Eingängen eines UND-Glieds 6 verbunden, dessen Ausgang auf den Eingang einer Zähldekade 7 geführt ist. Die dem Eingang der Zähldekade 7 zugeführten Zählimpulse erscheinen an Ausgängen in der Darstellung 1 aus 10. An die Ausgänge der Zähldekade 7 ist eine Ziffernanzeigeröhre 8 angeschlossen. Ein Ausgang der Zähldekade 7, dem der Wert Null zugeordnet ist, steht über eine Leitung 10 mit einem Eingang einer weiteren Zähldekade 9 in Verbindung. Die der Zähldekade 9 zugeführten Impulse erscheinen an den Ausgängen in der Darstellung 1 aus 10. Die Ausgänge der Zähldekade 9 speisen eine Ziffernanzeigeröhre 11.The positive outputs of flip-flops 2 and 4 have inputs an AND element 6, the output of which is connected to the input of a counting decade 7 is led. The counting pulses fed to the input of the counting decade 7 appear at the outputs in the representation 1 out of 10. At the outputs of the counting decade 7 is a Digit display tube 8 connected. An output of the counting decade 7 to which the value Zero is assigned, is available via a line 10 with one input of another Counting decade 9 in connection. The pulses fed to the counting decade 9 appear at the outputs in the representation 1 out of 10. The outputs of the counting decade 9 feed a number display tube 11.

Ein Taktgenerator 12 dient zur Erzeugung von Impulsen mit einer Frequenz von 1 kHz. Die Frequenz ist durch nicht näher dargestellte, bekannte Mittel, z.B. einen Quarz, stabilisiert.A clock generator 12 is used to generate pulses with a frequency of 1 kHz. The frequency is determined by known means not shown, e.g. a quartz, stabilized.

Der Ausgang des Taktgenerators 12 ist mit einem UND-Glied 13 verbunden. Das UND-Glied 15 speist den Eingang einer Signaluntersetzerschaltung 14, die zwei Ausgänge 15, 16 aufweist.The output of the clock generator 12 is connected to an AND element 13. The AND gate 15 feeds the input of a signal divider circuit 14, the two Has outputs 15, 16.

In der Untersetzerschaltung 14 werden die dem Eingang zugeführten Impulse, z.B. mittels mehrerer hintereinandergeschalteter, nicht dargestellter Zähldekaden mehrfach untersetzt.In the step-down circuit 14, the input are supplied Pulses, e.g. by means of several counting decades (not shown) connected in series stocky several times.

Dem ersten Ausgang 15 entspricht eine Untersetzung von 1:6000.The first output 15 corresponds to a reduction of 1: 6000.

Der Ausgang 15 führt somit nach 6000 Eingangsimpulsen ein Signal. Bei einer Impulsfrequenz von 1 kHz entsteht ein Signal am Ausgang 15 nach 6 sec. Diese 6 sec bestimmen die Dauer der Meßzeit. Bür den zweiten Ausgang 16 ist eine Untersetzung von 1:10 gewählt. Der Ausgang 16 führt demnach alle 10 msec ein Signal.The output 15 thus carries a signal after 6000 input pulses. With a pulse frequency of 1 kHz, a signal is generated at output 15 after 6 seconds. These 6 seconds determine the duration of the measurement time. For the second output 16 is a Reduction of 1:10 selected. Output 16 therefore carries a signal every 10 msec.

An den Ausgang 16 ist ein UND-Glied 17 angeschlossen , dessen Ausgang mit einem Zähler 18 verbunden ist. Die Ausgänge des Zählers 18 stehen mit einer Reihe von Eingängen 19 einer Vergleichs schaltung 20 in Verbindung. Weitere Eingänge 21 der Vergleichsschaltung 20 werden von Ausgängen eines Zählers 22 gespeist. Der Eingang des Zählers 22 ist an den Ausgang des UND-Glieds 13 angeschlossen. Die Vergleichsschaltung 20 prüft die Signale an den Eingängen 19 und 21 auf Ubereinstimmung und gibt bei Übereinstimmung einen Ausgangsimpuls ab.An AND element 17 is connected to the output 16, its output is connected to a counter 18. The outputs of the counter 18 are with a Series of inputs 19 of a comparison circuit 20 in connection. Further entrances 21 of the comparison circuit 20 are fed by the outputs of a counter 22. Of the The input of the counter 22 is connected to the output of the AND gate 13 connected. The comparison circuit 20 checks the signals at the inputs 19 and 21 for agreement and emits an output pulse if they match.

Der Ausgang der Vergleichsschaltung 20 ist auf einen Eingang eines UND-Glieds 2v geführt, dessen Ausgang mit dem Eingang einer Zähldekade 24 in Verbindung steht. Die der Zähldekade 24 zugeführten Eingangs impulse erscheinen an den Ausgängen in der Darstellung 1 aus 10. Die Ausgänge der Zähldekade 24 speisen eine Ziffernanzeigeröhre 25.The output of the comparison circuit 20 is connected to an input of a AND gate 2v out, the output of which is connected to the input of a counting decade 24 stands. The input pulses fed to the counting decade 24 appear at the outputs in the illustration 1 from 10. The outputs of the counting decade 24 feed a number display tube 25th

Ein zweiter Eingang des UND-Glieds 17 ist mit dem positiven Ausgang eines Speichers 26 verbunden. Der Speicher 26 ist ein statischer Speicher mit zwei zueinander antivalenten Ausgängen. Er hat jeweils zwei UND-Eingänge für Speichern und Löschen. L-Signale auf den UND-Eingängen für Speichern bewirken ein L-Signal am positiven und ein O-Signal am negierten Ausgang des Speichers 26.A second input of the AND gate 17 has the positive output a memory 26 connected. The memory 26 is a static memory of two mutually antivalent outputs. It has two AND inputs each for storage and delete. L signals on the AND inputs for storage result in an L signal at the positive and a 0 signal at the negated output of the memory 26.

Der negierte Ausgang des Speichers 26 ist an einen zweiten Eingang der UND-Stufe 23 angeschlossen. Der positive Ausgang des Speichers 26 speist weiterhin die beiden parallel geschalteten UND-Eingänge für Löschen eines Speichers 27. Aufbau und Wirkungsweise der beiden Speicher 26 und 27 stimmen überein. Der positive Ausgang des Speichers 27 steht mit einem UND-Eingang für Speichern des Speichers 26 und einem UND-Eingang für Speichersn eines weiteren Speichers 28 in Verbindung.The negated output of the memory 26 is connected to a second input connected to AND stage 23. The positive output of the memory 26 continues to feed the two AND inputs connected in parallel for deleting a memory 27. Structure and the mode of operation of the two memories 26 and 27 are identical. The positive outcome of the memory 27 stands with an AND input for storing the memory 26 and an AND input for memories of another memory 28 in connection.

Der Speicher 28 weist den gleichen Aufbau und die gleiche Wirkungsweise auf wie die Speicher 26 und 27. Die zweiten UND-Eingänge für Speichern an den Speichern 26 und 28 sind an den Ausgang des UND-Glieds 6 angeschlossen. Der negierte Ausgang des Speichers 27 ist auf einen UND-Eingang für Löschen am Speicher 26 geführt. Der zweite UND-Eingang für Löschen am Speicher 26 ist mit dem Ausgang der UND-Schaltung 6 verbunden. Der positive Ausgang des Speichers 27 speist Eingänge zum Löschen an der Signaluntersetzerschaltung 14, an den Zählern7, 9 und 18 und einen Eingang eines ODER-Glieds 29, dessen Ausgang mit dem Eingang zum Löschen am Speicher 22 verbunden ist. Der zweite Eingang des ODER-Glieds 29 steht mit dem Ausgang des UND-Glieds 6 in Verbindung. Der Ausgang des UND-Glieds 23 ist mit einem weiteren Eingang des ODER-Glieds 29 verbunden. Der Lösch-Eingang des Zählers 24 ist an ein ODER-Glied 32 angeschlossen, dessen Eingänge einerseits mit dem positiven Ausgang des Speichers 26 und andererseits mit dem UND-Glied 6 verbunden sind.The memory 28 has the same structure and the same mode of operation like memories 26 and 27. The second AND inputs for memories on the memories 26 and 28 are connected to the output of the AND gate 6. The negated output of the memory 27 is led to an AND input for deletion on the memory 26. Of the The second AND input for erasing the memory 26 is connected to the output of the AND circuit 6 connected. The positive output of the memory 27 feeds inputs for deletion the signal divider circuit 14, to the counters 7, 9 and 18 and an input of one OR gate 29, the output of which is connected to the input for erasing the memory 22 is. The second input of the OR gate 29 is with the exit of the AND gate 6 in connection. The output of the AND gate 23 is with another Input of the OR gate 29 connected. The clear input of the counter 24 is on OR gate 32 connected, the inputs of which on the one hand with the positive output of the memory 26 and on the other hand to the AND gate 6 are connected.

Vom Ausgang 15 sind Leitungen zu einem UND-Eingang zum Speichern am Speicher 27, den beiden parallel geschalteten UND-Eingängen zum Löschen am Speicher 28 und einem NICHT-Glied 30 geführt, dessen Ausgang je einen Eingang der UND-Glieder 6 und 13 speist. Der zweite UND-Eingang zum Speichern am Speicher 27 ist an eine Leitung 31 angeschlossen, die zum Zuführen von Start-Impulsen dient.From output 15 there are lines to an AND input for storing on Memory 27, the two AND inputs connected in parallel for erasing the memory 28 and a NOT element 30, the output of which is one input of the AND elements 6 and 13 feeds. The second AND input for storing in memory 27 is connected to a Line 31 connected, which is used to supply start pulses.

Wenn keine Messung der Impulsrate stattfindet, führt der Ausgang 15 ein L-Signal, so daß das NiCHT-Glied 30 das UND-Glied 13 für den Durchgang der vom Taktgenerator 12 kommenden Impulse sperrt.If the pulse rate is not measured, output 15 an L signal, so that the NIGHT gate 30, the AND gate 13 for the passage of the dated Clock generator 12 blocks coming pulses.

Kommt ein Start-Impuls auf der Leitung 31 an, dann ruft er in Verbindung mit dem vom Ausgang 15 an den zweiten UND-Eingang für Speichern am Speicher 27 gelieferten L-Signal ein L-Signal' am positiven Ausgang des Speichers 27 hervor, das auf die Lösch-Eingänge der Untersetzerschaltung 14 und der Zähler 7, 9, 18, 22 und 24 einwirkt. Infolgedessen gibt die Untersetzerschaltung 14 kein L-Signal mehr am Ausgang 15 ab, während die Zähler 7, 9, 18, 22 und 24 den Zählstand Null annehmen.If a start impulse arrives on line 31, then it calls the connection with that supplied by output 15 to the second AND input for storage on memory 27 L signal produces an L signal 'at the positive output of the memory 27, which is based on the Clear inputs of the scaling circuit 14 and the counters 7, 9, 18, 22 and 24 acts. As a result, the step-down circuit 14 no longer gives an L signal at the output 15 while the counters 7, 9, 18, 22 and 24 assume the count zero.

Ein auf der Leitung 1 ankommendes Signal wird vom Kippglied 2 zu einem gegenüber dem Eingangssignal verzögerten L-Signal umgeformt. Dieses verzögerte L-Signal gelangt zum Kippglied 4 und bewirkt an dessen Ausgang wiederum ein verzögertes L-Signal. Mittels der beiden Kippglieder 2 und 4 läßt sich durch entsprechende Dimensionierung der Kondensatoren 3 und 5 erreichen, daß an den Ausgängen der Kippglieder 2 und 4 nur bei einer bestimmten Dauer und Amplitude der Eingangssignale auf der Leitung 1 gleichzeitig für kurze Zeit Signale anstehen. Die Kippglieder 2 und 4 nebst Kondensatoren 3 und 5 dienen somit zur Unterdrückung von Störsignalen auf der Leitung 1.An incoming signal on the line 1 is from the flip-flop 2 to a L-signal delayed in relation to the input signal is transformed. This delayed low signal arrives at flip-flop 4 and in turn causes a delayed L signal at its output. By means of the two tilting members 2 and 4, by appropriate dimensioning of the capacitors 3 and 5 achieve that at the outputs of the flip-flops 2 and 4 only with a certain duration and amplitude of the input signals on the line 1 signals are pending simultaneously for a short time. The flip-flops 2 and 4 together with capacitors 3 and 5 are therefore used to suppress interference signals on line 1.

Nach der Löschung des gespeicherten Inhalts der Untersetzerschaltung 14 führt der Ausgang des NICHT-Glieds 30 ein L-Signal. Das erste nach Abgabe eines Start-Impulses auftretende Signal auf der Leitung 1, das L-Signal auf beiden Ausgängen der Kippglieder 2 und 4 hervorruft, öffnet in Verbindung mit dem vom NICHT-Glied 30 gelieferten L-Signal das UND-Glied 6, an dessen Ausgang ein Impuls entsteht.After deleting the stored contents of the reducer circuit 14, the output of the NOT element 30 carries an L signal. The first after submitting one Start impulse occurring signal on line 1, the L signal on both outputs of the toggle members 2 and 4 opens in conjunction with that of the NOT member 30 delivered L signal the AND element 6, at the output of which a pulse is generated.

Dieser Impuls gelangt in den Zähler 7 und erfüllt zusammen mit dem vom positiven Ausgang des Speichers 27 abgegebenen L-Signal die UND-Bedingung an den Speicher-Eingängen der Speicher 26 und 28. Das am positiven Ausgang des Speichers 26 entstehende L-Signal öffnet das UND-Glied 17 für vom Ausgang 16 abgegebene Signale und löscht den Speicher 27. Das vom positiven Ausgang des Speichers 28 abgegebene L-Signal öffnet zusammen mit dem vom NICHT-Glied 30 kommenden L-Signal das UND-Glied 13 für die vom Taktgenerator 12 abgegebenen Impulse. Diese Impulse laufen über das UND-Glied 13 in die Untersetzerschaltung 14 ein. Ferner gelangen die Impulse in den Zähler 22. Nach jeweils zehn Taktimpulsen entsteht am Ausgang 16 ein Impuls, der über das UND-Glied 17 in den Zähler 18 eingegeben wird.This pulse reaches the counter 7 and fulfills together with the from the positive output of the memory 27 output the L signal to the AND condition the memory inputs of memories 26 and 28. That at the positive output of the memory 26 resulting L signal opens the AND element 17 for signals emitted by the output 16 and clears the memory 27. The output from the positive output of the memory 28 The L signal opens the AND element together with the L signal coming from the NOT element 30 13 for the pulses emitted by the clock generator 12. These impulses run through the AND gate 13 in the step-down circuit 14. Furthermore, the impulses arrive in the counter 22. After every ten clock pulses, a pulse is generated at output 16, which is entered into the counter 18 via the AND element 17.

Die Ausgangssignale der beiden Zahler 18 und 22 werden zwar in der Vergleichsschaltung 20 miteinander verglichen, das Ergebnis des Vergleichs kommt jedoch nicht zur Geltung, da ein Signal am negierten Ausgang des Speichers 26 das UND-Glied 23 sperrt.The output signals of the two counters 18 and 22 are indeed in the Comparison circuit 20 compared with one another, the result of the comparison comes However, this does not apply, since a signal at the negated output of the memory 26 is the AND gate 23 blocks.

Der durch ein entsprechendes Signal auf der Leitung 1 am Ausgang des UND-Glieds 6 hervorgerufene zweite Impuls nach Vorgabe des Start-Impulses gelangt einerseits wieder in den Zähler 7 sowie über das ODER-Glied 29 auf den Lösch-Eingang des Zählers 22 und erfüllt andererseits zusammen mit dem L-Signal auf dem negierten Ausgang des Speichers 27 die UND-Bedingung am Lösch-Eingang des Speichers 26. Während das entstehende O-Signal am positiven Ausgang des Speichers 26 das UND-Glied 17 sperrt, öffnet das L-Signal am negierten Ausgang des Speichers 26 das UND-Glied 23. Die in den Zähler 22 einlaufenden Impulse erhöhen den Zählstand des Zählers 22, der fortlaufend durch die Vergleichsschaltung 20 auf Übereinstimmung mit dem Zählstand des Zählers 18 geprüft wird.The by a corresponding signal on line 1 at the output of the AND gate 6 caused second pulse after the specification of the start pulse arrives on the one hand again in the counter 7 and via the OR gate 29 to the delete input of the counter 22 and, on the other hand, fulfills along with the L signal on the negated Output of the memory 27 the AND condition at the delete input of the memory 26. During the resulting O signal at the positive output of memory 26 the AND gate 17 blocks, the L signal opens at the negated output of the memory 26 the AND gate 23. The incoming pulses in the counter 22 increase the count of the counter 22, which is continuously checked by the comparison circuit 20 for agreement is checked with the count of the counter 18.

Sobald Ubereinstimmung festgestellt wird, gibt die Vergleichsschaltung einen Impuls ab, der über das UND-Glied 23 einerseits in den Zähler 24 gelangt und andererseits über das ODER-Glied 29 den Zähler 22 löscht. Dadurch werden im Zähler 24 zwischen zwei aufeinanderfolgenden, am Ausgang des UND-Glieds 6 Impulse erzeugenden Signalen auf der Leitung 1 fortlaufend die von ir Vergleichsschaltung 20 abgegebenen Impulse gezählt. Jeder Impuls am Ausgang des UND-Glieds 6 löscht den Inhalt des Zählers 24 und erhöht den Zählstand des Zählers 7.As soon as a match is found, the comparison circuit gives a pulse, which on the one hand reaches the counter 24 via the AND gate 23 and on the other hand, the counter 22 clears via the OR gate 29. This will be in the meter 24 between two successive pulses generating 6 at the output of the AND gate Signals on line 1 are those output by comparison circuit 20 Pulses counted. Each pulse at the output of the AND gate 6 clears the content of the Counter 24 and increases the count of counter 7.

Überschreitet der Zählstand des Zählers 7 eine Dekade, so wird ein Impuls an den Zähler 9 weitergegeben. Der Zähler 7 gibt an die Ziffernanzeigeröhre 8 Signale ab, deren Stellenwert Zehn beträgt. Die vom Zähler 9 an die Ziffernanzeigeröhre 11 abgegebenen Signale besitzen den Stellenwert Hundert. Die vom Zähler 24 an die Anzeigeröhre 25 ausgegebenen Signale haben demgegenüber den Stellenwert Eins.If the count of the counter 7 exceeds a decade, a Pulse passed on to counter 9. The counter 7 indicates the number display tube 8 signals with a value of ten. The from the counter 9 to the numeric display tube 11 emitted signals have the value one hundred. The from the counter 24 to the Display tube 25 output signals, on the other hand, have the value one.

Erscheint nach Ablauf der Meßzeit von 6 sec ein Signal am Ausgang 15, dann wird der Speicher 28 gelöscht. Am Ausgang des UND-Glieds 30 entsteht ein,O-Signal, das die UND-Glieder 6 und 13 sperrt. Weitere auf der Leitung 1 ankommende Signale können das UND-Glied 6 nicht mehr passieren. Der Zahlstand des Zählers 24 wird nicht gelöscht und dient zusammen mit den Zählständen der Zähler 7 und 9 zur Angabe der Anzahl Pulsschläge pro Minute.If a signal appears at the output after the measuring time of 6 seconds has elapsed 15, then the memory 28 is cleared. At the output of the AND gate 30 there is an, O signal, that blocks the AND gates 6 and 13. Other incoming signals on line 1 can no longer pass the AND element 6. The count of the counter 24 is not is deleted and is used together with the counts of the counters 7 and 9 to indicate the Number of heartbeats per minute.

Nach Abgabe eines weiteren Start-Imrulses an die Leitung 31 kann der oben beschriebene Meßvorgang wiederholt werden.After delivering another start impulse to the line 31, the the measuring process described above are repeated.

Claims

Method for the digital indication of the number of pulses in a given Time interval, characterized in that the measuring time is a selectable fraction of the predetermined time interval is that the pulses to indicate the places with higher Priority to be counted that between two successive pulses first Clock pulses, the pulse period of which is a selectable fraction of the measuring time, summed up that the result is saved after each pulse, that after each on the first pulse following the pulse second clock pulses, whose pulse period a through the ratio of the measuring time to the fraction of the pulse period determined by the time interval of the first clock pulses are summed up, the resulting sum continuously with the saved result determined in the previous pulse period is compared, and that if they match, a counting pulse for specifying the positions with lower priority is output while at the same time adding up the second clock pulse starts again starting from the value zero.

2. The method according to claim 1, characterized in that the first Clock pulses only between the first and second pulse after the start of a new measuring time can be summed up and stored for the duration of the measuring time.

3. Apparatus for performing the method according to claim 2, characterized characterized in that a signal reduction circuit blocked after the expiry of the measuring time, one of its outputs after each selectable fraction of the measuring time has elapsed signal can be inferred by the first pulse occurring after the start of the measuring time for the second, from a pulse generator, clock pulses with a constant pulse frequency it can be released that the one between the first two pulses at the beginning of the measuring time releasable output of the signal reduction circuit is connected to a counter, its output signals in a comparison circuit with the husgangssignalen of a from each pulse and from output signals of the comparison circuit to the count Zero resettable additional counter are comparable, whose input to Input of the signal reduction circuit is connected in parallel that the output the comparison circuit with one after the second pulse at the beginning of the measuring time releasable home counter that can be reset to zero with each pulse is connected that the pulses can be fed to a further output counter and that all counters and the signal reduction circuit at the beginning of the measuring time on the Count zero can be set.

4. Apparatus according to claim ,, characterized in that a clock pulse generator (12) via a first gate circuit (15) with a first counter (22) and a signal reduction circuit (14) is connected, at the first output (15) after the measuring time and on whose second output (16) clock signals after each selected fraction of the measuring time has elapsed can be tapped that the second output (16) via one of the positive output of a first memory (26) controls the gate circuit (17) with a second counter (1 &) is connected that the outputs of the first and second counter (--2, 18) to a Comparison circuit (20) are carried out to which one of the negated output of the first memory (log) controllable gate circuit (2,) connected to an output counter (24) is that the LUsch input of the first counter (22) is connected to the gate circuit () is that the pulses via pine from the negated output signal (1) of the signal reduction circuit (14) controllable gate circuit (6) an output counter (7, 9) in CDER link with the signal of the positive output of a second memory (27) the delete input of the first counter (22), which is determined by the positive output of the second memory (27) controllable memory inputs of the first (26) and a third (28) memory and the clear input controllable by the negated output of the second memory (27) of the first memory (26) can be supplied that the first output (15) of the signal reduction circuit (1) via a NOT element (30) with a second input of the first gate circuit (13) 4 whose third input is connected to the positive output of the third memory (28) is connected to the delete input of the third memory (28) and in AND operation connected with start signals to the memory input of the second memory (27) is whose delete input by signals of the positive output of the first memory (26) is controllable and its positive output with the clear inputs of the signal reduction circuit (14) and the counter (7, 9, 18, 22, 24) is connected.