DE2026643A1

DE2026643A1 - Arrangement for analog-digital conversion

Info

Publication number: DE2026643A1
Application number: DE19702026643
Authority: DE
Inventors: Gert 7751 Litzelstetten; Haußmann Günter Dipl.-Ing.; Nosch Karl; 7750 Konstanz Hartmann
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1970-06-01
Filing date: 1970-06-01
Publication date: 1971-12-09

Description

Anordnung zur Analog-Digital-Umsetzung Die Erfindung betrifft eine Anordnung zur Analog-Digital-Umsetzing nach dem Unt erbereichsverfahren , bei dem aus einer elektrischen analogen Eingangsgröße in einem Analog-Digital-Umsetzer relativ geringer Genauigkeit zunächst ein erstes digitales Teilergebnis gebildet und gespeichert wird, darauf dieses Teilergebnis in einem Digital-Analog-Umsetzer in ein Analogsignal der vollen gewünschten Genauigkeit zurückübertragen und daraus die Differenzgröße mit der Eingangsgröße gebildet wird, bei der weiterhin aus der entsprechend verstärkten Differenzgröße ein zweites digitales Teilergebnis und aus den beiden Teil ergebnissen durch Summierung das Endergebnis in einem Ergebnisregister gebildet wird. Arrangement for analog-to-digital conversion The invention relates to a Arrangement for analog-digital conversion according to the sub-area method, in which from an electrical analog input variable in an analog-digital converter relative low accuracy, a first digital partial result is initially formed and stored then this partial result in a digital-to-analog converter into an analog signal of the full desired accuracy and from this the difference size is formed with the input variable, in which continues from the correspondingly amplified Difference size a second digital partial result and from the two partial results the final result is formed in a result register by summing.

Bei Analog-Digital-Umsetzern, die nach dem sogenannten Zweibereichsverfahren arbeiten, wird ein relativ ungenauer Umsetzerkern doppelt ausgenutzt. Das Ablaufschema sei am Beispiel eines 11+-Bit-Umsetzers erläutert. Die analoge umzusetzende Eingangsgröße wird einer einen Verstärker mit umschaltbarer Verstärkung dem Umsetzkern zugeführt, der als erstes Teilergebnis eine achtstellige Dualzahl liefert. Dieses Teilergebnis wird in einem Digital-Analog-Umsetzer mit einem Fehler kleiner als 2-13 wieder in einen analogen Wert zurückgewandelt und mit dem analogen Eingangasignal die Differenz gebildet. Die Verstärkung des Eingangsverstärkers wird auf einen höheren Wert umgeschaltet und die Differenz durch den Umsetzerkern zu einem zweiten digitalen Teilergebnis gewandelt, dessen höchste Ziffernstelle und Vorzeichenstelle mit den beiden niedrigsten Stellen des ersten Teilergebnisses überlappen. Durch Addition bzw. Subtraktion der beiden Registerinhalte wird das Endergebnis festgestellt. Die Überlappung ermöglicht es, durch das zweite Teilergebnis eine Korrektur des ersten Teilergebnisses durchzuführen, unabhängig davon, ob das erste Teilergebnis zu groß oder zu klein war, Arbeitet der Analog-Digital-Umsetzer dual mit echten Brüchen und bei negativen Zahlen im B-Komplement mit 14 Bit, so ist seine größte positive umsetzbare Zahl +1-2 13 und die größte negative Zahl -1. In dualer Darstellung im B-Komplement für negative Zahlen: (0) L L L L L L L L L L L L L bzw.In the case of analog-to-digital converters, which use the so-called two-range method work, a relatively imprecise converter core is used twice. The flow chart is explained using the example of an 11+ -bit converter. The analog input variable to be converted an amplifier with switchable gain is fed to the converter core, the one as the first partial result provides an eight-digit binary number. This partial result becomes smaller in a digital-to-analog converter with an error converted back to an analog value as 2-13 and with the analog input signal the difference is formed. The gain of the input amplifier is set to a higher one Value switched and the difference through the converter core to a second digital Partial result converted, the highest digit and sign with the overlap the two lowest digits of the first partial result. By addition or subtraction of the two register contents, the final result is determined. the Overlapping enables the second partial result to correct the first Carry out partial result, regardless of whether the first partial result is too large or was too small, the analog-to-digital converter works dual with real fractions and for negative numbers in the B's complement with 14 bits, its largest is positive convertible number + 1-2 13 and the largest negative number -1. In dual representation in B complement for negative numbers: (0) L L L L L L L L L L L L L L resp.

(L) 0 0 0 0 0 0 0 0 0 0 0 0 0 L bedeutet hierbei die Dualziffer t. Die am weitesten links stehende Ziffer (hier in Klammern gesetz) gibt das Vorzeichen an, und zwar bedeutet 0 ein positives Vorseichen, L ein negatives Vorzeichen. Da mit echten Brüchen gerechnet wird, muß man sich das Komma unmittelbar rechts von der Vorzeichenstelle stehend denken. Wird ein analoger Wert zur Umsetzung angeboten, der die oben genannten Werte über- oder unterschreitet, so wird eine Übersteuerungsmeldung abgegeben. (L) 0 0 0 0 0 0 0 0 0 0 0 0 0 L means the binary number t. The leftmost digit (here in brackets) gives the sign on, namely 0 means a positive sign, L means a negative one Sign. Since real fractions are expected, you have to put the comma immediately to the right think of the sign in front of it. If an analog value is offered for implementation, which exceeds or falls below the above-mentioned values, an override message is issued submitted.

In vielen Fällen wäre es zweckmäßig, einen Analog-Digital-Umsetzer zu verwenden, der auch analoge Werte einwandfrei umsetzen kann, die die oben gezeigten Grenzen geringfügig überschreiten. Es ist Aufgabe der Erfindung, einen derartigen Analog-Digital-Umsetzer zu schaffen. Die Erfindung besteht darin, daß Schaltmittel vorgesehen sind, die vor Durchführung der Summierung solche Kriterien der beiden Teilergebnisse erfassen, die eine Überschreitung des Normalbereiches des Ergebnisregisters anzeigen, und daraus ein Signal ableiten, durch welches die Auswertung des Ausgangssignals des analoge Digital-Umsetzers auch für die Fälle noch bewirkt wird, in denen die Überschreitung nicht größer als ein Unterbereich ist. In many cases it would be useful to have an analog-to-digital converter to use, which can also properly convert analog values that the ones shown above Slightly exceed limits. It is the object of the invention to provide such To create analog-to-digital converters. The invention consists in that switching means provided that before performing the summation such criteria of the two Record partial results that exceed the normal range of the results register show, and derive a signal from it, through which the evaluation of the output signal of the analog digital converter is also still effected for those cases in which the Exceeding is not greater than a subrange.

Die Erfindung wird im folgenden anhand der Zeichnungen naher erläutert. Es zeigen Fig. 1 ein Ausführungsbeispiel für eine erfindungsgemäße Anordnung, F-t-. . 2 ein weiteres Beispiel einer erfindungsgemaßen Anordnung. The invention is explained in more detail below with reference to the drawings. 1 shows an exemplary embodiment for an arrangement according to the invention, F-t-. . 2 shows a further example of an arrangement according to the invention.

In Fig. 1 wird ein analoges Eingangssignal über eine Eingangsklemme 1 einem Eingangsverstärker 2 mit umschaltbarer Verstärkung zugeführt, wobei die Verstärkung zunächst den Betrag 1 haben soll. Vom Ausgang des Eingangsverstärkers gelangt die analoge Größe zu einem Umsetzerkern 3; dieser enthalt ein Register 4 mit acht -Bina.rstellen, das von einer Registersteuereinrichtung 5 eingestellt wird. Ein Digital-Analog-Umsetzer 6 mit 8 Bit Genauigkeit setzt den im Register 4 stehenden Wert in eine analoge Größe um und führt diese einem Eingang eines Komparators 7 zu, dessen anderer Eingang mit dem Ausgang des Eingangsverstärkers in Verbindung steht. Je nachdem, ob die umzusetzende analoge Größe oder die vom Digital-Analog-Umsetzer 6 gelieferte Größe größer ist, verändert die Register-Steuer einrichtung 5 die im Register 4 stehende Zahl so lange, bis die an den Eingängen des Komparators 7 wirksnme Differenz einen bestimmten Betrag unterschritten hat. Nach Beendigung der ersten Umsetzung wird der im Register 4 stehende Wert über eine UmschaLteinrichtung 8 in ein erstes Ergebnisregister 9 übertragen und dort gespeictiert. Gleichzeitig bewirkt ein hochgenauer zweiter Digital-Analog-Umsetzer 10 it einem Fehler, der kleiner als 2-13 ist, eine Analog-Digital-Umsetzung der im ersten Ergebnisregister 9 stehenden Zahl. Der Ausgang des zweiten Digital-Analog-Umsetrers 10 ist mit einem weiteren Eingang des Eingangsverstärkers 2 in der Weise verbunden, daß der Eingangsverstärker nunmehr die Differenz zwischen der analogen Eingangsgröße und der vom Digital-Analog-tJmsetzer 10 gelieferten Größe verstärkt. Die Verstärkung des Verstärkers 2 wird gleichzeitig umgeschaltet auf das 26-fache des vorheringen Verstarkungsgrades und die so auf das 64-fache verstärkte Differenz wiederum dem Umsetzerkern 3 zugeführt. Ist die zweite Umsetzung beendet, so wird der Inhalt des Registers 4 in das zweite Ergebnisregister 11 übertragen, in. dem die Umschalteinrichtung 8 umgeschaltet wird. Eine Rechenschaltung 12 zwischen dem Register 11 und dem Register 9 bewirkt die vorzeichenrichtige Zusammenfassung deren beider Inhalte-derart, daß nach der Zusammenfassung die 8 höchstwertigen Stellen (einschließlich Vorzeichen) im ersten Ergebnisregister 9 und die 6 nie= drigstwertigen Stellen des insgesamt 14-stelligen Ergebnisses in den stellenniedrigsten Registerzellen des zweiten Ergebnisregisters 11 stehen. Das Ergebnis kann dann in nicht dargestellter Weise angezeigt oder ausgegeben werden.In Fig. 1, an analog input signal is supplied via an input terminal 1 fed to an input amplifier 2 with switchable gain, the Reinforcement should initially have the amount 1. From the output of the input amplifier the analog variable reaches a converter core 3; this contains a register 4 with eight -Bina.rstellen, which is set by a register control device 5. A digital-to-analog converter 6 with 8-bit precision sets the one in register 4 Converts the value into an analog variable and feeds this to an input of a comparator 7 to whose other input is connected to the output of the input amplifier stands. Depending on whether the analog variable to be converted or that of the digital-to-analog converter 6 is larger, the register control device 5 changes the im The number in register 4 until it becomes effective at the inputs of the comparator 7 Difference has fallen below a certain amount. After finishing the first The value in register 4 is converted into a first result register 9 is transferred and stored there. Simultaneously causes a highly accurate second digital-to-analog converter 10 with one error that is smaller than 2-13 is an analog-to-digital conversion of those in the first result register 9 Number. The output of the second digital-to-analog converter 10 is connected to another Input of the input amplifier 2 connected in such a way that the input amplifier now the difference between the analog input variable and that from the digital-to-analog converter 10 supplied size reinforced. The gain of the amplifier 2 is switched over to 26 times the previous gain level at the same time and the difference, amplified 64 times, is in turn fed to the converter core 3. When the second conversion has ended, the content of register 4 is transferred to the second Transfer result register 11, in which the switchover device 8 is switched. A computing circuit 12 between the register 11 and the register 9 causes the Combination of both contents with the correct sign - in such a way that after the combination the 8 most significant digits (including sign) in the first result register 9 and the 6 least significant digits of the 14-digit result in the lowest-digit register cells of the second result register 11. That The result can then be displayed or output in a manner not shown.

Eine Steuereinrichtung 13 ist mit dem Eingangsverstärker 2, mit dem Register 4, mit der Registersteuereinrichtung 5, mit der Umschalteinrichtung 8 und mit der Rechenschaltung 12 über strichpunktiert angedeutete Steuerleitungen verbunden und steuert das Umschalten des Verstärkungsgrades des Eingangsverstärkers sowie die übrigen zur Funktion des Analog-Digital-Umsetzers erforderlichen Vorgänge. Die bisher beschriebene Anordnung ist an sich bekannt. Sie kann unter den eingangs genannten Voraussetzungen nur Zahlen zwischen +(2°-2 i3) und -1 'umsetzen.A control device 13 is connected to the input amplifier 2, with the Register 4, with the register control device 5, with the switching device 8 and connected to the computing circuit 12 via control lines indicated by dash-dotted lines and controls the switching of the gain of the input amplifier as well the other processes required for the function of the analog-digital converter. the The arrangement described so far is known per se. It can be among those mentioned at the beginning Requirements only convert numbers between + (2 ° -2 i3) and -1 '.

In Durchführung der Erfindung ist nun eine Überwachungsschaltung 14 vorgesehen, die mit den Ausgängen aller acht Registerelemente des ersten Ergebnisregisters 9 der zwei stellenhöchsten Registerelemente des zweiten Ergebnisregisters 11 verbunden ist und deren Inhalte zu verarbeiten.A monitoring circuit 14 is now in practice of the invention provided with the outputs of all eight register elements of the first result register 9 of the two highest-digit register elements of the second result register 11 are connected and its content is to be processed.

Die Überwachungsschaltung 14 ist so ausgebildet, daß sie dann ein Setzsignal an ein bistabiles Element 15 abgibt, wenn die in dn beiden Ergebnisregistern 9 und 11 abgespeicherten Teil ergebnisse bestimmte Werte annehmen, und zwar entweder Register 9; (O) L L L L L L L (1) Register 11: (0)L x X x X X X x, oder Register 9: (L) 0 0 0 0 0 0 0 (2) Register 11: (L) x x x x x x x Dabei können die mit x bezeichneten Stellen beliebige Werte annehmen, außer im Falle (1) alle L bzw. im Falle (2) alle 0.The monitoring circuit 14 is designed so that it then a Set signal is sent to a bistable element 15 when the two result registers 9 and 11 stored partial results assume certain values, either Register 9; (O) L L L L L L L (1) Register 11: (0) L x X x X X X x, or register 9: (L) 0 0 0 0 0 0 0 (2) Register 11: (L) x x x x x x x Here, the Places assume any values, except in case (1) all L or in case (2) all 0.

Ein Ausgang des bistabilen Elements 15 ist mit einem Steuer eingang der Rechenschaltung 12 verbunden und steuert im gesetzten Zustand die Rechenschaltung an, die dadurch die Zusanimenfassung der Teilergebnisse verhindert. Die jeweils höchstwertige Stelle der beiden Teilergebnisregister ist wieder für das Vorzeichen vorgesehen, indem ihr Inhalt 0 das positive Vorzeichen, L das negative Vorzeichen darstellt. Die Vorzeichenstelle ist in der obigen Darstellung eingeklammert. Man erkennt leicht, daß bei der Konfiguration (1) der Registerinhalte eine Zusammenfassung der beiden Teilergebnisse zu einem Überlauf der höchsten Ziffernstelle des Ergebnisregisters 9 fAihren kirde, rla die Summe den Wert +(2°-2-13) überschreiten würde.An output of the bistable element 15 is input with a control connected to the computing circuit 12 and controls the computing circuit in the set state which prevents the partial results from being summarized. The respectively The highest digit of the two partial result registers is again for the sign intended, in that its content 0 represents the positive sign, L the negative sign. The sign is bracketed in the above illustration. It is easy to see that in the configuration (1) of the register contents a summary of the two Partial results lead to an overflow of the highest digit in the result register 9 drive that the sum would exceed the value + (2 ° -2-13).

Bei Vorliegen der Konfiguration (2) der Registerinhalte ergibt die erste Umsetzung, deren Teilergebnis im Ergebnisregister 9 steht, einen Wert von -1, und die zweite Umsetzung ebenfalls einen negativen Wert, so daß der Betrag des Ergebnisses den Wert 1 iibersteigt und daher nach einer Zusammenfassung durch die Registerinhalte nicht darstellbar ist.If the configuration (2) of the register contents is available, the result is first implementation, the partial result of which is in the result register 9, a value of -1, and the second conversion also has a negative value, so that the amount of the Result exceeds the value 1 and therefore after a summary by the Register contents cannot be displayed.

Um trotzdem das richtige Endergebnis aus den beiden Registerinhalten zu bilden, ist es möglich, durch das gesetzte bistabile Element 15 eine Rechenanordnung anzusteuern, die die beiden Registerinhalte iibernimmt und das Endergebnis bildet; diese Rechenanordnung kann z.B. ein mit dem Analog-Digital-Umsetzer verbundener Digitalrechner sein. In den geschilderten Fällen (i) und (2) kann jedoch das korrigierte Endergebnis auf einfache Art dadurch gebildet werden, daß im Falle (1) ein i4-stelliges Ergebnis, dessen sechs letzte Stellen mit den sprechenden Stellen des zweiten Teilergebnisse übereinstimmen, und dessen andere Stellen alle 0 sind, angezeigt nd/oder ausgegeben wird, gemeinsam mit einer besonderen Anzeige A, die bedeutet, daß der Betrag dieses (positiven) Ergebnisse noch um 1 zu erhöhen ist. Im Falle (2) kann ein 14-stelliges Ergebnis, dessen sieben letzte Stellen mit den entsprechenden Stellen des zweiten Teilergebnisse übereinstimmen, und dessen andere Stellen alle L sind, angezeigt und/oder ausgegeben werden, zusammen mit der Anzeige A, die angibt, daß der Betrag dieses (negativen, im B-Komplement dargestellten) Ergebnisses noch um 1 erhöht werden muß. Die Anzeige A kann z.B. durch eine Lampe 16 erfolgen, die vom Ausgangs des bistabilen Elements 15 angesteuert wird.In order to still get the correct end result from the two register contents it is possible to use the set bistable element 15 to form a computing arrangement to control, which takes over the two register contents and forms the end result; this arithmetic unit can, for example, be connected to the analog-to-digital converter Be a digital computer. In the cases (i) and (2) described, however, the corrected The end result can be formed in a simple manner by using an i4-digit in case (1) Result, its six last digits with the speaking digits of the second partial result match, and whose other digits are all 0, displayed and / or output will, together with a special one Display A, which means that the amount of this (positive) result has to be increased by 1. In case (2) can be a 14-digit result, the last seven digits of which with the corresponding Make the second partial results match, and all of its other positions L are displayed and / or output, together with the display A, which indicates that the amount of this result (negative, shown in the B-complement) is still must be increased by 1. The display A can take place, for example, by a lamp 16 which is controlled by the output of the bistable element 15.

Enthalten z.B. die beiden Ergebnisregister die Werte Register 9: (0) L L L L L L L Register 112 (0) L L L L L L L 0 , so ergibt sich das Ergebnis A (0) O 0 0 O 0 0 0 L L L L L L O § das entspricht der Dezimalzahl + 8, O 0 7 6 Enthalten die Ergebnisregister die Werte Register 9: (L) 0 0 0 0 0 0 0 Register 11: (L) 0 0 0 0 0 0 L so ergibt sich das Ergebnis A (L) L L L L L L 0 0 0 0 0 0 L das entspricht der Dezimalzahl - 1, 0 1 5 5 Die Überwachungsschaltung in Fig. i ist gemäß der Erfindung weiterhin so ausgebildet, daß sie bei den Registerinhalten Register 9: (0) L L L L L L L (3) Register 11: (0) L L L L L L L sowie Register 9: (L) 0 0 0 0 0 O 0 (4) Register 11: (L)O 0 0 0 0 0 0 ein zweites Signal B abgibt, das Übersteuerung bedeutet.If, for example, the two result registers contain the values Register 9: (0) L L L L L L L Register 112 (0) L L L L L L L 0, the result is A (0) O 0 0 O 0 0 0 L L L L L L O § that corresponds to the decimal number + 8, O 0 7 6 included the result registers the values register 9: (L) 0 0 0 0 0 0 0 register 11: (L) 0 0 0 0 0 0 L. the result is A (L) L L L L L L 0 0 0 0 0 0 L that corresponds to the decimal number - 1, 0 1 5 5 The monitoring circuit in In accordance with the invention, FIG. I is further designed so that it is used in the register contents Register 9: (0) L L L L L L L (3) Register 11: (0) L L L L L L L and register 9: (L) 0 0 0 0 0 O 0 (4) Register 11: (L) O 0 0 0 0 0 0 outputs a second signal B, which means overdrive.

Durch diesea zweite Signal kann in bekannter Weise z.ß. ein Merklich 17 gesetzt werden oder es kann der Rechner, der den Analog-Digital-Umsetzer enthält, angehalten werden. Die diesem Registerinhelten entsprechenden Werte von +1,0077 bzw.By means of this second signal, e.g. a noticeable 17 can be set or the computer containing the analog-digital converter can be stopped. The values of +1.0077 corresponding to this register content respectively.

-1,0156 wären zwar an sich noch einwandfrei umsetzbar, jedoch würden sich diese Registerinhalte auch dann ergeben, wenn eine Analog größe umgesetzt wird, die den Wert von +1,0077 über-bzw den Wert -1,0056 unterschreitet. Liegen also in den Ergebnisregistern Inhalte gemäß (3) oder (4) vor, so ist mit einer sehr hohen Wahrscheinlichkeit damit zu rechnen, daß eine wirkliche Übersteuerung vorliegt, und in nur sehr wenigen der Fälle wird der umgesetzte analoge trt genau dem Inhalt der Register entsprechen.-1.0156 would still be perfectly feasible, but would these register contents also result when an analog variable is implemented, which is above or below the value of +1.0077 or below the value -1.0056. So lie in the result registers contents according to (3) or (4), it is with a very high Probability to expect a real Override exists, and in very few of the cases the converted analog trt will be accurate correspond to the content of the registers.

Fig. 2 zeigt eine gegenüber Fig. 1 abgewandelte Ausführungsform der Erfindung Gleiche Teile sind mit den gleichen Bezugs zeichen wie in Fig. 1 bezeichnet. Der Setzeingang des bistabilen Elements 15 ist hier mit dem ersten Ergebnisregister 9, wie gezeichnet, oder auch mit der Rechenschaltung 12 verbunden und erhält dann einen Setzimpuls, wenn bei positiven Zahlen die höhste Ziffernstelle des ersten Ergebnisregisters 9 (zweite Stelle des Registers) überläuft. Bei positiven Zahlen werden hierbei unabhängig von der Konfiguration der Registerinhalte zu Beginn der zweiten Umsetzung keine Maßnahmen ergriffen, um die Zusammenfassung der beiden Teilergebnisse zu verhindern.FIG. 2 shows an embodiment of the modified compared to FIG Invention Identical parts are denoted by the same reference characters as in FIG. The set input of the bistable element 15 is here with the first result register 9, as drawn, or connected to the computing circuit 12 and then receives a setting impulse if the highest digit of the first in the case of positive numbers Result register 9 (second position of the register) overflowed. With positive numbers are independent of the configuration of the register contents at the beginning of the second implementation no action taken to summarize the two partial results to prevent.

Ist das bistabile Element 15 gesetzt, so bedeutet dies, daß zu dem in den Registern stehenden zusammengefaßten Ergebnis der Wert 1,0 hinzuaddiert werden muß; dies kann entweder durch Anzeige mittels einer Signallampe 16 erfolgen, wie gezeichnet, oder durch das bistabile Element wird eine etwa vorhandene angeschlossene Rechenanlage veranlaßt, zum Inhalt der Ergebnis register 1,0 hinzuzuaddieren. Die Überwachungsschaltuntg 14 gibt ein zweites Signal B alb 9 das Übersteuerung bedeutet1 und z.B. eine Anzeigelampe 17 aufleuchten lässt. Dies ist der Fall, wenn bei gesetztem bistabilen Element 15 die Register inhalte nach der Zusammenfassung die folgenden sind: Register 9s (0) 0 O 0 0 0 0 0 (5) Register 11t x x t L L L L L * Da die beiden höchsten Registerstellen des zweiten Ergebnis registers 11 in der im ersten Ergebnisregister 9 stehenden Zahl bereits enthalten sind, sind sie hier nicht mehr relevant und mit x bezeichnet. Das Vorliegen dieser Registerinhalte (5) bei gesetztem bistabilen Element 15 entspricht dem Vorliegen der Registerinhalte (3) bei der Anordnung nach Fig 1.If the bistable element 15 is set, this means that to the In the summarized result in the registers, the value 1.0 must be added got to; this can be done either by display by means of a signal lamp 16, such as drawn, or through the bistable element is any existing connected The computer system causes the content of the result register to add 1.0. the Monitoring circuit 14 emits a second signal B alb 9 which means override 1 and for example light up an indicator lamp 17. This is the case when set bistable element 15 the register contents after summarizing the following are: Register 9s (0) 0 O 0 0 0 0 0 (5) Register 11t x x t L L L L L * Since the two highest register positions of the second result register 11 are already contained in the number in the first result register 9 they are no longer relevant here and are labeled with x. The existence of this register content (5) when the bistable element 15 is set corresponds to the presence of the register contents (3) in the arrangement according to FIG. 1.

Bei negativen Zahlen wertet die Überwachungsschaltung 14 ebenso wie in der Anordnung nach Fig. 9 sämtliche Stellen des ersten Ergebnisregisters 9 und die Vorzeichenstelle des zweiten Ergebnisregisters 11 aus. Sind die Registerinhalte so, wie oben unter (2) angegeben, so wird durch die Überwachungsschaltung 14 ein bistabiler Element 18 gesetzt, durch welches einerseits der Ablauf der zweiten Analog-Digital-Umsetzung z.B. überdie Steuerschaltung 13 kurzzeitig unterbrochen wird und andererseits ein Schalter 19 betätigt wird, über welchen dem Komparator 7 zusätzlich zu der vom Umsetzer 6 gelieferten Einströmung eine hochgenaue analoge Einströmung zugeführt wird, deren Betrag und Polarität sich auf das Ergebnis der zweiten Umwandlung in dem Sinne auswirkt, als ob der Betrag der eraten Umwandlung um einen Wert von 0,000000L gröner ausgefallen wäre, Diese Wirkungsweise soll im folgenden genauer erläutert werden.In the case of negative numbers, the monitoring circuit 14 evaluates the same as in the arrangement according to FIG. 9 all positions of the first result register 9 and the sign position of the second result register 11. Are the register contents as indicated above under (2), the monitoring circuit 14 turns on bistable element 18 set, through which on the one hand the sequence of the second analog-to-digital conversion e.g. is briefly interrupted via the control circuit 13 and on the other hand Switch 19 is operated, via which the comparator 7 in addition to that of the converter 6 supplied inflow a highly accurate analog inflow is supplied, whose Amount and polarity affect the result of the second conversion in the sense that as if the conversion rate was increased by a value of 0.000000L This mode of action will be explained in more detail below.

Hat die dem Eingang 1 zugeführt Eingangsagröße einen Wert von z.B. -1,00098, so liefert die erste Umsetzung als Ergebnis den Wert -1, Am Ausgang des das Eingangssignal nicht invertierenden Eingangsverstärkers 1 liegt nach dem Umschalten der Verstärkung ein Wert -0,00098.64 = -0,0625. Die zweite Umsetzungt liefert zunächst ein negatives Vorzeichen für das zweite Teilergebnis. Nun wird die zusätzliche analoge Einströmung eingeschaltet, die an einer Stelle zugeführt wird, wo keine relativ lang andauernden Binschwingvorgänge zu befürchten sind, das ist im Beispiel der Eingang des Komparators 7.If the input variable fed to input 1 has a value of e.g. -1.00098, the first conversion returns the value -1 as the result, at the output of the the input signal of non-inverting input amplifier 1 is after switching the gain a value of -0.00098.64 = -0.0625. The second implementation initially delivers a negative sign for the second partial result. Now the additional analog Incoming flow turned on, which is supplied at a point where none is relative long-lasting bin oscillation processes are to be feared, this is in the example of Input of the comparator 7.

Die Einströmung hat einen Wert von +0,0078.64 = +0,5, so daß die Wirkung die gleiche ist, als wenn dem Komparator (ohne zusätzliche Einströmung) vom Ausgang des Eingangsverstärkers 2 nach der Umschaltung der Verstärkung ein Wert von (-1,00098+1,00000+0,0078).64 = +0,4375 angeboten worden wäre.The inflow has a value of +0.0078.64 = +0.5, so that the effect is the same as if the comparator (without additional inflow) from the output of input amplifier 2 after switching the gain a value of (-1.00098 + 1.00000 + 0.0078) .64 = +0.4375 would have been offered.

Das Ergebnis der zweiten Umsetzung hat jetzt also ein positives Vorzeichen, so daß etweige Schwierigkeiten bei der Zusammenfassung der Teilergebnisse der ersten und der zweiten Umsetzung vermieden sind. Die Quelle für die zusätzliche Einströmung ist in Fig. 2 nur andeutungsweise als zwischen einer positiven Spannungsquelle und Masse eingeschalteter Spannungsteiler 20 dargestellt.The result of the second implementation now has a positive sign, so that some difficulties in summarizing the partial results of the first and the second implementation are avoided. The source for the additional inflow is only indicated in Fig. 2 as between a positive voltage source and Ground switched on voltage divider 20 is shown.

Das gesetzte bistabile Element 18 kann, was in Fig. 2 nicht dargestellt ist, eine Anzeige betätigen, die erkennen läßt, daß der Betrag des zusammengefaßten (negativen) Ergebnisses noch um 0,0078 erhöht werden muß. Das gesetzte bistabile Element 18 kann auch eine mit dem Analog-Digital-Umsetzer verbundene Rechenanordnung veranlassen, diese Erhöhung rechnerisch vorzunehmen.The set bistable element 18 can, which is not shown in FIG press a display that shows that the amount of the summarized (negative) result must be increased by 0.0078. That Set bistable element 18 can also be connected to the analog-to-digital converter Arrange arithmetic arrangement to carry out this increase arithmetically.

Die Überwachungsschaltung 14 ist in der Anordnung nach Fig. 2 so ausgebildet, daß sie das zweite Signal B auch dann abgibt, wenn bei gesetztem bistabilen Element 18 das Ergebnis der zweiten Umsetzung nicht positiv und nicht 0 ist. Der geschilderte Analog-Digital-Umsetzer kann also Eingangsgrößen zwischen den Werten +1,0077 und -1,0078 verarbeiten.The monitoring circuit 14 is designed in the arrangement according to FIG. 2 so that that it emits the second signal B even if the bistable element is set 18 the result of the second implementation is not positive and not 0. The one described The analog-digital converter can therefore have input variables between the values +1.0077 and -1.0078 process.

Durch die Erfindung wird es also ermöglicht, den Umsetzbereich eines Analog-Digital-Umsetzers jeweils dann um einen bestimmten Betrag zu erweitern, wenn das umzusetzende Eingangssignal eine bestimmte Grenze überschreitet. Analog-Digital-Umsetzer gemäß der Erfindung können so ausgelegt werden, daß hierdurch keine störende Genauigkeits- oder Geschwindig keitseinbuße auftritt.The invention thus makes it possible to use the conversion area of a Analog-to-digital converter to expand each time by a certain amount the input signal to be converted exceeds a certain limit. Analog-to-digital converter according to the invention can be designed so that no disruptive accuracy or loss of speed occurs.

Die anhand eines Analog-Digital-Umsetzers mit zwei Ergebnis registern 9 und 11 ausführlich erläuterte Erfindung kann auch auf einen hnalog-Digital-Umsetser angewendet werden, der nur ein einziges Ergebnisregister von z.B. 14 Stellen Länge hat, in dessen höchstwertige 8 Stellen das Ergebnis der ersten Umsetzung eingespeichert wird, und bei dem bei der stellenrichtigen Einspeicherung de zweiten 8-stelligen Teilergebnisses die überlappenden Stellen gleich richtig verarbeitet man werden. Falls os erforderlich ist, kann / z.B. bereits den im Register 4 während der zweiten Umsetzung erscheinenden Wert mittels der Überwachungsschaltung er erfassen und, wenn z.B. die Zusammenfassung der Teilergebnisse verhindert werden soll, eine Übertragung des im Register 4 stehenden zweiten Teilergebnisses in das 14-stellige Ergebnisregister verhindern.The register with two results using an analog-to-digital converter The invention explained in detail in FIGS. 9 and 11 can also be applied to an analog-digital converter can be used, which only has a single result register of e.g. 14 digits in length Has, in its most significant 8 digits the result of the first Implementation is saved, and in the case of the correct storage For the second 8-digit partial result, the overlapping digits are correct to be processed. If os is required, / can, for example, already have the in the register 4 appearing during the second conversion by means of the monitoring circuit record it and if, for example, the summary of the partial results is prevented should, a transfer of the second partial result in register 4 to the Prevent 14-digit result registers.

Falls es unerwünscht ist, daß der Analog-Digital-Umsetzer Ausgangsgrößen liefert, die die Werte bzw. -1 überschreiten, weil z.B. angeschlossene weitere Recheneinrichtungen größere Werte nicht vorarbeitet können, eo ist es möglich, bei Uberschreiten der genannten Grenzen das Ausgangssignal des Analog-Digital-Umsetzer entsprechend zu begrenzen; hierdurch tritt zwar in der weiteren Verarbeitung unter Umständen ein kleiner Fehler auf, dieser ist jedoch in vielen Fällen weniger störend, als wenn eine Übersteuerungsmeldung abgegeben würde, die eine Unterbrechung der Rechnung und eine eventuelle Umnormierung einer dem Analog-Digital-Wandler vorgeschalteten analogen Recheneinrichtung erforderlich machen würde.If it is undesirable that the analog-digital converter output variables supplies that exceed the values or -1, for example because other computing devices are connected larger values cannot be worked in advance, eo it is possible, if the limits the output signal of the analog-digital converter accordingly limit; this may result in further processing small error, but this is in many cases less annoying than when an override message would be issued, which would result in an interruption of the bill and a possible re-normalization of an upstream analog-to-digital converter analog computing device would be required.

Claims

P a t e n t a n s p r ü c h e

1. Arrangement for analog-digital conversion according to the sub-area method, in the case of an electrical analog input variable in an analog-digital converter A first digital partial result is initially formed with a relatively low accuracy and is stored, then this partial result in an analog-digital converter transferred back into an analog signal of the full desired accuracy and from it the difference variable is formed with the input variable for which the corresponding to serX, the difference magnitude strengthened a second digital partial result and from the two partial results by summing the final result in a result register is formed, characterized in that switching means are provided which are in front of Performing the summation record such criteria of the two partial results, which indicate that the normal range of the results register has been exceeded, and derive a signal from this1 through which the evaluation of the output signal of the Analog-digital converter is also still effected for the cases in which the exceedance is not larger than a subrange.

2. Arrangement according to claim 1, characterized in that a bistable Element is provided whose set input is connected to a monitoring circuit stands, the parts of the first digital partial result and the second partial result detected and with certain bit configurations that an out of range announce, sends a set signal to the set input.

3. Arrangement according to claim 2, characterized in that the output of the bistable element switching means effectively switches which one of the sum of the Form partial results that differ by a specified amount and transferred to the result register, which is within the range of the result register lies.

4. Arrangement according to claim 2, characterized in that the output of the bistable element effectively switched switching means are provided, which in addition feed a fixed analog value of such a value into the analog-digital converter, that the result falls within the range of the result register.

5. Arrangement according to claim 4, characterized in that the switching means if the flip-flop is set, a corrected one only after the analog-to-digital conversion has been completed Final result from the register contents and the digital value of the additional analog variable form.

L e r s e i t e