DE2021789C3

DE2021789C3 -

Info

Publication number: DE2021789C3
Application number: DE2021789A
Authority: DE
Inventors: Hiroshi Tottori Yamaguchi (Japan)
Original assignee: Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd; Sanyo Consumer Electronics Co Ltd
Priority date: 1969-05-06
Filing date: 1970-05-04
Publication date: 1974-08-29
Also published as: US3646544A; DE2021789B2; GB1288452A; DE2021789A1

Description

3 Γ 43 Γ 4

werten »Null« in Anzeigestellen olwlinlb der hoch- diesem zweiten Umlaufregister wird gemäß dem ältesten einen von Null verschiedenen Zilfemwert nuf- ren Vorschlag eine Bitkonfiguratton synchron umgeweisenden Stelle kennzeichnet sich gemäß der Erfln- wälzt, die Bits »l« in den Stellen aufweist, die der dung dadurch, daß ein dem ersten Unilmifregister höchsten maßgeblichen Ziffernstelie der wiederzuzugeordnetes, synchron mit demselben gesteuertes 5 gebenden Dezimalzahl und allen niedrigeren Ziffernzweites Umlaufregister von einer der Dezimalziffern- stellen entsprechen, während die Bits in allen höhestellenanzahl des ersten Umlaufregisters entsprechen- ren Stellen »0« sind. Die Erfindung verwendet einen den Bitsiellenzahl vorgesehen ist und in demselben logischen Schaltkreis, im Zusammenhang mit einer eine Bitkonfiguration zur Umwälzung gebracht wird, solchen Anordnung, der ein Bit »1« für die Zifferndie die Bitwerte »0« bzw. »I« für aufeinanderfol- io stelle liefert, die der höchsten bedeutsamen Bit-»legende Ziffernwerte der Information des ersten Um- ZinYrnstelle der vorgenannten Bitkonfiguration in laufregisters aufweist und der eine dieser Bitwerte Richtung höherer Bitstellen gerade vorausgeht, wänden Ziffernwerten »Null« in den höheren Dezimal- rend für sämtliche anderen Bitstellen das Bitsignal zjfTernstellen vor der ersten von »Null« verschiede- »0« geliefert wird.value »zero« in display positions olwlinlb the high- this second circulating register is according to the oldest a non-zero Zilfemwert only suggestion a bit configuration converts synchronously Place is identified according to the formula, which has bits "1" in the places that the by the fact that one of the highest relevant digits of the first Unilmifregister is the reassigned, synchronous with the same controlled 5 giving decimal number and all lower digits second Circulating registers correspond to one of the decimal digits, while the bits in all of the highest number of the first circular register, the corresponding digits are »0«. The invention uses one the bit serial number is provided and in the same logic circuit, in connection with a a bit configuration is brought into circulation, such an arrangement that a bit "1" for the digits the bit values "0" or "I" for successive digits supplies the most significant bit legend Digit values of the information of the first UmZinYrnstelle the aforementioned bit configuration in has running register and which is preceded by one of these bit values in the direction of higher bit positions Digit values »zero« in the higher decimal end for all other bit positions the bit signal zjfTernstellen before the first "0" other than "0" is returned.

nen DezimalzilTernstelle zugeordnet ist, während der 15 Auf diese Weise wird die Stelle gekennzeichnet,is assigned to the decimal point during the 15 In this way, the position is marked

andere Bitwert der höchsten von »Null« verschiede- an der das Vorzeichen einzusetzen ist.other bit value of the highest other than "zero" at which the sign is to be inserted.

nen und den sich anschließenden niedrigeren Dezi- Weitere Merkmale und Zweckmäßigkeiten der Er-and the subsequent lower deci-

malzjffernstellen zugeordnet ist, und daß eine erste findung ergeben sich im Zusammenhang mit denMalzjffernstellen is assigned, and that a first discovery arise in connection with the

von dei niedrigsten Bitstufe des zweiten Umlaufregi- Unteransprüchen. Ein Ausführungsbeispiel der Erfin-of the lowest bit level of the second circulation regi- subclaims. An embodiment of the invention

Sters ausgehende Aktivieruiigsleiiung die Anschal- 20 dung ist in der nachfolgenden Beschreibung unterThe outgoing activation line, the connection is in the following description under

tung des Decoders für die Wiedergabe ziffernmäßiger Bezugnahme auf die Figure- behandelt. Von denprocessing of the decoder for playback numerical reference to the figure treated. Of the

Zeichen sperrt bzw. öffnet und daß aus der in dem Figuren zeigtCharacter locks or opens and that shows from the in the figures

zweiten Umlaufregister umlautenden Biuoiiliguration V i g. 1 eine Segmentanordnung einer Ziffern anzei-second circulating register umlaut Biuoiiliguration V i g. 1 shows a segment arrangement of a number

ein die niedrigste nicht maßgebliche Nuüstelle cha- genden Vorrichtung zur Verwendung in einer gemäßa device with the lowest non-critical value for use in an according to

rakterisierendes Steueisignal abgeleitet wird und 25 der Erfindung ausgeführten Apparatur,characterizing control signal is derived and 25 apparatus embodied in the invention,

dieses Steuersignal eine Torstuie zur Weiterleitung Γ i g. 2 ein Blockdiagramm einer Ausführungsformthis control signal a Torstuie for forwarding Γ i g. Figure 2 is a block diagram of one embodiment

eines von einer Vorzeichenstufe erzeugten Vor/ei- der Erfindung.one of the priorities of the invention generated by a sign stage.

chensignals an die Vorzeichenwiedergabeelemente F i g. 3 ein Blockdiagramm einer in F i g. 2 enthal-signal to the sign reproducing elements F i g. 3 is a block diagram of the one shown in FIG. 2 contain

der verschiedenen Anzeigestellen des An^eigetableaus teilen Werte-Schaltung'the various display points on the display panel share value switching

Steuert. _3o F i g. 4 die Form eines den logischen ZustandControls. _3o F i g. 4 the shape of the logic state

Eine bevorzugte Ausführungsform der Erfindung kennzeichnenden Musters.A preferred embodiment of the invention characterizing pattern.

sieht vor, daß zur Anzeige der Dezimalziffern in den F i g. 5 eine bereits früher vorgeschlagene Veibin-provides that in order to display the decimal digits in FIGS. 5 a previously proposed Veibin-

verschicdenen Stellen selektiv aktivierbare Balken- dung zwischen dem Hauptspeicher von F i g. 2 unddifferent locations selectively activatable bar graphing between the main memory of FIG. 2 and

elemente mit einem Mitielbalken vorgesehen werden, dem in F i g. 3 eezeigten Hilfsspeicher zur Erzeugungelements are provided with a Mitielbalken, which in F i g. 3 shown auxiliary storage for generation

der bei der Wiedergabe des MinuNvorzeiehen·, und 35 eines solchen den logischen Zustand kennzeichnen-which when playing the MinuN, and 35 of such denote the logical state -

bei der Wiedergabe gewisser Dezimalzahlen, bei- den Signals, eine Schaltungsweise, die nicht zum Ge-when reproducing certain decimal numbers, both signals, a switching method that is not

spiclsweisc der Zahlen 2. 3. 4, 5, (·>. S. 9. erregt wird, genstand der Erfindung gehört.spiclsweisc of the numbers 2, 3, 4, 5, (·>. S. 9. is excited, the subject of the invention belongs.

indem die Mittelbalkenelemente über eine ODER- An Hand von F 1 g. Ϊ soll nunmehr ein erfindungs-by the middle bar elements via an OR- With reference to F 1 g. Ϊ should now be an inventive

Stufe angesteuert werden, deren eine Eingangs- cemäßes Ausführungsbeispiel eines AnzeigegerätesStage are controlled, one input cemäßes embodiment of a display device

klemme über eine Aktivierungsleitung mit dem Deco- 40 für numerische Informationen beschrieben werden,terminal can be described via an activation line with the Deco-40 for numerical information,

der und deren andere Eingangsklemme über eine Bei dem Ausführungsbeispiel sind eine Reihe vonthe and their other input terminal via an In the exemplary embodiment are a number of

zweite Aktivierungsleitung mit der Au;,gangsklemme Licht aussendenden Segnien'en vorgesehen, die sosecond activation line with the Au;, output terminal light-emitting Segnien'en provided, the so

der Torstufe verbunden ist, die selbst von dem zwei- angeordnet sind, dal.¹ sie etwa ein Minuszeichen inthe gate step is connected, which themselves are arranged by the two, dal. ¹ they put about a minus sign in

ten Umlaufregister und einer Vorzeichenbestim- einem Quadrat bzw. Rechteck darstellen Das Minus-the circulating register and a sign-defining square or rectangle.

niungsstufe gesteuert wird. 45 zeichen i;:t natürlich nur als Beispiel anzusehen. Wieis controlled. 45 characters i;: t of course only to be regarded as an example. As

Der durch die Erfindung erzielte technische Fort- bereits ausgeführt wurde, kann jede Anzeigevorriclischritt besteht darin, daß das Vorzeichen unmittelbar tung für numerische Informationen mit einer Anzeige vor der wiederzugebenden Dezimalzahl auf dem An- eines Plus- oder Minuszeichens im Ziffernbereich, zeigetablcau erscheir.·, gleichgültig, wie viele Dezi- wie sie als bekannt beschrieben worden sind, bei der malstellen die wiederzugebende Zahl umfaßt. Wenn 50 Erfindung Anwendung finden. Die in Eig 1 dargeman dem Vorzeichen eine bestimmte Stelle auf dem stellte Verbindung stellt ein solches Beispiel dar. Anzeigctablcau zuordnet, beispielsweise vor der i.Jie Anzeigevorrichtung 10 in F i g. I weist drei horihöchstcn Ziffernstelie des Anzeigetableaus, so ergibt zontale Segmente la. \b und Ic und vier vertikale sich in den meisten Fällen eine Lücke zwischen dem Segmente i </. 1 e, 1 / und 1i> auf. Diese nahezu rechtangezeigten Vorzeichen und dem Beginn der wieder- 55 eckigen Segmente sind in der in F i g. 1 gezeigten zugebenden Dezimalzahl, und dadurch wird die Kon- Weise angeordnet und stellen also ein Minuszeichen zentration der das Anzeigetableau beobachtenden in einem Rechteck dar. Das mittlere horizontale Person abgelenkt. Segment 1« dient hier als Minuszeichen, iis ist eineThe technical progress achieved by the invention has already been carried out, each display device step consists in the fact that the sign appears directly for numerical information with a display in front of the decimal number to be displayed on the display of a plus or minus sign in the number area, display table. It does not matter how many deci- as they have been described as known, in which the markings encompass the number to be reproduced. When 50 invention finds application. The sign of a certain point on the connection shown in Figure 1 represents such an example. Display tablet assigns, for example, in front of the display device 10 in FIG. I shows three highest digits on the display panel, so zontal segments result in la. \ b and Ic and four vertical in most cases a gap between the segments i </. 1 e, 1 / and 1i> on. These almost right-hand signs and the beginning of the angular segments are shown in FIG. 1 shown decimal number, and thereby the con-way is arranged and thus represent a minus sign centering of those observing the display panel in a rectangle. The middle horizontal person distracted. Segment 1 «is used here as a minus sign, iis is one

Ein bereits früher von der Schutzrechtsinhaberin entsprechende Anzahl von leuchtenden Lampen 3« gemachter Vorschlag sieht vor, ein erstes Umlauf- 60 bis 3# vorgesehen, die hinter den entsprechenden register von einer vorgegebenen Stufenzahl zu ver- Segmenten 1 α bis 1 f> angeordnet sind. Wenn die wenden, in dem die Bitgruppen, die die verschiede- entsprechenden Lampen wahlweise angeschaltet sind, nen Dezimalstcl'en der binärverschlüssclten Dezi- stellen die gleichmäßig beleuchteten ausgewählten malzahl charakterisieren, gespeichert und umgewälzt Segmente einen Operator und als Ganzes eine Zahl werden, und diesem ersten Umlaufregister ein zwei- 65 dar. Die Zahlenanzcigevorrichtung 10 weist eine getes Umlaufregister zuzuordnen, das so viele Bitspei- meinsame. mit jeweils einem Pol der Lampen 3λ bis cherstellen aufweist, wie das erste Umlaufregister je 3jj verbundene elektrische Zuführung 4 und eine enteine Bilgruppc aufnehmende Speicherstufen hat. In sprechende Vielzahl von einzelnen Zuführungen In A previously corresponding one of the protective assignee number of illuminating lamps 3 "made proposal, a first circulation provided from 60 to 3 #, the α behind the corresponding register of a predetermined number of steps to comparable segments 1 to 1 f> are arranged. If the turn, in which the bit groups, the various corresponding lamps are optionally switched on, a number of decimal places of the binary-coded decimal places characterize the evenly illuminated selected number of times, stored and circulated segments become an operator and as a whole a number, and this The first circulating register is a two-65. The number display device 10 has to assign a circulating register that has as many bits in common. each with one pole of the lamps 3λ to cherstellen, as the first circulation register has each 3jj connected electrical supply 4 and an enteine Bilgruppc receiving storage stages. In speaking multitude of individual feeders In

bis 2g auf, die jeweils mit dem anderen Pol der entsprechenden Lampen 3α bis 3 g verbunden sind.to 2g, each with the other pole of the corresponding Lamps 3α to 3 g are connected.

In F i g. 2 ist ein Blockdiagramm eines Anzeigegerätes für numerische Informationen mit der oben beschriebenen Zahlenanzeigevorrichtung 10 gezeigt. In dieser Ausführung erfolgt die Anzeige auf der Zeitteilbasis (time sharing basis). Ein solches Anzeigesystem auf der Zeitteilbasis ist dem Fachmann bekannt. Obgleich in dem System die Synchronisationsoperation über die Teilzeitbasis durchgeführt wird, ist die Synchronisationssteuerschaltung in Fig.2 zur Vereinfachung weggelassen.In Fig. 2 is a block diagram of a display device for numerical information with the number display device 10 described above. In this version, the display takes place on the time sharing basis. Such a display system on the time share basis is known to the person skilled in the art. Although in the system the synchronization operation is performed on the part time base, the synchronization control circuit in FIG Fig. 2 is omitted for the sake of simplicity.

Das Anzeigegerät für numerische Informationen in F i g. 2 weist einen Impulsgenerator 30, einen Zahlen anzeigenden Teil 20, einen Hauptspeicher 50 und die Elemente miteinander verbindende Steucrschaltungsmittel auf. Der Zahlen anzeigende Teil 20 weist eine Vielzahl von in Reihe angeordneten Ziffcrnanzeigevorrichtungen 10a bis 10 η zur Bildung der Zahlenanzeige mit einer Anzeigekapazität der verschiedenen ao gewünschten Ziffern auf. Jede der Ziffernanzeigevorrichtungen 10a bis 10/1 in der entsprechenden Ziffernstelle weist eine Verbindung mit der gemeinsamen Zuführung 4 nach oben und den einzelnen Zuführungsleitungen la bis Ig nach unten auf. Einige »5 der letzteren Zuführungsleitungen sind zur vereinfachten Darstellung als Punkte gezeigt. Mit den Vorrichtungen 10 a bis 10/1 sind eine entsprechende Anzahl von Transistoren 5« bis 5« verbunden. Die Transistoren 5a bis Sn sind jeweils mit dem Emitter mit der gemeinsamen Zuführung 4 der entsprechenden Ziffernanzeigevorrichtung und mit dem Kollektor gemeinsam mit einer positiven Spannungszuführung 6 und mit der Basis mit den entsprechenden Ausgangsklemmen eines Impulsgenerators 30 verbunden. The numerical information display device in FIG. Fig. 2 comprises a pulse generator 30, a number displaying part 20, a main memory 50 and control circuit means interconnecting the elements. The numbers indicating part 20 has a plurality of serially arranged Ziffcrnanzeigevorrichtungen 10a to 10 η for forming the speed indicator having a display capacity of the various ao desired numerals on. Each of the number display devices 10a to 10/1 in the corresponding number position has a connection with the common feed 4 upwards and the individual feed lines la to Ig downwards. Some »5 of the latter feed lines are shown as dots for the sake of simplicity. A corresponding number of transistors 5 ″ to 5 ″ are connected to the devices 10 a to 10/1. The transistors 5a to Sn are each connected with the emitter to the common supply 4 of the corresponding digit display device and with the collector jointly with a positive voltage supply 6 and with the base with the corresponding output terminals of a pulse generator 30.

Der Impulsgenerator 30 dient der Zuführung von Impulsen an die Basis der Transistoren 5 a bis 5 π und öfinet so diese Transistoren als Funktion der Impulssignale wiederholt aufeinanderfolgend von dem der Ziffer mit dem niedrigsten Stellenwert entsprechenden Transistor 5 a bis zu dem der Ziffer mit dem höchsten Stellenwert entsprechenden Transistor 5 n. The pulse generator 30 is used to supply pulses to the base of the transistors 5 a to 5 π and so opens these transistors as a function of the pulse signals repeatedly in succession from the transistor 5 a corresponding to the digit with the lowest value to that of the digit with the highest value corresponding transistor 5 n.

Von den einzelnen Zuführungsleitungen la bis 2g sind jeweils die entsprechenden der einzelnen Vorrichtungen ΙΟ« bis lO/i gemeinsam mit einer entsprechenden Zuführung la bis 7 g verbunden. Auf diese Weise ist jedes der Segmente 1 α bis 1 g mit den entsprechenden gemeinsamen Leitungen la bis Ig verbunden.Of the individual feed lines la to 2g, the corresponding one of the individual devices ΙΟ «to 10 / i are connected together with a corresponding feed line la to 7g. In this way, each of the segments 1 α to 1 g is connected to the corresponding common lines la to Ig .

Die Leitungen Ib bis 7g (außer der Zuführungsleitung la, die dem horizontalen mittleren Segment la entspricht) sind mit den entsprechenden Kollektoren der Transistoren Sb bis 8g verbunden. Die Emitter der Transistoren sind gemeinsam mit dem Kollektor eines Transistors 9 verbunden, und die Basis ist über entsprechende Ausgangsleitungen 11b bis 11g mit einem Dekoder 40 verbunden.The lines Ib to 7g (except for the supply line la, which corresponds to the horizontal middle segment la) are connected to the corresponding collectors of the transistors Sb to 8g. The emitters of the transistors are commonly connected to the collector of a transistor 9, and the base is connected to a decoder 40 via corresponding output lines 11b to 11g.

Der Dekoder 40 weist einen weiteren Ausgang 11 α unabhängig von den Ausgängen 11 b bis 11g und vier mit dem Speicherelement 50 a der Ziffer mit dem niedrigsten Stellenwert des Hauptspeichers 50 verbundene Eingangsleitungen 12 auf.The decoder 40 has a further output 11 α independent of the outputs 11 b to 11 g and four input lines 12 connected to the memory element 50 a of the digit with the lowest value of the main memory 50.

Der Dekoder 40 dient zur Dekodierung einer entsprechenden Dezimalzahl von einer numerischen Informationseinheit, die dargestellt ist durch einen Vicr-Bit-Binärkode, der über die Eingangsleitungen 12 von dem Speicherelement 50« der Ziffer mit dem niedrigsten Stellenwert des Hauptspeichers 50 erhalten ist und sie eventuell in ein Ausgangssignal eines neuen, durch eine Kombination von Vorhandensein oder Nichtvorhandcnsein von Ausgangssignal an den AusgangslciUingcn Ho bis 11g dargestellten Kodes umwandelt, so daß der neue Ausgangssignalkode die entsprechenden Transistoren Hb bis 8 g wie auch einen Transistor 15 selektiv anschaltet zur Beleuchtung der entsprechenden Segmente und damit zur Anzeige der entsprechenden Dczimalzahi in der Zahlenanzeigevorrichtung. The decoder 40 is used to decode a corresponding decimal number from a numerical information unit, which is represented by a Vicr-bit binary code, which is received via the input lines 12 from the memory element 50 'of the digit with the lowest value of the main memory 50 and possibly in converts an output signal of a new code represented by a combination of the presence or absence of output signal at the output signals Ho to 11g, so that the new output signal code selectively turns on the corresponding transistors Hb to 8g as well as a transistor 15 to illuminate the corresponding segments and thus to display the corresponding decimal number in the number display device.

Der Hauptspeicher 50 hat im allgemeinen eine Kapazität derselben Anzahl von Ziffern wie die Zahlenanzeigevorrichtung 20. Jedes Ziffernspcicherelement ist mit 50 a bis 50 η der Ziffer mit dem niedrigsten Stellenwert bis zu der Ziffer mit dem höchsten Stellenwert bezeichnet. Jedes Ziffernspeicherelement speichert eine Informationseinheit einer Dezimalzahl in Übereinstimmung mit beispielsweise einem Binärdezima'kode von vier Bits. Die numerische Information in dem Hauptspeicher 50 läuft rechts herum als Funktion der Zeitimpulse um, so daß jede Information im Hauptspeicher 50 zu dem Speicherelement 50a der Ziffer mit dem niedrigsten Stellenwert bis zur Speichereinheit der Ziffer mit dem höchsten Stellenwert. Die dem Speicherelement 50a der Ziffer mit dem niedrigsten Stellenwert eingegebene numerische Informationseinheit wird bei der nächsten Verschiebungszeit dem Speicherelement 50 η über eine Verbindung 501 zugeführt. Dieser Umlauf oder die Verschiebung der Information läuft synchron mit der Erzeugung der Impulssignale in dem Impulsgenerator 30, so daß nur ein Transistor der /-ten Ziffer von der Ziffer mit dem niedrigsten Stellenwert gerade zu der Zeit angeschaltet ist, wenn eine Informationseinheit im Men Ziffernspeicherelement des Ziffernspeichcrelements des niedrigsten Stellenwertes der anzuzeigenden Zahl, die in dem Hauptspeicher 50 gespeichert ist, zu dem Speicherelement 50 a der Ziffer mit dem niedrigsten Stellenwert kommt.The main memory 50 generally has a capacity of the same number of digits as the number display device 20. Each digit memory element is denoted by 50 a to 50 η of the digit with the lowest value to the digit with the highest value. Each digit storage element stores a unit of information of a decimal number in accordance with, for example, a binary decimal code of four bits. The numerical information in the main memory 50 rotates clockwise as a function of the time pulses, so that each information in the main memory 50 to the memory element 50a of the digit with the lowest value to the memory unit of the digit with the highest value. The numerical information unit input to the memory element 50a of the digit with the lowest place value is fed to the memory element 50 η via a connection 501 at the next shift time. This circulation or shifting of the information takes place in synchronism with the generation of the pulse signals in the pulse generator 30, so that only one transistor of the / -th digit of the least significant digit is turned on just at the time when an information unit in the menu of the digit storage element Digit storage element of the lowest place value of the number to be displayed, which is stored in the main memory 50, comes to the memory element 50 a of the digit with the lowest place value.

Die Basis des Transistors 9 ist mit der Ausgangsleitung einer Warteschaltung 60 und der Emitter mit einer negativen Spannungsquelle 14 verbunden.The base of the transistor 9 is connected to the output line of a waiting circuit 60 and the emitter with a negative voltage source 14 connected.

Die Wcrteschpltung 60 dient zur Anzeige der Zahl von Ziffern und zur Trennung von plus ode·· minus der anzuzeigenden, in dem Hauptspeicher 50 gespeicherten Zahlen und liefert die entsprechenden resultierenden Signale an die Ausgangsleitungen 13 und 19. Die Werteschaltung 60 ist für die Ausführungsform sehr wichtig und wird noch genauer erklärt. The switch 60 is used to display the number of digits and to separate plus or minus of the numbers to be displayed stored in the main memory 50 and provides the corresponding resulting numbers Signals to the output lines 13 and 19. The value circuit 60 is very important for the embodiment and will be explained in more detail below.

Der Transistor 15 ist mit seinem Kollektor mit der gemeinsamen Leitung la. die mit den horizontaler Segmenten 1 α verbunden ist, verbunden. Der Emittei des Transistors 15 ist mit dem negativen Pol 16 einei Spannungsquelle verbunden, und die Basis liegt anAusgang 18 eines ODER-Gliedes 17. Das ODER Glied 17 weist zwei Eingangsleitungen auf, von dener eine mit der Ausgangsleitung 11a des Dekoders 4( und die andere mit der Ausgangsleitung 19 de Werteschaltung 60 verbunden ist.The transistor 15 has its collector connected to the common line la. which is connected to the horizontal segments 1 α connected. The emitter of the transistor 15 is connected to the negative pole 16 of a voltage source, and the base is connected to the output 18 of an OR gate 17. The OR gate 17 has two input lines, one of which is connected to the output line 11a of the decoder 4 (and the other with the output line 19 de value circuit 60 is connected.

Es soll nunmehr unter Bezugnahme auf F i g. 3 di< Werteschaltung 60 näher erörtert werden. Dies* Schaltung besteht aus einem zweiten Umlaufregiste 70, einer Plus- bzw. Minuswerteschaltung 80, eine UND-Stufe 90 und einer Inverterstufe 100.It will now be understood with reference to FIG. 3 di < Value circuit 60 will be discussed in more detail. This * circuit consists of a second circular register 70, a plus or minus value circuit 80, an AND stage 90 and an inverter stage 100.

Das zweite Umlaufregister 70 hat eine Bitkapazitäi die gleich der Anzahl der Dezimalziffernstellen deThe second circulating register 70 has a bit capacity equal to the number of decimal digits de

:rsten Umlaufregistcrs 50 ist. Die Bitspeicherzellen des zweiten Umlauf registers 70 sind mit 7On. 70^ ... bezeichnet, wobei die Speicherzelle 70ο die niedrigste Zellenordnungszahl hat. Die gespeicherte Bitkonfiguration zirkulier! in dem zweiten UmlaufrcgiMer 70 der jpeicherstelle 70« der höchsten Zcllenordnungszahl zur Speicherzelle 7On der niedrigsten Zellenordnungszahl. Das Bit in der Speicherzelle 7Oo mit der niedrigsten Zellenordnungszahl wird über die Leitung 701 der Speicherzelle 70« mit der höchsten Zellenordnungszahl zugeleitet und führt dann einen weiteren Umlauf in dem zweiten Umlaufregister 70 aus.: rsten circulation register is 50. The bit storage cells of the second circulation register 70 are 7On. 70 ^ ... where the memory cell 70ο has the lowest cell order number. The saved bit configuration circulate! in the second rotary encoder 70 the memory location 70 "of the highest ordinal number to memory cell 7On of the lowest cell order number. The bit in the memory cell 7Oo with the The lowest cell order number is transferred via line 701 to the memory cell 70 «with the highest cell order number and then carries out a further circulation in the second circulation register 70.

Die Bitkonfiguration. die in dem zweiten V¹ miau!- register umläuft, ist repräsentativ für die Dezimalziffernstellen der in dem ersten Umlaufregister 50 umlaufenden Dezimalzahl. Wenn beispielsweise die in dem ersten Umlaufregister 50 gespeicherte Dezimalzahl zwei Ziflernstellen aufweist, so ist in dem Zeitpunkt, in dem die genannte Dczimalzahl in dem ersten Umlauf register die niedrigste Stufe 50 a und die nächsthöhere Stufe 506 einnimmt, die in dem zweiten Umlaufrcgister 70 gespeicherte Bitkonfiguration derart, daß Bits »1« in den Bitspeicherzellen 70a der niedrigsten Ordnungszahl und der nächsthöheren Speicherzelle 70 ft erscheinen, während in allen übrigen Speicherzellen Bits »0« auftreten. Daher ist ir,c in dem zweiten Umlaufregister 70 gespeicherte Information repräsentativ für die bedeutungsvollen Dezimalziffernstellcn der wiederzugebenden Dezimalzahl. The bit configuration. which circulates in the second V ¹ meow! register is representative of the decimal digits of the decimal number circulating in the first circulating register 50. If, for example, the decimal number stored in the first circular register 50 has two digits, then the bit configuration stored in the second circular register 70 is at the point in time at which the said decimal number in the first circular register takes the lowest level 50 a and the next higher level 506 in such a way that bits "1" appear in the bit memory cells 70a of the lowest ordinal number and the next higher memory cell 70 ft, while bits "0" appear in all other memory cells. Therefore, ir, c information stored in the second circulating register 70 is representative of the meaningful decimal digits of the decimal number to be displayed.

Nur wenn eine wiederzugebende Dezimalziflernstelle in der Speicherstui'e 50n der niedrigsten Ordnungszahl des ersten L'mlaufregisters 50 auftritt, wird ein Ausgangssignal von der niedrigsten Speicherzelle 70«. die die niedrigste Ordnungszahl aufweSt. an die Ausgangslcitung 13 geliefert, die von dem zweiten Umlauf register für die Zwecke der öffnung der Transistoi-Torstufc 9 zugeführt. Es sei angenommen daß die wiederzugebende Dezimalzahl m Dezimalziffernstellcn hat und daß das erste Umlaufregister 50 π Stufen zur Speicherung von Dezimalziffernsteilen aufweist, wobei in ^L η ist. Es ist beabsichtigt, daß keine unerwünschten Ziffern »Null·; in den (n m) höheren DezimalzifTernstellen des Anzeigetableaus 20 angezeigt werden, und dies erfolgt durch die Steuerung der im zweiten Umlaufregister 70 gespeicherten Bitkonfiguration.Only when a decimal digit to be reproduced appears in the memory cell 50n of the lowest ordinal number of the first flow register 50 is an output signal from the lowest memory cell 70 ". which has the lowest atomic number. to the output line 13, which is fed from the second circulation register for the purpose of opening the transistor gate stage 9. It is assumed that the decimal number to be reproduced has m decimal digits and that the first circulating register has 50 π stages for storing decimal digit parts, where in ^ L η . It is intended that no undesired digits »zero ·; are displayed in the (n m) higher decimal digits of the display panel 20, and this is done by controlling the bit configuration stored in the second circulating register 70.

Die in Fig. 4Λ dargestellte Bitkonh'guration. die den Zwecken der Steuerung des Anzeigetableaus entsprechend F i g. 2 dient, kann wie folgt erzeugt werden. F i g. 5 zeigt hierzu eine bereits früher vorgeschlagene Verbindung des ersten Umlaufregisters 50 mit dem zweitet; Umlaufregister 70 unter Anwendung logischer Schaltelemente. Diese logischen Schaltelemente bestehen aus einer ersten logischen ODER-Stufc 85, die die Anwesenheit eines von Null verschiedenen Bits in einer Gruppe von vier aufeinanderfolgenden Bitstcllen der wiederzugebenden Dezim;:l/.ahl feststellt und dem Zweck dient, ihr Ausganesbit in eine entsprechende Bitstelle einer in dem zweiter \ mlaufregister 70 umlaufenden Bitkonfiguration tin/iigebcn.The bit configuration shown in FIG. 4Λ. the purposes of controlling the display panel according to FIG. 2 can be generated as follows. F i g. 5 shows a previously proposed connection of the first circulating register 50 with the second; Circulating register 70 using logic switching elements. These logic switching elements consist of a first logic OR stage 85, which determines the presence of a non-zero bit in a group of four successive bit parts of the decimals to be displayed and serves the purpose of converting its output bit into a corresponding bit position tin in the second \ mlaufregister 70 rotating bit configuration / iigebcn.

Eine zweite logische Schaltstufc. nämlich eine UND-Stufe 81, isl /wischen der Bitzelle 70/) mit der zweitniedrigsien Ordungs/.nhi und der Bitzelle 7On mit der höchsten Ordnungszahl vorgesehen zu dem Zweck, ein llii in der umlaufenden Bitkonfiguration an der n;ichstnic»lrij?cn HiiMelle /u erzeugen. Das Einsetzen eines derartigen Bits durch den über die UND-Stufe 81 erfolgenden Zweig wird für ein Bit der im zweiten I'mlaufregister 70 umlaufenden Bitkonfiguration dann unterdrückt, wenn nach mehreren Umläufen ein Bit in die Süll·: umgeschrieben ist. die der niedrigsten Dezimaiziffer der Information innersten Umlaufregister 50 entspricht. Im Wege des wiederholten l'mlaufs in dem zweiten L'miaufregister 70 wird daher die Bitkonfiguration gemäß F i g. 4 A er-7cugi. Die Bits ]< dieser Bitkonfiguration charakterisieren die bedeutsamen Dezimalziffernstellcn der in dem ersien Umlaufrcgisicr 50 gespeicherten Dczimalzahl. Die Bitkonfiguration des zweiten Umlaufrcgisters 70 wird der Anzeigevorrichtung 20 über die Steuerschaltung 95 zugeführt.A second logical switching stage. namely an AND stage 81, between the bit cell 70 /) with the second lower order / .nhi and the bit cell 7On with the highest ordinal number provided for the purpose of creating a llii in the circulating bit configuration at the n; ichstnic »lrij? cn HiiMelle / u generate. The insertion of such a bit by the branch taking place via the AND stage 81 is suppressed for a bit of the bit configuration circulating in the second run register 70 if, after several circulations, a bit is rewritten in the coaming. which corresponds to the lowest decimal digit of the information in the innermost circular register 50. By means of the repeated flow in the second call register 70, the bit configuration according to FIG. 4 A er-7cugi. The bits ] <of this bit configuration characterize the significant decimal digits of the decimal number stored in the first circular register 50. The bit configuration of the second circular register 70 is fed to the display device 20 via the control circuit 95.

Auf der anderen Seite arbeiten die Plus- oder Minuswerteschaltung 80. das UND-Glied 90 und der Inverter 100 mit dem Hilfsspcicher70 zusammen und erzeugen einen Impuls, der die Anzeige eines Minus-On the other hand, the plus or minus value circuit 80. the AND gate 90 and the Inverter 100 with the auxiliary memory 70 and generate a pulse that displays a minus

»0 Zeichens bewirkt. Die Plus- oder Minuswertcschaltung 80 dient zur Abwägung des Zustandes, ob die anzuzeigende Zahl positiv oder negativ ist. und führt dem UND-Glied 90 ein daraus folgendes Signal zur Anzeige zu. wenn die Zahl negativ ist. d.h. also ein»0 character causes. The plus or minus value circuit 80 is used to weigh up the status of whether the number to be displayed is positive or negative. and leads the AND gate 90 to a signal following therefrom for display. if the number is negative. i.e. a

a$ Minussignal. Das UND-Glied 90 hat neben einem Eingang zur Zuführung des Minussignals zwei Eingänge 702 und 703. Der Eingang 702 ist über einen Inverter 100 mit dem Speicherelement 7Oo des kleinsten Stellenwertes verbunden, der andere Eingang 703 mit dem Speicherelement 7On des höchsten Stellenwertes des Hilfsspeichers 70.a $ minus signal. The AND gate 90 has next to one Input for supplying the minus signal, two inputs 702 and 703. The input 702 is via one Inverter 100 with the storage element 70o of the smallest Significant value connected, the other input 703 with the storage element 70n of the highest significant value of auxiliary storage 70.

Ein an dem Eingang 702 ankommendes Signal ist ein Nicht-Signal des logischen Zustandssignals A und ist in F i g. 4 mit B bezeichnet. Ein an dem Eingang 703 auftretendes Signal ist ein um eine ZifTcrnzeit gegen das Signal A verzögertes Signal und isl in F \ g. 4 mit C bezeichnet. Das Vorhandensein eines Minussignals am Ausgang in der Plus- ockr Minuswerteschultung 80 bewirkt, daß das UND-Glied 90 ein Ausgangssignal, das als D gezeigt ist, in einer Ziffernstelle höher als die höchste Ziffernstellc der anzuzeigenden Zahl liefert.A signal arriving at the input 702 is a non-signal of the logic state signal A and is shown in FIG. 4 denoted by B. A problem encountered at the input 703 signal and a signal delayed by a isl g ZifTcrnzeit against the Signal A Signal in F \. 4 denoted by C. The presence of a minus signal at the output in the plus or minus value training 80 causes the AND gate 90 to provide an output signal, shown as D, one digit higher than the highest digit of the number to be displayed.

Auf dem Ausgangskanal 19 tritt sodann das Signal D zur Öffnung des Transistors 15 auf, wenn die rnzuzeigendc Zahl, die in dem Hauptspeicher 50 gespeichert ist. eine Minuszahl isl und die numerische Information an der höchsten Ziffernstellc der anzuzeigenden Zahl die Speicherstelle mit dem höchsten Stellenwert 50 η des Hauptspeichers 50 erreicht hat. The signal D for opening the transistor 15 then occurs on the output channel 19 when the number to be displayed which is stored in the main memory 50. a minus number isl and the numerical information at the highest digit position of the number to be displayed has reached the memory location with the highest value 50 η of the main memory 50.

Folglich ist das mittlere horizontale Segment 1 α der Zahlcnanzeigevorrichtung eine Stelle vor der Position mit dem höchsten Ziffemwert der höchstwertigen Ziffer der anzuzeigenden Zahl in dem Zahlenanzeigetei¹ 20 beleuchtet, d. h.. unmittelbar vor der anzuzeigen den Zahl in dem Teil 20 wird ein Minuszeichen an gezeigt.As a result, the central horizontal segment 1 α of the number display device is illuminated one position in front of the position with the highest digit value of the most significant digit of the number to be displayed in the number display part ¹ 20, ie. immediately before the number to be displayed in part 20, a minus sign is displayed.

Für den Fall, daß eine anzuzeigende Zahl aiii Ziffernstcllen des Zahlcnanzeigeteils 20 beansprucht ist es vorteilhaft, eine Anzeigevorrichtung zur An rcige allein des Minuszeichens unmittelbar vor de höchsten ZifTernstelle des Zahlenanzeigeteils 20 voi zusehen. Ein Signal zum Anschalten der Lampe de zusätzlich anzuzeigenden Minuszeichens sollte ei Ausgangssignal einer UND-Schaltung oder ein Vei knüpfungsprodukt der folgenden drei Signale seir ein Zeitimpuls, der zu einer Zeit auftritt, bei der di numerische Information der höchstwertigen 7iffc der anzuzeigenden Zahl in dem speziellen Fall" d;In the event that a number to be displayed aiii Digit parts of the number display part 20 claims it is advantageous to provide a display device for an rcige only the minus sign immediately before de watch the highest digit of the number display part 20 voi. A signal to switch on the lamp de The additional minus sign to be displayed should be an output signal of an AND circuit or a Vei The link product of the following three signals is a time pulse that occurs at a time at which di numerical information of the most significant 7iffc of the number to be displayed in the special case "d;

409 635Ί3409 635-3

Speicherelement 50« des niedrigsten Stellenwertes des Hauptspeichers 50 erreicht, das Signal /1 und ein Ausgangssignal der Plus- oder Minuswerteschaltung 80. In diesem speziellen FaII zeigt das Signal A die logische »I« in allen Bits, und der Ausgang zum Anschalten der Lampe für das anzuzeigende Minuszeichen kann nicht auf dem Ausgangskanal 19 erhalten werden.Storage element 50 "of the lowest value of the main memory 50 reaches the signal / 1 and an output signal of the plus or minus value circuit 80. In this special case, the signal A shows the logic" I "in all bits, and the output for switching on the lamp for the minus sign to be displayed cannot be obtained on the output channel 19.

Es soll jetzt die Funktionsweise des Systems für den Fall der Anzeige der Zahl » 20« besprochen werden. In einem solchen Beispiel ist die Zahl »20« gespeichert und geschoben und umgelaufen in dem Hauptspeicher 50 als Funktion der Zcitimpulsc. Genau in dem Moment, in dem die numerische Information der Ziffer der Zahl mit dem niedrigsten Stellenwert, also die »0«, in dem Speicherelement 5On mit dem niedrigsten Stellenwert gespeichert ist, werden die Transistoren 5a und 8fr bis 8g sowie der Transistor 9 leitend gemacht. Daraus resultiert die Beleuchtung der Segmente 1 ft bis Ig in der Numtnernanzeigevoriichlung 10a, wodurch die ZilTer »0« für eine Bedienungsperson sichtbar wird.We shall now discuss how the system works in the event that the number "20" is displayed will. In such an example, the number "20" is stored and shifted and circulated in the Main memory 50 as a function of the Zcitimpulsc. Exactly at the moment when the numerical information the digit of the number with the lowest significance, that is, the "0" in which the memory element 50n with the lowest value is stored the transistors 5a and 8fr to 8g and the transistor 9 made conductive. This results in the Illumination of the segments 1 ft to Ig in the number indicator 10a, whereby the ZilTer "0" is visible to an operator.

In der nächsten ZifTcrnzeit, wenn die numerische Information der nächstfolgenden anzuzeigenden Zahl, also die logische Zustandsinformation von »2«, im Speicherelement 50 a mit dem niedrigsten Ziffernstellenwert gespeichert ist, werden die Transistoren 5 b, 9b, 8c, 8e, 8/ und die Transistoren 9 und 15 angeschaltet, was die Beleuchtung der Segmente Ib, Ic. In the next digit, when the numerical information of the next number to be displayed, i.e. the logical status information of "2", is stored in the memory element 50a with the lowest digit value, the transistors 5b, 9b, 8c, 8e, 8 / and the Transistors 9 and 15 turned on, what the lighting of the segments Ib, Ic.

ic, 1/ und la in der Anzeigevorrichtung 10b zur Folge hat, wodurch die Zahl »2« für die Bedienungsperson zu sdhen ist. ic, 1 / and la in the display device 10 b result, whereby the number "2" is to be seen for the operator.

In der darauffolgenden Ziffernzeit, die um eine Ziffernzeit gegen die Anzeige der Zahl »2« verschoben ist, in der also die Ziffer »2« in dem Speicherelement 50/; der höchsten Stelle gespeichert ist, wird der Transistor 5c als Funktion des Impulses von dem Impulsgenerator 30 und der Transistor 15 als Funktion des Signals D geöffnet, woraus die Beleuchtung allein des mittleren horizontalen Segments la folgt, was clic Bedienungsperson als Minuszeichen sieht.In the following digit time, which is shifted by one digit time against the display of the number "2", ie in which the digit "2" is in the memory element 50 /; the highest digit is stored, the transistor 5c is opened as a function of the pulse from the pulse generator 30 and the transistor 15 as a function of the signal D , from which the illumination only of the central horizontal segment la follows, which clic operator sees as a minus sign.

Für den Fall einer positiven Zahl erscheint bei dem hier beschriebenen Beispiel kein Vorzeichen.
Obwohl eine Licht emittierende Segmentanordnung als Zahlenanzeigevorrichtung in der beschriebenen Ausführungsform verwendet wurde, ist es für den Fachmann offensichtlich, daß er auch eine Ziffernanzeigevorrichtung, wie etwa eine Ziffernelektroden-Röhrc, verwenden kann, die eine. Elektrode zur Anzeige eines Minuszeichens aufweist. Es soll in diesem Zusammenhang auch darauf hingewiesen werden, daß bei Anwendung einer Zahlenanzeigevorrichtung mit Segmentanordnung mit einer Segas mentanordnung in Form eines Pluszeichens in einem Quadrat durch Verwendung einer zusätzlichen Schaltung die Anzeige eines Pluszeichens wie auch eines Minuszeichens unmittelbar vor der höchsten Ziffernsteile der anzuzeigenden Dezimalzahl möglich ist.In the case of a positive number, no sign appears in the example described here.
Although a segment light emitting array has been used as the number display device in the described embodiment, it will be apparent to those skilled in the art that he can also use a number display device such as a number electrode tube having one. Has electrode for displaying a minus sign. It should also be noted in this context that when using a number display device with a segment arrangement with a Segas element arrangement in the form of a plus sign in a square by using an additional circuit, the display of a plus sign as well as a minus sign immediately before the highest digit of the decimal number to be displayed is possible is.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

Claims: Activation line (19) is connected to the Ausgmigssignal of the aforementioned gate stage (90).

1. Arrangement for the numerical display of multi-digit binary-encrypted decimal numbers by taking the encryption signals of the decimal digits in series from a first circulating register and feeding them via a decoder to a display panel activated by a pulse generator stage and with sign reproduction and suppression of the display of unneeded digit values "zero" characterized in ad standing above the highest one of zero, ₅ different numeric value having body, characterized in that a first circulation register (SO) associated synchronously with the same controlled second recirculating registers (70) of Ainet Jer DezimalzifTernstellenanzahl of the first circulating register (50) corresponding Bitstellenzahl provided is and in the same a bit configuration is brought into circulation,

the bit values "zero" or "one" for successive cell values of the information des first circular register (50) and one of these bit values has the numerical values "zero" in the higher decimal digits before the first of "Zero" assigned to different decimal digits is while the other bit value is the highest from "zero" different and the following lower) is. and that cinj first of the lowest bit level (70 ") of the second circular register (70) outgoing activation line (13) the connection of the decoder (40) for playback numerical character controls and that from the circulating in the second circulating register (70) Bit configuration a control signal characterizing the lowest non-decisive zero point (Fig. 4D) is derived and this control signal is a gate (90) for forwarding one of a sign stage (80) generated sign signals to the sign playback elements of the controls various display points of the display tablet.

2. Arrangement according to claim I, characterized in that a first activation line (703) starting from the highest bit level of the second circular register (70) causing a delay by the duration of a circular step and one starting from the lowest bit level (70 «) of the same, a second activation line (702 ) containing an inverter stage (100) and a third activation line emanating from a sign stage (80) control the gate stage (90).

3. Arrangement according to Claim 1 or 2, in which the bar cmcntc provided for displaying the decimal numbers in the various display positions of the display table have a central bar which, when reproducing the minus sign and when reproducing certain decimal numbers (2, 3, 4, 5 , 6, 8, 9) is excited, characterized in that the Mittelbalkeneiemente (la) are controlled via an OR stage (17), one input terminal via an activation line (Ha) to the decoder (40) and the other input terminal The invention relates to the display of multi-digit decimal tables on a display panel in such a way that the sign of the decimal number to be displayed is also reproduced.

The invention provides for the use of binary-coded decimal numbers, in which each decimal place consists of a certain number of bits, e.g. B. four bits. The invention also relates to display panels in which the various decimal places of the decimal number to be displayed are continuously activated by a pulse generator provided so that the various places of the decimal number are displayed in succession in time.

In such arrangements, the control signals for the decimal places to be displayed on the display panel supplied by a decoder that is controlled by the bits that are in the last memory stage of a circular register, where the number of steps in the register is equal to the number of decimal places on the display panel and is often greater than the number of decimal places of the decimal number that is just being displayed shall be.

The display of zeros in non-relevant decimal places on the display panel, i.e. H. in the decimal places, which start at the highest point of the display panel and go down to the decimal point which is adjacent to the highest significant digit of the decimal number to be displayed undesirable, since the display of such meaningless zeros is suitable that the numerical Confuse display evaluating operator.

US Pat. No. 3,375,498 already shows an arrangement for eliminating such undesired zeros in digit digits that are higher than the highest significant digit of the decimal number to be displayed, to suppress.

The object of the invention is to allow the associated signs of the decimal number to appear in a decimal place which, on the higher decimal place side, is adjacent to the highest relevant decimal place of the decimal number to be displayed, meaningless zeros being suppressed in even higher decimal places of the display table will. For example, if it is a decimal number - 20, this decimal number should appear in the three lowest decimal places on the display panel, while the higher decimal places on the display panel remain empty, but the minus sign appears just before the digit 2 of the number 20.

An arrangement for the numerical display of multi-digit binary-encrypted decimal numbers by temporally serial removal of the encryption signals of the decimal digits from a first circulating register and, via a decoder, supplying them to a display panel activated by a pulse generator stage and with sign reproduction and suppression of the display of digits not required.