DE2013220A1 - Verfahren zum Herstellen einer Transistor anordnung aus Silicium - Google Patents

Verfahren zum Herstellen einer Transistor anordnung aus Silicium

Info

Publication number
DE2013220A1
DE2013220A1 DE19702013220 DE2013220A DE2013220A1 DE 2013220 A1 DE2013220 A1 DE 2013220A1 DE 19702013220 DE19702013220 DE 19702013220 DE 2013220 A DE2013220 A DE 2013220A DE 2013220 A1 DE2013220 A1 DE 2013220A1
Authority
DE
Germany
Prior art keywords
emitter
electrode
base
zone
semiconductor surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702013220
Other languages
German (de)
English (en)
Inventor
Helmut Dipl Phys Dr 8000 München Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19702013220 priority Critical patent/DE2013220A1/de
Priority to CH304271A priority patent/CH522954A/de
Priority to AT203071A priority patent/AT312054B/de
Priority to NL7103588A priority patent/NL7103588A/xx
Priority to US00125701A priority patent/US3754321A/en
Priority to FR7109677A priority patent/FR2083421B1/fr
Priority to SE7103606A priority patent/SE378154B/xx
Priority to GB2481871*A priority patent/GB1310806A/en
Publication of DE2013220A1 publication Critical patent/DE2013220A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
DE19702013220 1970-03-19 1970-03-19 Verfahren zum Herstellen einer Transistor anordnung aus Silicium Pending DE2013220A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19702013220 DE2013220A1 (de) 1970-03-19 1970-03-19 Verfahren zum Herstellen einer Transistor anordnung aus Silicium
CH304271A CH522954A (de) 1970-03-19 1971-03-02 Verfahren zum Herstellen einer Transistoranordnung
AT203071A AT312054B (de) 1970-03-19 1971-03-09 Verfahren zum Herstellen eines Silizium-Planartransistors
NL7103588A NL7103588A (https=) 1970-03-19 1971-03-17
US00125701A US3754321A (en) 1970-03-19 1971-03-18 Method of producing a silicon transistor device
FR7109677A FR2083421B1 (https=) 1970-03-19 1971-03-19
SE7103606A SE378154B (https=) 1970-03-19 1971-03-19
GB2481871*A GB1310806A (en) 1970-03-19 1971-04-19 Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702013220 DE2013220A1 (de) 1970-03-19 1970-03-19 Verfahren zum Herstellen einer Transistor anordnung aus Silicium

Publications (1)

Publication Number Publication Date
DE2013220A1 true DE2013220A1 (de) 1971-11-25

Family

ID=5765627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702013220 Pending DE2013220A1 (de) 1970-03-19 1970-03-19 Verfahren zum Herstellen einer Transistor anordnung aus Silicium

Country Status (8)

Country Link
US (1) US3754321A (https=)
AT (1) AT312054B (https=)
CH (1) CH522954A (https=)
DE (1) DE2013220A1 (https=)
FR (1) FR2083421B1 (https=)
GB (1) GB1310806A (https=)
NL (1) NL7103588A (https=)
SE (1) SE378154B (https=)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999318A (en) * 1986-11-12 1991-03-12 Hitachi, Ltd. Method for forming metal layer interconnects using stepped via walls

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3523038A (en) * 1965-06-02 1970-08-04 Texas Instruments Inc Process for making ohmic contact to planar germanium semiconductor devices
US3571913A (en) * 1968-08-20 1971-03-23 Hewlett Packard Co Method of making ohmic contact to a shallow diffused transistor
ES374318A1 (es) * 1968-12-10 1972-03-16 Matsushita Electronics Corp Un metodo de fabricar un dispositivo semiconductor sensiblea la presion.

Also Published As

Publication number Publication date
FR2083421A1 (https=) 1971-12-17
CH522954A (de) 1972-05-15
GB1310806A (en) 1973-03-21
NL7103588A (https=) 1971-09-21
SE378154B (https=) 1975-08-18
FR2083421B1 (https=) 1977-01-21
AT312054B (de) 1973-12-10
US3754321A (en) 1973-08-28

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0049392B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3311635C2 (https=)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2032201A1 (de) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2324780A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE1806980A1 (de) Halbleiter-Bauelement
DE2013220A1 (de) Verfahren zum Herstellen einer Transistor anordnung aus Silicium
DE2909320A1 (de) Feldeffekttransistor
DE102007029829A1 (de) Halbleiterbauelement mit einem ohmschen Kontakt
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1287696B (https=)
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements