DE19983197T1 - Verfahren und Einrichtung für ein schnelles Programmieren während der Herstellung und für In-System-Schreiboperationen bei niedriger Spannung für ein programmierbares logisches Bauelement - Google Patents

Verfahren und Einrichtung für ein schnelles Programmieren während der Herstellung und für In-System-Schreiboperationen bei niedriger Spannung für ein programmierbares logisches Bauelement

Info

Publication number
DE19983197T1
DE19983197T1 DE19983197T DE19983197T DE19983197T1 DE 19983197 T1 DE19983197 T1 DE 19983197T1 DE 19983197 T DE19983197 T DE 19983197T DE 19983197 T DE19983197 T DE 19983197T DE 19983197 T1 DE19983197 T1 DE 19983197T1
Authority
DE
Germany
Prior art keywords
low voltage
programmable logic
during manufacture
write operations
system write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19983197T
Other languages
English (en)
Other versions
DE19983197B4 (de
Inventor
Peter K Hazen
Sandeep K Guliani
Robert E Larsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE19983197T1 publication Critical patent/DE19983197T1/de
Application granted granted Critical
Publication of DE19983197B4 publication Critical patent/DE19983197B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Logic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Control Of Electrical Variables (AREA)
  • Read Only Memory (AREA)
DE19983197T 1998-05-08 1999-04-29 Verfahren und Einrichtung für ein schnelles Programmieren während der Herstellung und für In-System-Schreiboperationen bei niedriger Spannung für ein programmierbares logisches Bauelement Expired - Fee Related DE19983197B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/075,430 1998-05-08
US09/075,430 US6150835A (en) 1998-05-08 1998-05-08 Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device
PCT/US1999/009377 WO1999059057A1 (en) 1998-05-08 1999-04-29 Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device

Publications (2)

Publication Number Publication Date
DE19983197T1 true DE19983197T1 (de) 2001-05-17
DE19983197B4 DE19983197B4 (de) 2005-06-23

Family

ID=22125697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19983197T Expired - Fee Related DE19983197B4 (de) 1998-05-08 1999-04-29 Verfahren und Einrichtung für ein schnelles Programmieren während der Herstellung und für In-System-Schreiboperationen bei niedriger Spannung für ein programmierbares logisches Bauelement

Country Status (8)

Country Link
US (1) US6150835A (de)
JP (1) JP4188563B2 (de)
KR (1) KR100424451B1 (de)
AU (1) AU3873199A (de)
DE (1) DE19983197B4 (de)
GB (1) GB2353125B (de)
TW (1) TW441182B (de)
WO (1) WO1999059057A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927441B2 (en) * 2001-03-20 2005-08-09 Stmicroelectronics S.R.L. Variable stage charge pump
US6590416B1 (en) * 2001-12-18 2003-07-08 Xilinx, Inc. Supply voltage independent ramp-up circuit
US20030184934A1 (en) * 2002-04-01 2003-10-02 Bushue Michael J. Power distribution circuitry including control unit IC
US6872909B2 (en) * 2003-04-16 2005-03-29 Applied Science And Technology, Inc. Toroidal low-field reactive gas and plasma source having a dielectric vacuum vessel
DE102009050021B4 (de) * 2009-10-16 2019-05-02 Carl Zeiss Microscopy Gmbh Mikroskop, insbesondere Laser-Scanning-Mikroskop und Betriebsverfahren
US9479163B2 (en) * 2013-07-30 2016-10-25 Infineon Technologies Ag Circuitry and method for operating an electronic switch
GB201820291D0 (en) * 2018-12-13 2019-01-30 Dialog Semiconductor Uk Ltd A power converter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2600809B1 (fr) * 1986-06-24 1988-08-19 Eurotechnique Sa Dispositif de detection du fonctionnement du systeme de lecture d'une cellule-memoire eprom ou eeprom
FR2604555B1 (fr) * 1986-09-30 1988-11-10 Eurotechnique Sa Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement
KR910009557B1 (ko) * 1987-03-31 1991-11-21 미쓰비시 뎅끼 가부시끼가이샤 동기신호 처리회로
US5267218A (en) * 1992-03-31 1993-11-30 Intel Corporation Nonvolatile memory card with a single power supply input
US5463586A (en) * 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
US5442586A (en) * 1993-09-10 1995-08-15 Intel Corporation Method and apparatus for controlling the output current provided by a charge pump circuit
US5420798A (en) * 1993-09-30 1995-05-30 Macronix International Co., Ltd. Supply voltage detection circuit
EP0661714B1 (de) * 1993-12-31 1999-06-23 STMicroelectronics S.r.l. Schaltungsanordnung und entsprechendes Verfahren zum Rücksetzen nichtflüchtiger elektrisch programmierbarer Speicheranordnungen
US5594360A (en) * 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
JP2658916B2 (ja) * 1994-11-04 1997-09-30 日本電気株式会社 半導体装置の電源切り換え回路
US5661685A (en) * 1995-09-25 1997-08-26 Xilinx, Inc. Programmable logic device with configurable power supply
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
KR980005027A (ko) * 1996-06-29 1998-03-30 김주용 플래쉬 메모리 장치

Also Published As

Publication number Publication date
AU3873199A (en) 1999-11-29
JP4188563B2 (ja) 2008-11-26
JP2002514878A (ja) 2002-05-21
DE19983197B4 (de) 2005-06-23
TW441182B (en) 2001-06-16
US6150835A (en) 2000-11-21
KR100424451B1 (ko) 2004-03-24
WO1999059057A1 (en) 1999-11-18
GB0026718D0 (en) 2000-12-20
GB2353125B (en) 2002-10-16
GB2353125A (en) 2001-02-14
KR20010043412A (ko) 2001-05-25

Similar Documents

Publication Publication Date Title
DE19882858T1 (de) Ein Verfahren und Einrichtungen zum Steuern der Kernlogiktemperatur
DE19983249T1 (de) Asynchroner Digital-Demudulator und Verfahren für ein Servo-Muster vom Null-Typ
DE69327389D1 (de) Verfahren zum Prüfen von Entwürfen für programmierbare Logikschaltungen
DE69424176D1 (de) Schaltung und verfahren zum wählen einer drain-programmierspannung für einen nichtflüchtigen speicher
DE19983420T1 (de) Verfahren und Einrichtungen zum Aktualisieren eines nicht-flüchtigen Speichers
DE69312044D1 (de) Programmierbare logische Vorrichtung und Verfahren zu ihrer Verwendung
DE50111997D1 (de) Anordnung und Verfahren zum Bereitstellen einer Mitteilung beim Laden von Dienstleistungsdaten für ein Endgerät
DE69424856D1 (de) Steuerschaltung und verfahren für einen schwingspulenmotor
DE69513516D1 (de) Einchipsteuerungsspeicherandordnung und eine speicherarchitektur und verfahren zur inbetriebnahme derselben
DE69738595D1 (de) Herstellungsmethode für ein Halbleiter-Bauteil
DE69935171D1 (de) Verfahren zum Herstellen einer Kraftfahrzeugszierleiste mit Schwächungslinien für eine Luftsack-Entfaltungsöffnung
DE69800429D1 (de) Kräuselfeste Seitennaht für ein Bekleidungsstück und Verfahren zur Herstellung
DE69626452D1 (de) Optisches Element, Formwerkzeug für ein optisches Element und Verfahren zum Formen des optischen Elements
DE69909930D1 (de) Verfahren zum Löschen und Programmieren von Speicheranordnungen
DE19983197T1 (de) Verfahren und Einrichtung für ein schnelles Programmieren während der Herstellung und für In-System-Schreiboperationen bei niedriger Spannung für ein programmierbares logisches Bauelement
DE69624155D1 (de) Ferroelektrischer Speicher und Verfahren für seine Betriebswirkung
DE59903241D1 (de) Programmgesteuerte einheit und verfahren zum debuggen derselben
DE59803104D1 (de) Messwertaufnehmer und ein verfahren zu dessen herstellung
DE69500586D1 (de) Herstellungsverfahren für ein Halbleiter-Bauelement zur Speicherung mehrerer Zustände
DE59912806D1 (de) Kunststoffteil wie ein wischblatt und verfahren zu dessen herstellung
DE69724560D1 (de) Verfahren und vorrichtung für ein rheometer
DE69701444D1 (de) Herstellungsverfahren für Wachsmodell
DE69807052D1 (de) Verfahren und vorrichtung für ein flügelstabilisiertes geschoss
DE69926787D1 (de) Verfahren zur reduzierung der teilentladung im roebelstabfüllstoff einer hochspannungsstatorwicklung
DE69524368D1 (de) Spitze für ein Gerät zum Entfernen von Zahnstein und Herstellungsmethode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H03K 19/173

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111102