DE19962234A1 - Application specific integrated circuit with built-in self-testing - Google Patents

Application specific integrated circuit with built-in self-testing

Info

Publication number
DE19962234A1
DE19962234A1 DE1999162234 DE19962234A DE19962234A1 DE 19962234 A1 DE19962234 A1 DE 19962234A1 DE 1999162234 DE1999162234 DE 1999162234 DE 19962234 A DE19962234 A DE 19962234A DE 19962234 A1 DE19962234 A1 DE 19962234A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
self
asic
sdram
mode
bist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1999162234
Other languages
German (de)
Inventor
Karl Breuninger
Franz Hutner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Abstract

The application specific integrated circuit (1) has a synchronous dynamic RAM interface (4) for at least one synchronous dynamic RAM (2), a built-in self-testing control logic (5) and a self-refresh signal logic (3), providing a self-refresh signal sequence for the synchronous dynamic RAM. The self-refresh logic provides a normal mode signal sequence for setting the synchronous dynamic RAM into a normal operating mode after the built-in self-testing mode.

Description

Die Erfindung betrifft ein Verfahren zur Durchführung eines eingebauten Selbsttests (BIST = Built In Self Test) in einem ASIC, wobei der ASIC eine SDRAM-Schnittstelle zu mindestens einem SDRAM und zumindest einen BIST-Modus und einen Normal modus aufweist, und wobei zur Durchführung des BISTs während des Betriebs zumindest ein Teil der Schaltkreise, die der ASIC enthält, überprüft wird. The invention relates to a method for performing a built-in self test (BIST = Built In Self Test) in an ASIC, wherein the ASIC comprises a SDRAM interface to at least one SDRAM and at least one BIST mode and a normal mode, and wherein for performing the BIST is checked during operation at least a part of the circuits containing the ASIC. Weiterhin betrifft die Erfin dung einen ASIC mit einer SDRAM-Schnittstelle zu mindestens einem SDRAM und einer BIST-Kontrollogik zur Durchführung eines BISTs. Furthermore, the dung OF INVENTION relates to an ASIC with an SDRAM interface to at least one SDRAM, and a BIST control logic for performing a BIST.

Aus der Praxis sind anwendungsspezifische integrierte Schal tungen (ASIC = Application-Specific Integrated Circuit) be kannt, die taktgesteuerte und kombinatorische Elemente ent halten und mit Speicherbausteinen verbunden sind. From practical application-specific integrated scarf are obligations (ASIC Application-Specific Integrated Circuit) be revoked, the clocked and keep combinatorial elements ent and are connected to memory chips. Als Spei cherbausteine existieren unterschiedlichen Arten, wie zum Beispiel EDORAM (Extended Data Out Dynamic Random Access Me mory) oder SDRAM (SDRAM = Synchronous Dynamic RAM). As SpeI cherbausteine ​​exist different types, such as EDORAM (Extended Data Out Dynamic Random Access Me mory) or SDRAM (SDRAM = Synchronous Dynamic RAM). Zur Ver knüpfung der Speicherbausteine mit dem ASIC müssen entspre chende Speicher-Schnittstellen vorhanden sein. For United the memory chips linkage with the ASIC must entspre-reaching storage interfaces exist.

Bei ASICs, die mit SDRAMs verbunden sind, hat die SDRAM- Schnittstelle auf dem ASIC die Funktion, neben Steuersignalen zum Schreiben und Lesen von Daten in das SDRAM beziehungs weise aus dem SDRAM, auch periodisch Steuersignale für eine externe Datenerneuerung (Datenrefresh) zu erzeugen. In ASICs, which are connected to SDRAM, the SDRAM interface on the ASIC has the function, in addition to control signals for writing and reading of data to the SDRAM relationship, from the SDRAM, periodically control signals for an external data renewal (data refresh) to generate. Dieser regelmäßige Datenrefresh ist bei den SDRAMs unbedingt notwen dig, denn er verhindert deren Datenverlust. This regular data refresh is absolutely notwen dig at the SDRAMs, because it prevents the loss of data.

Durch den im ASIC integrierten Selbsttest BIST (Built In Self Test) werden die ASICs während des Betriebes auf ihre Funkti onsfähigkeit geprüft. The integrated ASIC in self-test BIST (built-in self-test) are tested ASICs onsfähigkeit during operation on their functi. Bisher wurde die SDRAM-Schnittstelle nicht von der Überprüfung mit erfaßt, denn während der Über prüfung (BIST-Modus) laufen in der SDRAM-Schnittstelle keine "normalen" Funktionen ab, wie sie zur Ausgabe der Steuersi gnale für Lesen, Schreiben und Datenrefresh notwendig wären. So far, the SDRAM interface was not covered by the review with, because during the test (BIST mode), in the SDRAM interface is no "normal" functions on how they gnale to output the Steuersi necessary for reading, writing and data refresh would. Die SDRAM-Bausteine würden somit bei aktivem BIST ihre Daten verlieren. The SDRAM devices would thus lose their data on an active BIST.

Es ist daher Aufgabe der Erfindung, ein Verfahren zur Verfü gung zu stellen, das die Möglichkeit bietet, SDRAM-Schnitt stellen eines ASIC zu überprüfen, ohne daß ein Verlust von SDRAM-Daten auftritt. It is therefore an object of the invention to provide a method for Availability checked supply, which provides the ability to SDRAM interface make check of an ASIC without a loss of SDRAM data occurs. Weiterhin soll ein ASIC zur Durchfüh rung des erfindungsgemäßen Verfahrens entwickelt werden. Furthermore an ASIC to be developed for imple out the method according to the invention.

Diese Aufgaben werden durch die Merkmale des ersten Verfah rensanspruches, sowie durch die Merkmale des ersten Vorrich tungsanspruches gelöst. These objects are achieved rensanspruches, and tung claim by the features of the first Vorrich by the features of the first procedural.

Der Erfinder hat erkannt, daß es möglich ist, die SDRAM- Schnittstelle des ASICs kurzfristig abzuschalten, um einen Selbsttest durchzuführen, ohne daß die an den ASIC ange schlossenen SDRAMs ihre Daten verlieren. The inventor has found that it is possible to disable the SDRAM interface of the ASIC shortly to perform a self-test without the attached to the ASIC closed SDRAMs lose their data. Hierzu werden diese SDRAMs in einen Self-Refresh-Modus versetzt. For this, these SDRAMs are placed in a self-refresh mode. Dieser Self-Re fresh-Modus wurde bisher häufig dazu verwendet, Notebooks in einen "Schlafmodus" zu schalten, um Strom zu sparen und hier für nicht unbedingt benötigte Einheiten abzuschalten, ohne daß der Inhalt der SDRANs verloren geht. This self-Re fresh mode has been used frequently to turn notebooks into a "sleep" mode to save power and disable here for nonessential units without losing the contents of the SDRANs.

Entsprechend diesem Gedanken schlägt der Erfinder vor, ein Verfahren zur Durchführung eines eingebauten Selbsttests (BIST) in einem ASIC, wobei der ASIC eine SDRAM-Schnittstelle zu mindestens einem SDRAM und zumindest einen BIST-Modus und einen Normalmodus aufweist, und wobei zur Durchführung des BISTs während des Betriebs zumindest ein Teil der Schalt kreise, die der ASIC enthält, überprüft wird, dahingehend zu entwickeln, daß zur Sicherung von Speicherdaten in dem minde stens einen SDRAM bei Aktivierung des BIST-Modus das SDRAM in einen Self-Refresh-Modus gesetzt wird. According to this idea, the inventor proposes a method for performing a built-in self test (BIST) in an ASIC, wherein the ASIC comprises a SDRAM interface to at least one SDRAM and at least one BIST mode and a normal mode, and wherein for performing the BIST circles during operation at least a part of the switch, which contains the ASIC is checked to the effect to develop, that the SDRAM is set in a self-refresh mode to secure memory data in the minde least one SDRAM upon activation of the BIST mode ,

Eine bevorzugte Ausführung des erfindungsgemäßen Verfahrens sieht vor, daß der ASIC zur Aktivierung des Self-Refresh-Mo dus eine Self-Refresh-Signalsequenz an das mindestens eine SDRAM sendet. A preferred embodiment of the inventive method provides that the ASIC for activating the self-refresh Mo dus a self-refresh signal sequence sends to the at least one SDRAM. Diese Sequenz, die eine Bit-Kombination sein kann, wird vorzugsweise mit Hilfe einer Software von dem ASIC ausgegeben, bevor sich der ASIC in den Modus zum Selbsttest, also in den BIST-Modus begibt. This sequence, which can be a bit combination is preferably output using software from the ASIC before the ASIC enters the mode for self-test, so in the BIST mode.

In einer Weiterentwicklung des Verfahrens findet im BIST-Mo dus nicht nur eine Überprüfung von zumindest einem Teil der Schaltkreise des ASICs, sondern auch eine Überprüfung der SDRAM-Schnittstelle statt. In a further development of the procedure not only a review of at least part of the circuitry of the ASIC, but also a review of the SDRAM interface takes place in the BIST-Mo mode. Die Ausgänge des ASICs werden während des BIST auf einem konstanten Pegel gehalten, wodurch nun keine Steuersignale mehr von der SDRAM-Schnittstelle an die angeschlossenen, nun im Self-Refresh-Modus befindlichen SDRAMs abgegeben werden. The outputs of the ASIC are held during the BIST at a constant level, whereby no more control signals from the now connected to the SDRAM interface, now located in the self-refresh mode, the SDRAM will be issued.

In einer vorteilhaften Ausführung des Verfahrens schaltet der ASIC das mindestens eine SDRAM, nach der Durchführung des BISTs und nachdem der ASIC in seinen normalen Betriebsmodus gebracht wird, wieder in den Normalmodus. In an advantageous embodiment of the method of the ASIC switches the at least one SDRAM, after performing the BISTs and after the ASIC is brought in its normal operating mode, returns to the normal mode. Vorzugsweise wird dies mit Hilfe einer vom ASIC zum SDRAM gesendeten Normal-Mo dus-Signalsequenz durchgeführt. Preferably, this is carried out by means of a message sent from the ASIC to the SDRAM normal Mo dus signal sequence. Auch die SDRAM-Schnittstelle wird in ihren Normalmodus gesetzt und erzeugt nun wieder selbst die benötigten Steuersignale für den Datenrefresh der SDRAMs. The SDRAM interface is set to its normal mode and now recreated itself the required control signals for the data refresh of the SDRAMs.

Weiterhin schlägt der Erfinder vor, einen ASIC mit einer SDRAM-Schnittstelle zu mindestens einem SDRAM und einer BIST- Kontrollogik (BIST = Built In Self Test) zur Durchführung ei nes eingebauten Selbsttests (BIST) dahingehend weiterzuent wickeln, daß ein Mittel zur Erzeugung einer Self-Refresh-Si gnalsequenz für das mindestens eine SDRAM vorgesehen ist. Further, the inventor proposes to wrap an ASIC with an SDRAM interface to at least one SDRAM, and a BIST Control Logic (BIST = Built In Self Test) for carrying egg nes built-in self test (BIST) to the effect weiterzuent that a means for generating a self- refresh Si gnalsequenz for which is provided at least one SDRAM. Aufgrund dieser Signalsequenz wird das SDRAM in den Self-Re fresh-Modus versetzt und alle ASIC-Schaltkreise sowie die SDRAM-Schnittstelle können überprüft werden, ohne Datenver lust für das angeschlossene SDRAM. Because of this signal sequence, the SDRAM is set to the self-Re fresh mode and all ASIC circuits and the SDRAM interface can be checked without movement of such data loss for the connected SDRAM.

Darüber hinaus ist für den erfindungsgemäßen ASIC ein Mittel zur Erzeugung einer Normal-Modus-Signalsequenz vorgesehen, das bewirkt, daß nach dem BIST das mindestens eine SDRAM in den Normalmodus gesetzt wird. In addition, a means for generating a normal-mode signal sequence for the ASIC according to the invention is provided, which causes after the BIST the at least one SDRAM is set in the normal mode. Hierdurch wird nach der Über prüfung des ASICs und der SDRAM-Schnittstelle die normale Funktion des SDRAMs und der Schnittstelle wiederhergestellt. This makes testing of the ASIC and the SDRAM interface is restored the normal function of the SDRAM and the interface after the.

Es versteht sich, daß das Mittel zur Erzeugung der Self-Re fresh-Signalsequenz und das Mittel zur Erzeugung der Normal- Modus-Signalsequenz entweder als Schaltlogiken innerhalb des ASICs oder als Programm ausgebildet sein können. It is understood, that can be the means for generating the self-Re fresh-signal sequence and the means for generating the normal mode signal sequence either as a switching logic within the ASIC, or as a program formed.

Weitere Merkmale der Erfindung ergeben sich aus der nachfol genden Beschreibung eines bevorzugten Ausführungsbeispieles unter Bezugnahme auf die Zeichnung. Further features of the invention will become apparent from the nachfol constricting description of a preferred embodiment with reference to the drawings. Es zeigt: It shows:

Fig. 1 Erfindungsgemäßer ASIC mit externen SDRAMs. Fig. 1 Inventive ASIC with external SDRAMs.

Die Fig. 1 zeigt in einer schematischen Darstellung einen erfindungsgemäßen ASIC 1 , der über eine bidirektionale Ver bindung 6 mit mehreren SDRAMs 2 verbunden ist. Fig. 1 shows a schematic representation of an ASIC according to the invention 1, the binding via a bidirectional Ver 6 is connected with a plurality of SDRAMs. 2 Auf dem ASIC 1 befindet sich eine SDRAM-Schnittstelle 4 , die für die An bindung der SDRAMs 2 an den ASIC 1 zuständig ist, im Normal modus Steuersignale zu erzeugen, um zum Beispiel Daten in die SDRAMs 2 zu schreiben oder Daten aus den SDRAMs 2 zu lesen. On the ASIC 1 is a SDRAM interface 4, which is responsible for the on binding of the SDRAMs 2 to the ASIC 1, to produce in the normal mode control signals to write the sample data in the SDRAMs 2 or data from the SDRAM 2 to read. Weiterhin werden periodisch Steuersignale erzeugt, die eine Datenerneuerung (Datenrefresh) der SDRAMs 2 bewirken. Further, control signals are generated periodically, a data renewal (data refresh) of the SDRAMs 2 effect.

Bei einer BIST-Aktivierung, dargestellt als Pfeil 7 , bringt die BIST-Kontrollogik 5 die SDRAM-Schnittstelle 4 in einen Spezial-Modus, in dem keine Steuersignale an die SDRAMs mehr erzeugt werden. In a BIST activation, shown as an arrow 7, the BIST Control Logic 5 brings the SDRAM interface 4 in a special mode in which no control signals are generated at the SDRAMs more. Eine Self-Refresh-Signallogik 3 bewirkt, daß die SDRAM-Schnittstelle 4 über die bidirektionale Verbindung 6 eine Self-Refresh-Signalsequenz an die externen SDRAMs 2 schickt. A self-refresh signal logic 3 causes the SDRAM interface 4 sends via the bidirectional connection 6, a self-refresh signal sequence at the external SDRAMs. 2 Diese Signalsequenz bringt die SDRAMs 2 in den Self-Refresh-Modus, der bewirkt, daß die SDRAMs 2 auch ohne aktive Schnittstelle 4 ihre Daten behalten. This signal sequence brings the two SDRAMs in the self-refresh mode, which causes the SDRAMs 2 retain their data even without active interface. 4 Daraufhin wird die SDRAM-Schnittstelle 4 deaktiviert und die BIST-Kontrollo gik führt den Selbsttest (BIST) der gesamten ASIC-Schalt kreise, einschließlich der SDRAM-Schnittstelle 4 durch. Then, the SDRAM interface 4 is deactivated and the BIST Kontrollo gik performs the self-test (BIST) of the total ASIC circles, including the SDRAM interface 4 by.

Nach Abschluß des BISTs bringt die BIST-Kontrollogik 5 die SDRAM-Schnittstelle 4 wieder in den Normalmodus. Upon completion of the BIST, the BIST Control Logic 5 brings the SDRAM interface 4 return to normal mode. Eine Nor mal-Modus-Signallogik 8 oder ein entsprechendes Programm-Mo dul bewirkt dann, daß die SDRAM-Schnittstelle 4 eine Normal- Modus-Signalsequenz an die im Self-Refresh-Modus befindlichen SDRAMs 2 schickt, um auch diese in ihren Normalmodus zu set zen. A Nor times mode signal logic 8 or a program-Mo dul then causes the SDRAM interface 4 sends a normal mode signal sequence to the located in the self-refresh mode, the SDRAM 2 for these to be in its normal mode put. Nun kann die SDRAM-Schnittstelle 4 wieder Steuersignale für den externen Datenrefresh der SDRAMs 2 erzeugen, oder den Datenaustausch zum Schreiben und Lesen mit den SDRAMs 2 durchführen. The SDRAM interface 4 can now again generate control signals for the external data refresh of the SDRAMs 2, or perform the exchange of data for writing and reading with the SDRAMs. 2

Es versteht sich, daß die vorstehend genannten Merkmale der Erfindung nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der Erfindung zu verlassen. It is understood that the above-mentioned features of the invention are useful not only in the respectively specified combination but also in other combinations or in isolation, without leaving the scope of the invention.

Insgesamt wird durch die Erfindung erreicht, daß ein Verfah ren zur Verfügung gestellt wird, das die Möglichkeit bietet, SDRAM-Schnittstellen eines ASIC zu überprüfen, ohne daß ein Verlust von Daten der angeschlossenen SDRAMs auftritt. Overall, it is achieved by the invention that a procedural ren is provided which offers the opportunity to review SDRAM interfaces of an ASIC without a loss of data from the connected SDRAM occurs. Wei terhin wird ein ASIC zur Durchführung des erfindungsgemäßen Verfahrens vorgestellt. Wei terhin presented an ASIC for performing the method according to the invention.

Claims (7)

1. ASIC (anwendungsspezifische integrierte Schaltung) ( 1 ) mit einer SDRAM-Schnittstelle ( 4 ) zu mindestens einem SDRAM ( 2 ) und einer BIST-Kontrollogik ( 5 ) (BIST = Built In Self Test) zur Durchführung eines eingebauten Selbsttests (BIST), dadurch gekennzeichnet , daß ein Mittel ( 3 ) zur Erzeugung einer Self-Refresh-Signal sequenz für das mindestens eine SDRAM ( 2 ) vorgesehen ist. 1. ASIC (application specific integrated circuit) (1) with an SDRAM interface (4) to at least one SDRAM (2) and a BIST control logic (5) (BIST = Built In Self Test) for performing a built-in self test (BIST) is characterized in that a means (3) for a self-refresh signal generating sequence provided for the at least one SDRAM (2).
2. ASIC gemäß dem voranstehenden Anspruch 1, dadurch gekennzeichnet, daß ein Mittel ( 3 ) zur Erzeugung einer Normal-Modus-Signalsequenz vorgesehen ist, das bewirkt, daß nach dem BIST das mindestens eine SDRAM ( 2 ) in einen Normalmodus gesetzt wird. 2. ASIC according to the preceding claim 1, characterized in that a means (3) is provided for generating a normal-mode signal sequence, which causes the at least one SDRAM (2) is set in a normal mode according to the BIST.
3. Verfahren zur Durchführung eines eingebauten Selbst tests (BIST) in einem ASIC ( 1 ), wobei der ASIC ( 1 ) eine SDRAM-Schnittstelle ( 4 ) zu mindestens einem SDRAM ( 2 ) und zumindest einen BIST-Modus und einen Normalmodus aufweist, und wobei zur Durchführung des BISTs während des Betriebs zumindest ein Teil der Schaltkreise, die der ASIC ( 1 ) enthält, überprüft wird, dadurch ge kennzeichnet, daß zur Sicherung von Speicherdaten in dem mindestens einen SDRAM ( 2 ) bei Aktivierung des BIST-Modus das SDRAM ( 2 ) in einen Self-Refresh-Modus gesetzt wird. 3. A method for performing a built-in self test (BIST) in an ASIC (1), wherein the ASIC (1) an SDRAM interface (4) to at least one SDRAM (2) and at least one BIST mode and a normal mode comprising, and wherein for performing the BIST during operation at least a part of the circuits which contains the ASIC (1), checked, characterized in that for securing of memory data in the at least one SDRAM (2) upon activation of the BIST mode SDRAM (2) is placed in a self-refresh mode.
4. Verfahren gemäß dem voranstehenden Anspruch 3, da durch gekennzeichnet, daß zur Aktivierung des Self-Refresh-Modus der ASIC ( 1 ) eine Self-Refresh-Si gnalsequenz an das mindestens eine SDRAM ( 2 ) sendet. 4. The method according to the preceding claim 3, since through in that for activation of the self-refresh mode, the ASIC (1) gnalsequenz a self-refresh Si sends to the at least one SDRAM (2).
5. Verfahren gemäß einem der voranstehenden Ansprüche 3 bis 4, dadurch gekennzeichnet, daß im BIST-Modus auch eine Überprüfung der SDRAM-Schnittstelle ( 4 ) stattfindet. 5. The method according to any one of the preceding claims 3 to 4, characterized in that in the BIST mode also takes place a check of the SDRAM interface (4).
6. Verfahren gemäß einem der voranstehenden Ansprüche 3 bis 5, dadurch gekennzeichnet, daß nach Durchfüh rung des BISTs der ASIC ( 1 ) das mindestens eine SDRAM ( 2 ) in den Normalmodus schaltet. 6. The method according to any one of the preceding claims 3 to 5, characterized in that, after imple tion of the BISTs the ASIC (1) the at least one SDRAM (2) switches to the normal mode.
7. Verfahren gemäß dem voranstehenden Anspruch 6, da durch gekennzeichnet, daß eine Normal-Modus-Si gnalsequenz das Schalten in den Normalmodus bewirkt. 7. Method according to the preceding claim 6, as effected by in that a normal-mode-Si gnalsequenz the shifting to the normal mode.
DE1999162234 1999-12-22 1999-12-22 Application specific integrated circuit with built-in self-testing Withdrawn DE19962234A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999162234 DE19962234A1 (en) 1999-12-22 1999-12-22 Application specific integrated circuit with built-in self-testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999162234 DE19962234A1 (en) 1999-12-22 1999-12-22 Application specific integrated circuit with built-in self-testing

Publications (1)

Publication Number Publication Date
DE19962234A1 true true DE19962234A1 (en) 2001-07-05

Family

ID=7933954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999162234 Withdrawn DE19962234A1 (en) 1999-12-22 1999-12-22 Application specific integrated circuit with built-in self-testing

Country Status (1)

Country Link
DE (1) DE19962234A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793776A (en) * 1996-10-18 1998-08-11 Samsung Electronics Co., Ltd. Structure and method for SDRAM dynamic self refresh entry and exit using JTAG

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793776A (en) * 1996-10-18 1998-08-11 Samsung Electronics Co., Ltd. Structure and method for SDRAM dynamic self refresh entry and exit using JTAG

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The Institute of Electrical and Electronics Engineers: IEEE Standard Test Access Port and Boundary-Scan Architecture. IEEE Standard 1149.1-1990, New York, 1990, S. 7-20 bis 7-23 *

Similar Documents

Publication Publication Date Title
DE4012109A1 (en) FUNCTION MONITORING device for an electrical load, its drive and give them the compounds
EP0283906A1 (en) Method and circuit arrangement for testing a semiconductor memory
DE3639169A1 (en) Semiconductor memory device
EP0186051A2 (en) Integrated semiconductor memory
EP0104442A2 (en) Monolithic integrated semiconductor device
DE10034852A1 (en) Method and apparatus for reading and for checking the timing of read out of a memory under test module data response signals
DE10139724B4 (en) Integrated dynamic memory having memory cells in the plurality of memory banks and methods of operation of such a memory
EP0400184A1 (en) Integrated semiconductor DRAM memory and method for its operation
DE3904560A1 (en) Dynamic random access memory with v (1/2) (down arrow) c (down arrow) (down arrow) c (down arrow) -voraufladung
DE19835258A1 (en) Integrated circuit with built-in self-test device
DE3924695A1 (en) Inner self-testing and redundancy programming - carries out inner programming of redundancy bit or word coders, corresp. to determined redundancy structure
EP0283907A1 (en) Circuit arrangement and method for testing memory cells
DE10206367C2 (en) Integrated dynamic memory control circuit for controlling a refresh operation of memory cells and to methods of operating such a memory
DE4117493A1 (en) Controlling quiescent power supply current test for CMOS circuits - applying test steps to stimulate circuit being tested with changeover operations releasing input signals when test set is completed
DE10226585C1 (en) Random-access memory circuit with in-built testing aid for rapid parallel testing of all memory banks
DE10135966A1 (en) A method for on-chip testing of memory cells of a memory integrated circuit
DE4328605C2 (en) Semiconductor memory device
DE4441007C2 (en) Multi-bit test circuit of a semiconductor memory device
DE4421245A1 (en) Simulation system for nuclear or fossil-fired industrial, mfg. and production plants
DE4315714A1 (en) Semiconductor memory data storage method using flash writing - selecting one of word lines, applying potential to only one of bit lines for signal writing, and activating sense amplifiers until flash writing process has finished
DE4317175A1 (en) Self-testing device for memory arrangements decoder od. Like.
DE19903198C1 (en) Integrated semiconductor memory device e.g. DRAM
DE19725581C2 (en) A method for functional testing of memory cells of an integrated memory
DE10007177C2 (en) A method for testing a memory in the personal computer used as the SDRAM memory
DE10124742C1 (en) Method and apparatus for testing a storage circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee