DE19945794A1 - Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte - Google Patents

Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte

Info

Publication number
DE19945794A1
DE19945794A1 DE19945794A DE19945794A DE19945794A1 DE 19945794 A1 DE19945794 A1 DE 19945794A1 DE 19945794 A DE19945794 A DE 19945794A DE 19945794 A DE19945794 A DE 19945794A DE 19945794 A1 DE19945794 A1 DE 19945794A1
Authority
DE
Germany
Prior art keywords
opening
circuit board
metallization
printed circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19945794A
Other languages
English (en)
Other versions
DE19945794C2 (de
Inventor
Juergen Schulz-Harder
Andreas Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Germany GmbH
Original Assignee
Curamik Electronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Curamik Electronics GmbH filed Critical Curamik Electronics GmbH
Priority to DE19945794A priority Critical patent/DE19945794C2/de
Priority to EP20000118351 priority patent/EP1085792B1/de
Priority to DE50015504T priority patent/DE50015504D1/de
Publication of DE19945794A1 publication Critical patent/DE19945794A1/de
Application granted granted Critical
Publication of DE19945794C2 publication Critical patent/DE19945794C2/de
Priority to US10/750,617 priority patent/US7000316B2/en
Priority to US11/292,656 priority patent/US7528470B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Bei einem Verfahren zum Herstellen einer Leiterplatte oder eines Substrates, bestehend aus wenigstens einer Schicht aus einem Dielektrikum, beispielsweise aus Keramik, die an zwei einander gegenüberliegenden Oberflächenseiten flächig mit jeweils wenigstens einer Metallisierung versehen ist und die wenigstens eine Durchkontaktierung im Bereich einer Öffnung (6) aufweist, werden die Metallisierungen, die wenigstens eine Öffnung überdeckend, aufgebracht und elektrisch miteinander verbunden.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Leiterplatte (auch Substrat) gemäß Oberbegriff Patentanspruch 1 oder 19 sowie auf eine Leiterplatte (auch Substrat) gemäß Oberbegriff Patentanspruch 22.
Bekannt ist es, die zum Herstellen von Leiterbahnen, Anschlüssen usw. benötigte Metallisierung auf einer Keramik, z. B. auf einer Aluminium-Oxid-Keramik mit Hilfe der sogenannten Direct-Bonding-Technology und bei Metallisierungen aus Kupfer mit der des sogenannten "DCB-Verfahrens" (Direct-Copper-Bonding-Technology) herzustellen, und zwar unter Verwendung von die Metallisierung bildenden Metall- bzw. Kupferfolien oder Metall- bzw. Kupferblechen, die an ihren Oberflächenseiten eine Schicht oder einen Überzug aus einer chemischen Verbindung aus dem Metall und einem reaktiven Gas, bevorzugt Sauerstoff aufweisen.
Bei diesem beispielsweise in der US-PS 37 44 120 oder in der DE-PS 23 19 854 beschriebenen Verfahren bildet diese Schicht oder dieser Überzug aus der chemischen Verbindung aus dem Metall und einem reaktiven Gas (Aufschmelzschicht) ein Eutektikum mit einer Schmelztemperatur unter der Schmelztemperatur des Metalls (z. B. Kupfers), so daß durch Auflegen der Folie auf die Keramik und durch Erhitzen sämtlicher Schichten diese miteinander verbunden werden können, und zwar durch Aufschmelzen des Metalls bzw. Kupfers im wesentlichen nur im Bereich der Aufschmelzschicht bzw. Oxidschicht.
Dieses DCB-Verfahren weist dann z. B. folgende Verfahrensschritte auf:
  • - Oxidieren einer Kupferfolie derart, daß sich eine gleichmäßige Kupferoxidschicht ergibt;
  • - Auflegen des Kupferfolie auf die Keramikschicht;
  • - Erhitzen des Verbundes auf eine Prozeßtemperatur zwischen etwa 1065 bis 1083°C, z. B. auf ca. 1071°C;
  • - Abkühlen auf Raumtemperatur.
Bekannt ist ein Verfahren zum Herstellen eines Substrates (EP 0 627 875), bei dem zur Erzeugung einer Durchkontaktierung, d. h. eine elektrische Verbindung zwischen einer oberen und einer unteren Metallisierung innerhalb des Umfangs des Substrates in eine Öffnung der Isolierschicht ein Metallkörper eingelegt wird, der dann anschließend durch Pressen auf die Dicke der Isolierschicht verformt wird. Im Anschluß daran erfolgt zum Vervollständigen der Durchkontaktierung das elektrische Verbinden bzw. Bonden zwischen dem eingesetzten Metallkörper und den von Metallfolien oder Metallschichten gebildeten Metallisierungen, und zwar beispielsweise mit Hilfe des DCB-Prozesses.
Nachteilig bei diesem bekannten Verfahren ist, daß das Bonden bei hoher Prozeßtemperatur erfolgt und der Metallkörper einer wesentlich größeren thermischen Ausdehnung unterliegt als die Isolierschicht, so daß beim Bonden die Metallisierungen am Rand der jeweiligen Öffnung von der Isolierschicht abheben und somit auch nach Herstellung des Substrates die Metallisierungen in der unmittelbaren Umgebung der Durchkontaktierungen nicht vollständig mit den Oberflächenseiten der Isolierschicht bzw. Keramikschicht verbunden sind.
Aufgabe der Erfindung ist es, ein Verfahren aufzuzeigen, welches diese Nachteile vermeidet. Zur Lösung dieser Aufgabe ist ein Verfahren entsprechend dem Patentanspruch 1 oder 19 ausgebildet. Eine Leiterplatte ist entsprechend dem Patentanspruch 22 ausgebildet.
Weiterbildungen des Verfahrens sind Gegenstand der Unteransprüche.
Die Erfindung wird im folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 in verschiedenen Positionen die Verfahrensschritte eines Verfahrens zum Herstellen einer Leiterplatte oder eines Substrates mit einer Durchkontaktierung;
Fig. 2 in verschiedenen Positionen Verfahrensschritte bei dem Verfahren der Fig. 1 zum elektrischen Verbinden bei der Herstellung der Durchkontaktierung;
Fig. 3 in Darstellungen ähnlich Fig. 1 eine weitere, mögliche Ausführungsform des Verfahrens;
Fig. 4 verschiedene Verfahrensschritte bei einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens;
Fig. 5 die Verfahrensschritte bei einem Verfahren ähnlich der Fig. 4.
Die Fig. 1 zeigt in Position c in Teildarstellung und im Schnitt eine Leiterplatte bzw. ein Substrat 1, welches für elektrische Schaltkreise oder Schaltungen bestimmt ist und im wesentlichen aus einer Platte oder Schicht 2 aus einem Dielektrikum bzw. isolierenden Material, beispielsweise aus Keramik oder einem anderen geeigneten isolierenden Material, beispielsweise aus Leiterplattenmaterial besteht und an ihrer Oberseite mit einer Metallisierung 3 und an der Unterseite mit einer Metallisierung 4 versehen ist. Beide Metallisierungen 3 und 4 sind jeweils flächig mit der Schicht 2 verbunden. Wenigstens eine der Metallisierungen 3 und 4 ist zur Bildung von Leiterbahnen, Kontaktflächen, Anschlüssen usw. strukturiert, und zwar beispielsweise unter Verwendung bekannter Techniken, wie z. B. Maskierungs- und Ätztechniken.
Das Substrat 1 besitzt wenigstens eine Durchkontaktierung 5, d. h. einen Bereich, an dem die obere Metallisierung 3 mit der unteren Metallisierung 4 elektrisch verbunden ist, und zwar innerhalb des Umfangs des Substrates 1. Die Herstellung des Substrates 1 mit der Durchkontaktierung 5 erfolgt entsprechend den in der Fig. 1 dargestellten Verfahrensschritten. Zunächst wird die Schicht 2 aus dem Dielektrikum mit einer durchgehenden Öffnung 6 zur Verfügung gestellt. Im Anschluß daran werden auf beide Oberflächenseiten der Schicht 2 die Metallisierungen 3 und 4 als Metallfolien, vorzugsweise als Kupferfolien aufgebracht und mittels bekannter Techniken, beispielsweise mit Hilfe des Direct-Bonding-Verfahrens oder des Aktiv-Löt-Verfahrens flächig mit den Oberflächenseiten der Schicht 2 verbunden, sofern diese aus Keramik besteht (beispielsweise aus Aluminiumoxid oder Aluminiumnitrid).
Nach dem Aufbringen der Metallisierungen 3 und 4 ist die Öffnung 6 von beiden Metallisierungen abgedeckt. In einem weiteren Verfahrensschritt erfolgt dann mit Hilfe eines geeigneten Werkzeuges bzw. Stempels 7 eine bleibende Verformung der Metallisierung 3 in ihrem die Öffnung 6 abdeckenden Bereich derart, daß diese Metallisierung einen in die Öffnung 6 hineingezogenen, bis an die Metallisierung 4 reichenden, durchstoßenen, durchgezogenen bzw. tüllenartigen Abschnitt 3' bildet, der dann in einem weiteren Verfahrensschritt zum Vervollständigen der Durchkontaktierung elektrisch mit der Metallisierung 4 verbunden wird.
Die Fig. 2 zeigt in verschiedenen Verfahrensschritten eine Möglichkeit für die Herstellung dieser elektrischen Verbindung. Hierbei wird nach dem Erzeugen des durchgezogenen, tüllenartigen Abschnitts 3' in die dann an der Oberseite des Substrates 1 freiliegende und in der Metallisierung 3 gebildete Öffnung ein Lot, beispielsweise in Form von Lötpaste 8' eingebracht und das Substrat 1 anschließend auf eine Löttemperatur erhitzt, so daß dann über das Lot 8 eine elektrische Verbindung zwischen dem Abschnitt 3' und damit zwischen der Metallisierung 3 und der Metallisierung 4 in Form der Durchkontaktierung 5 erzeugt ist. Auch andere Verfahren zum Herstellen der elektrischen Verbindung sind denkbar, beispielsweise unter Verwendung von elektrischem Strom (Elektroschweißen), durch eine nochmalige Anwendung des DCB-Prozesses, bei dem dann der untere Rand des nach innen gezogenen Abschnittes 3' eine direkte Verbindung mit der in der Öffnung 6 freiliegenden Fläche der Metallisierung 4 eingeht. Weiterhin kann die elektrische Verbindung auch unter Verwendung von unter Hitzeeinwirkung aushärtenden Leitpasten oder Leitklebern hergestellt werden. Der DCB-Prozeß zum Herstellen der elektrischen Verbindung zwischen dem Abschnitt 3' und der Metallisierung 4 erfolgt beispielsweise in einer N2/O2 Atmosphäre mit einem O2 Gehalt von 5-800 ppm.
Die Dicke dc der Schicht 2 liegt beispielsweise in der Größenordnung von 0,15-2 mm. Die Dicke dcu der Metallisierungen 3 und 4 beträgt beispielsweise 0,2-1,0 der Dicke der Schicht 2. Der Durchmesser der Öffnung 6 beträgt etwa 0,9-10 der Dicke der Schicht 2.
Die Fig. 3 zeigt in verschiedenen Darstellungen ähnlich denen der Fig. 1 als weitere Möglichkeit die Herstellung eines Substrates 1a mit einer Durchkontaktierung 5a. Bei diesem Verfahren wird nach dem Aufbringen der Metallisierungen 3 und 4 mittels eines geeigneten Werkzeuges 7a das Material der Metallisierung 3 im Bereich der Öffnung 6 bleibend napfartig in diese Öffnung 6 verformt, und zwar derart, daß der napfartig verformte Bereich oder Abschnitt 3a' mit der Unterseite seines Napfbodens die in der Öffnung 6 freiliegende Metallisierung 4 berührt. Zum Vervollständigen der Durchkontaktierung 5a erfolgt eine elektrische Verbindung zwischen dem Abschnitt 3' und der Metallisierung 4. Dies ist wiederum auf verschiedenste Weise möglich, beispielsweise dadurch, daß der zum Formen des napfartigen Abschnittes 3a verwendete Stempel 7a als Elektrode für eine Schweißverbindung ausgebildet ist. Auch andere Methoden sind möglich, beispielsweise punktförmiges Laserschweißen, Anwendung des DCB-Prozesses usw..
Die Fig. 4 zeigt als weitere Möglichkeit die Herstellung eines Substrates 1b bei dem die Durchkontaktierung 5b von einem Körper 9 gebildet ist, der in die Öffnung 6 eingesetzt und mit den Metallisierungen 3 und 4 elektrisch verbunden ist. Die Herstellung des Substrates 1b erfolgt also in der Weise, daß auf die mit der Öffnung 6 versehene Schicht zunächst eine der beiden Metallisierungen, beispielsweise die Metallisierung 4 flächig aufgebracht wird. Im Anschluß daran wird in die Öffnung 6 der Metallkörper 9 eingesetzt, der beispielsweise als Kugel, Kubus, Quader, Zylinder, Rombus usw. geformt ist und dessen Abmessungen so gewählt sind, daß der Metallkörper 9 nach dem Einsetzen in der Öffnung 6 vollständig aufgenommen ist, d. h. die Höhe des eingesetzten Metallkörpers 9 kleiner ist als die Dicke dc der Schicht 2.
In einem weiteren Verfahrensschritt wird dann die weitere Metallisierung 3 auf die Oberseite der Schicht 2 flächig aufgebracht, beispielsweise wiederum in Form einer Metallfolie z. B. unter Verwendung des DCB-Verfahrens oder eines Aktiv-Lötverfahrens. In einem weiteren Verfahrensschritt wird dann eine der beiden Metallisierungen, beispielsweise die Metallisierung 3 unter Verwendung eines Stempels oder Werkzeugs 7b im Bereich der Öffnung 6 derart bleibend napfartig in die Öffnung 6 hinein verformt, daß der Metallkörper 9 in physikalischen Kontakt sowohl mit der Metallisierung 3 als auch mit der Metallisierung 4 ist. Die Durchkontaktierung 5b wird wiederum dadurch vervollständigt, daß beide Metallisierungen mit dem Metallkörper 9 elektrisch verbunden werden. Dies ist beispielsweise dadurch möglich, daß das Werkzeug 7b zugleich als Schweißelektrode ausgebildet ist, also beim Verformen auch die elektrische Verbindung zwischen dem Metallkörper 9 und den Metallisierungen 3 und 4 erfolgt. Grundsätzlich bestehen aber auch andere Möglichkeiten für die elektrische Verbindung, beispielsweise unter Anwendung des DCB-Verfahrens oder durch andere Bonding-Prozesse. Der Metallkörper 9 ist vorzugsweise ein solcher aus Kupfer.
Wie vorstehend ausgeführt wurde, sind die Abmessungen des Metallkörpers 9 so gewählt, daß dessen Höhe h, mit der der Metallkörper nach dem Einsetzen in die Öffnung 6 senkrecht zu den Ebenen der Metallisierungen 3 und 4 orientiert ist, kleiner ist als die Dicke dc die Schicht 2. Die Höhe h ist vorzugsweise entsprechend der nachstehenden Formel gewählt:
h ≦ dc[(1 + (α1 - α2)ΔT] + K
hierbei sind:
α1 thermischer Ausdehnungskoeffizient des Materials Schicht 2,
α2 thermischer Ausdehnungskoeffizient des Materials des Metallkörpers 9,
ΔT Temperaturdifferenz zwischen der bei der elektrischen Verbindung der Metallschichten 3 und 4 mit dem Körper 9 verwendeten maximalen Prozeßtemperatur und der Raumtemperatur. K ist hierbei eine Konstante bzw. ein Korrekturwert- oder faktor, der bei Anwendung des Direct Bonding Prozesses bzw. des DCB-Prozesses der doppelten Schichtstärke der jeweiligen bei diesem Prozeß auftretenden eutektischen Aufschmelzzone entspricht. Bei den üblichen DCB-Verfahren beträgt dieser Korrekturwert etwa 5-50 µm.
Wird die Höhe h entsprechend der vorstehenden Bedingung gewählt, so ist gewährleistet, daß selbst bei höheren, für die elektrische Verbindung bzw. für das Bonden erforderlichen Prozeßtemperaturen, beispielsweise beim DCB-Bonden, die Metallisierungen 3 und 4 auch im Bereich des Randes der Öffnungen 6 vollständig mit dem betreffenden Oberflächenseiten der Schicht 2 verbunden sind.
Die Fig. 5 zeigt als weitere Möglichkeit ein Verfahren zum Herstellen eines Substrates 1c, wobei dieses Verfahren ähnlich dem Verfahren der Fig. 4 ausgebildet ist. Bei diesem Verfahren der Fig. 5 wird wiederum beispielsweise zunächst die Metallisierung 4 auf die Unterseite der mit der Öffnung 6 versehenen Schicht aufgebracht. Anschließend wird der Körper 9 in die Öffnung 6 eingesetzt und dann mit Hilfe des DB-Prozesses, d. h. bei Verwendung vom Metallisierungen bzw. Metallfolien aus Kupfer mit Hilfe des DCB-Prozesses die obere Metallisierung 3 sowie gleichzeitig auch die elektrische Verbindung zwischen dem Körper 9 und den beiden Metallisierungen hergestellt, und zwar dadurch, daß nach dem Einbringen des Körpers 9 in die Öffnung 6 auf die Oberseite der Schicht 2 die die Metallisierung 3 bildende Folie aufgelegt wird und die Anordnung dann in einer N2/O2-Atmosphäre mit einem O2 Gehalt von 5-800 ppm auf die DCB-Prozeßtemperatur erhitzt wird.
Die Höhe h des Körpers 9 ist bei dieser Ausführung so gewählt, daß sie nur geringfügig kleiner ist als die Dicke dc der Schicht 2, vorzugsweise ist die Höhe h bei dieser Ausführung so gewählt, daß sie zwar kleiner ist als die Dicke dc aber zugleich auch gilt:
h ≦ dc[(1 + (α1 - α2)ΔT] + K
Bei diesem Verfahren gemäß Fig. 5 und bei der Einstellung der Höhe h entsprechend den vorgenannten Bedingungen wird erreicht, daß eine Verbindung des Körpers 9 mit den Metallisierungen 3 und 4 mit Hilfe eines Bonding-Prozesses unter Wärmeeinwirkung, beispielsweise mit Hilfe des DCB-Prozesses erreicht wird, ohne daß zuvor mit Hilfe des Werkzeuges oder Stempels 7b ein Verformen einer Metallisierung notwendig ist.
Bei dem vorstehend beschriebenen Verfahren, insbesondere auch bei den Verfahren der Fig. 4 und 5 sind verschiedene Variationen möglich. So ist es beispielsweise möglich, nach dem Einsetzen des Körpers 9 in die Öffnung 6 die Metallisierungen 3 und 4 auf beide Oberflächenseiten der Schicht 2 gleichzeitig aufzubringen.
Bezugszeichenliste
1
,
1
a,
1
b,
1
c Substrat
2
Isolierschicht
3
,
4
Metallisierung
3
',
3
a',
3
b' Verformter Bereich
5
,
5
a,
5
b,
5
c Durchkontaktierung
6
Öffnung
7
,
7
a,
7
b Werkzeug bzw. Stempel
8
' Lötpaste
8
Lot
9
Körper aus elektrisch leitendem Material, vorzugsweise Metallkörper

Claims (37)

1. Verfahren zum Herstellen einer Leiterplatte bestehend aus wenigstens einer Schicht (2) aus einem Dielektrikum, beispielsweise aus Keramik, die an zwei einander gegenüberliegenden Oberflächenseiten flächig mit jeweils wenigstens einer Metallisierung (3) versehen ist und die wenigstens eine Durchkontaktierung im Bereich einer Öffnung (6) aufweist, wobei zum Herstellen der Leiterplatte die Metallisierungen (3, 4) die wenigstens eine Öffnung überdeckend aufgebracht werden, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) zur Bildung der Durchkontaktierung (5, 5a, 5b) im Bereich der Öffnung (6) bleibend derart verformt wird, daß sie einen in die Öffnung (6) hineinreichenden Abschnitt (3', 3a', 3b') bildet, und daß dieser Abschnitt im Bereich der Öffnung (6) elektrisch mit der anderen Metallisierung (4) verbunden wird (elektrisches Verbinden).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) im Bereich der Öffnung (6) so verformt wird, daß sie bis an die in dieser Öffnung freiliegende andere Metallisierung (4) reicht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) im Bereich der Öffnung (6) hohlniet- oder tüllenartig verformt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) im Bereich der Öffnung (6) napfartig verformt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in die Öffnung (6) ein Körper (9) aus elektrisch leitendem Material, vorzugsweise ein Metallkörper eingesetzt wird, dessen Höhe (h) kleiner ist als die Dicke (dc) der Schicht (2) aus dem Dielektrikum, und daß wenigstens eine Metallisierung (3) derart verformt wird, daß beide Metallisierungen (3, 4) im Bereich der Öffnung (6) gegen den Körper (9) anliegen.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das elektrische Verbinden durch Elektro-, Ultraschall- und/oder Laserschweißen erfolgt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Elektroschweißen beim oder unmittelbar nach dem Verformen der wenigstens einen Metallisierung (3), vorzugsweise durch das beim Verformen verwendete Werkzeug (7, 7a, 7b) erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das elektrische Verbinden mit Hilfe eines Direct-Bonding-Prozesses oder eines Aktiv-Lötverfahrens erfolgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die elektrische Verbindung durch Erhitzen in einer N2/O2-Atmosphäre mit einem O2-Gehalt von 5-800 ppm bei Erhitzen auf DCB-Prozeß-Temperatur erfolgt.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das elektrische Verbinden unter Verwendung eines Lots, vorzugsweise unter Verwendung einer Lötpaste erfolgt.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Verbindung unter Verwendung eine Leitpaste, vorzugsweise einer aushärtbaren Leitpaste erfolgt.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der in die wenigstens eine Öffnung eingesetzte Körper (9) eine Höhe (h) entsprechend den nachstehenden Bedingungen aufweist:

h ≦ dc[(1 + (α1 - α2)ΔT] + K,
wobei
dc die Dicke der Schicht (2) aus dem Dielektrikum,
α1 der thermische Ausdehnungskoeffizient des Materials der Schicht (2) aus dem Dielektrikum,
α2 der thermische Ausdehnungskoeffizient des Materials des eingesetzten Körpers (9),
ΔT die Temperaturdifferenz zwischen der beim elektrischen Verbinden verwendeten Prozeßtemperatur und der Raumtemperatur, und
K ein Korrekturfaktor sind.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß bei Anwendung des Direct Bonding Processes, beispielsweise des DCB-Prozesses der Korrekturfaktor K der doppelten Schichtstärke der bei diesem Prozeß auftretenden Aufschmelzzone entspricht.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß der Korrekturfaktor K einen Wert von 5-50 µm hat.
15. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung einer Schicht (2) aus dem Dielektrikum mit einer Dicke im Bereich zwischen ca. 0,15 bis 2 mm.
16. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung von Metallisierungen (3, 4) in Form von Metallfolien, beispielsweise Kupferfolien.
17. Verfahren nach Anspruch 16, gekennzeichnet durch die Verwendung von Metall- oder Kupferfolien mit einer Dicke dcu, die etwa dem 0,2 bis 1,0-Fache der Dicke der Isolierschicht (2) entspricht.
18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Öffnung (6) für die wenigstens eine Durchkontaktierung (5, 5a, 5b, 5c) einen Durchmesser aufweist, der etwa 0,9-10 der Dicke (dc) der Isolierschicht (2) ist.
19. Verfahren zum Herstellen einer Leiterplatte bestehend aus wenigstens einer Schicht (2) aus einem Dielektrikum, beispielsweise aus Keramik, die an zwei einander gegenüberliegenden Oberflächenseiten flächig mit jeweils wenigstens einer Metallisierung (3) versehen ist und die eine Durchkontaktierung im Bereich wenigstens einer Öffnung (6) aufweist, wobei zum Herstellen der Leiterplatte die Metallisierungen (3, 4) die wenigstens eine Öffnung (6) überdeckend aufgebracht und über einen in die Öffnung (6) eingesetzten Körper (9) aus elektrisch leitendem Material unter Verwendung eines Direkt-Bonding- oder Aktivlöt- Verfahrens durch Erhitzen auf eine Prozeßtemperatur verbunden wird, gekennzeichnet durch die Verwendung eines Körper (9) mit einer Höhe h, die den folgenden Bedingungen entspricht:
h ≦ d sowie
h ≦ dc[(1 + (α1 - α1)ΔT] + K,
wobei
dc die Dicke der Schicht (2) aus dem Dielektrikum,
α1 der thermische Ausdehnungskoeffizient des Materials der Schicht (2) aus dem Dielektrikum,
α2 der thermische Ausdehnungskoeffizient des Materials des eingesetzten Körpers (9),
ΔT die Temperaturdifferenz zwischen der beim elektrischen Verbinden verwendeten Prozeßtemperatur und der Raumtemperatur, und
K ein Korrekturfaktor sind.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß bei Anwendung des Direct Bonding Processes, beispielsweise des DCB-Prozesses der Korrekturfaktor K der doppelten Schichtstärke der bei diesem Prozeß auftratenden Aufschmelzzone entspricht.
21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß der Korrekturfaktor K einen Wert von 5-50 µm hat.
22. Leiterplatte bestehend aus wenigstens einer Schicht (2) aus einem Dielektrikum, beispielsweise aus Keramik, die an zwei einander gegenüberliegenden Oberflächenseiten flächig mit jeweils wenigstens einer Metallisierung (3) versehen ist und die wenigstens eine Durchkontaktierung im Bereich einer Öffnung (6) aufweist, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) zur Bildung der Durchkontaktierung (5, 5a, 5b) im Bereich der Öffnung (6) bleibend derart verformt ist, daß sie einen in die Öffnung (6) hineinreichenden Abschnitt (3', 3a', 3b') bildet, und daß dieser Abschnitt im Bereich der Öffnung (6) elektrisch mit der anderen Metallisierung (4) verbunden ist (elektrisches Verbindung).
23. Leiterplatte nach Anspruch 22, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) im Bereich der Öffnung (6) so verformt ist, daß sie bis an die in dieser Öffnung freiliegende andere Metallisierung (4) reicht.
24. Leiterplatte nach Anspruch 22 oder 23, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) im Bereich der Öffnung (6) hohlniet- oder tüllenartig verformt ist.
25. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine Metallisierung (3) im Bereich der Öffnung (6) napfartig verformt ist.
26. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in die Öffnung (6) ein Körper (9) aus elektrisch leitendem Material, vorzugsweise ein Metallkörper eingesetzt ist, dessen Höhe (h) kleiner ist als die Dicke (dc) der Schicht (2) aus dem Dielektrikum, und daß wenigstens eine Metallisierung (3) derart verformt ist, daß beide Metallisierungen (3, 4) im Bereich der Öffnung (6) gegen den Körper (9) anliegen.
27. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Verbindung durch Elektro-, Ultraschall- und/oder Laserschweißen erfolgt ist.
28. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Verbindung mit Hilfe eines Direct-Bonding- Prozesses oder eines Aktiv-Lötverfahrens erfolgt ist.
29. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Verbindung unter Verwendung eines Lots, vorzugsweise unter Verwendung einer Lötpaste erfolgt ist.
30. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrische Verbindung unter Verwendung eine Leitpaste, vorzugsweise einer aushärtbaren Leitpaste erfolgt ist.
31. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der in die wenigstens eine Öffnung eingesetzte Körper (9) eine Höhe (h) entsprechend den nachstehenden Bedingungen aufweist:
h ≦ dc[(1 + (α1 - α2)ΔT] + K,
wobei
dc die Dicke der Schicht (2) aus dem Dielektrikum,
α1 der thermische Ausdehnungskoeffizienten des Materials der Schicht (2) aus dem Dielektrikum,
a2 der thermische Ausdehnungskoeffizient des Materials des eingesetzten Körpers (9),
ΔT die Temperaturdifferenz zwischen der beim elektrischen Verbinden verwendeten Prozeßtemperatur und der Raumtemperatur, und
K ein Korrekturfaktor sind.
32. Leiterplatte nach Anspruch 31, dadurch gekennzeichnet, daß bei Anwendung des Direct Bonding Processes, beispielsweise des DCB-Prozesses der Korrekturfaktor K der doppelten Schichtstärke der bei diesem Prozeß auftratenden Aufschmelzzone entspricht.
33. Leiterplatte nach Anspruch 30 oder 31, dadurch gekennzeichnet, daß der Korrekturfaktor K einen Wert von 5-50 µm hat.
34. Leiterplatte nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Schicht (2) aus dem Dielektrikum mit einer Dicke im Bereich zwischen ca. 0,15 bis 2 mm.
35. Leiterplatte nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Metallisierungen (3, 4) in Form von Metallfolien, beispielsweise Kupferfolien.
36. Leiterplatte nach Anspruch 35, gekennzeichnet durch Metall- oder Kupferfolien mit einer Dicke dcu, die etwa dem 0,2 bis 1,0-Fache der Dicke der Isolierschicht (2) entspricht.
37. Leiterplatte nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die wenigstens eine Öffnung (6) für die wenigstens eine Durchkontaktierung (5, 5a, 5b, 5c) einen Durchmesser aufweist, der etwa 0,9- 10 der Dicke (dc) der Isolierschicht (2) ist.
DE19945794A 1999-09-15 1999-09-24 Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen Expired - Fee Related DE19945794C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19945794A DE19945794C2 (de) 1999-09-15 1999-09-24 Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
EP20000118351 EP1085792B1 (de) 1999-09-15 2000-08-24 Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE50015504T DE50015504D1 (de) 1999-09-15 2000-08-24 Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
US10/750,617 US7000316B2 (en) 1999-09-15 2003-12-31 Conductor board and method for producing a conductor board
US11/292,656 US7528470B2 (en) 1999-09-15 2005-12-02 Conductor board and method for producing a conductor board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19944102 1999-09-15
DE19945794A DE19945794C2 (de) 1999-09-15 1999-09-24 Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen

Publications (2)

Publication Number Publication Date
DE19945794A1 true DE19945794A1 (de) 2001-04-12
DE19945794C2 DE19945794C2 (de) 2002-12-19

Family

ID=7922032

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19945794A Expired - Fee Related DE19945794C2 (de) 1999-09-15 1999-09-24 Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
DE50015504T Expired - Lifetime DE50015504D1 (de) 1999-09-15 2000-08-24 Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50015504T Expired - Lifetime DE50015504D1 (de) 1999-09-15 2000-08-24 Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte

Country Status (1)

Country Link
DE (2) DE19945794C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10122414A1 (de) * 2001-05-09 2002-11-14 Giesecke & Devrient Gmbh Durchkontaktierung von flexiblen Leiterplatten
DE10246576B4 (de) * 2002-10-05 2004-11-04 Hella Kgaa Hueck & Co. Leiterplatte
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
DE102012010560A1 (de) * 2012-05-29 2013-12-05 Mühlbauer Ag Transponder, Verfahren zur Herstellung eines Transponders und Vorrichtungzum Herstellen des Transponders
DE102016200062A1 (de) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
GB2562770A (en) * 2017-05-25 2018-11-28 Jaguar Land Rover Ltd An electrical circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301682B4 (de) * 2003-01-17 2009-06-10 Infineon Technologies Ag Temperaturbelastbarer Shunt-Widerstand und Verfahren zur Herstellung eines solchen Shunt-Widerstandes
DE102017114891A1 (de) 2017-07-04 2019-01-10 Rogers Germany Gmbh Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2889393A (en) * 1955-08-01 1959-06-02 Hughes Aircraft Co Connecting means for etched circuitry
DE1465852A1 (de) * 1963-07-24 1969-03-27 Licentia Gmbh Verfahren zur Herstellung von metallkaschierten Leiterplatten
US3744120A (en) * 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
DE2319854C2 (de) * 1972-04-20 1983-12-29 General Electric Co., Schenectady, N.Y. Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten
EP0627875A1 (de) * 1993-06-01 1994-12-07 Jürgen Dr.-Ing. Schulz-Harder Verfahren zum Herstellen eines Metall-Keramik-Substrates

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319708A (en) * 1977-02-15 1982-03-16 Lomerson Robert B Mechanical bonding of surface conductive layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2889393A (en) * 1955-08-01 1959-06-02 Hughes Aircraft Co Connecting means for etched circuitry
DE1465852A1 (de) * 1963-07-24 1969-03-27 Licentia Gmbh Verfahren zur Herstellung von metallkaschierten Leiterplatten
US3744120A (en) * 1972-04-20 1973-07-10 Gen Electric Direct bonding of metals with a metal-gas eutectic
DE2319854C2 (de) * 1972-04-20 1983-12-29 General Electric Co., Schenectady, N.Y. Verfahren zum direkten Verbinden eines Metallteiles mit einem aus nichtmetallischem Material bestehenden Substraten
EP0627875A1 (de) * 1993-06-01 1994-12-07 Jürgen Dr.-Ing. Schulz-Harder Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE4318061A1 (de) * 1993-06-01 1995-01-05 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
DE10122414A1 (de) * 2001-05-09 2002-11-14 Giesecke & Devrient Gmbh Durchkontaktierung von flexiblen Leiterplatten
DE10246576B4 (de) * 2002-10-05 2004-11-04 Hella Kgaa Hueck & Co. Leiterplatte
DE102012010560A1 (de) * 2012-05-29 2013-12-05 Mühlbauer Ag Transponder, Verfahren zur Herstellung eines Transponders und Vorrichtungzum Herstellen des Transponders
DE102012010560B4 (de) 2012-05-29 2020-07-09 Mühlbauer Gmbh & Co. Kg Transponder, Verfahren zur Herstellung eines Transponders und Vorrichtungzum Herstellen des Transponders
DE102016200062A1 (de) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
DE102016200062B4 (de) 2016-01-06 2023-08-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
GB2562770A (en) * 2017-05-25 2018-11-28 Jaguar Land Rover Ltd An electrical circuit

Also Published As

Publication number Publication date
DE19945794C2 (de) 2002-12-19
DE50015504D1 (de) 2009-02-12

Similar Documents

Publication Publication Date Title
EP1774841B1 (de) Verfahren zum herstellen eines metall-keramik-substrates
DE4318061C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE10227658B4 (de) Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE19945794C2 (de) Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
EP0632684B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
EP0862209B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE19758452C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
EP1085792B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
WO2021175542A1 (de) Temperatursensorverbund und verfahren zur herstellung eines temperatursensorverbundes
DE19753149C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE10302104A1 (de) Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
DE19708363C1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat
DE19749987B4 (de) Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE4437963A1 (de) Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte
WO2019012050A1 (de) Einpressstift und verfahren zu dessen herstellung
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
DE4328353C2 (de) Mehrschicht-Substrat
DE19729677B4 (de) Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
EP0392151A2 (de) Prägefolie zum Aufbringen von Leiterbahnen auf feste oder plastische Unterlagen
WO2024126042A1 (de) Kontaktierung einer flexiblen leiterfolie mit einer starren leiterplatte sowie verfahren zur herstellung einer derartigen kontaktierung
DE102022120293A1 (de) Verfahren zur Herstellung einer Leiterplattenanordnung
EP2936950A1 (de) Verfahren zur herstellung eines mehrschichtträgerkörpers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: GRAF GLUECK KRITZENBERGER, DE

R081 Change of applicant/patentee

Owner name: ROGERS GERMANY GMBH, DE

Free format text: FORMER OWNER: CURAMIK ELECTRONICS GMBH, 92676 ESCHENBACH, DE

Effective date: 20140729

R082 Change of representative

Representative=s name: GLUECK - KRITZENBERGER PATENTANWAELTE PARTGMBB, DE

Effective date: 20140729

Representative=s name: GRAF GLUECK KRITZENBERGER, DE

Effective date: 20140729

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee