DE19933115A1 - Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens - Google Patents

Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens

Info

Publication number
DE19933115A1
DE19933115A1 DE19933115A DE19933115A DE19933115A1 DE 19933115 A1 DE19933115 A1 DE 19933115A1 DE 19933115 A DE19933115 A DE 19933115A DE 19933115 A DE19933115 A DE 19933115A DE 19933115 A1 DE19933115 A1 DE 19933115A1
Authority
DE
Germany
Prior art keywords
delay
delay units
clock
random numbers
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19933115A
Other languages
English (en)
Inventor
Frank Sattler
Walter Klumb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Fujitsu Electronics Europe GmbH
Original Assignee
Mannesmann VDO AG
Fujitsu Electronics Europe GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mannesmann VDO AG, Fujitsu Electronics Europe GmbH filed Critical Mannesmann VDO AG
Priority to DE19933115A priority Critical patent/DE19933115A1/de
Priority to EP00114213A priority patent/EP1071208B1/de
Priority to DE50011544T priority patent/DE50011544D1/de
Priority to US09/617,450 priority patent/US6904112B1/en
Priority to JP2000217479A priority patent/JP4597326B2/ja
Publication of DE19933115A1 publication Critical patent/DE19933115A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Abstract

Bei einem Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen, bei dem die Abstände benachbarter Schaltflanken verändert werden, wobei der Grundtakt über eine wechselnde Anzahl von Verzögerungseinheiten geleitet wird und so die Abstände der benachbarten Schaltflanken verändert werden, ist vorgesehen, daß die Verzögerungszeiten der Verzögerungseinheiten kalibriert werden, daß die Verzögerungseinheiten jeweils mehrere Verzögerungsglieder aufweisen, die einzeln und/oder in Gruppen zu- bzw. weggeschaltet werden. Ein Taktmodulator ist entsprechend aufgebaut und betreibbar.

Description

Die Erfindung betrifft ein Verfahren zur Modulation eines Grundtaktes für digi­ tale Schaltungen und einen Taktmodulator zur Modulation eines Grundtaktes für digitale Schaltungen. Eine Modulation des Grundtaktes wird angewandt, um Störungen, die durch den Grundtakt verursacht werden, breitbandiger auszu­ gestalten und so die Störungsenergie auf zusätzliche Frequenzen zu verteilen und damit die absoluten Höhen der entstehenden Störungsspitzen zu reduzie­ ren.
Aus der vorangemeldeten Patentanmeldung (DE 198 02 065.1) der Anmelderin ist ein Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und ein entsprechender Taktmodulator bekannt, bei denen die Abstände von be­ nachbarten Schaltflanken verändert werden, wobei der jeweilige Abstand da­ durch erreicht wird, daß der Grundtakt über eine wechselnde Anzahl von Ver­ zögerungseinheiten geleitet wird und so die Abstände der benachbarten Schaltflanken verändert werden.
Nachteilig bei diesem Verfahren und diesem Taktmodulator ist es, daß eine Frequenzmodulation erreicht wird, die zwar die Grundfrequenz stark bedämpft, die aber in ihrem zeitlichen Mittel nicht ohne weiteres der Grundfrequenz ent­ spricht.
Aufgabe der Erfindung ist es daher, ein Verfahren für die Frequenzmodulation eines Grundtaktes anzugeben, das einen im Mittel mit dem Grundtakt identi­ schen modulierten Takt abgibt und einen entsprechenden Taktmodulator zur Ausführung des Verfahrens.
Die Aufgabe wird für ein Verfahren dadurch gelöst, daß die Verzögerungszeiten der Verzögerungseinheiten kalibriert werden, wobei die Verzögerungseinheiten jeweils mehrere Verzögerungsglieder aufweisen und die Verzögerungsglieder einzeln und/oder in Gruppen zu- oder weggeschaltet werden. Hierduch können Einwirkungen wie zum Beispiel aktuelle Betriebstemperaturen, Änderungen in der Spannungsversorgung und alterungsbedingte Änderungen ausgeglichen werden. Besonders einfach gestaltet sich diese Kalibrierung, wenn die Verzö­ gerungsglieder stufenweise approximiert zu- bzw. weggeschaltet werden.
Besonders schnell und mit einer immer gleichen Anzahl von Schritten läßt sich diese Kalibrierung durchführen, wenn zunächst während eines Grobabgleichs in allen Verzögerungseinheiten die gleiche Anzahl von Verzögerungsgliedern zu- beziehungsweise weggeschaltet wird und dann in einem Feinabgleich je­ weils ein Verzögerungsglied in einer oder mehreren Verzögerungseinheiten zu­ beziehungsweise weggeschaltet wird.
Eine Möglichkeit zur Bestimmung der Abstände der Schaltflanken kann reali­ siert werden durch zyklisch wiederkehrende Zufallszahlen, von denen der je­ weilige Abstand abgeleitet wird.
Besonders einfach wird die Auswahl der Zufallszahlen, wenn die Zufallszahlen nach n-Zyklen für n-Zyklen invertiert werden und die invertierten Zahlen dann zur Ableitung der Schaltflanken verwendet werden. Hierdurch wird erreicht, daß auch bei einer ungünstigen Auswahl der verwendeten Zufallszahlen im Mittel die modulierte Frequenz der Grundfrequenz entspricht. Hierdurch wird es z. B. möglich, mit der modulierten Frequenz eine genaue Zeitbasis für z. B. eine Uhr zur Verfügung zu stellen.
Dadurch, daß die Schaltflanken zusätzlich zu der Abhängigkeit von der Zufalls­ zahl auch in Abhängigkeit eines Modulationsgrades abgeleitet wird, lassen sich verschiedene Modulationsgrade realisieren.
Eine mögliche Ermittlung der nächsten Schaltflanke läßt sich durch die in An­ spruch 7 angegebene Formel ausführen. Hierdurch sind der Modulationsgrad, die Anzahl der Verzögerungsglieder und der unterschiedlichen Zufallszahlen beziehungsweise Schaltflanken im Rahmen der physikalischen Grenzen des zu modulierenden Taktes und der Schalteinrichtung frei wählbar.
Es ist auch möglich, jeder Zufallszahl in Abhängigkeit des Modulationsgrades, des zu modulierenden Taktes und der Schalteinrichtung einen bestimmten Ab­ stand zwischen den Schaltflanken zuzuordnen, diese Werte in einem Speicher abzulegen und bei Bedarf auszulesen und zu verwenden.
Ein erfindungsgemäßer Taktmodulator weist eine Anzahl von Verzögerungs­ einheiten mit einstellbaren Verzögerungszeiten auf, die in Reihe geschaltet sind, zwischen denen Abgriffe angeordnet sind, so daß der Grundtakt über eine wechselnde Anzahl von Verzögerungseinheiten leitbar und so der Abstand zwi­ schen den Schaltflanken veränderbar ist, wobei die Einstellbarkeit der Verzöge­ rungseinheiten dadurch realisiert wird, daß die Verzögerungseinheiten jeweils aus mehreren Verzögerungsgliedern aufgebaut sind, die einzeln zu- und ab­ schaltbar sind.
Dadurch, daß die Verzögerungszeiten der Verzögerungseinheiten einstellbar sind, ist der Taktmodulator insgesamt für verschiedene Grundfrequenzen und Modulationsgrade verwendbar.
Durch eine Invertierungsvorrichtung zur Invertierung der Zufallszahlen wird die Auswahl der Zufallszahlen einfach. Diese Invertierungsvorrichtung ist nach n- Zyklen der Zufallszahlen zuschaltbar und nach weiteren n-Zyklen wieder ab­ schaltbar. So lange die Zufallszahlen invertiert werden, werden die invertierten Zufallszahlen anstatt der Zufallszahlen zur Ableitung der Abstände benachbar­ ter Schaltflanken verwendet. Hierdurch wird erreicht, daß die durchschnittliche Taktdauer der modulierten Frequenz unabhängig von der Auswahl der Zufalls­ zahlen gleich ist der Dauer des modulierten Grundtaktes.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher er­ läutert.
Es zeigen:
Fig. 1 ein Diagramm, das den Grundtakt und die Generierung des modu­ lierten Taktes enthält,
Fig. 2 ein Blockdiagramm eines möglichen Ausführungsbeispiels,
Fig. 3 ein Ausführungsbeispiel eines besonders bevorzugten Taktmodula­ tors,
Fig. 4 ein Funktionsdiagramm des Ausführungsbeispiels aus Fig. 3,
Fig. 5 ein Blockdiagramm eines Ausführungsbeispiels einer Verzögerungs­ einheit,
Fig. 6 eine Möglichkeit einer approximierten Kalibrierung von in Reihe ge­ schalteten Verzögerungseinheiten.
Fig. 1 zeigt einen unmodulierten Grundtakt CL, dessen Halbperioden T0 in jeweils 6 Abschnitte mit der Länge t = 1 aufgeteilt sind. Ein Zufallszahlengene­ rator liefert in periodischen Zyklen 5 unterschiedliche Zufallszahlen Z 0 bis 4. Je nach der Zufallszahl Z und dem Modulationsgrad K werden die Abstände zwi­ schen den einzelnen Schaltflanken des zu modulierenden Taktes bestimmt. So beträgt bei der mittleren Zufallszahl (2) der Abstand zwischen den benachbar­ ten Schaltflanken eine Halbperiode T0. Bei einem Modulationsgrad von 1 erge­ ben sich für die übrigen Zufallszahlen folgende Abstände der Schaltflanken:
0 = 4t
1 = 5t
3 = 7t
4 = 8t
Für einen Modulationsgrad von 2 ergeben sich für die Zufallszahlen:
0 = 2t
1 = 4t
3 = 8t
4 = 10t
Eine Möglichkeit der Berechnung der jeweils nächsten Schaltflanke SF ergibt folgende Gleichung 1:
weiterhin ergibt sich:
x = I*p + a x*t
wobei I das Intervall ist in dem die nächste Schaltflanke liegt, p die Anzahl der möglichen Schaltpunkte pro Halbperiode T0 und a die Lage der Schaltflanke in dem entsprechenden Intervall.
Die Berechnung der Schalttlanke des modulierten Taktes cm 1 mit dem Mo­ dulationsgrad 1 ergibt für die Zufallszahl 1 beim Beginn der letzten Schaltflanke SF 0 mit der Lage a = 0 im Intervall 0:
Dies besagt, daß die Schaltflanke SF 1 im selben Intervall bei a = 5 liegt. So­ fern I = 1 beträgt, liegt die nächste Schaltflanke im nächsten Intervall, bei I = 2 liegt die Schaltflanke im übernächsten Intervall.
Für die Schaltflanke SF 2 ergibt sich:
Dies bedeutet, die Schaltflanke SF 2 liegt im übernächsten Intervall bei dem Wert a = 1.
Für die Schaltflanke SF 3 ergibt sich:
Für die Schaltflanke SF 4 ergibt sich entsprechend:
Dies bedeutet, daß die Schaltflanke SF 4 im gleichen Intervall an der Stelle 5 liegt.
Für den Takt cm 2 mit dem Modulationsgrad 2 ergeben sich für die Schaltflan­ ken SF 6 bis SF 9:
Für die Schaltflanke SF 6:
Für die Schaltflanke SF 7:
Für die Schaltflanke SF 8:
Für die Schaltflanke SF 9:
Das Blockdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Taktmodulators in Fig. 2 weist n in Reihe geschaltete Verzögerungseinheiten D1 bis Dn mit davor und dahinterliegenden Abgriffen A0 bis An die mit einem Mul­ tiplexer 1 verbunden sind. Die einzelnen Verzögerungseinheiten D1 bis Dn er­ zeugen jeweils eine Verzögerung der Länge
so daß die vollständige Verzögerungsreihe den am Eingang 6 anliegenden unmodulierten Grundtakt CL um insgesamt eine Periode verzögern. Eine Kalibriervorrichtung 2 vergleicht den am Eingang E anliegenden Grundtakt CL mit dem am Ausgang An des letzten Verzögerungsgliedes Dn anliegenden Signals. Stimmen die Zeitpunkte der Schaltflanken der beiden Signale nicht überein, kalibriert die Kalibriervor­ richtung 2 die Verzögerungseinheiten D1 bis Dn so, daß die beiden Signale übereinstimmen.
Mit Hilfe eines rückgekoppelten Schieberegisters 3 werden m Zufallszahlen zyklisch erzeugt.
Über eine Intialisierungsvorrichtung 4 können verschiedene Zufallszahlenfolgen ausgewählt werden.
Sobald ein Zyklus der Zufallszahlen beendet ist, werden während des nachfol­ genden Zyklus mit einem Invertierer 5 die aus dem rückgekoppelten Schiebre­ gister ausgelesenen Zufallszahlen invertiert, um eine gleichmäßige Verteilung der Zufallszahlen und damit der unterschiedlichen Verzögerungen zu erhalten. Wenn eine gerade Anzahl von verschiedenen Zufallszahlen vorhanden ist, wird diese in einer Mapvorrichtung 6 um eins reduziert, so daß eine ungerade An­ zahl von verschiedenen Zufallszahlen gegeben ist. Diese Reduzierung kann zum Beispiel dadurch realisiert sein, daß beim Vorliegen der höchsten Zufalls­ zahl nicht diese genommen wird, sondern nacheinander die übrigen Zufalls­ zahlen. Dies kann zum Beispiel dadurch geschehen, daß beim Vorliegen dieser höchsten Zufallszahl ein Zähler, der von Null bis zu der noch erlaubten höch­ sten Zufallszahl zählt, ausgelesen wird und dann um eins hochgesetzt wird.
Die so erhaltenen Zufallszahlen werden, wie zuvor zu Fig. 1 beschrieben, in der Recheneinheit 7 verwendet, um den Abgriff A0 bis An zu bestimmen, auf den der Multiplexer 1 geschaltet werden muß, damit die der Zufallszahl und dem Modulationsgrad entsprechende Schaltflanke erzielt wird.
In Fig. 3 sind 7 Verzögerungseinheiten D1-D7 zu einer Verzögerungskette in Reihe geschaltet, über die der Grundtakt CLK geleitet wird. Der Grundtakt CLK (entsprechend dem Signal TAPP0) und die Signale TAPP1-P3, die die Ver­ zögerungseinheiten D1-D3 verlassen, liegen jeweils an einem Eingang 20a-d eines Multiplexers 20 an, die Signale TAP N0-N3, die die Verzögerungsein­ heiten D4-D7 verlassen, an jeweils einem Eingang 21a-d des Multiplexers 21. Die Ausgänge der Multiplexer 20, 21 sind mit den Eingängen eines Multiplexers 22 verbunden, dessen Ausgang an den Eingang eines Toggle Flipflop 23 an­ liegt, an dessen Ausgang der modulierte Takt fMOD anliegt.
Die Signale TAPP0-TAPP3 werden zusätzlich auch an eine Kalibriereinheit 24 gegeben, die überwacht, ob die Verzögerung dieser Signale korrekt ist. Ist dies nicht der Fall, werden die Verzögerungseinheiten D1-D4 so lange kalibriert bis die Verzögerung stimmt. Die für Verzögerungseinheiten D1-D4 ermittelten Werte werden auch für die Verzögerungseinheiten D5 bis D7 übernommen, da sie die gleichen Betriebsparameter aufweisen wie die Verzögerungseinheiten D1-D4, insbesondere wenn alle Verzögerungseinheiten D1-D7 oder sogar der gesamte Taktmodulator in einem IC integriert sind. Diese Kalibrierung kann ständig oder in bestimmten zeitlichen Abständen erfolgen oder beispielsweise bei Änderungen bestimmter Parameter wie beispielsweise Temperatur oder Schaltung durchgeführt werden.
Fig. 3 zeigt weiterhin einen Multiplizierer 25, zwei Addierer 26, 27, ein Regi­ ster 28, ein Toggle-Flipflop 29, ein Lock-Flipflop 30 und einen Zufallszahlenge­ nerator 31.
Die Gleichung 1 läßt sich folgendermaßen umschreiben:
S = ai+1 = (ai + K*Zi+1 + c)modp
wobei c = p - ((N-1) : 2) * K
Am Eingang 25a liegt die nächste Zufallszahl Zi+1 an, am Eingang 25b der Mo­ dulationsgrad K, am Eingang 26a liegt die Konstante c an und am Eingang 26b die Lage ai der vorhergehenden Schaltflanke SF, die aus dem Register 28 aus­ gelesen wird. Das Produkt aus dem Multiplizierer 25 und die Summe aus dem Addierer 26 werden im Addierer 27 zu einer Summe S zusammengezählt. Das oberste Bit dieser Summe S wird an den Setzeingang des Lock-Flipflop 30 ge­ führt, das zweithöchste Bit an den Eingang des Toggle-Flipilop 29 und die bei­ den restlichen, unteren Bit an das Register 28. Der Ausgang des Registers 28 steuert die beiden Multiplexer 25, 26 an und wird weiterhin auf einen Eingang des Addierers 26 zurückgekoppelt.
In Fig. 4 ist eine beispielhafte Darstellung der Funktionsweise des vorbe­ schriebenen Taktmodulators in Form eines Diagramms dargestellt. Hierbei be­ deuten TAPP0 bis TAPP3 die Signale, die an den Eingängen des Multiplexers 20, TAPN0 bis N3 die Signale, die an den Eingängen des Multiplexers 21 an­ liegen. LB bedeutet die Zahl die die untersten beiden Bit der Summe S ergeben und repräsentiert damit die Nummer des Signals TAPP0-TAPP3 bzw. TAPN0-TAPN3, Zi die jeweils vorliegende Zufallszahl, UB die Zahl der beiden oberen Bit der Summe S, INT den Ausgang des Toggle-Flipflop 29 und LOCK den Ausgang des Lock-Flipflop 30.
Die Anzahl der möglichen Zufallszahlen Z sei = 3, nämlich 0,1 und 2, die An­ zahl der möglichen Schaltpunkte p pro Halbperiode T0 ist 4 (nämlich jeweils die steigende Flanke von TAPP0 bis P3 bzw. TAPN0 bis N3) und der Modulations­ grad sei K = 1.
Somit kann die Summe S Werte von 3 bis 8 betragen, digital geschrieben:
Die Modulation beginnt mit dem Wert 3 im Register 28, die Zufallszahl Zi = 1 und die Ausgänge der Flipflop 29, 30 seien auf 0. Wenn am Eingang des Multi­ plexers 22 der Wert 0 anliegt, schaltet er auf den Multiplexer 20 durch, beim Wert 1 auf den Multiplexer 21. Die 3 bedeutet, daß der Eingang TAPP3 bzw. TAPPN3 der Multiplexer 21 durchgeschaltet wird, so daß das Signal, das nach der Verzögerungseinheit D3 anliegt, durchgeschaltet wird, das bei seiner näch­ sten positiven Flanke den Ausgang des Toggle-Flipflop 23 umschalten wird.
Der parallel dazu berechnete nächste durchzuschaltende Eingang:
S = 3 + 1 × 1 + 3 = 7 oder binär 0 1 1 1
wird mit der nächsten positiven Flanke des Signals ST, das den Multiplexer 22 verläßt, in das Register 28, das Toggle-Flipflop 29 und das Lock-Flipflop 30 übernommen. Somit weisen die unteren beiden Bit UB = 11 = 3 und die obe­ rem Bit 01 = 1 auf. Im Register 28 steht also eine 3, so daß die Eingägen TAPP3 und TAPN3 durchgeschaltet werden, das zweithöchste Bit ist eine 1, so daß das Toggle-Flipflop 29 seinen Ausgang umschaltet, und zwar von der 0 auf die 1, so daß das Signal am Ausgang von Multiplexer 21 durchgeschaltet wird. Somit schaltet die positive Flanke von TAPN3 das Toggle-Flipflop 23 wieder auf 0. Die weitere Berechnung läuft entsprechend. Wenn die Summe S = 8 beträgt, digital 1000, sperrt das Lock-Flipflop 30 das Toggle-Flipflop 23, so daß es nicht seinen Ausgang ändern kann.
In Fig. 5 erkennt man den möglichen Aufbau einer Verzögerungseinheit D. Die Verzögerungseinheit D besteht aus m in Reihe geschalteten Verzöge­ rungsgliedern 10. Die Verzögerungsglieder 10 weisen jeweils einen Taktein­ gang 11, zwei Taktausgänge 12, 13 und einen Steuereingang 14 auf. Der je­ weilige Taktausgang 12 ist mit dem Ausgang 14 der Verzögerungseinheit D verbunden, während der jeweilige Taktausgang 13 mit dem Takteingang 11 des jeweils folgenden Verzögerungsgliedes 10 verbunden ist. Durch die Steu­ ereingänge 14 wird bestimmt, an welchem Taktausgang 12, 13 das (verzöger­ te) Taktsignal anliegt und damit, ob das Taktsignal weiterverzögert werden soll oder unverzögert zum Ausgang 14 gelangen soll. Somit läßt sich die Verzöge­ rungszeit jeder Verzögerungseinheit D in großem Bereich variieren.
Das Ablaufdiagramm in Fig. 6 zeigt eine Möglichkeit einer approximierten Kali­ brierung der Verzögerungseinheiten aus Fig. 3. Zunächst werden im ersten Zy­ klus C1 in jeder Verzögerungseinheit D1- D4 die gleiche Anzahl von Verzöge­ rungsgliedern eingesetzt, um den Takt CL zu verzögern. Da bei der Verzöge­ rungseinheit D4 der Takt mehr als eine vollständige halbe Periode verzögert ist, werden in den Verzögerungseinheiten D1-D4 jeweils eine gleiche Anzahl von Verzögerungsgliedern weggeschaltet. Dies wird in mehreren Schritten mit ab­ nehmender Anzahl durchgeführt, bis durch Zu- oder Wegschalten jeweils eines Verzögerungsgliedes in jeder Verzögerungseinheit bei der Verzögerungseinheit D4 der Takt um fast eine halbe Periode verzögert ist und das Ende E der Grob­ kalibrierung erreicht ist. Dann werden während der Feinkalibrierung einzelne Verzögerungsglieder in einigen oder einer Verzögerungseinheit zu- oder weg­ geschaltet, bis im vorletzten Schritt Cn-1 bei der Verzögerungseinheit D4 der Takt um mehr als eine halbe Periode verzögert ist, um dann im letzten Schritt Cn durch Wegschalten eines Verzögerungsgliedes die Reihe der Verzöge­ rungseinheiten so kalibriert zu haben, daß bei der Verzögerungseinheit D4 der Takt um weniger als die Zeitdauer der Verzögerung eines Verzögerungsgliedes kürzer als eine halbe Periode eines Taktes verkürzt wird.
Die Verzögerungseinheiten D5-D7 werden dann entsprechend eingestellt.
Es ist auch möglich, alle Verzögerungseinheiten D1-D7 gleichzeitig abzuglei­ chen, wenn nach der Verzögerungseinheit D7 noch eine weitere, nicht darge­ stellte Verzögerungseinheit angeordnet ist und die Verzögerungseinheiten so­ lange in der vorbeschriebenen Weise abgeglichen werden durch Zu- bezie­ hungsweise Wegschalten von Verzögerungsgliedern, bis der Takt am Ausgang der nicht dargestellten Verzögerungseinheit um die Dauer einer vollen Periode verzögert ist.

Claims (12)

1. Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen, bei dem die Abstände benachbarter Schaltflanken verändert werden, wobei der Grundtakt über eine wechselnde Anzahl von Verzögerungseinheiten geleitet wird und so die Abstände der benachbarten Schaltflanken ver­ ändert werden, dadurch gekennzeichnet, daß die Verzögerungszeiten der Verzögerungseinheiten (D1-Dn) kalibriert werden, daß die Verzöge­ rungseinheiten (D1-Dn) jeweils mehrere Verzögerungsglieder (10) auf­ weisen, die einzeln und/oder in Gruppen zu- bzw. weggeschaltet wer­ den.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Kalibrie­ rung der Verzögerungseinheiten (D1 - D7) die Verzögerungsglieder (10) stufenweise approximiert zu- beziehungsweise weggeschaltet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zunächst während eines Grobabgleichs in allen Verzögerungseinheiten (D1-D7) jeweils die gleiche Anzahl Verzögerungsglieder (10) zu- beziehungswei­ se weggeschaltet wird und dann in einem Feinabgleich jeweils ein Ver­ zögerungsglied (10) in einer oder mehreren Verzögerungseinheiten (D1-D7) zu- oder weggeschaltet wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in einer Reihe von Verzögerungseinheiten (D1-D4), die sich von der ersten Verzögerungseinheit (D1) bis zu der Verzögerungseinheit (D4) erstreckt, an deren Ausgang bei korrekter Verzögerung der Takt um eine halbe Pe­ riode verzögert wird, während eines Grobabgleichs in allen Verzöge­ rungseinheiten (D1-D4) jeweils die gleiche Anzahl Verzögerungsglieder (10) zu- beziehungsweise weggeschaltet wird und dann in einem Fein­ abgleich jeweils ein Verzögerungsglied (10) in einer oder mehreren Ver­ zögerungseinheiten (D1-D4) zu- oder weggeschaltet wird, bis am Aus­ gang der letzten Verzögerungseinheit (D4) der Reihe der Takt um eine halbe Periode verzögert wird, daß anschließend die restlichen Verzöge­ rungseinheiten (D5-D7) entsprechend eingestellt werden.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß der jeweilige Abstand zweier benachbarter Schaltflanken von Zahlen eines Zufallszahlengenerators abgeleitet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Zufalls­ zahlengenerator zyklisch wiederkehrende Zufallszahlen erzeugt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Zufalls­ zahlen nach n-Zyklen für n-Zyklen invertiert werden und diese invertier­ ten Zufallszahlen zur Ableitung der benachbarten Schaltflanken verwen­ det werden.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß in Abhängigkeit der Zufallszahl und eines Modulations­ grades der Abstand zwischen zwei aufeinanderfolgenden Schaltflanken abgeleitet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Lage einer auf eine Schaltflanke (ai) folgenden Schaltflanke (ai+1) wie folgt be­ rechnet wird:
wobei
p die Anzahl der Verzögerungsschritte pro Halbperiode
N die Anzahl der möglichen Schaltflanken
K den Modulationsgrad und
Z die Zufallszahl darstellt.
10. Taktmodulator, der eine in Reihe geschaltete Anzahl von Verzögerungs­ einheiten aufweist, wobei zwischen den Verzögerungseinheiten Abgriffe angeordnet sind und der Grundtakt über eine wechselnde Anzahl von Verzögerungseinheiten leitbar und so der Abstand zwischen den Schalt­ flanken veränderbar ist zur Ausführung des Verfahrens nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Verzöge­ rungszeiten der Verzögerungseinheiten einstellbar und kalibrierbar sind, wobei die Verzögerungseinheiten in Reihe geschaltete Verzögerungs­ glieder aufweisen, die einzeln zu- und abschaltbar sind.
11. Taktmodulator nach Anspruch 10, dadurch gekennzeichnet, daß mit einem Zufallszahlengenerator zyklisch wiederkehrende Zufallszahlen er­ zeugbar sind, daß aus den Zufallszahlen die Abstände benachbarter Schaltflanken ableitbar sind.
12. Taktmodulator nach Anspruch 11, dadurch gekennzeichnet, daß eine Invertierungsvorrichtung zur Invertierung der Zufallszahlen vorhanden ist, daß die Invertierungsvorrichtung nach n-Zyklen zu und nach weiteren n-Zyklen wieder abschaltbar ist, daß aus den invertierten Zufallszahlen statt aus den Zufallszahlen die Abstände benachbarter Schaltflanken ableitbar sind.
DE19933115A 1999-07-19 1999-07-19 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens Ceased DE19933115A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19933115A DE19933115A1 (de) 1999-07-19 1999-07-19 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens
EP00114213A EP1071208B1 (de) 1999-07-19 2000-07-03 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens
DE50011544T DE50011544D1 (de) 1999-07-19 2000-07-03 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens
US09/617,450 US6904112B1 (en) 1999-07-19 2000-07-17 Method for modulating a basic clock signal for digital circuits and clock modulator for implementing the method
JP2000217479A JP4597326B2 (ja) 1999-07-19 2000-07-18 ディジタル回路に対するベースクロックの変調方法およびクロック変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19933115A DE19933115A1 (de) 1999-07-19 1999-07-19 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens

Publications (1)

Publication Number Publication Date
DE19933115A1 true DE19933115A1 (de) 2001-01-25

Family

ID=7914851

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19933115A Ceased DE19933115A1 (de) 1999-07-19 1999-07-19 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens
DE50011544T Expired - Lifetime DE50011544D1 (de) 1999-07-19 2000-07-03 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50011544T Expired - Lifetime DE50011544D1 (de) 1999-07-19 2000-07-03 Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens

Country Status (4)

Country Link
US (1) US6904112B1 (de)
EP (1) EP1071208B1 (de)
JP (1) JP4597326B2 (de)
DE (2) DE19933115A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249886A1 (de) * 2002-10-25 2004-05-13 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501234B2 (en) 2001-01-09 2002-12-31 02 Micro International Limited Sequential burst mode activation circuit
US6507247B2 (en) * 2001-02-27 2003-01-14 Corrent Corporation Circuit and method for generating a variable frequency clock signal
US7103622B1 (en) * 2002-10-08 2006-09-05 Analog Devices, Inc. Direct digital synthesizer with output signal jitter reduction
US7437590B2 (en) * 2006-02-22 2008-10-14 Analog Devices, Inc. Spread-spectrum clocking
KR100856123B1 (ko) * 2006-03-20 2008-09-03 삼성전자주식회사 Ｅｍｉ 방출을 감소시킬 수 있는 데이터 처리장치와 그방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4423186A1 (de) * 1993-07-01 1995-01-19 Teradyne Inc Verfahren und Einrichtung zum Testen von integrierten Schaltungen
DE4442403A1 (de) * 1994-11-30 1996-09-05 Itt Ind Gmbh Deutsche Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
DE19517265A1 (de) * 1995-05-11 1996-11-14 Vdo Schindling Verfahren und Schaltungsanordnung zur Verringerung von Störungen
US5638017A (en) * 1995-07-14 1997-06-10 Lg Semicon Co., Ltd. Pulse width modulation circuit
WO1998058449A2 (en) * 1997-06-18 1998-12-23 Credence Systems Corporation Programmable delay circuit having calibratable delays

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6263327A (ja) * 1985-09-13 1987-03-20 Fujitsu Ten Ltd マイクロコンピユ−タの発振回路
JP2576585B2 (ja) * 1988-04-30 1997-01-29 株式会社島津製作所 パルス発生装置
JPH02104124A (ja) * 1988-10-13 1990-04-17 Matsushita Electric Ind Co Ltd パルス幅変調方式
US4933890A (en) * 1989-06-13 1990-06-12 The Charles Stark Draper Laboratory, Inc. Digital frequency synthesizer
JPH05152908A (ja) * 1991-11-25 1993-06-18 Nec Corp クロツク信号生成回路
US5281874A (en) * 1992-02-14 1994-01-25 Vlsi Technology, Inc. Compensated digital delay semiconductor device with selectable output taps and method therefor
US5252867A (en) * 1992-02-14 1993-10-12 Vlsi Technology, Inc. Self-compensating digital delay semiconductor device with selectable output delays and method therefor
SE500929C2 (sv) * 1993-02-24 1994-10-03 Ellemtel Utvecklings Ab Signalbehandlingskrets och förfarande för fördröjning av en binär periodisk insignal
US5442664A (en) * 1993-12-20 1995-08-15 Hewlett-Packard Company Digitally phase modulated clock inhibiting reduced RF emissions
KR0135824B1 (ko) * 1994-11-10 1998-05-15 윤종용 오류 위치 및 추정 다항식 계산방법 및 이를 이용한 리드-솔로몬 복호기
US5777501A (en) * 1996-04-29 1998-07-07 Mosaid Technologies Incorporated Digital delay line for a reduced jitter digital delay lock loop
EP0828360A1 (de) * 1996-09-04 1998-03-11 Micronas Intermetall GmbH Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
US5789958A (en) * 1997-01-13 1998-08-04 Credence Systems Corporation Apparatus for controlling timing of signal pulses
US5945862A (en) * 1997-07-31 1999-08-31 Rambus Incorporated Circuitry for the delay adjustment of a clock signal
DE19802065B4 (de) 1998-01-21 2014-04-30 Continental Automotive Gmbh Taktmodulator für ein Digitalsystem
US6400735B1 (en) * 1998-06-22 2002-06-04 Xilinx, Inc. Glitchless delay line using gray code multiplexer
US6040726A (en) * 1998-09-14 2000-03-21 Lucent Technologies Inc. Digital duty cycle correction loop apparatus and method
US6065127A (en) * 1998-09-14 2000-05-16 Globespan Semiconductor, Inc. Multi-mode buffer for digital signal processor
US6259467B1 (en) * 1999-02-09 2001-07-10 International Business Machines Corporation Multi stage oscillator phase alignment scheme
US6390579B1 (en) * 1999-04-15 2002-05-21 Hewlett-Packard Company Pulse width modulator using delay-line technology with automatic calibration of delays to desired operating frequency

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4423186A1 (de) * 1993-07-01 1995-01-19 Teradyne Inc Verfahren und Einrichtung zum Testen von integrierten Schaltungen
DE4442403A1 (de) * 1994-11-30 1996-09-05 Itt Ind Gmbh Deutsche Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
DE19517265A1 (de) * 1995-05-11 1996-11-14 Vdo Schindling Verfahren und Schaltungsanordnung zur Verringerung von Störungen
US5638017A (en) * 1995-07-14 1997-06-10 Lg Semicon Co., Ltd. Pulse width modulation circuit
DE19546805C2 (de) * 1995-07-14 1998-01-29 Lg Semicon Co Ltd Impulsbreitenmodulationsschaltung
WO1998058449A2 (en) * 1997-06-18 1998-12-23 Credence Systems Corporation Programmable delay circuit having calibratable delays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10249886A1 (de) * 2002-10-25 2004-05-13 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
DE10249886B4 (de) * 2002-10-25 2005-02-10 Sp3D Chip Design Gmbh Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
US7126407B2 (en) 2002-10-25 2006-10-24 Koninklijke Philips Electronics N.V. Method and device for generating a clock signal with predetermined clock signal properties

Also Published As

Publication number Publication date
EP1071208A3 (de) 2001-05-09
EP1071208A2 (de) 2001-01-24
US6904112B1 (en) 2005-06-07
DE50011544D1 (de) 2005-12-15
EP1071208B1 (de) 2005-11-09
JP4597326B2 (ja) 2010-12-15
JP2001068979A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
DE3121448A1 (de) Elektronischer elektrizitaetszaehler
DE102015116269B4 (de) Abtastratenwandler, analog-digital-wandler mit einem abtastratenwandler und verfahren zum umwandeln eines datenstroms von einer datenrate in eine andere datenrate
DE112005001080T5 (de) Verfahren und Vorrichtung zum Verbessern der Frequenzauflösung eines direkten digitalen Synthesizers
DE4325728C2 (de) Teilerschaltung mit rationalem Verhältnis für einen Frequenzsynthesizer
DE60029097T2 (de) Pulscodemodulation/Pulsbreitenmodulation-Umsetzer mit Pulsbreitenmodulation-Leistungsverstärker
DE2831059A1 (de) Integrierender kodeumsetzer
DE69932673T2 (de) Digitaler Signalsynthetisierer
DE2824497A1 (de) Digital nachbildender tastaturton- audiosignalgenerator
DE10063240A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zahlen
DE19933115A1 (de) Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens
DE3917020C2 (de)
DE60314301T2 (de) Frequenzvervielfacher
DE2803650A1 (de) Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle
DE102008023536A1 (de) Leistungsarmer und hochauflösender Zeitgeber
DE2849797C2 (de) Digitale Frequenzteileranordnung
DE2130935A1 (de) Digital-Filtergeraet
DE2205364C3 (de) Digital-Analogwandler
EP0303916A2 (de) Taktstromversorgung
DE19802065A1 (de) Taktmodulator zum Ansteuern von Mikroprozessoren und/oder anderen digitalen Schaltkreisen
DE19933117B4 (de) Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Modulator zur Ausführung des Verfahrens
DE2832222C2 (de) Vorrichtung zum Simulieren von Bezugssignalen eines ILS-Gleitweg- oder Kurssenders
DE3448185C2 (de)
DE2207365C3 (de) Modulator zur Erzeugung frequenzumgetasteter Signale
DE3046772C2 (de) Taktgenerator
DE102010043842A1 (de) Delta-Sigma-D/A-Wandler

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: SIEMENS AG, 80333 MUENCHEN, DE

Owner name: FUJITSU MICROELECTRONICS EUROPE GMBH, 63303 DREIEI

8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJITSU MICROELECTRONICS EUROPE GMBH, 63303 DR, DE

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

8131 Rejection