DE19903282C1 - Electrical or electronic component resetting method e.g. for computer memory, uses asynchronous serial line for transmission of reset commands between serial interfaces of control and/or monitoring device and component - Google Patents
Electrical or electronic component resetting method e.g. for computer memory, uses asynchronous serial line for transmission of reset commands between serial interfaces of control and/or monitoring device and componentInfo
- Publication number
- DE19903282C1 DE19903282C1 DE1999103282 DE19903282A DE19903282C1 DE 19903282 C1 DE19903282 C1 DE 19903282C1 DE 1999103282 DE1999103282 DE 1999103282 DE 19903282 A DE19903282 A DE 19903282A DE 19903282 C1 DE19903282 C1 DE 19903282C1
- Authority
- DE
- Germany
- Prior art keywords
- character
- component
- bit
- reset
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Abstract
Description
Die Erfindung betrifft ein Verfahren zum Rücksetzen einer Komponente mit Hilfe einer Steuer- und/oder Überwachungseinrichtung, die jeweils eine asynchrone serielle Schnittstelle aufweisen.The invention relates to a method for resetting a component with the help of a tax and / or Monitoring device, each an asynchronous serial Have interface.
Verfahren und Mechanismen zum Rücksetzen elektrischer oder elektronischer Komponenten wie zum Beispiel Speicherbausteine und Computer in einem Netzwerk sind allgemein bekannt. Bei solchen Anordnungen besitzen die Bausteine neben einem Dateneingang auch einen separaten Eingang, an den ein Reset-Signal angelegt werden kann, um den Baustein in einen vordefinierten Zustand zu fahren.Methods and mechanisms for resetting electrical or electronic components such as Memory chips and computers are in a network well known. In such arrangements, the In addition to a data input, blocks also a separate one Input to which a reset signal can be applied to the Drive block in a predefined state.
So ist beispielsweise aus der DE 43 29 872 C2 eine Überwachungsschaltung für Mikroprozessoren zur Gewährleistung eines störungsfreien Programmablaufs bekannt, wobei ein Reset-Signal über eine separate Leitung an den Mikroprozessor geführt wird.For example, from DE 43 29 872 C2 Monitoring circuit for microprocessors to ensure a trouble-free program flow known, a Reset signal to the microprocessor via a separate line to be led.
Um den Aufwand einer zusätzlichen Leitung zur Übertragung von Reset-Signalen vermeiden zu können, offenbart die US-PS 55 81 549 ein ATM-Computer-Netzwerk aus mehreren Knoten mit jeweils mehreren Prozessoren, über die ATM-Zellen mit einer Länge von 54 Bytes übertragen werden. Wenn ein Prozessor A eines Knotens einen anderen Prozessor B innerhalb des Knotens oder innerhalb eines anderen Knotens rücksetzen soll, erzeugt der Prozessor A eine Reset-Zelle, die die gleiche Länge wie eine gewöhnliche ATM-Zelle aufweist und über denselben Kanal wie eine gewöhnliche ATM- Nachrichtenzelle übertragen wird. Zur Unterscheidung einer ATM-Nachrichtenzelle von einer Reset-Zelle dienen bestimmte Bits innerhalb der Zelle. In Abhängigkeit des Zustandes der jeweiligen Bits wird die empfangene Zelle als Reset-Zelle oder als gewöhnliche ATM-Nachrichtenzelle interpretiert.To the expense of an additional line To be able to avoid transmission of reset signals, disclosed the US-PS 55 81 549 an ATM computer network of several Nodes with several processors each, via the ATM cells with a length of 54 bytes are transmitted. When a Processor A of a node another processor B within reset of the node or within another node should, processor A generates a reset cell that the has the same length as an ordinary ATM cell and over the same channel as an ordinary ATM Message cell is transmitted. To distinguish one ATM message cells from a reset cell serve certain purposes Bits within the cell. Depending on the state of the The received cell is used as the reset cell for each bit or interpreted as an ordinary ATM message cell.
Die Patentanmeldung GB 2 212 954 beschreibt eine Schaltung mit einem Sender und einer Empfängersteuerung, welche durch eine serielle Leitung verbunden sind. Bei dieser Schaltung erzeugt die Empfängersteuerung ein Rücksetzsignal für eine externe Komponente, wenn sich aufgrund des Ausbleibens eines Kontrolldatensignals ein Kondensator unter eine definierte Spannungsschwelle entlädt. Nachteiligerweise erlaubt die Schaltung aufgrund der passiven Steuerung kein zuverlässiges Rücksetzen der externen Komponente.Patent application GB 2 212 954 describes one Circuit with a transmitter and a receiver control, which are connected by a serial line. At this Circuit, the receiver controller generates a reset signal for an external component, if due to the Absence of a control data signal under a capacitor discharges a defined voltage threshold. Unfortunately does not allow switching due to passive control reliable resetting of the external component.
Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zum Rücksetzen einer Komponente mit Hilfe einer Steuer- und/oder Überwachungseinrichtung, die beide eine asynchrone serielle Schnittstelle aufweisen, verfügbar zu machen, die zum zuverlässigen Rücksetzen einer Komponente keine separate Leitung benötigt und einen anderen Lösungsweg als der Stand der Technik beschreitet.The invention is based on the object Method and a circuit arrangement for resetting a Component with the help of a tax and / or Monitoring device, both an asynchronous serial Have interface to make available to the reliable reset of a component no separate Line required and a different solution than the stand of technology.
Dieses technische Problem löst die Erfindung zum einen mit den Verfahrensschritten des Anspruchs 1.The invention solves this technical problem on the one hand with the method steps of claim 1.
Der Kerngedanke der Erfindung ist darin zu sehen, ein üblicherweise ein Startbit, mehrere Nutzdaten-Bits und ein Stopbit umfassendes Zeichen in seiner Länge zu verändern, wobei empfangsseitig das zeitlich verlängerte Zeichen als Reset-Zeichen interpretiert werden kann.The main idea of the invention is to be seen in one usually a start bit, several user data bits and one To change the length of the Stopbit comprehensive character, where the extended character as Reset characters can be interpreted.
Gemäß dem Verfahren ist wenigstens eine rücksetzbare Komponente mit einer Steuer- und/oder Überwachungseinrichtung über eine asynchrone serielle Leitung verbunden, über die erste Zeichen, insbesondere Nachrichten-, Befehls- und Steuerzeichen, mit jeweils einer ersten zeitlichen Länge übertragen werden. Um die Komponente rücksetzen zu können, wird in der Überwachungs- und/oder Steuereinrichtung ein zweites, einen Reset-Befehl darstellendes Zeichen mit einer zweiten zeitlichen Länge erzeugt, die um eine vorbestimmte Dauer länger als die erste zeitliche Länge ist. Das in seiner zeitlichen Länge verlängerte zweite Zeichen wird über die asynchrone serielle Leitung zu der rückzusetzenden Komponente übertragen. Die rückzusetzende Komponente besitzt insbesondere einen Leitungsdecoder, der das empfangene zweite Zeichen als Reset-Befehl erkennt. Unter Ansprechen auf das erkannte zweite Zeichen wird dann die Komponente rückgesetzt. Auf diese Weise ist es möglich, über ein und dieselbe Leitung neben den Nachrichten-, Befehls- und Steuerzeichen auch in der Länge veränderte Reset-Zeichen zum Rücksetzen der Komponente zu übertragen. Eine separate Leitung zur Übertragung von Reset-Signalen ist somit nicht mehr notwendig.According to the method, at least one is resettable Component with a control and / or monitoring device connected via an asynchronous serial line via which first characters, especially messages, commands and Control characters, each with a first time length be transmitted. To be able to reset the component, will be in the monitoring and / or control device second character representing a reset command with a second time length generated by a predetermined Duration is longer than the first length of time. That in his The second character is extended over the time length Asynchronous serial line to the component to be reset transfer. The component to be reset has in particular a line decoder that receives the second received Recognizes characters as a reset command. In response to that If the second character is recognized, the component is reset. In this way it is possible to use the same line in addition to the message, command and control characters also in the length of the reset characters to reset the Transfer component. A separate line to Transfer of reset signals is therefore no longer necessary.
Da jedes Nachrichten-, Befehls- und Steuerzeichen wenigstens ein Starbit, eine vorbestimmte Anzahl von Nutzdaten-Bits und ein Stopbit, gegebenenfalls auch ein Paritäts-Bit, mit definierter Bitlänge umfaßt, ist deren zeitliche Länge vorgegeben. Um das Reset-Zeichen von einem Nachrichten-, Befehls- Steuerzeichen unterscheiden zu können, wird das Reset-Zeichen wenigstens durch ein Startbit und durch eine Folge von Nutzdaten-Bits dargestellt, die allesamt den gleichen physikalischen Pegel wie das Starbit aufweisen, wobei die zeitliche Länge des Reset-Zeichens um einen bestimmten Betrag größer ist als das Nachrichten-, Befehls- oder Steuerzeichen. Das Start- und Stopbit sind dabei jeweils durch einen unterschiedlichen physikalischen Pegel dargestellt.Because every message, command and control character at least one starbit, a predetermined number of User data bits and a stop bit, possibly also a Parity bit, with a defined bit length, is its predefined length of time. To the reset sign of one Message and command control characters differ can, the reset sign is at least by a start bit and represented by a sequence of user data bits that all the same physical level as the starbit have, the length of time of the reset character by is a certain amount larger than the news, Command or control characters. The start and stop bit are each by a different physical Level shown.
Die Ausdehnung der zeitlichen Länge des Reset-Zeichens wird durch Erhöhen der Anzahl der Nutzdaten-Bits gegenüber dem Nachrichten-, Befehls- und Steuerzeichen und/oder durch Verlängern der jeweiligen Bitlänge der im Reset-Zeichen enthaltenen Bits festgelegt.The extension of the time length of the reset sign is compared by increasing the number of user data bits the message, command and control character and / or by Extend the respective bit length of the in the reset sign contained bits set.
Das technische Problem wird gemäß einem weiteren Aspekt der Erfindung durch eine Schaltungsanordnung zur Durchführung des Verfahrens gelöst.The technical problem is solved according to another aspect the invention through a circuit arrangement for performing of the procedure solved.
Die Schaltungsanordnung umfaßt wenigstens eine Steuer- und/oder Überwachungseinrichtung, die eine asynchrone serielle Schnittstelle, eine Einrichtung zum Erzeugen von ersten Zeichen mit jeweils einer ersten zeitlichen Länge sowie eine Einrichtung zum Erzeugen eines zweiten einen Reset-Befehl darstellenden Zeichens mit einer zweiten zeitlichen Länge aufweist, die um eine vorbestimmte Dauer länger als die erste zeitliche Länge ist. Die Schaltungsanordnung umfaßt ferner wenigstens eine rücksetzbare Komponente mit einer asynchronen seriellen Schnittstelle, über die die Komponente mit der asynchronen seriellen Schnittstelle der Steuer- und/oder Überwachungseinrichtung verbunden ist. Ferner ist in der rücksetzbaren Komponente eine Einrichtung zum Erkennen empfangener erster und zweiter Zeichen in Abhängigkeit von der jeweiligen Zeichenlänge implementiert. Eine Rücksetzeinrichtung dient dazu, die Komponente unter Ansprechen auf ein erkanntes zweites Zeichen zurückzusetzen.The circuit arrangement comprises at least one control and / or monitoring device which is an asynchronous serial interface, a device for generating first characters each with a first time length and means for generating a second one Character representing reset command with a second has a length of time by a predetermined duration is longer than the first length of time. The Circuit arrangement further comprises at least one resettable component with an asynchronous serial Interface through which the component with the asynchronous serial interface of the control and / or Monitoring device is connected. Furthermore, in the resettable component a device for detection received first and second characters depending on of the respective character length implemented. A Reset device is used to remove the component Reset response to a recognized second character.
Gemäß einer vorteilhaften Weiterbildung ist die Zeichen- Erzeugungseinrichtung zur Erzeugung eines zweiten Zeichens derart ausgebildet, daß diese entweder die Anzahl der das zweite Zeichen darstellenden Bits erhöhen und/oder die Bitlänge der das zweite Zeichen darstellenden Bits verlängern kann. Die das zweite Zeichen darstellenden Bits haben alle den gleichen physikalischen Pegel, der dem Pegel des Startbits entspricht.According to an advantageous development, the drawing Generation device for generating a second character trained such that either the number of the Increase bits representing second characters and / or the Bit length of the bits representing the second character can extend. The bits representing the second character all have the same physical level, the level of the start bit.
Beim Ausschalten oder beim fehlerhaften Betrieb der Steuer- und/oder Überwachungseinrichtung sorgt diese dafür, daß an die rücksetzbare Komponente als Reset-Zeichen eine Bitfolge mit einem physikalischen Pegel, der dem Pegel des Startbits entspricht, angelegt wird, wobei die zeitliche Länge des Reset-Zeichens wiederum länger ist als die zeitliche Länge eines ersten Zeichens.When switching off or when the Control and / or monitoring device ensures that that to the resettable component as a reset sign Bit sequence with a physical level that corresponds to the level of the Corresponds to start bits, is created, the temporal The length of the reset character is again longer than that temporal length of a first character.
Die Erkennungseinrichtung der rücksetzbaren Komponente kann ein zweites Zeichen von einem ersten Zeichen dadurch unterscheiden, daß die zeitliche Länge bzw. Übertragungsdauer eines ersten Zeichens nach der Erkennung einer Stop/Start- Flanke um eine vorbestimmte Zeitdauer, die der Differenz der zeitlichen Länge des ersten und zweiten Zeichens entspricht, überschritten wird.The detection device of the resettable component can result in a second character from a first character distinguish that the temporal length or transmission duration a first character after recognizing a stop / start Edge by a predetermined amount of time that the difference of corresponds to the temporal length of the first and second characters, is exceeded.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles in Verbindung mit den beiliegenden Zeichnungen näher erläutert.The invention is based on a Embodiment in conjunction with the accompanying Drawings explained in more detail.
Darin zeigen:In it show:
Fig. 1 eine Schaltungsanordnung umfassend einen Mikrocontroller und einen Speicherbaustein, die lediglich über eine asynchrone serielle Leitung miteinander verbunden sind; Fig. 1 shows a circuit arrangement comprising a microcontroller and a memory device which are interconnected only via an asynchronous serial line;
Fig. 2 das bitweise Format eines asynchronen Nachrichten-, Befehls- oder Steuerzeichens und Fig. 2 shows the bitwise format of an asynchronous message, command or control character and
Fig. 3 das Format eines erfindungsgemäßen Reset-Zeichens. Fig. 3 shows the format of a reset character according to the invention.
In Fig. 1 ist eine beispielhafte Schaltungsanordnung dargestellt, die als Steuer- und/oder Überwachungseinrichtung einen Mikrocontroller 10 aufweist, der über eine einzige Leitung 40 mit einem Speicherbaustein 20 als rücksetzbare Komponente verbunden ist. Der Mikrocontroller 10 besitzt eine asynchrone serielle Schnittstelle 15, die einen Leitungs- Coder zum Erzeugen von Nachrichten-, Befehls- und Steuerzeichen mit einer ersten zeitlichen Länge sowie zum Erzeugen eines einen Reset-Befehl darstellenden Zeichens, kurz Reset-Zeichen genannt, mit einer zweiten zeitlichen Länge, die um eine vorbestimmte Dauer länger als die zeitliche Länge der Nachrichten-, Befehls- und Steuerzeichen ist, aufweist.In Fig. 1, an exemplary circuit is shown having as control and / or monitoring means includes a microcontroller 10, which is connected via a single line 40 with a memory block 20 as a resettable component. The microcontroller 10 has an asynchronous serial interface 15 , which has a line encoder for generating message, command and control characters with a first time length and for generating a character representing a reset command, in short called reset character, with a second temporal length, which is a predetermined duration longer than the temporal length of the message, command and control characters.
Der Speicherbaustein 20 verfügt ebenfalls über eine asynchrone serielle Schnittstelle 25, die einen Leitungs- Decoder aufweist, der empfangene Nachrichten-, Befehls-, Steuer- und Reset-Zeichen in Abhängigkeit von der jeweiligen Zeichenlänge erkennen kann. Ferner ist in dem Speicherbaustein 20 eine nicht dargestellte Einrichtung zum Rücksetzen des Speicherbausteins 20 unter Ansprechen auf ein erkanntes Reset-Zeichen vorgesehen. Wie in Fig. 1 dargestellt, sind der Mikrocontroller 10 und der Speicherbaustein 20 lediglich über die asynchrone serielle Leitung 40 verbunden. Eine separate Leitung zur Übertragung eines Reset-Zeichens ist nicht erforderlich.The memory module 20 also has an asynchronous serial interface 25 which has a line decoder which can recognize received message, command, control and reset characters as a function of the respective character length. Furthermore, a device (not shown) for resetting the memory module 20 in response to a recognized reset symbol is provided in the memory module 20 . As shown in FIG. 1, the microcontroller 10 and the memory module 20 are only connected via the asynchronous serial line 40 . A separate line for transmitting a reset sign is not required.
Wie Fig. 2 zeigt, besteht jedes asynchron übertragene Nachrichten-, Befehls- oder Steuerzeichen aus einem Startbit, einer vorbestimmten Anzahl von Nutzdaten-Bits, einem Paritäts-Bit und einem Stopbit, wobei das Start- und Stopbit logisch entgegengesetzte Zustände besitzen. Durch die Stop/- Start-Flanke, die Anzahl der Bits innerhalb des Zeichens und durch die Länge eines Bits ist die zeitliche Länge einer Zeichenübertragung und damit das Ende des Nachrichten-, Befehls- oder Steuerzeichens eindeutig definiert. Damit der Leitungs-Decoder 25 des Speicherbausteins 20 zwischen einem Nachrichten-, Befehls- und Steuerzeichen sowie einem Reset- Zeichen, die alle über dieselbe Leitung 40 übertragen werden, unterscheiden zu können, ist der Leitungs-Coder 15 in der Lage, die zeitliche Länge bzw. die Übertragungsdauer eines Reset-Zeichens in vorbestimmter Weise gegenüber der Länge eines Nachrichten-Zeichens zu verlängern, die nachfolgend ausführlich erläutert wird.As FIG. 2 shows, each asynchronously transmitted message, command or control character consists of a start bit, a predetermined number of user data bits, a parity bit and a stop bit, the start and stop bit having logically opposite states. The stop / start edge, the number of bits within the character and the length of a bit clearly define the length of time for a character transmission and thus the end of the message, command or control character. In order for the line decoder 25 of the memory module 20 to be able to distinguish between a message, command and control character and a reset character, which are all transmitted via the same line 40 , the line encoder 15 is able to determine the length of time or to extend the transmission duration of a reset character in a predetermined manner compared to the length of a message character, which is explained in detail below.
Fig. 3 zeigt das Format eines Reset-Zeichens, bei dem die zeitliche Verlängerung dadurch erreicht wird, daß die Länge jedes Bits im Zeichen um einen vorbestimmten Betrag verlängert wird. Der Betrag der Verlängerung der zeitlichen Länge des Reset-Zeichens gegenüber der zeitlichen Länge des Nachrichten-, Befehls- oder Steuerzeichens ist unwesentlich, sie sollte jedoch aus Gründen der Sicherheit deutlich über der maximal möglichen Zeitdauer einer Zeichenlänge liegen, beispielsweise doppelt so lange sein. In diesem Fall muß der Leitungs-Coder 15 derart ausgebildet sein, daß er ein Reset- Zeichen erzeugen kann, bei dem jedes Bit doppelt so lang ist, wie die Länge eines Bits in einem gewöhnlichen Nachrichten-, Befehls- oder Steuerzeichen. Dies kann beispielsweise dadurch erreicht werden, daß der Leitungs-Coder 15 das Reset-Zeichen mit einer halben Übertragungsrate senden kann. Neben einer Verlängerung der zeitliche Länge ist das Reset-Zeichen dadurch charakterisiert, daß die das Reset-Zeichen darstellenden Bits allesamt den gleichen physikalischen Pegel wie das Startbit aufweisen. Fig. 3 shows the format of a reset character in which the time extension is achieved by extending the length of each bit in the character by a predetermined amount. The amount of the lengthening of the time length of the reset character compared to the time length of the message, command or control character is insignificant, but for reasons of security it should be significantly longer than the maximum possible length of a character length, for example twice as long. In this case, the line encoder 15 must be designed in such a way that it can generate a reset character in which each bit is twice as long as the length of a bit in an ordinary message, command or control character. This can be achieved, for example, in that the line encoder 15 can send the reset symbol at half the transmission rate. In addition to extending the length of time, the reset symbol is characterized in that the bits representing the reset symbol all have the same physical level as the start bit.
Anstatt zur Erzeugung des Reset-Zeichens die Anzahl der Bits im Verhältnis zu einem Nachrichten-, Befehls- oder Steuerzeichen unverändert zu lassen und die Länge jedes Bits zu verlängern, kann alternativ die Bitlänge beibehalten werden und die Anzahl der Bits im Verhältnis zu einem Nachrichten-, Befehls- oder Steuerzeichen erhöht werden.Instead of generating the reset character, the number of Bits relative to a message, command or Leave control characters unchanged and the length of each bit to extend, can alternatively maintain the bit length and the number of bits in relation to one Message, command or control characters can be increased.
Nachfolgend wird die Funktionsweise der Schaltungsanordnung beim Übertragen eines Nachrichten- Zeichens zum Speicherbausteines 20 näher erläutert.The functioning of the circuit arrangement when transmitting a message character to the memory module 20 is explained in more detail below.
Zunächst sei angenommen, daß das Stopbit durch einen logischen High-Pegel und das Startbit eines Zeichens durch einen logischen Low-Pegel dargestellt wird, wie in Fig. 2 gezeigt. Ferner sei angenommen, daß zuerst ein gewöhnliches asynchrones Nachrichtenzeichen vom Mikrocontroller 10 zum Speicherbaustein 20 übertragen werden soll. Während einer übertragungsfreien Zeit wird über die Leitung 40 ein logischer High-Pegel an den Leitungs-Decoder 25 des Speicherbausteins 20 angelegt. Wird das asynchrone Nachrichten-Zeichen mit definierter Länge vom Mikrocontroller 10 über die Leitung 40 zum Leitungs-Decoder 25 des Speicherbausteins 20 übertragen, erkennt der Leitungs-Decoder 25 einen Übergang vom High-Pegel zum Low-Pegel, d. h. eine Stop-/Start-Flanke, und damit den Beginn des empfangenen Nachrichten Zeichens. Nach dem Erkennen des Startbits geht der Leitungs-Decoder 25 in den Zustand "Warten auf Nutzdaten- und Paritäts-Bits" über. Nachdem alle Nutzdaten- und Paritätsbits empfangen worden sind, wechselt der Leitungs- Decoder 25 in den Zustand "Warten auf das Stopbit". Ein Stopbit erkennt der Leitungs-Decoder 25 dadurch, daß am Ende des Zeichens der logische Pegel von Low auf High übergeht. Wie in Fig. 2 gezeigt, tastet der Leitungs-Decoder 25 im Rhythmus der Übertragungsrate alle Bits ab. Aufgrund der festgelegten Zeichenlänge weiß der Leitungs-Decoder 25, wieviele Bits für ein gültiges Nachrichten-Zeichen empfangen werden müssen.First, assume that the stop bit is represented by a logic high level and the start bit of a character is represented by a logic low level, as shown in FIG. 2. It is further assumed that an ordinary asynchronous message character is to be transmitted from the microcontroller 10 to the memory module 20 first. During a transmission-free time, a logic high level is applied to the line decoder 25 of the memory module 20 via the line 40 . If the asynchronous message character with a defined length is transmitted from the microcontroller 10 via the line 40 to the line decoder 25 of the memory module 20 , the line decoder 25 recognizes a transition from the high level to the low level, ie a stop / start Edge, and thus the beginning of the received message character. After the start bit has been recognized, the line decoder 25 changes to the state "waiting for useful data and parity bits". After all useful data and parity bits have been received, the line decoder 25 changes to the "waiting for the stop bit" state. The line decoder 25 recognizes a stop bit in that the logic level changes from low to high at the end of the character. As shown in Fig. 2, the line decoder 25 samples all bits in the rhythm of the transmission rate. Based on the specified character length, the line decoder 25 knows how many bits must be received for a valid message character.
Im folgenden Fall soll nunmehr die Funktionsweise der Schaltungsanordnung beim Rücksetzen des Speicherbausteines 20 erläutert werden.In the following case, the operation of the circuit arrangement when resetting the memory module 20 will now be explained.
Zunächst erzeugt der Leitungs-Coder 15 des Mikrocontrollers 10 ein Reset-Zeichen dadurch, daß die Länge des Startbits und der folgenden Nutzdaten-Bits verdoppelt und jedes Bit mit dem logischen Pegel des Startbits übertragen wird. Auf diese Weise ist die zeitliche Länge des Reset- Zeichens gegenüber dem Nachrichten-Zeichen verdoppelt worden. Das Reset-Zeichen wird über die gleiche asynchrone serielle Leitung 40 übertragen, über die zuvor das Nachrichten-Zeichen übertragen worden ist. Der Leitungs-Decoder 25 ist derart implementiert, daß er ein Reset-Zeichen erkennt, sobald er eine vorbestimmte Anzahl von aufeinanderfolgenden Datenbits mit dem Pegel des Startbits detektiert. Beispielsweise muß er 12 Bits, die der doppelten Länge eines Nachrichten-Zeichens entsprechen, hintereinander abtasten, um ein Reset-Zeichen zu erkennen. Dazu tastet der Leitungs-Decoder 25 das empfangene Reset-Zeichen mit der gleichen Abtastrate ab, mit der er auch ein empfangenes Nachrichten-Zeichen abtastet, und zählt jedes abgetastete Datenbit. Sobald die vorbestimmte Anzahl an abgetasteten Datenbits erreicht ist, wird das detektierte Zeichen als Reset-Befehl interpretiert und der Speicherbaustein in seinen Ursprungszustand zurückgesetzt. Diese Abtastfolgen sind in Fig. 2 und 3 dargestellt. Nach der Übertragung des Reset-Zeichens erkennt der Leitungs-Decoder 25 den Beginn eines Zeichens wiederum durch das Erfassen einer Stop-/Start-Flanke.First, the line coder 15 of the microcontroller 10 generates a reset sign by doubling the length of the start bit and the following user data bits and transmitting each bit at the logic level of the start bit. In this way, the time length of the reset character has been doubled compared to the message character. The reset character is transmitted over the same asynchronous serial line 40 over which the message character was previously transmitted. The line decoder 25 is implemented such that it recognizes a reset sign as soon as it detects a predetermined number of successive data bits with the level of the start bit. For example, it must scan 12 bits, which correspond to twice the length of a message character, in succession in order to recognize a reset character. For this purpose, the line decoder 25 samples the received reset character at the same sampling rate with which it also samples a received message character and counts each sampled data bit. As soon as the predetermined number of scanned data bits has been reached, the detected character is interpreted as a reset command and the memory module is reset to its original state. These scan sequences are shown in FIGS. 2 and 3. After the transmission of the reset character, the line decoder 25 again recognizes the start of a character by detecting a stop / start edge.
Claims (5)
- a) Erzeugen eines zweiten einen Reset-Befehl darstellenden Zeichens mit einer zweiten zeitlichen Länge, die um eine vorbestimmte Dauer länger als die erste zeitliche Länge ist;
- b) Übertragen des zweiten Zeichens über die asynchrone serielle Leitung (40) zur rückzusetzenden Komponente (20);
- c) Erkennen des zweiten Zeichens als Reset-Befehl in der rückzusetzenden Komponente; und
- d) unter Ansprechen auf das erkannte zweite Zeichen wird die Komponente rückgesetzt, wobei jedes erste Zeichen ein Startbit, eine vorbestimmte Anzahl an Nutzdaten-Bits und ein Stopbit umfaßt und das zweite Zeichen wenigstens durch ein Startbit und eine Folge von Nutzdaten-Bits dargestellt wird, die allesamt den gleichen physikalischen Pegel wie das Startbit aufweisen, wobei das Start- und Stopbit jeweils durch einen unterschiedlichen physikalischen Pegel dargestellt sind.
- a) generating a second character representing a reset command with a second time length which is longer than the first time length by a predetermined duration;
- b) transmitting the second character over the asynchronous serial line ( 40 ) to the component ( 20 ) to be reset;
- c) recognizing the second character as a reset command in the component to be reset; and
- d) in response to the recognized second character, the component is reset, each first character comprising a start bit, a predetermined number of user data bits and a stop bit and the second character being represented by at least one start bit and a sequence of user data bits, all of which have the same physical level as the start bit, the start and stop bit each being represented by a different physical level.
- a) wenigstens eine Steuer- und/oder Überwachungseinrichtung (10) umfassend:
- - eine asynchrone serielle Schnittstelle (15), und
- - eine Einrichtung zum Erzeugen von ersten Zeichen mit
jeweils einer ersten zeitlichen Länge, sowie zum Erzeugen
eines zweiten einen Reset-Befehl darstellenden Zeichens
mit einer zweiten zeitlichen Länge, die um eine
vorbestimmte Dauer länger als die erste zeitliche Länge
ist, wobei jedes erste Zeichen ein Startbit, eine
vorbestimmte Anzahl an Nutzdaten-Bits und ein Stopbit
umfaßt und das zweite Zeichen wenigstens durch ein
Startbit und eine Folge von Nutzdaten-Bits dargestellt
ist, die allesamt den gleichen physikalischen Pegel wie
das Startbit aufweisen, wobei das Start- und Stopbit
jeweils durch einen unterschiedlichen physikalischen
Pegel dargestellt sind;
- a) wenigstens eine rücksetzbare Komponente (20) umfassend:
- - eine asynchrone serielle Schnittstelle (25), über die die Komponente mit der asynchronen seriellen Schnittstelle der Steuer- und/oder Überwachungseinrichtung (10) verbunden ist,
- - eine Einrichtung zum Erkennen empfangener erster und zweiter Zeichen in Abhängigkeit von der jeweiligen Zeichenlänge,
- - eine Einrichtung zum Rücksetzen der Komponente unter Ansprechen auf ein erkanntes zweites Zeichen.
- a) at least one control and / or monitoring device ( 10 ) comprising:
- - An asynchronous serial interface ( 15 ), and
- - A device for generating first characters each with a first time length, and for generating a second character representing a reset command with a second time length which is longer than the first time length by a predetermined duration, wherein each first character Start bit, a predetermined number of user data bits and a stop bit and the second character is at least represented by a start bit and a sequence of user data bits, all of which have the same physical level as the start bit, the start and stop bit each by a different physical level is shown;
- a) at least one resettable component ( 20 ) comprising:
- an asynchronous serial interface ( 25 ) via which the component is connected to the asynchronous serial interface of the control and / or monitoring device ( 10 ),
- a device for recognizing received first and second characters as a function of the respective character length,
- - A device for resetting the component in response to a recognized second character.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999103282 DE19903282C1 (en) | 1999-01-28 | 1999-01-28 | Electrical or electronic component resetting method e.g. for computer memory, uses asynchronous serial line for transmission of reset commands between serial interfaces of control and/or monitoring device and component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999103282 DE19903282C1 (en) | 1999-01-28 | 1999-01-28 | Electrical or electronic component resetting method e.g. for computer memory, uses asynchronous serial line for transmission of reset commands between serial interfaces of control and/or monitoring device and component |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19903282C1 true DE19903282C1 (en) | 2000-11-16 |
Family
ID=7895607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999103282 Expired - Lifetime DE19903282C1 (en) | 1999-01-28 | 1999-01-28 | Electrical or electronic component resetting method e.g. for computer memory, uses asynchronous serial line for transmission of reset commands between serial interfaces of control and/or monitoring device and component |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19903282C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004027496A1 (en) * | 2004-06-04 | 2005-12-22 | Conti Temic Microelectronic Gmbh | Electronic component |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2212954A (en) * | 1987-11-25 | 1989-08-02 | Toshiba Kk | Communication control system reset |
US5581549A (en) * | 1992-07-09 | 1996-12-03 | Hitachi, Ltd. | Processor resetting method and apparatus |
DE4329872C2 (en) * | 1993-09-03 | 1998-01-22 | Siemens Ag | Monitoring circuit for microprocessors |
-
1999
- 1999-01-28 DE DE1999103282 patent/DE19903282C1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2212954A (en) * | 1987-11-25 | 1989-08-02 | Toshiba Kk | Communication control system reset |
US5581549A (en) * | 1992-07-09 | 1996-12-03 | Hitachi, Ltd. | Processor resetting method and apparatus |
DE4329872C2 (en) * | 1993-09-03 | 1998-01-22 | Siemens Ag | Monitoring circuit for microprocessors |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004027496A1 (en) * | 2004-06-04 | 2005-12-22 | Conti Temic Microelectronic Gmbh | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3115455C2 (en) | ||
DE69432587T2 (en) | DELAY LINE SEPARATOR FOR DATA BUS | |
EP0953848B1 (en) | Method for setting of parameters of an integrated circuit and corresponding circuit | |
EP0137208B1 (en) | Input bit stream conversion method | |
DE3910863C2 (en) | ||
DE1295591B (en) | Control circuit arrangement for the automatic selection of the transmission speed in data transmission systems | |
EP3657734B1 (en) | Io link scanner and display for decoding communication content on an active io-link interface. | |
DE3027579C2 (en) | ||
EP0689747A1 (en) | Bit rate recognition | |
DE1474033A1 (en) | Circuit arrangement for connecting data processing systems to communication systems | |
EP1038232A2 (en) | Communications interface for serially transmitting digital data, and corresponding data transmission method | |
DE19903282C1 (en) | Electrical or electronic component resetting method e.g. for computer memory, uses asynchronous serial line for transmission of reset commands between serial interfaces of control and/or monitoring device and component | |
DE3545293C2 (en) | ||
DE2423195A1 (en) | MAINTENANCE DEVICE | |
DE3341904A1 (en) | METHOD AND DEVICE FOR ASYNCHRONOUS DATA TRANSFER | |
DE2608741A1 (en) | ARRANGEMENT AND PROCEDURE FOR INDICATING A TRANSITION FROM ONE LEVEL TO ANOTHER LEVEL IN A 2-LEVEL LOGIC SIGNAL | |
WO2001024441A2 (en) | Method and device for bi-directional communication between at least two communication participants | |
DE2922082B1 (en) | Method and arrangement for the transmission of binary successes | |
DE2838228A1 (en) | PROCEDURE AND ARRANGEMENT FOR SYNCHRONIZATION OF DATA BIT SEQUENCES | |
EP1062773B1 (en) | Data bus for a plurality of nodes | |
DE3218146C2 (en) | ||
EP1069690A2 (en) | Process for sampling biphase coded digital signals | |
DE10234348B4 (en) | Method and device for monitoring a data transmission | |
DE19914742A1 (en) | Method of transferring data | |
DE10121912C2 (en) | Method for central data rate setting in a data transmission system and device for central data rate setting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |