DE19850838C2 - Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens und Naßätzverfahren - Google Patents

Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens und Naßätzverfahren

Info

Publication number
DE19850838C2
DE19850838C2 DE19850838A DE19850838A DE19850838C2 DE 19850838 C2 DE19850838 C2 DE 19850838C2 DE 19850838 A DE19850838 A DE 19850838A DE 19850838 A DE19850838 A DE 19850838A DE 19850838 C2 DE19850838 C2 DE 19850838C2
Authority
DE
Germany
Prior art keywords
layer
wafer
etching
speed
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19850838A
Other languages
English (en)
Other versions
DE19850838A1 (de
Inventor
Wei-Chih Lin
Ming-Sheng Kao
Ming-Li Kung
Chih-Ming Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
MOSEL VITELIC Inc HSINCHU
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MOSEL VITELIC Inc HSINCHU, Siemens AG, Mosel Vitelic Inc, Promos Technologies Inc filed Critical MOSEL VITELIC Inc HSINCHU
Publication of DE19850838A1 publication Critical patent/DE19850838A1/de
Application granted granted Critical
Publication of DE19850838C2 publication Critical patent/DE19850838C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens nach dem Oberbegriff des Anspruches 1 und ein Naßätzverfahren nach dem Oberbegriff des Anspruchs 2.
Genauer gesagt bezieht sie sich auf ein Verfahren zum Ätzen von Filmen oder Schichten auf Halbleiterwafern für integrierte Schaltungen.
Verfahrensabläufe zur Herstellung von integrierten Schaltungen, die reaktive Plasmen benutzen, sind allgemein üblich in heuti­ gen Halbleiterproduktionslinien aufgrund ihres Potentials für eine sehr hochgenaue Übertragung von Resistmustern, das heißt für anisotropes Ätzen. Im Gegensatz dazu resultiert nasses che­ misches Ätzen in einem isotropen Ätzen, bei dem sowohl die ver­ tikalen als auch die lateralen Ätzraten vergleichbar sind. Nichtsdestotrotz ist das Naßätzen immer noch die praktische Al­ ternative für einen flexiblen Produktionsprozeß mit hohem Durchsatz. Mit korrekt ausgewählten Chemikalien sind die Ätzreaktionen mit der Primärschicht thermodynamisch gegenüber Reak­ tionen mit den anderen Schichten vorzuziehen. Das Ätzratenver­ hältnis näher sich gewöhnlich an das Unendliche an. Naßätzungen sind insbesondere geeignet für Rohlingsätzungen und Deckätzun­ gen von Polysilizium, Oxid, Nitrid und Metall. Kürzlich hat es einen Wiederaufstieg des Naßätzens für gewisse Prozeß- bzw. Verfahrensschritte gegeben, da Plasmaätzen die benötigte Ätzse­ lektivität, die benötigte beschädigungsfreie Grenz- bzw. Zwi­ schenfläche und die benötigten partikelkontaminationsfreien Wa­ fer nicht liefern kann. Die Verwendung von Robotern zur Handha­ bung und von ultrareinen Chemikalien hat die Partikelsteuerung und die Prozeß- bzw. Verfahrensübereinstimmung verbessert. Die­ se Verbesserungen haben die Naßätzungsprozesse bzw. -verfahren für die VLSI-Bearbeitung wiederbelebt.
Zwei grundlegende Naßätztechniken sind das Tauchätzen und das Sprühätzen. Das Tauchätzen ist die einfachste Technik. Der mas­ kierte oder unmaskierte Wafer wird in die Ätzlösung eingetaucht und ein mechanisches Rühren oder eine andere mechanische Agita­ tion werden gewöhnlich benötigt, um die Ätzgleichförmigkeit und eine reproduzierbare Ätzrate sicherzustellen. Das Sprühätzen bietet verschiedene Vorteile gegenüber dem Tauchätzen an. Das Sprühätzen benötigt ein geringeres Chemikalienvolumen und ist schneller als das Tauchätzen. Eine gute Prozeß- bzw. Verfah­ renssteuerung und Ätzgleichförmigkeit werden beim Sprühätzen leicht erhalten, da der Waferoberfläche konstant frisches Ätz­ mittel zugeführt wird, während die Ätzprodukte fortlaufend ent­ fernt werden. Sprühsysteme mit einem Drehteller mit einer An­ saugvorrichtung für einzelne Wafer bieten merkliche Vorteile bezüglich der Prozeß- bzw. Verfahrensgleichförmigkeit.
Fig. 1 ist eine Teilschnittansicht einer Schleuderätzvorrich­ tung. Wie in Fig. 1 gezeigt ist, ein Halbleiterwafer 10 ist ho­ rizontal auf einem Drehtisch bzw. Drehteller 20 einer Schleu­ derätzvorrichtung plaziert und auf diesem fixiert. Während der Halbleiterwafer 10 gedreht wird, wird eine Ätzlösung 40 von einer Düse 30, die über dem Halbleiterwafer 10 angeordnet ist, geliefert, die im wesentlichen auf den zentralen Bereich des Halbleiterwafers tropft. Der Halbleiterwafer 10 wird durch die Ätzlösung 40 geätzt, so wie sie gleichförmig über den Halblei­ terwafer unter der Wirkung der Zentrifugalkräfte verteilt bzw. verstreut wird.
Das Schleuderätzsystem, wie es in Fig. 1 illustriert ist, bie­ tet merkliche Vorteile bezüglich der Bearbeitungsgleichförmig­ keit. Jedoch war das Schleuderätzen unter Verwendung von Schwe­ felsäure und Phosphorsäure im allgemeinen nicht in der Lage, eine gleichförmige Ätzung zu liefern, da sich die viskosen Ätz­ mittel nicht gleichförmig über die Waferoberfläche ausbreiten konnten. Das Ergebnis ist ein nicht vollständiges Ätzen oder ein Unterschneiden der Oberflächenschicht, was die Chipausbeute reduziert. Die Ätzgleichförmigkeit über den Wafer wird sehr wichtig, da die Schichtdicken reduziert werden, die Vorrich­ tungsabmessungen schrumpfen und die Wafergrößen ansteigen. Dar­ um ist ein verbessertes Naßätzverfahren (Naßätzprozeß), das ei­ ne gleichförmige Ätzung sicherstellt, hochgradig wünschenswert.
Aus der JP 4-76918 A und der US 5,078,832 sind ein Verfahren nach dem Oberbegriff des Anspruchs 1 und ein Verfahren nach dem Oberbegriff des Anspruchs 2 bekannt.
Angesichts der oben erwähnten Nachteile ist es daher eine Auf­ gabe der Erfindung, ein Verfahren zum Verbessern der Ätzgleich­ förmigkeit während eines Naßätzens anzugeben.
Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 oder Anspruch 2.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Es wird ein Naßätzverfahren zum Schleuderätzen von Halbleiter­ wafern angegeben, das eine gleichförmige Ätzung über die Wafer­ oberfläche selbst dann sicherstellt, wenn viskose Ätzmittel verwendet werden.
Der Wasserfilm hilft, daß sich das nachfolgende viskose Ätzmit­ tel gleichförmiger über die Waferoberfläche ausbreitet bzw. verteilt, um so die Ätzgleichförmigkeit zu verbessern.
Entsprechend des Verfahrens nach Anspruch 2 wird in Schritt (b) der Wafer be­ vorzugterweise mit einer relativ niedrigen Geschwindigkeit ge­ dreht, um zu verhindern, daß das ausgegebene Wasser spritzt, was die Filmgleichförmigkeit zerstören würde. Das deionisierte Wasser wird mit einer Flußrate von ungefähr 0,2-1 l/min für ungefähr 1-6 Sekunden geliefert. Nachdem das deionisierte Was­ ser geliefert worden ist, ist es noch mehr zu bevorzugen, daß der Wafer mit einer höheren Geschwindigkeit für eine Zeit von zum Beispiel zwei Sekunden gedreht wird, um überschüssiges Was­ ser von dem Wafer herunterzutreiben und das verbleibende Wasser zu einem gleichförmigen Film zu verdünnen. Falls das überschüs­ sige Wasser nicht entfernt wird, wird eine große Wärmemenge, die zur Beschädigung von Halbleitervorrichtungen in der Lage ist, bei der Zuführung der Säurelösungen erzeugt.
Dieses Ätzverfahren (Ätzprozeß) ist insbesondere vorteilhaft, wenn ein viskoses Ätzmittel wie ein auf einer Schwefelsäure ba­ sierendes Ätzmittel verwendet wird. Ätzlösungen, die zur Ver­ wendung mit dieser Erfindung geeignet sind, enthalten die Lö­ sungen von Schwefelsäure, Fluorwasserstoffsäure, Salpetersäure, Phosphorsäure und Essigsäure und eine Mischung aus diesen. Die über dem Wafer ausgebildete Schicht, die geätzt wird, kann eine Metallschicht, die zum Beispiel aus Kupfer oder Aluminium aus­ gebildet ist, oder eine nicht-metallische Schicht, die aus Si­ lizium, Siliziumoxid, Borphosphorsilikatglas (BPSG), Phosphor­ silikatglas (PSG), Borsilikatglas (BSG), Siliziumnitrid, Sili­ ziumoxinitrid oder Spin-on-Glas ausgebildet ist, sein.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol­ genden Beschreibung von Beispielen anhand der Figur.
Die Figur ist eine Teilschnittansicht einer Schleuderätzvor­ richtung.
Ohne in irgendeiner Weise begrenzend zu sein, wird die vorlie­ gende Erfindung weiter durch die folgenden Beispiele illu­ striert.
VERGLEICHSBEISPIEL
Bei diesem Vergleichsbeispiel wurde eine BSG-Schicht von 5000 × 10-10 m Dicke von der darunterliegenden Siliziumnitrid­ schicht (2000-2200 × 10-10 m) durch ein herkömmliches Naßätzver­ fahren (Naßätzprozeß) abgelöst bzw. geätzt. Dieses Naßätzen wurde mit einer Schleuderätzmaschine SPIN ETCHER WET MASTER 201 (hergestellt durch Semiconductor-Equipment Zubehör) aus­ geführt. Eine Ätzlösung aus Schwefelsäure und Fluorwasser­ stoffsäure (10 : 1 V/V) wurde für eine selektive Ätzung verwen­ det. Die Ätzrezeptur und die Verfahrens- bzw. Bearbeitungsbe­ dingungen sind in der Tabelle 1 unten aufgelistet:
TABELLE 1
BEISPIEL
In diesem Beispiel wurde die BSG-Schicht wie in dem Vergleichs­ beispiel entsprechend des Verfahrens (Prozeß) der Erfindung un­ ter Verwendung des SPIN ETCHER WET MASTER 201 abgelöst bzw. ge­ ätzt. Der Wafer wurde zuerst mit DI-Wasser (deionisiertes Was­ ser) bei einer relativ niedrigen Geschwindigkeit von 700 U/min abgespült. Dieses Vorabspülen wurde für 2 Sekunden durchge­ führt, während derer die Flußrate des DI-Wassers auf ungefähr 0,2-1 l/min gesteuert wurde. Nach dieser Zeit wurde der Wafer für weitere 2 Sekunden gedreht, während die Drehgeschwindigkeit von 700 U/min auf 1200 U/min erhöht wurde, um dadurch über­ schüssiges Wasser von dem Wafer herunterzutreiben und das ver­ bleibende Wasser in einen gleichförmigen Film zu verdünnen. Nachfolgend wurde eine Ätzlösung aus Schwefelsäure und Fluor­ wasserstoffsäure (7 : 1 V/V) der Waferoberfläche zum Ausführen der BSG-Ätzung zugeführt, während die Drehung bei derselben Ge­ schwindigkeit beibehalten wurde. Die Ätzrezeptur und die Ver­ fahrens- bzw. Prozeßbedingungen sind in der Tabelle 2 unten aufgelistet:
TABELLE 2
Tabelle 3 zeigt unten die Ergebnisse für die Ätzrate und die Ätzgleichförmigkeit, die bei dem obigen Vergleichsbeispiel und dem Beispiel gemessen wurden.
TABELLE 3
Wie aus Tabelle 3 zu ersehen ist, wurde die Ätzgleichförmigkeit verglichen mit dem herkömmlichen Verfahren (Prozeß) um 5-10% durch Hinzufügen eines Vorabspülschrittes, der nur 2 Sek. benö­ tigt, verbessert. Die Ergebnisse in Tabelle 3 zeigen außerdem, daß der Wasserfilm wenig Auswirkung auf die Ätzrate hatte. Der­ art liefert diese Erfindung einen einfachen aber sehr prakti­ schen Weg, die Ätzgleichförmigkeit bei einem Naßätzverfahren (Naßätzprozeß) zu verbessern, ohne den Durchsatz signifikant zu beeinflussen.

Claims (11)

1. Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens, das die Schritte aufweist:
Vorsehen eines Halbleiterwafers (10), der eine darauf aus­ gebildete Schicht aufweist; und
Ausbilden eines Wasserfilms über der Waferoberfläche vor dem Ätzen der Schicht mit einer Säurelösung, wobei zur Ausbildung des Wasserfilms der Wafer (10) mit einer ersten Geschwindigkeit gedreht wird und deionisiertes Wasser zu dem Wafer zugeführt wird,
gekennzeichnet durch
Drehen des Wafers (10) mit einer zweiten Geschwindigkeit, die größer als die erste Geschwindigkeit ist, zur Verdün­ nung des Wasserfilms zu einem gleichmäßigen Film vor dem Ätzen.
2. Naßätzen, das die Schritte aufweist:
  • a) Drehen eines Halbleiterwafers, der eine darauf ausge­ bildete Schicht aufweist, mit einer ersten Geschwin­ digkeit;
  • b) Zuführen von deionisiertem Wasser zu dem Wafer zur Ausbildung eines Wasserfilms über der Waferoberfläche; gekennzeichnet durch
  • c) Drehen des Wafers (10) mit einer zweiten Geschwindig­ keit, die größer als die erste Geschwindigkeit ist, zur Verdünnung des Wasserfilms zu einem gleichmäßigen Film;
  • d) Zuführen einer Säurelösung zu dem Wafer zum Ätzen der Schicht, bevor die Wasserschicht getrocknet ist.
3. Verfahren nach Anspruch 2, bei dem in Schritt (d) der Wa­ fer mit der zweiten Geschwindigkeit gedreht wird.
4. Verfahren nach Anspruch 2 oder 3, bei dem das deionisierte Wasser mit einer Flußrate von ungefähr 0,2-1 l/min zuge­ führt wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem Schritt (b) für ungefähr 1-6 Sekunden ausgeführt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Schicht eine Metallschicht ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Schicht eine Kupferschicht oder Aluminiumschicht ist.
8. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Schicht eine nicht-metallische Schicht ist.
9. Verfahren nach Anspruch 8, bei dem die Schicht aus einem Material ausgebildet ist, das aus der Gruppe ausgewählt ist, die aus Silizium, Siliziumoxid, Borphosphorsilikat­ glas (BPSG), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Siliziumnitrid, Siliziumoxinitrid, Spin-on-Glas be­ steht.
10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem die Säurelösung aus der Gruppe ausgewählt ist, die aus Schwe­ felsäurelösungen, Fluorwasserstoffsäurelösungen, Salpeter­ säurelösungen, Phosphorsäurelösungen, Essigsäurelösungen und Mischungen derselben besteht.
11. Verfahren nach einem der Ansprüche 1 bis 5 und 8 bis 10, bei dem die Schicht eine Borsilikatglasschicht ist und die Säurelösung eine Lösung aus Schwefelsäure und Fluorwasser­ stoffsäure ist.
DE19850838A 1998-09-09 1998-11-04 Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens und Naßätzverfahren Expired - Lifetime DE19850838C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW087115022A TW380284B (en) 1998-09-09 1998-09-09 Method for improving etching uniformity during a wet etching process
AT0197098A AT409806B (de) 1998-09-09 1998-11-24 Verfahren zum verbessern der ätzgleichförmigkeit während eines nassätzens

Publications (2)

Publication Number Publication Date
DE19850838A1 DE19850838A1 (de) 2000-03-23
DE19850838C2 true DE19850838C2 (de) 2002-10-24

Family

ID=25597308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19850838A Expired - Lifetime DE19850838C2 (de) 1998-09-09 1998-11-04 Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens und Naßätzverfahren

Country Status (4)

Country Link
US (1) US6123865A (de)
AT (1) AT409806B (de)
DE (1) DE19850838C2 (de)
TW (1) TW380284B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037007B4 (de) * 2003-07-31 2010-02-11 Samsung Electronics Co., Ltd., Suwon Ätzverfahren zur Herstellung einer Halbleitervorrichtung

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001033938A (ja) * 1999-07-22 2001-02-09 Oki Electric Ind Co Ltd ハーフトーン位相シフトマスクの特性補正方法
WO2001024244A1 (en) * 1999-09-24 2001-04-05 Infineon Technologies North America Corp. High etch selectivity etchant for doped silicate glass
US6307240B1 (en) 2000-12-22 2001-10-23 Visteon Global Technologies, Inc. Pulsed etching manufacturing method and system
US6893578B1 (en) * 2001-12-05 2005-05-17 Sandia Corporation Selective etchant for oxide sacrificial material in semiconductor device fabrication
US6787056B2 (en) * 2002-02-07 2004-09-07 Macronix International Co., Ltd. Planarization method using anisotropic wet etching
KR100466297B1 (ko) * 2002-10-17 2005-01-13 한국디엔에스 주식회사 반도체 제조 장치
EP1575089B1 (de) * 2004-03-09 2007-11-14 Infineon Technologies AG Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
JP4393260B2 (ja) * 2004-04-20 2010-01-06 株式会社東芝 エッチング液管理方法
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
KR20090038972A (ko) * 2007-10-17 2009-04-22 삼성전자주식회사 콘택홀 형성방법 및 그를 이용한 반도체 메모리소자의제조방법
US8153523B2 (en) * 2008-09-12 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of etching a layer of a semiconductor device using an etchant layer
KR101837226B1 (ko) 2010-12-10 2018-03-09 티이엘 에프에스아이, 인코포레이티드 기판으로부터 질화물을 선택적으로 제거하는 방법
US8894877B2 (en) 2011-10-19 2014-11-25 Lam Research Ag Method, apparatus and composition for wet etching
US9017568B2 (en) 2013-01-22 2015-04-28 Tel Fsi, Inc. Process for increasing the hydrophilicity of silicon surfaces following HF treatment
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
US10269591B2 (en) * 2013-10-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of selectively removing silicon nitride and single wafer etching apparatus thereof
US9562291B2 (en) 2014-01-14 2017-02-07 Mei, Llc Metal etch system
US9870928B2 (en) 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
CN107258011A (zh) 2014-10-31 2017-10-17 维克精密表面处理有限责任公司 执行湿蚀刻工艺的系统和方法
TWI738757B (zh) 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
DK3229262T3 (en) 2016-04-05 2018-12-03 Siltronic Ag PROCEDURE FOR STEAM PHASE Etching of a Semiconductor Wafer for Trace Metal Analysis
US10541180B2 (en) 2017-03-03 2020-01-21 Veeco Precision Surface Processing Llc Apparatus and method for wafer thinning in advanced packaging applications
CN109780293A (zh) * 2018-12-29 2019-05-21 江苏日托光伏科技股份有限公司 一种具有防呆功能的水膜滴液装置
US11282739B2 (en) 2019-12-13 2022-03-22 Globalwafers Co., Ltd. Methods for removing an oxide film from a SOI structure and methods for preparing a SOI structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444714A1 (de) * 1987-11-09 1991-09-04 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung Gesellschaft m.b.H. Vorrichtung zum Behandeln scheibenförmiger Gegenstände
US5078832A (en) * 1989-05-06 1992-01-07 Dainippon Screen Mfg. Co., Ltd. Method of treating wafer surface
JPH0476918A (ja) * 1990-07-18 1992-03-11 Victor Co Of Japan Ltd ウェハ表面のエピタキシャル成長層のエッチング方法
US5633111A (en) * 1991-11-01 1997-05-27 Fuji Photo Film Co., Ltd. Photoresist composition and article containing 1,2-quinonediazide and an organic phosphorous acid compound

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3630804A (en) * 1968-08-19 1971-12-28 Chemcut Corp Etching apparatus
US3813311A (en) * 1973-01-24 1974-05-28 Gen Motors Corp Process for etching silicon wafers
DE3027934A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur einseitigen aetzung von halbleiterscheiben
JPS62150350A (ja) * 1985-12-25 1987-07-04 Hoya Corp パタ−ン形成方法
DE3611387A1 (de) * 1986-04-04 1987-10-15 Semax Gmbh Prozesstechnik Anlage und verfahren zur herstellung von integrierten schaltkreisen od. dgl. aus si- oder aus gaas-scheiben od. dgl.
JPS63237527A (ja) * 1987-03-26 1988-10-04 Hoya Corp レジスト剥離方法
US5181985A (en) * 1988-06-01 1993-01-26 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for the wet-chemical surface treatment of semiconductor wafers
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5488964A (en) * 1991-05-08 1996-02-06 Tokyo Electron Limited Washing apparatus, and washing method
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
JP3341033B2 (ja) * 1993-06-22 2002-11-05 忠弘 大見 回転薬液洗浄方法及び洗浄装置
JPH07142438A (ja) * 1993-11-22 1995-06-02 Tadahiro Omi 洗浄装置、半導体製造装置及び半導体製造ライン
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
JPH1071375A (ja) * 1996-07-05 1998-03-17 Toshiba Corp 洗浄方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444714A1 (de) * 1987-11-09 1991-09-04 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung Gesellschaft m.b.H. Vorrichtung zum Behandeln scheibenförmiger Gegenstände
US5078832A (en) * 1989-05-06 1992-01-07 Dainippon Screen Mfg. Co., Ltd. Method of treating wafer surface
JPH0476918A (ja) * 1990-07-18 1992-03-11 Victor Co Of Japan Ltd ウェハ表面のエピタキシャル成長層のエッチング方法
US5633111A (en) * 1991-11-01 1997-05-27 Fuji Photo Film Co., Ltd. Photoresist composition and article containing 1,2-quinonediazide and an organic phosphorous acid compound

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 61-105847 A, In: Patent Abstracts of Japan *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037007B4 (de) * 2003-07-31 2010-02-11 Samsung Electronics Co., Ltd., Suwon Ätzverfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
AT409806B (de) 2002-11-25
DE19850838A1 (de) 2000-03-23
US6123865A (en) 2000-09-26
TW380284B (en) 2000-01-21
ATA197098A (de) 2002-03-15

Similar Documents

Publication Publication Date Title
DE19850838C2 (de) Verfahren zum Verbessern der Ätzgleichförmigkeit während eines Naßätzens und Naßätzverfahren
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69616981T2 (de) Verfahren zur ätzung eines polysiliziummusters
DE69231803T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE69927840T2 (de) Verfahren zum reinigen der oberflächen von dielektrischen polymerischen halbleiterscheiben mit niedrigem k-wert
DE69619207T2 (de) Polierverfahren
DE10245179A1 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE3615519A1 (de) Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
AT410043B (de) Verfahren zum planarisieren von halbleitersubstraten
DE19806406C1 (de) Verfahren zum Rauhätzen einer Halbleiter-Oberfläche
DE69218069T2 (de) Verfahren zur Herstellung eines planarisierten Halbleiterbauelementes
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
DE4202447A1 (de) Verfahren zum aetzen von nuten in einem silizium-substrat
DE69217838T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
EP0282820A1 (de) Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
DE3852370T2 (de) Flankenstruktur aus organischem Material.
DE1621532B2 (de) Verfahren zum herstellen formgebender einaetzungen an einer monokristallinen halbleiterscheibe
DE102007020269A1 (de) Halbleiterstruktur mit einer elektrischen Verbindung und Verfahren zu ihrer Herstellung
EP0701276A2 (de) Verfahren zur Rückseitenätzung einer mit Siliziumdioxid beschichteten Halbleiterscheibe mit Fluorwasserstoffgas
DE4003472C2 (de) Verfahren zum anisotropen Ätzen von Siliziumplatten
DE10055763A1 (de) Verfahren zur Herstellung einer hochtemperaturfesten Verbindung zwischen zwei Wafern
DE102004063066B4 (de) Vorrichtung und Verfahren zur Waferplanierung
DE10008813B4 (de) Verfahren zur Herstellung einer Flachgraben- Isolationsstruktur und Verfahren zum Einebnen der Oberfäche einer Materialschicht in einer Halbleitervorrrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: MOSEL VITELIC INC., HSINCHU, TW

R409 Internal rectification of the legal status completed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110531

R074 Re-establishment allowed
R409 Internal rectification of the legal status completed
R081 Change of applicant/patentee

Owner name: PROMOS TECHNOLOGIES, INC., TW

Free format text: FORMER OWNER: MOSEL VITELIC INC., PROMOS TECHNOLOGIES, INC., QIMONDA AG, , TW

Owner name: MOSEL VITELIC INC., TW

Free format text: FORMER OWNER: MOSEL VITELIC INC., PROMOS TECHNOLOGIES, INC., QIMONDA AG, , TW

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: MOSEL VITELIC INC., PROMOS TECHNOLOGIES, INC., QIMONDA AG, , TW

Owner name: PROMOS TECHNOLOGIES, INC., TW

Free format text: FORMER OWNERS: MOSEL VITELIC INC., HSINCHU, TW; PROMOS TECHNOLOGIES, INC., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: MOSEL VITELIC INC., TW

Free format text: FORMER OWNERS: MOSEL VITELIC INC., HSINCHU, TW; PROMOS TECHNOLOGIES, INC., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: MOSEL VITELIC INC., HSINCHU, TW; PROMOS TECHNOLOGIES, INC., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE

R071 Expiry of right