DE19845790B4 - Process for the wet-chemical thinning of Si layers in the active emitter region of a bipolar transistor - Google Patents

Process for the wet-chemical thinning of Si layers in the active emitter region of a bipolar transistor Download PDF

Info

Publication number
DE19845790B4
DE19845790B4 DE1998145790 DE19845790A DE19845790B4 DE 19845790 B4 DE19845790 B4 DE 19845790B4 DE 1998145790 DE1998145790 DE 1998145790 DE 19845790 A DE19845790 A DE 19845790A DE 19845790 B4 DE19845790 B4 DE 19845790B4
Authority
DE
Germany
Prior art keywords
layer
stop layer
doping
etch stop
wet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998145790
Other languages
German (de)
Other versions
DE19845790A1 (en
Inventor
Jürgen Drews
Bernd Dr. Tillack
Bernd Dr. Heinemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Priority to DE1998145790 priority Critical patent/DE19845790B4/en
Priority to PCT/DE1999/003068 priority patent/WO2000017922A1/en
Publication of DE19845790A1 publication Critical patent/DE19845790A1/en
Application granted granted Critical
Publication of DE19845790B4 publication Critical patent/DE19845790B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

Verfahren zur naßchemischen Abdünnung von Siliziumschichten im aktiven Emittergebiet (7) eines Bipolartransistors, dadurch gekennzeichnet, daß eine zusätzlich mittels Atomic Layer Doping in eine Deckelschicht (3 und 9; 3 und 8) eingebrachte Dotierung mit einer Dicke kleiner 3 nm als Ätzstoppschicht (5, 10) für naßchemische Ätzmittel wirkt und die Ätzstoppschicht (5, 10) mit einem naßchemischen Ätzmittel entfernt wird.method to the wet chemical thinning of silicon layers in the active emitter region (7) of a bipolar transistor, characterized in that a additionally by means of atomic layer doping in a cover layer (3 and 9, 3 and 8) introduced doping with a thickness of less than 3 nm as the etching stop layer (5, 10) for wet chemical etchant acts and the etch stop layer (5, 10) with a wet chemical etchant Will get removed.

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors.The The invention relates to a method for wet chemical thinning of Si layers in the active emitter region of a bipolar transistor.

Mit Hilfe epitaktischer Prozesse zur Erzeugung der Basis und des Basisanschlusses lassen sich die Hochgeschwindigkeitseigenschaften von Bipolartransistoren weiter verbessern. Dabei wird die Möglichkeit der insitu-Dotierung genutzt, um geringere Basisweiten und -schichtwiderstände zu realisieren. Günstig auf die Einstellung von Basisschichtwiderstand und Stromverstärkung wirkt sich bekanntermaßen die Abscheidung von Heteroschichten aus.With Help epitaxial processes to generate the base and the base connection let the high-speed characteristics of bipolar transistors improve further. The possibility of in situ doping is thereby used to realize lower base widths and film resistances. Cheap on the setting of base layer resistance and current gain acts known the deposition of heterolayers.

In einer speziellen Einfach-Polysilizium-Technologie mit Ätzstoppschicht wurde das Verfahren der differentiellen Epitaxie zur Erzeugung epitaktischer Basisschichten verwendet. Differentielle Epitaxie bedeutet, daß epitaktisches Wachstum sowohl auf Halbleiter- als auch auf Isolatorgebieten stattfindet. So können gleichzeitig die innere Basis und der Basisanschluß auf dem Isolatorgebiet entstehen.In a special single polysilicon technology with etch stop layer the process of differential epitaxy was used to produce epitaxial Base layers used. Differential epitaxy means that epitaxial Growth takes place in both semiconductor and insulator regions. So can at the same time the inner base and the base connection on the Isolator area arise.

Nachteilig dabei ist, daß die Dicke der Epitaxieschicht der inneren Basis nicht unabhängig von der des Basisanschlusses auf dem Isolatorgebiet eingestellt werden kann. In Bezug auf Hochgeschwindigkeitsanwendungen wäre es von Vorteil, im Bereich des aktiven Basis-Emitter-Überganges eine hinreichend geringe Epitaxieschichtdicke zwischen Emitter und Basis, im äußeren Basisgebiet zur Realisierung von möglichst geringen Basisanschluß-Widerständen eine dickere Epitaxieschicht zu realisieren.adversely it is that the Thickness of the epitaxial layer of the inner base not independent of the of the base terminal can be set in the insulator area. In terms of high-speed applications, it would be beneficial in the area of the active base-emitter junction a sufficiently low epitaxial layer thickness between emitter and Base, in the outer base area for the realization of possible low base terminal resistors one To realize thicker epitaxial layer.

Aus EP 0 483 487 B1 ist ein Verfahren zur nasschemischen Abdünnung bekannt, bei dem eine Ätzstoppsicht verwendet wird.Out EP 0 483 487 B1 For example, a method for wet chemical thinning is known in which an etch stop view is used.

Aufgabe der Erfindung ist es, ein Verfahren zur naßchemischen Abdünnung der epitaktischen Siliziumschicht im aktiven Emittergebiet eines Bipolartransistors vorzuschlagen, das die Hochgeschwindigkeitseigenschaften des Bipolartransistors verbessert und insbesondere im Bereich des aktiven Basis-Emitter-Übergangs eine hinreichend geringe Epitaxieschichtdicke zwischen Emitter und Basis und im äußeren Basisgebiet zur Realisierung von möglichst geringen Basisanschluß-Widerständen eine dickere Epitaxieschicht ermöglicht.task The invention is a method for wet chemical thinning the epitaxial silicon layer in the active emitter region of a bipolar transistor propose that the high speed characteristics of the bipolar transistor improves and, in particular in the area of the active base-emitter junction a sufficiently low Epitaxial layer thickness between emitter and base and in the outer base region for the realization of the smallest possible Base terminal resistors one thicker epitaxial layer allows.

Zur Realisierung dieser gegensätzlichen Anforderungen an die Epitaxieschichtdicke wird die Epitaxieschichtdicke über der Basis, bekannt als Deckeldicke, generell erhöht und innerhalb des aktiven Emitterbereiches nachträglich mittels geeigneter Verfahren, wie z. B. naßchemischem Rückätzen, reduziert.to Realization of these opposing Epitaxial layer thickness requirements will exceed the epitaxial layer thickness over the Base, known as lid thickness, generally elevated and within the active emitter area later by suitable methods, such. As wet chemical etching, reduced.

Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1 gelöst, welches eine naßchemische Oberflächenrelief-Erzeugung im Bereich des aktiven Emitters umfasst.According to the invention this Problem solved by a method according to claim 1, which is a wet chemical Surface relief generation in the area of the active emitter.

Um definierte Silizium-Abträge im Bereich des aktiven Emitters zu erzielen, ist es zweckmäßig, eine zusätzliche insitu Dotierung epitaktisch in der Deckelschicht über der abgeschiedenen Basis zu realisieren. Diese insitu Dotierungen dienen als Ätzstoppschichten, die es ermöglichen, gut reproduzierbar mit bekannten naßchemischen Ätzmitteln definiert Silizium abzutragen.Around defined silicon deposits in the range of the active emitter, it is appropriate to a additional insitu doping epitaxially in the cover layer over the realized on a separate basis. These insitu dopings serve as etch stop layers, which make it possible good reproducibility with known wet chemical etchants defined to remove silicon.

Als Dotanden werden verschiedene chemische Elemente wie Bor, Germanium oder Kohlenstoff eingesetzt, die einen Ätzstopp bewirken.When Dotants become various chemical elements such as boron, germanium or carbon used, which cause an etching stop.

Bei Verwendung von Bor als Ätzstopp- bzw. Dotandenschicht liegt es im Bereich der Erfindung, zwischen hochdotierter Ätzstopp- bzw. Dotandenschicht und Deckelschicht einerseits und der Emitterdotierung andererseits einen Inside-Poly-Silizium-Spacer zu bilden, um einen ausreichenden seitlichen Abstand zwischen diesen unterschiedlichen Dotierungen zu realisieren.at Use of boron as etch stop or Dotandenschicht it is within the scope of the invention, between highly doped etch stop or Dotandenschicht and cover layer on the one hand and the emitter doping on the other hand, an inside-poly-silicon spacer to form enough lateral space between them realize different dopings.

Als Verfahren zur Erzeugung der Ätzstoppschicht wurde das "Atomic Layer Doping", im folgenden als ALD bezeichnet, angewandt. Beim Atomic Layer Doping wird die Dosierung und die vertikale Positionierung der Dotierstoffschicht mit Atomlagengenauigkeit eingestellt.When Method for producing the etch stop layer became the "Atomic Layer Doping ", im hereafter referred to as ALD. Atomic Layer Doping becomes the dosage and the vertical positioning of the dopant layer set with atomic layer accuracy.

Diese Atomlagengenauigkeit der Einbringung der Dotierung als Ätzstoppschicht bietet den Vorteil, die Dicke der zu ätzenden Emitterschicht mit Atomlagengenauigkeit einzustellen. Erfindungsgemäß wird die Atomlagendotierung während der Abscheidung der Emitterschicht eingebracht.These Atomic position accuracy of the introduction of the doping as etching stop layer offers the advantage of the thickness of the emitter layer to be etched with atomic layer accuracy adjust. According to the invention Atomic doping during introduced the deposition of the emitter layer.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher erläutert.embodiments The invention are illustrated in the drawings and are in following closer explained.

Die Zeichnungen zeigen:The Drawings show:

1 Schematische Darstellung eines Bipolartransistors während der Herstellung Beispiel 1, 1 Schematic representation of a bipolar transistor during production Example 1,

2 Schematische Darstellung eines Bipolartransistors während der Herstellung Beispiel 2. 2 Schematic representation of a bipolar transistor during production Example 2.

Beispiel 1example 1

Die Erfindung wird nun am Beispiel der Herstellung eines Bipolartransistors beschrieben.The The invention will now be described using the example of the production of a bipolar transistor described.

1 zeigt die Realisierung der naßchemischen Abdünnung der Silizium-Deckelschicht 3 + 9 im aktiven Emittergebiet 7 eines Bipolartransistors mit Basisanschluß auf dem Feldisolationsgebiet. 1 shows the realization of the wet-chemical thinning of the silicon cover layer 3 + 9 in the active emitter area 7 a bipolar transistor with base terminal in the field isolation region.

Eine Epitaxieschichtfolge, bestehend aus Pufferschicht 1, insitu dotierter Basisschicht 2 und Deckelschicht 3 + 9, in der sich eine Ätzstoppschicht 5 befindet, bedeckt das Gebiet des zukünftigen Emitters als einkristalliner Schichtstapel 1; 2; 3; 5; 9 und einen Teil des Feldisolationsgebietes 6 als polykristalliner Schichtstapel 1/1; 2/1; 3/1; 5/1; 9/1. Die strukturierte Epitaxieschicht ist mit einem Dielektrikum 4 bedeckt, das nur im Bereich des aktiven Emittergebietes 7 entfernt wurde. Die Dotierungsdosis der Ätzstoppschicht 5 im Deckel, erzeugt mittels ALD, ist kleiner als eine Monolage des jeweiligen Dotanden, so daß die darüberliegende Deckelschicht 9 einkristallin gewachsen ist.An epitaxial layer sequence consisting of buffer layer 1 , initu doped base layer 2 and cover layer 3 + 9 in which is an etch stop layer 5 covers the area of the future emitter as a monocrystalline layer stack 1 ; 2 ; 3 ; 5 ; 9 and a part of the field isolation area 6 as a polycrystalline layer stack 1.1 ; 2.1 ; 3.1 ; 1.5 ; 1.9 , The structured epitaxial layer is covered with a dielectric 4 covered, only in the area of the active emitter area 7 was removed. The doping dose of the etch stop layer 5 in the lid, produced by means of ALD, is smaller than a monolayer of the respective dopant, so that the overlying cover layer 9 grown monocrystalline.

Mit Hilfe bekannter naßchemischer Ätzmittel, die Silizium hochselektiv zum Die lektrikum 4 und zur Ätzstoppschicht 5 abtragen, wird im aktiven Emittergebiet die Deckelschicht teilweise entfernt. Mittels ebenfalls bekannter naßchemischer Ätzmittel kann die Ätzstoppschicht 5 entfernt werden.With the help of known wet-chemical etchants, the silicon highly selective to the lektrikum 4 and to the etch stop layer 5 In the active emitter area, the cover layer is partially removed. By means of likewise known wet chemical etchant, the etch stop layer 5 be removed.

Beispiel 2Example 2

2 zeigt eine weitere Variante der naßchemischen Abdünnung der Silizium-Deckelschicht 3 + 8 im aktiven Emittergebiet 7 eines Bipolartransistors mit Basisanschluß auf dem Feldisolationsgebiet 6. 2 shows a further variant of the wet-chemical thinning of the silicon cover layer 3 + 8th in the active emitter area 7 a bipolar transistor with base terminal in the field isolation region 6 ,

Eine Epitaxieschichtfolge, bestehend aus Pufferschicht 1, insitu dotierter Basisschicht 2 und Deckelschicht 3, in der sich eine Dotandenschicht 10 befindet, die aufgrund der Art ihrer Erzeugung bewirkt, daß die Deckelschicht 8 nach Bildung der Dotandenschicht 10 polykristallin weiterwächst, bedeckt das Gebiet des zukünftigen Emitters und einen Teil des Feldisolationsgebietes 6 als polykristalli ner Schichtstapel 1/1; 2/1; 3/1; 10/1; 8/1. Die strukturierte Epitaxieschicht ist mit einem Dielektrikum 4 bedeckt, das nur im Bereich des aktiven Emittergebietes 7 entfernt wurde. Die Dotierungsdosis der Dotandenschicht 10 im Deckel, erzeugt mittels ALD, ist größer als eine Monolage des jeweiligen Dotanden mit einer Dicke kleiner als 3 nm, so daß die darüberliegende Deckelschicht 8 polykristallin wächst.An epitaxial layer sequence consisting of buffer layer 1 , initu doped base layer 2 and cover layer 3 in which there is a dopant layer 10 due to the nature of their production causes the cover layer 8th after formation of the dopant layer 10 Polycrystalline continues to grow, covering the area of the future emitter and part of the field isolation area 6 as polykristalli ner layer stack 1.1 ; 2.1 ; 3.1 ; 1.10 ; 8.1 , The structured epitaxial layer is covered with a dielectric 4 covered, only in the area of the active emitter area 7 was removed. The doping dose of the dopant layer 10 in the lid, produced by means of ALD, is greater than a monolayer of the respective dopant with a thickness of less than 3 nm, so that the overlying cover layer 8th growing polycrystalline.

Mit Hilfe bekannter naßchemischer Ätzmittel, die Polysilizium hochselektiv zum Dielektrikum 4 und zum kristallinen Silizium 3 abtragen, wird im aktiven Emittergebiet 7 der polykristalline Teil der Deckelschicht 8 inklusive Dotandenschicht 10 entfernt.With the help of known wet-chemical etchants, the polysilicon highly selective to the dielectric 4 and crystalline silicon 3 ablate, is in the active emitter area 7 the polycrystalline part of the cover layer 8th including dopant layer 10 away.

In der vorliegenden Erfindung wurde anhand konkreter Ausführungsbeispiele ein Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung in den Ausführungsbeispielen eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und Abwandlungen beansprucht werden.In The present invention was based on concrete embodiments a method for wet chemical thinning Si layers in the active emitter region of a bipolar transistor explained. It be noted, however, that the The present invention is not limited to the details of the description in the embodiments limited is because within the scope of the claims changes and modifications be claimed.

Claims (5)

Verfahren zur naßchemischen Abdünnung von Siliziumschichten im aktiven Emittergebiet (7) eines Bipolartransistors, dadurch gekennzeichnet, daß eine zusätzlich mittels Atomic Layer Doping in eine Deckelschicht (3 und 9; 3 und 8) eingebrachte Dotierung mit einer Dicke kleiner 3 nm als Ätzstoppschicht (5, 10) für naßchemische Ätzmittel wirkt und die Ätzstoppschicht (5, 10) mit einem naßchemischen Ätzmittel entfernt wird.Process for the wet-chemical thinning of silicon layers in the active emitter region ( 7 ) of a bipolar transistor, characterized in that additionally by means of atomic layer doping in a cover layer ( 3 and 9 ; 3 and 8th ) introduced doping with a thickness of less than 3 nm as the etching stop layer ( 5 . 10 ) acts for wet chemical etchants and the etch stop layer ( 5 . 10 ) is removed with a wet chemical etchant. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierungsdosis der dotierten Ätzstoppschicht (5) kleiner als eine Monolage des verwendeten Dotanden ist, das Schicht-Wachstum der Deckelschicht (9) über der Ätzstoppschicht (5) weiter einkristallin erfolgt, und daß ein Silizium-Ätzmittel, das einkristallines Silizium der Deckelschicht (9) hochselektiv zur Ätzstoppschicht (5) und zum Dielektrikum (4) entfernt, verwendet wird.Method according to Claim 1, characterized in that the doping dose of the doped etching stop layer ( 5 ) is smaller than a monolayer of the dopant used, the layer growth of the cover layer ( 9 ) over the etch stop layer ( 5 ) further einkristallin takes place, and that a silicon etchant, the monocrystalline silicon of the cover layer ( 9 ) highly selective to the etch stop layer ( 5 ) and to the dielectric ( 4 ) is used. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierungsdosis der dotierten Ätzstoppschicht (10) größer als eine Monolage des verwendeten Dotanden mit einer Dicke kleiner als 3 nm ist, so daß das Schichtwachstum über der Ätzstopschicht (10) polykristallin erfolgt, und daß ein Silizium-Ätzmittel verwendet wird, das die Ätzstoppschicht (10) zusammen mit dem polykristallinen Silizium der Deckelschicht (8) hochselektiv zum einkristallinen Silizium (3) der Deckelschicht und zum Dielektrikum entfernt.Method according to Claim 1, characterized in that the doping dose of the doped etching stop layer ( 10 ) is greater than a monolayer of the dopant used having a thickness of less than 3 nm, so that the layer growth over the Ätzstopschicht ( 10 ) is polycrystalline, and that a silicon etchant is used, the etch stop layer ( 10 ) together with the polycrystalline silicon of the cover layer ( 8th ) highly selective to monocrystalline silicon ( 3 ) of the cover layer and to the dielectric. Verfahren nach Anspruch 1, bei dem als Dotand in der Ätzstoppschicht Bor, Germanium oder Kohlenstoff eingesetzt wird.The method of claim 1, wherein as dopant in the etch stop layer Boron, germanium or carbon is used. Verfahren nach Anspruch 1, bei dem die Dotierung während einer Abscheidung einer Deckelschicht zwischen Basis und Emitter eingebracht wird.The method of claim 1, wherein the doping while a deposition of a cover layer between the base and emitter is introduced.
DE1998145790 1998-09-21 1998-09-21 Process for the wet-chemical thinning of Si layers in the active emitter region of a bipolar transistor Expired - Fee Related DE19845790B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1998145790 DE19845790B4 (en) 1998-09-21 1998-09-21 Process for the wet-chemical thinning of Si layers in the active emitter region of a bipolar transistor
PCT/DE1999/003068 WO2000017922A1 (en) 1998-09-21 1999-09-20 METHOD FOR THE WET-CHEMICAL THINNING OF Si-LAYERS IN THE ACTIVE EMITTER REGION OF A BIPOLAR TRANSISTOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998145790 DE19845790B4 (en) 1998-09-21 1998-09-21 Process for the wet-chemical thinning of Si layers in the active emitter region of a bipolar transistor

Publications (2)

Publication Number Publication Date
DE19845790A1 DE19845790A1 (en) 2000-03-23
DE19845790B4 true DE19845790B4 (en) 2008-12-04

Family

ID=7883442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998145790 Expired - Fee Related DE19845790B4 (en) 1998-09-21 1998-09-21 Process for the wet-chemical thinning of Si layers in the active emitter region of a bipolar transistor

Country Status (2)

Country Link
DE (1) DE19845790B4 (en)
WO (1) WO2000017922A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004053393B4 (en) 2004-11-05 2007-01-11 Atmel Germany Gmbh Method for producing a vertically integrated cascode structure and vertically integrated cascode structure
DE102004053394B4 (en) * 2004-11-05 2010-08-19 Atmel Automotive Gmbh Semiconductor arrangement and method for producing a semiconductor device
DE102004055213B4 (en) 2004-11-16 2009-04-09 Atmel Germany Gmbh Method for producing an integrated circuit on a semiconductor chip

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0372476A2 (en) * 1988-12-05 1990-06-13 Nec Corporation Semiconductor device having a reduced parasitic capacitance and manufacturing method thereof
EP0382947A1 (en) * 1989-02-13 1990-08-22 International Business Machines Corporation Bipolar transistor and method of fabricating same
US5198372A (en) * 1986-01-30 1993-03-30 Texas Instruments Incorporated Method for making a shallow junction bipolar transistor and transistor formed thereby
US5296389A (en) * 1990-02-19 1994-03-22 Nec Corporation Method of fabricating a heterojunction bipolar transistor
US5362658A (en) * 1992-10-14 1994-11-08 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
EP0483487B1 (en) * 1990-10-31 1995-03-01 International Business Machines Corporation Self-aligned epitaxial base transistor and method for fabricating same
US5569944A (en) * 1992-05-29 1996-10-29 Texas Instruments Incorporated Compound semiconductor heterojunction bipolar transistor
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
EP0762489A2 (en) * 1995-09-12 1997-03-12 Daimler-Benz Aktiengesellschaft Method for fabricating a heterojunction bipolar transistor
US5640025A (en) * 1995-12-01 1997-06-17 Motorola High frequency semiconductor transistor
WO1997024757A1 (en) * 1995-12-28 1997-07-10 Philips Electronics N.V. A method of manufacturing a self-aligned vertical bipolar transistor on an soi
US5648294A (en) * 1989-11-29 1997-07-15 Texas Instruments Incorp. Integrated circuit and method
DE3915634C2 (en) * 1988-05-16 1997-09-11 Toshiba Kawasaki Kk Method for producing a bipolar transistor with a miniaturized emitter layer
EP0795899A1 (en) * 1996-03-14 1997-09-17 Daimler-Benz Aktiengesellschaft Method for fabricating a heterojunction bipolar transistor
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198372A (en) * 1986-01-30 1993-03-30 Texas Instruments Incorporated Method for making a shallow junction bipolar transistor and transistor formed thereby
DE3915634C2 (en) * 1988-05-16 1997-09-11 Toshiba Kawasaki Kk Method for producing a bipolar transistor with a miniaturized emitter layer
EP0372476A2 (en) * 1988-12-05 1990-06-13 Nec Corporation Semiconductor device having a reduced parasitic capacitance and manufacturing method thereof
EP0382947A1 (en) * 1989-02-13 1990-08-22 International Business Machines Corporation Bipolar transistor and method of fabricating same
US5648294A (en) * 1989-11-29 1997-07-15 Texas Instruments Incorp. Integrated circuit and method
US5296389A (en) * 1990-02-19 1994-03-22 Nec Corporation Method of fabricating a heterojunction bipolar transistor
EP0483487B1 (en) * 1990-10-31 1995-03-01 International Business Machines Corporation Self-aligned epitaxial base transistor and method for fabricating same
US5569944A (en) * 1992-05-29 1996-10-29 Texas Instruments Incorporated Compound semiconductor heterojunction bipolar transistor
US5362658A (en) * 1992-10-14 1994-11-08 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
EP0762489A2 (en) * 1995-09-12 1997-03-12 Daimler-Benz Aktiengesellschaft Method for fabricating a heterojunction bipolar transistor
US5640025A (en) * 1995-12-01 1997-06-17 Motorola High frequency semiconductor transistor
WO1997024757A1 (en) * 1995-12-28 1997-07-10 Philips Electronics N.V. A method of manufacturing a self-aligned vertical bipolar transistor on an soi
EP0795899A1 (en) * 1996-03-14 1997-09-17 Daimler-Benz Aktiengesellschaft Method for fabricating a heterojunction bipolar transistor
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base

Non-Patent Citations (19)

* Cited by examiner, † Cited by third party
Title
0020284434 A
0060188273 A
0070263708 A
0080264559 A
0630186479 A
07254612 A
07273125 A
08250509 A
09283532 A
BURGHARTZ,Joachim N., et.al.: Self-Aligned Bipolar Epitaxial Base n-p-n Transistors by Selective Epitaxy Emitter Window (SEEW) Technology. In: IEEE Transactions On Electron Devices, Vol.38, No.2, Feb. 1991, S.378-384
ENQUIST,Paul M., et.al.: Self-Aligned A1GaAs/ GaAs HBT with Selectively Regrown OMVPE Emitter. In: IEEE Electron Device Letters, Vol.14, No.6, *
JP Patent Abstracts of Japan: 10070134 A
June 1993, S.295-297
LEE,J.W., et.al.: Investigation Of Wet Etching Solutions For In<SUB>0.5</SUB>Ga<SUB>0.5</SUB>P. In: Solid-State Electronics, Vol.11, 1995, S.1871-1874 *
LEE,J.W., et.al.: Investigation Of Wet Etching Solutions For In0.5Ga0.5P. In: Solid-State Electronics, Vol.11, 1995, S.1871-1874
NGUYEN,Cuong T., et.al.: Application of Selective Epitaxial Silicon and Chemo-Mechanical Polishing to Bipolar Transistors. In: IEEE Transactions On Electron Devices, Vol.41, No.12, Dec. 1994, S.2343-3460 *
SATO,Fumihiko, et.al.: A Super Self-Aligned Selectively Grown SiGe Base (SSSB) Bipolar Transistor Fabricated by Cold-Wall Type UHV/CVD Technology. In: IEEE Transactions On Electron Devices, Vol.41, No.8, Aug. 1994, S.1373-1378 *
WANG,Feng, et.al.: Highly Selective Chemical Etching of Si vs. Si<SUB>1-x</SUB>Ge<SUB>x</SUB> Using NH<SUB>4</SUB>OH Solution. In: J. Electrochem. Soc., Vol.144, No.3, March 1997, S.L37 - L39 *
WANG,Feng, et.al.: Highly Selective Chemical Etching of Si vs. Si1-xGex Using NH4OH Solution. In: J. Electrochem. Soc., Vol.144, No.3, March 1997, S.L37 - L39

Also Published As

Publication number Publication date
DE19845790A1 (en) 2000-03-23
WO2000017922A1 (en) 2000-03-30

Similar Documents

Publication Publication Date Title
EP1597770A1 (en) Bipolar transistor with an improved base emitter junction and method for the production thereof
DE2500207A1 (en) INTEGRATED SEMI-CONDUCTOR ARRANGEMENT AND PROCESS FOR THEIR PRODUCTION
EP0684639A1 (en) Method of manufacturing a bipolar transistor
DE102015204411B4 (en) Transistor and method of making a transistor
DE19845789A1 (en) Bipolar transistor, especially a vertical bipolar transistor for high speed applications, is produced using selective wet chemical treatment to provide the active emitter region with a surface relief
EP1234329A1 (en) Method for producing a bipolar transistor and method for producing an integrated circuit arrangement with such a bipolar transistor
DE19845790B4 (en) Process for the wet-chemical thinning of Si layers in the active emitter region of a bipolar transistor
DE2316095A1 (en) METHOD FOR MANUFACTURING INTEGRATED CIRCUITS WITH COMPLEMENTARY CHANNEL FIELD EFFECT TRANSISTORS
EP1436842A1 (en) Bipolar transistor and method for producing the same
WO2001059845A2 (en) Bipolar transistor
DE3545244A1 (en) STRUCTURED SEMICONDUCTOR BODY
DE19840866B4 (en) A method of doping the external base pads of Si-based single-polysilicon npn bipolar transistors
DE102015208133B3 (en) BiMOS device with a fully self-aligned emitter silicon and method of making the same
EP0510349B1 (en) Method of manufacturing a MOS-transistor
DE102016210792B4 (en) Method for manufacturing a bipolar transistor
DE10249897B4 (en) Self-aligning process for producing a transistor
WO2008101877A1 (en) Selective growth of polycrystalline silicon-containing semiconductor material on a silicon-containing semiconductor surface
EP1118124B1 (en) Bipolar transistor and method for producing same
DE3545239C2 (en) Method for producing a contacting area on a structured semiconductor body
DE102016216084B4 (en) Method for manufacturing a bipolar transistor
EP1115921B1 (en) Method for producing an amorphous or polycrystalline layer on an insulating region
DE2104776A1 (en) Semiconductor device including insulated semiconductor zone
DE102006004796B4 (en) A method of fabricating a BiCMOS device comprising a first bipolar device and a second bipolar device of the same doping type
DE19845787A1 (en) Bipolar transistor, especially a high speed vertical bipolar transistor, is produced by single-poly technology with differential epitaxial base production using a nucleation layer to improve nucleation on an insulation region
EP1128422A1 (en) Method for the manufacture of bipolar transistors in a BiCMOS process

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MI, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403