DE19808890A1 - Schaltnetzteil mit aktiver Oberwellenbegrenzung - Google Patents

Description

Die Erfindung bezieht sich auf ein Schaltnetzteil mit aktiver Oberwellenbe­ grenzung gemäß dem Oberbegriff des Patentanspruchs 1.

Derartige Schaltnetzteile werden in einer Mehrzahl von Anwendungsfällen mit Erfolg eingesetzt. Sie sind insbesondere dann vorteilhaft, wenn die für den jeweiligen Anwendungsfall vom Schaltnetzteil zu liefernde Gleich­ stromversorgung ein Gleichspannungspotential erfordert, das den Scheitel­ wert der die Energie liefernden Netzwechselspannung übersteigt.

I. Stand der Technik

Aus US-A-5 705 894 ist ein durchaus typisches Beispiel für ein im Hinblick auf einen solchen Anwendungsfall ausgelegtes Schaltnetzteil bekannt. In die­ sem Dokument ist ein elektronisches Vorschaltgerät zum Betreiben einer, gegebenenfalls auch mehrerer Leuchtstofflampen beschrieben. Das Schalt­ netzteil des daraus bekannten elektronischen Vorschaltgerätes besitzt als Eingangsnetzwerk eine Gleichrichterbrücke, der eingangsseitig Netzwech­ selspannung zugeführt ist. An ihrem auf hohem Potential liegenden Aus­ gang liefert die Gleichrichterbrücke eine pulsierende Gleichspannung an eine Ladedrossel, die ihrerseits über eine in Durchlaßrichtung gepolte Ladediode an einen Speicherkondensator angeschlossen ist. Dessen zweiter Anschluß ist mit dem auf niedrigem Potential liegenden Ausgang der Gleichrichterbrücke verbunden. An den beiden Anschlüssen des Speicherkondensators wird eine stabilisierte, geglättete Gleichspannung als Versorgungsspanung für das an­ geschlossene elektronische Vorschaltgerät abgegeben. Um diese stabilisierte Gleichspannung im Vergleich zu der durch die Gleichrichterbrücke geliefer­ ten pulsierenden Gleichspannung im Potential hochzusetzen, ist ferner paral­ lel zu der Anordnung von Ladediode und Speicherkondensator ein Schalter in Form eines Leistungstransistors vorgesehen.

Eine derartige Schaltung dient dazu, die Spannungsdifferenz zwischen dem Momentanwert der Netzwechselspannung und der Gleichspannung am Speicherkondensator zu überbrücken. Wird nämlich der Leistungstransistor aktiviert und damit der Schalter geschlossen, so steigt der Strom in der La­ dedrossel linear an. Öffnet man den Schalter durch Sperren des Lei­ stungstransistors bei Erreichen eines vorgesehenen Endwertes, so entlädt sich der Strom in den Speicherkondensator, wobei vorausgesetzt ist, daß die Spannung an diesem Speicherkondensator größer ist als die gleichgerichtete Netzspannung am Ausgang der Gleichrichterbrücke. Beim nächsten Null­ durchgang dieses Entladestromes wird der Leistungstransistor wieder akti­ viert, d. h. der Schalter geschlossen, so daß sich der beschriebene Vorgang wiederholt. Der Schaltzyklus läuft mit einem mehrfachen der Netzfrequenz ab, wobei der Sollwert für die Höhe des durch die Ladedrossel fließenden Stromes, bei dem der Leistungstransistor umgeschaltet, d. h. deaktiviert wird, dem Momentanwert der pulsierenden Gleichspannung am Ausgang der Gleichrichterbrücke entspricht.

Eine derartige Ausgestaltung eines Schaltnetzteiles mit einem geregelten Hochsetzsteller ist insbesondere dann sehr vorteilhaft, wenn die Höhe der am Ausgang des Schaltnetzteiles zu erzeugenden stabilisierten Gleichspan­ nung gegenüber der speisenden Netzwechselspannung nicht zu groß ist. Je höher aber die Differenz der Ausgangsspannung des Schaltnetzteiles ist, um so voluminöser, kritischer in ihrer Dimensionierung werden die für die Funktion des Hochsetzstellers bestimmenden Elemente des Schaltnetzteiles.

Wie US-A-5 383 109 lehrt, wurde dies auch bereits erkannt. Aus diesem Do­ kument ist eine Stromversorgung in Form eines Schaltnetzteiles mit aktiver Oberwellenbegrenzung bekannt, mit dem eine definierte, relativ hochliegen­ de stabilisierte Gleichspannung auch bei einer Mehrzahl von speisenden Netzwechselspannungen mit unterschiedlichen Scheitelwerten erzeugt wird. Einer Mehrzahl von aus diesem Dokument bekannten Ausführungsformen für ein geregeltes Schaltnetzteil ist im wesentlichen der Grundgedanke ge­ meinsam, die für die Dimensionierung kritischen und im wesentlichen die Funktion des Hochsetzstellers bestimmenden Baueelemente zu verdoppeln. Im Vergleich zu dem vorstehend beschriebenen Stand der Technik ist somit bei den aus US-A-5 383 109 bekannten Schaltnetzteilen der am Ausgang des Schaltnetzteiles liegende Speicherkondensator durch die Serienschaltung zweier identischer Kondensatoren ersetzt, an denen jeweils dann nur die Hälfte der gleichgerichteten Ausgangsspannung ansteht. In ähnlicher Weise ist der einzige, den Schalter im Hochsetzsteller realisierende Leistungstransistor durch die Reihenschaltung zweier Transistoren ersetzt und schließlich die Ladedrossel in zwei Induktivitäten aufgeteilt. Dieses Schaltungskonzept erfordert allerdings, jeweils die Verbindungspunkte der beiden Speicher­ kondensatoren und der beiden Schalttransistoren mit dem Nulleitereingang der Gleichrichterbrücke zu verbinden.

Nun benötigt aber der geregelte Hochsetzsteller in jedem Fall Informationen über den momentanen Betriebszustand des Schaltnetzteiles selbst, um eine Regelung durchführen zu können, d. h. den Schalter des Hochsetzstellers zu entsprechenden Zeitpunkten ein- bzw. auszuschalten. Dies betrifft Informa­ tion über die Momentanwerte des Stromes in der Ladedrossel, der von der Gleichrichterbrücke gelieferten gleichgerichteten Netzwechselspannung so­ wie der stabilisierten Gleichspannung am Ausgang des Schaltnetzteiles. Bei einem konventionellen Schaltnetzteil mit geregeltem Hochsetzsteller, wie es zum Beispiel in der eingangs zitierten US-A-5 705 894 beschrieben ist, wird diese Information jeweils an Elementen des Schaltnetzteiles detektiert und abgegriffen, die in der Schaltungsanordnung hinter der Gleichrichterbrücke angeordnet sind. So ist es möglich, alle diese Signale auf ein gemeinsames Referenzpotential zu beziehen, das üblicherweise das Potential auf der Rückleitung zu dem auf niedrigem Potential liegenden Ausgang der Gleich­ richterbrücke ist. Bei der aus US-A-5 383 109 bekannten Lösung wird nun allerdings nicht offenbart, wie bei dem geänderten Schaltungskonzept das Problem gelöst wird, im Schaltnetzteil die Informationen über seinen mo­ mentanen Betriebszustand zu erfassen, die für die Regelung des Hochsetz­ stellers erforderlich ist.

II. Darstellung der Erfindung

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, für ein Schaltnetzteil der eingangs genannten Art eine weitere Ausführungsform zu schaffen, die eine verlustarme Wechselstrom-/Gleichstromwandlung mit kostengünstigen Bauelementen unter Verwendung einer stabilen Regelschal­ tung selbst dann erlaubt, wenn die dabei erzeugte stabilisierte Gleichspan­ nung mindestens doppelt so hoch ist wie der Scheitelwert der versorgenden Netzwechselspannung.

Bei einem Schaltnetzteil der eingangs genannten Art wird diese Aufgabe durch die im Kennzeichen des Patentanspruches 1 beschriebenen Merkmale gelöst.

Bei dieser Lösung wird lediglich die Information über den Schaltzustand des Schalters des Hochsetzstellers im wesentlichen als binäre Information unmit­ telbar am Schalter selbst erfaßt. Alle anderen Informationen über den mo­ mentanen Betriebszustand des Schaltnetzteiles, die insbesondere als Ana­ logsignale zu erfassen sind, werden jeweils über die Hilfswicklung der zwi­ schen Netzwechselspannung und der Gleichrichterbrücke des Schaltnetztei­ les liegenden Ladedrossel abgegriffen. Da die Signalbewertungseinheit auf ein definiertes Bezugspotential gelegt ist, sind alle dieser Einheit potentialfrei zugeführten analogen Zustandssignale auf das identische Bezugspotential bezogen. Sie lassen sich so sicher und dabei schaltungstechnisch einfach in der Signalbewertungseinheit analysieren und in Signale umwandeln, die als Eingangssignale in einer konventionellen Steuereinheit eines geregelten Hochsetzstellers verarbeitbar sind. Mit dieser Lösung ist es einerseits mög­ lich, unter den genannten Randbedingungen einer relativ großen Differenz zwischen der Ausgangsgleichspannung des Schaltnetzteiles und den Schei­ telwerten der speisenden Netzwechselspannung ein solches Schaltnetzteil mit kostengünstigen Bauelementen zu realisieren und dabei auch mit einfa­ chen Mitteln die entsprechende Regelschaltung für den Hochsetzsteller stabil auszugestalten.

III. Beschreibung des bevorzugten Ausführungsbeispiels

Weitere Vorteile der erfindungsgemäßen Lösung ergeben sich aus der nach­ folgenden Beschreibung eines Ausführungsbeispieles. Ein derartiges Aus­ führungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher beschrieben, dabei zeigt:

Fig. 1 die diskrete Ausgestaltung eines Schaltnetzteiles mit aktiver Oberwellenbegrenzung sowie eine diesem Schaltnetzteil zugeord­ nete Steuereinheit und ferner eine Signalbewertungseinheit,

Fig. 2 ein Impulsdiagramm zur Darstellung der prinzipiellen Funktion eines Schaltnetzteiles mit geregeltem Hochsetzsteller,

Fig. 3 eine Ausführungsform der Signalbewertungseinheit und

Fig. 4 eine Reihe von Impulsdiagrammen zur Erläuterung der Funktion des Schaltnetzteiles sowie der Steuereinheit zugeordneten Signal­ bewertungseinheit.

Fig. 1 ist in drei Funktionsblöcke unterteilt und zeigt ein Schaltnetzteil 1 in einer diskreten Schaltung, sowohl schematisch eine Steuereinheit 2 und eine Signalbewertungseinheit 3. Die Eingangsseite des Schaltnetzteiles 1 ist an Netzwechselspannung U angeschlossen, deren Phasen- und Nulleiter mit L bzw. N bezeichnet sind. An die Phase L der Netzwechselspannung U ist eine Ladedrossel L1 angeschlossen, die neben einer Primärwicklung L1p eine gleichsinnig gewickelte Hilfswicklung L1s besitzt. Die Anschlüsse dieser Hilfswicklung L1s sind mit Signaleingängen Inp1 bzw. Inp2 der Signalbe­ wertungseinheit 3 verbunden. Darüber werden, wie später noch im einzel­ nen anhand der Fig. 3 und 4 zu erläutern sein wird, der Signalbewer­ tungseinheit 3 Informationen über den momentanen Betriebszustand des Schaltnetzteiles 1 zugeführt.

An einen zweiten Anschluß der Primärwicklung L1p der Ladedrossel L1 ist eine Gleichrichteranordnung, bestehend aus einer Brückenschaltung von vier Dioden D1 bis D4, mit einem Brückeneingang angeschlossen. Der zweite Brückeneingang dieser Gleichrichteranordnung ist mit dem Nulleiter N der Netzwechselspannung U verbunden. An zwei ausgangsseitigen Anschlüssen der Gleichrichteranordnung D1 bis D4 liegt somit eine gleichgerichtete, pul­ sierende Wechselspannung Ug, wobei der auf niedrigem Potential liegende ausgangsseitige Anschluß der Gleichrichteranordnung D1 bis D4 auf einem Potential liegt, das ein Referenzpotential für das Schaltnetzteil 1 bildet. An diese ausgangsseitigen Anschlüsse der Gleichrichteranordnung D1 bis D4 ist eine aus zwei, jeweils in Durchlaßrichtung geschalteten Ladedioden D5 bzw. D6 sowie zwei Speicherkondensatoren C1 und C2 gebildete Ladespeicheran­ ordnung angeschlossen. Dabei ist der Verbindungspunkt zwischen den mit­ einander in Serie liegenden Speicherkondensatoren C1 und C2 mit dem am Nulleiter N der Netzwechselspannung U liegenden Brückenanschluß der Gleichrichteranordnung D1 bis D4 verbunden. Die beiden Verbindungs­ punkte der einen Ladediode D5 mit dem einen Speicherkondensator C1 bzw.

des zweiten Speicherkondensators C2 mit der zweiten Ladediode D6 bilden die Ausgänge des Schaltnetzteiles 1. An diesen Ausgängen wird eine gegen­ über der gleichgerichteten Netzwechselspannung Ug hochgesetzte, stabili­ sierte Gleichspannung uzw angeboten. Eine daran angeschlossene, somit gleichspannungsversorgte Last Ld ist in Fig. 1 schematisch dargestellt. Für ein derartiges Schaltnetzteil 1 ergeben sich eine Vielzahl von Anwendungs­ möglichkeiten, beispielsweise kann es insbesondere auch zur Gleichstrom­ versorgung eines elektronischen Vorschaltgerätes zum Betreiben von Leuchtstofflampen eingesetzt werden. Bei diesem typischen Anwendungsfall ist die gleichgerichtete Netzwechselspannung Ug auf ein relativ hohes Po­ tential der stabilisierten Gleichspannung uzw heraufzusetzen, die bei diesen Anwendungsfällen üblicherweise als Zwischenkreisspannung bezeichnet ist.

Um dieses Hochsetzen der Zwischenkreisspannung uzw in Bezug auf die gleichgerichtete Netzwechselspannung Ug zu ermöglichen, weist das Schalt­ netzteil 1 weiterhin einen Schalttransistor V1 auf, dessen Schaltstrecke, in Serie mit einem Detektorwiderstand Rsh liegend, parallel zur Ladungsspei­ cheranordnung D5, C1, C2, D6 an die ausgangsseitigen Anschlüsse der Gleichrichteranordnung D1 bis D4 angeschlossen ist. Mit Hilfe dieses Schalt­ transistors V1 ist es möglich, beim Hochsetzen die Spannungsdifferenz zwi­ schen dem Momentanwert der gleichgerichteten Wechselspannung Ug und der Zwischenkreisspannung uzw zu überbrücken. Wird nämlich der Schalt­ transistor V1 aktiviert (Schalterfunktion "geschlossen"), ist damit ein Neben­ schluß zur Ladungsspeicheranordnung D5, C1, C2, D6 geschaffen. Dies hat zur Folge, daß der Strom il1 in der Primärwicklung L1p linear ansteigt. Bei Erreichen eines vorgesehenen Endwertes wird der Schalttransistor deakti­ viert (Schalterfunktion "offen"). Damit entlädt sich der Strom il1 in der Pri­ märwicklung L1p der Ladedrossel L1 - abhängig davon, ob momentan die positive bzw. negative Halbwelle der Netzperiode vorliegt - jeweils in den einen oder anderen der beiden Speicherkondensatoren C1 bzw. C2 unter der Voraussetzung, daß die Zwischenkreisspannung uzw höher ist als die Netz­ spannung U. Dieser Entladevorgang endet, sobald der Strom il1 in der Pri­ märwicklung L1p der Ladedrossel Null wird. Zu diesem Zeitpunkt wird der Schalttransistor V1 erneut aktiviert, so daß anschließend die beschriebenen Vorgänge erneut ablaufen. Als Sollwert, bei dem diese Entladevorgänge ein­ geleitet werden, dient der Momentanwert der gleichgerichteten Wechsels­ pannung Ug. Dadurch wird ein im wesentlichen sinusförmiger Verlauf des Netzstromes sichergestellt, d. h. eine aktive Oberwellenbegrenzung erreicht.

Das beschriebene Schaltungsprinzip gilt für alle bekannten Hochsetzsteller und wird mit Hilfe der Steuereinheit 2 realisiert. Diese Steuereinheit 2 benö­ tigt damit eine bestimmte Information über den augenblicklichen Zustand des Schaltnetzteiles 1, um die Steuervorgänge am Schalttransistor V1 ent­ sprechend zu bewirken. Bei konventionellen Schaltnetzteilen mit einem Hochsetzsteller wird zunächst der Momentanwert der gleichgerichteten Wechselspannung Ug vorzugsweise mittels eines resistiven Spannungsteilers an den ausgangsseitigen Anschlüssen der Gleichrichteranordnung D1 bis D4 gemessen. Weiterhin ist der Momentanwert des Stromes in der Ladedrossel zu detektieren, um ihn mit dem Momentanwert der gleichgerichteten Wech­ selspannung Ug zu vergleichen. Dieser üblicherweise mittels eines Kompara­ tors durchgeführte Vergleich führt zum Öffnen des Komparators, sobald der Istwert des Stromes il1 in der Primärwicklung L1p der Ladedrossel L1 den durch die gleichgerichtete Wechselspannung Ug vorgegebenen Sollwert übersteigt. Ferner müssen die Nulldurchgänge des Stromes il1 detektiert werden, um den Schalttransistor V1 umzusteuern.

Die im Prinzip vorstehend beschriebenen Schaltvorgänge des Hochsetzstel­ lers des Schaltnetzes 1 sind in Fig. 2 in einem Diagramm beispielhaft darge­ stellt. In diesem Diagramm ist über einer Zeitachse t der Verlauf der pulsie­ renden gleichgerichteten Wechselspannung Ug dargestellt. Dabei ist für eine Halbperiode schematisch der sägezahnartige Verlauf des Stromes il1 in der Primärwicklung L1p der Ladedrossel L1 dargestellt und ferner die über den Scheitelwerten der gleichgerichteten Wechselspannung Ug liegende stabili­ sierte Ausgangsspannung des Schaltnetzteiles 1, die Zwischenkreisspannung uzw angegeben. Im vorliegenden Zusammenhang dürften diese Erläuterun­ gen, auch in ihrer Zusammenfassung, durchaus genügen, da die Funktion von Schaltnetzteilen mit einem geregelten Hochsetzsteller dem einschlägigen Fachmann durchaus bekannt ist.

Bei konventionellen Schaltnetzteilen mit geregeltem Hochsetzsteller werden üblicherweise allerdings alle Informationen über den Momentanzustand des Schaltnetzteiles 1, soweit vorstehend beschrieben, diesem bezogen auf das Referenzpotential an dem auf niedrigem Potential liegendem ausgangsseiti­ gen Anschluß der Gleichrichteranordnung D1 bis D4 entnommen. Bei der Ausgestaltung des Schaltnetzteiles 1, die vorstehend anhand von Fig. 1 be­ schrieben wurde, ist dies unter anderem auch deswegen nicht ohne weiteres möglich, weil die Ladedrossel L1, aus Dimensionierungsgründen vor der Gleichrichteranordnung D1 bis D4 liegend, unmittelbar an Netzwechsels­ pannung U angeschlossen ist. Aus diesem Grunde ist die Signalbewertungs­ einheit 3 vorgesehen, der die Information über die momentanen Signalzu­ stände im Schaltnetzteil 1 über ihre, an die Hilfswicklung L1s angeschlosse­ nen Signaleingänge Inp1 bis Inp2 potentialfrei zugeführt werden. In der Signalbewertungseinheit 3 wird nun die ihr zugeführte Information analysiert und zu Steuersignalen für die in an sich bekannter Weise aufgebaute Steuer­ einheit 2 aufbereitet.

In Fig. 3 ist ein Ausführungsbeispiel für die Ausgestaltung der Signalbe­ wertungseinheit 3 dargestellt. Anhand dieser Fig. 3 wird nachfolgend er­ läutert, wie die gewünschte Signalbewertung im vorliegenden Falle durchge­ fährt wird.

Als Eingangsschaltung besitzt die Signalbewertungseinheit 3 eine weitere, eingangsseitig an die beiden Signaleingänge Inp1 bzw. Inp2 angeschlossene Gleichrichteranordnung, gebildet aus einer Brückenschaltung von Dioden D10 bis D13, der ausgangsseitig ein Nebenschlußwiderstand R1 parallelge­ schaltet ist. Der auf niedrigem Potential liegende Brückenanschluß dieser weiteren Gleichrichteranordnung D10 bis D13 ist, um ein Bezugspotential zu definieren, über einen Masseanschluß gnd auf Referenzpotential des Schalt­ netzteiles 1 gelegt. Die über die Hilfswicklung L1s transformierte Wechsels­ pannung an der Primärwicklung L1p der Ladedrossel L1 wird somit über die weitere Gleichrichteranordnung D10 bis D13 gleichgerichtet und als der Drosselspannung proportionales Spannungssignal p_1 weiterverarbeitet.

Ferner ist es notwendig, der Signalbewertungseinheit 3 Informationen über die Momentanfunktion des Schalttransistors V1 des Schaltnetzteiles 1 zuzu­ führen. Diese Information wird an der entsprechenden Steuerleitung zwi­ schen der Steuereinheit 2 und dem Steuereingang des Schalttransistors V1 ab gegriffen und der Signalbewertungseinheit 3 als Schaltsteuersignal Sw(in) zugeführt. In der Signalbewertungseinheit 3 sind eine erste und eine zweite monostabile Kippstufe M1 bzw. M2 vorgesehen, denen dieses Signal unmittelbar bzw. invertiert über einen ersten Inverter INV1 zugeführt wird. Dabei ist dessen Ausgangssignal, d. h. das invertierte Schaltsteuersignal, mit p_2 bezeichnet. Mit den Ausgangssignalen p_3 und p_4 der beiden mono­ stabilen Kippstufen M1 bzw. M2 liegt damit, jeweils um die Zeitkonstante der Kippstufen verzögert, eine Information über den momentanen Schaltzu­ stand des Schalttransistors V1 "geschlossen" bzw. "geöffnet" vor. Diese bei­ den Ausgangssignale p_3 bzw. p_4 werden als Freigabesignal jeweils einer von zwei Abtast/Halteschaltungen ("sample and hold") S bzw. S zugeführt. Auch diese beiden Abtast/Halteschaltungen sind auf Referenzpo­ tential bezogen. Ferner wird ihren Signaleingängen jeweils das der Drossel­ spannung proportionale Spannungssignal p_1 zugeführt. Die erste Ab­ tast/Halteschaltung S speichert somit den Wert dieses proportionalen Spannungssignals p_1 zu einem Zeitpunkt, in dem der Schalttransistor V1 aktiviert (Schaltfunktion "geschlossen") ist. In diesem Zustand fällt an der Primärwicklung L1p die volle momentane Netzwechselspannung U ab, so daß das Spannungssignal p_1 dem Momentanwert der Netzwechselspan­ nung U proportional ist. Die erste Abtast/Halteschaltung S speichert diesen Wert analog und gibt ihn als Ausgangssignal Uli an ihren Ausgang ab.

Sobald anschließend der Schalttransistor V1 deaktiviert ist, liegt über der Primärwicklung L1p der Ladedrossel L1 eine Spannung, die der Differenz zwischen den Momentanwerten der Zwischenkreisspannung uzw und der Netzspannung U entspricht. Diese Differenzspannung wird über die Hilfs­ wicklung L1s transformiert, über die weitere Gleichrichteranordnung D10 bis D13 gleichgerichtet und als Analogwert mit der zweiten Ab­ tast/Halteschaltung S festgehalten. Aufgrund der Zeitkonstante der zweiten monostabilen Kippstufe M2 geschieht dies mit einer vorgegebenen Verzögerung gegenüber dem eigentlichen Ausschaltungsvorgang des Schalt­ transistors V1.

Die beiden Ausgangssignale Uli und p_5 der beiden Ab­ tast/Halteschaltungen S bzw. S werden als Eingangssignale einem analogen Addierer ADD1 zugeführt. Durch diese analoge Addition wird eine Information über den Momentanwert der Zwischenkreisspannung uzw gewonnen. Das diese Information enthaltende, d. h. der Zwischenkreisspan­ nung uzw proportionale Signal ist mit Ust bezeichnet. Bei Nulldurchgängen der Netzwechselspannung U kann momentan die Information über die Zwi­ schenkreisspannung am Ausgang des analogen Addierers ADD1 kurzzeitig ausfallen. Deshalb ist am Ausgang des analogen Addierers ADD1 ein Inte­ grationsglied INT vorgesehen, das dessen Ausgangssignal glättet. Das Aus­ gangssignal Ust (out) des Integrationsgliedes INT wird der Steuereinheit 2 zugeführt.

Diese beschriebenen Vorgänge wiederholen sich mit dem Zyklus der Schalt­ vorgänge des Schalttransistors V1, wobei die in den Ab­ tast/Halteschaltungen S bzw. S gespeicherten analogen Werte je­ weils aktualisiert werden.

Ferner ist es erforderlich, die Nulldurchgänge des Stromes il1 in der Pri­ märwicklung L1p zu detektieren, um das Ende des Entladevorganges zu er­ kennen, danach den Schalttransistor V1 wieder zu aktivieren. Dafür ist in der Signalbewertungseinheit 3 ein Komparator COM1 vorgesehen. Diesem wird über einen an den Ausgang der zweiten Abtast/Halteschaltung S ange­ schlossenen Spannungsteiler R2, R3 eine vorbestimmte Teilspannung des Ausgangssignales p_5 der zweiten Abtast/Halteschaltung S, als weite­ res Spannungssignal p_7 bezeichnet, zugeführt. Dem invertierenden Eingang dieses Komparators COM1 wird ferner das Spannungssignal p_1 am Aus­ gang der weiteren Gleichrichteranordnung D10 bis D13 zugeführt. Die Amplitude dieses Spannungssignales p_1 geht bei einem Nulldurchgang des Stromes il1 abrupt gegen Null, so daß dann der Komparator COM1 ein Aus­ gangssignal p_8 mit entsprechendem Potential abgibt.

Dies soll aber erst dann der Fall sein, wenn der Abtastvorgang in der zweiten Abtast/Halteschaltung S eindeutig abgeschlossen ist. Aus diesem Grunde wird das dieser Abtast/Halteschaltung S zugeführte Freigabe­ signal p_4 invertiert über einen zweiten Inverter N2 dem Takteingang eines D-Flip-Flops D1 als Taktsignal p_6 zugeführt. Daten- und Setzeingang des D-Flip-Flops D1 liegen gemeinsam fest verdrahtet auf hohem logischem Pegel ("log1"). Aufgrund der Laufzeiten im zweiten Inverter N2 und dem D-Flip- Flop gibt letzteres ein auf hohem Pegel liegendes Ausgangssignal p_10 erst dann ab, wenn die zweite Abtast/Halteschaltung S den entsprechenden Abtastvorgang mit Sicherheit abgeschlossen hat. Dieses Ausgangssignal p_10 des D-Flip-Flops D1 ist als Freigabesignal dem Komparator COM1 zuge­ führt. Damit ist auch dieser erst aktivierbar, wenn zuvor in der Ab­ tast/Halteschaltung S der entsprechende Abtastvorgang abgeschlossen ist. Mit dem Spannungsabfall des der Drosselspannung proportionalen Spannungssignales p_1 generiert damit der Komparator COM1 ein Aus­ gangssignal p_8, mit dem eine dritte monostabile Kippstufe M3 aktiviert wird. Deren Ausgangssignal p_9 wird über einen dritten Inverter N3 inver­ tiert und als Nulldurchgangssignal Io an die Steuereinheit 2 ausgegeben. Parallel dazu wird dieses Nulldurchgangssignal einen Rücksetzeingang des D-Flip-Flops D1 zugeführt, so daß es in seinen Ausgangszustand zurückge­ setzt wird und damit zugleich den Komparator COM1 sperrt.

In Fig. 4 sind die Verläufe der Signale, die in der vorstehenden Beschrei­ bung der Signalbewertungseinheit 3 erläutert wurden, in Form von Impuls­ diagrammen dargestellt, die einen Bereich von 0 bis π/2 der Periode der Netzwechselspannung U abdecken. Dabei ist in Zeile a) der Verlauf des der Signalbewertungseinheit 3 zugeführten Schaltsteuersignales Sw(in) in Form einer bipolaren Impulsfolge dargestellt. Zeile b) von Fig. 4 zeigt schema­ tisch den Spannungsverlauf an der Hilfswicklung L1s der Ladedrossel L1. Dementsprechend ist in Zeile c) von Fig. 4 der Spannungsverlauf des der Drosselspannung proportionalen, über die weitere Gleichrichteranordnung D10 bis D13 gleichgerichteten Spannungssignales p_1 wiedergegeben.

Wenn nun zu einem Zeitpunkt t1 mit der positiven Flanke des Schaltsteuer­ signales Sw(in) der Leistungstransistor V1 aktiviert wird, dann liegt an der Hilfswicklung L1s der Ladedrossel L1 der transformierte Momentanwert der vollen Drosselspannung, der über die Eingänge Inp1 bzw. Inp2 der Signal­ bewertungseinheit 3 zugeführt wird und in Zeile b) von Fig. 4 schematisch dargestellt ist. Wie dieser Impulsfolge im weiteren Verlauf zu entnehmen ist, steigt dieser Wert zunächst mit jedem Schaltzyklus des Schalttransistor V1 an. Entsprechendes gilt natürlich auch für das daraus abgeleitete, gleichge­ richtete, da bei der Drosselspannung proportionale Spannungssignal p_1, das in Zeile c) von Fig. 4 dargestellt ist.

Mit der positiven Flanke des Schaltsteuersignales Sw(in), die zum Zeitpunkt t1 auftritt, wird die erste monostabile Kippstufe M1 der Signalbewertungs­ einheit 3 gesetzt und damit mit einer vorgegebenen Verzögerung ein erster Freigabeimpuls des in Zeile d) von Fig. 4 dargestellten Ausgangssignales der ersten monostabilen Kippstufe erzeugt. Mit diesem Impuls wird die erste Abtast/Halteschaltung S freigegeben, um das der Drosselspannung proportionale Spannungssignal p_1 abzutasten und schließlich als propor­ tionales Spannungssignal Uli an die Steuereinheit 2 abzugeben.

Zu einem späteren, durch die in der Steuereinheit 2 realisierte Regelschal­ tung bestimmten Zeitpunkt t2 wird der Schalttransistor V1 deaktiviert und damit der Entladevorgang der Ladedrossel L1 in die Speicherkondensa­ toranordnung C1, C2 eingeleitet. Zu diesem Zeitpunkt wird die zweite mo­ nostabile Kippstufe M2 der Signalbewertungseinheit 3 gesetzt, um mit ihren Ausgangssignalen p_4 die zweite Abtast/Halteschaltung S freizugeben. Die Impulsfolge dieser Freigabesignale für die zweite Abtast/Halteschaltung S ist in Zeile e) von Fig. 4 dargestellt. Mit dem verzögert auf den Zeit­ punkt t2 folgenden Freigabeimpuls wird die zweite Abtast/Halteschaltung S freigegeben, um den Momentanwert des Spannungssignales p_1 abzu­ tasten und zu speichern, wie in Form des Ausgangssignals p_5 der zweiten Abtast/Halteschaltung S in Zeile g) von Fig. 4 dargestellt ist.

Wie bei der Beschreibung der Signalbewertungseinheit 3 im einzelnen erläu­ tert, werden die Ausgangssignale der beiden Abtast/Halteschaltungen S bzw. S mittels des Addierers ADD1 analog addiert, um das in seinem Verlauf in Zeile l) von Fig. 4 dargestellte, der Zwischenkreisspan­ nung uzw proportionale Signal Ust zu generieren. In Zeile l) von Fig. 4 ist für dieses Signal der Signalverlauf am Ausgang des Addierers ADD1 unmit­ telbar dargestellt, um die bei der Beschreibung von Fig. 3 erwähnten Ab­ tastlücken zu illustrieren und damit zu zeigen, warum es sinnvoll ist, dieses Ausgangssignal des Addierers ADD1 anschließend noch in dem Integrati­ onsglied INT zu glätten.

Die in den Zeilen h) bis k) von Fig. 4 dargestellten Signalverläufe illustrie­ ren die Zusammenhänge, wie insbesondere mit Hilfe des Komparators COM1 und des ihm zugeordneten D-Flip-Flops D1 die Nulldurchgänge des Stromes il1 in der Primärwicklung L1p der Ladedrossel L1 detektiert wer­ den. Mit der abfallenden Flanke des Schaltsteuersignales Sw(in) zum Zeit­ punkt t2 wird der Taktimpuls für das D-Flip-Flop D1 mit dem Ausgangs­ signal p_6 des zweiten Inverters N2 erzeugt. Damit wird der vorher gesperr­ te Komparator COM1 freigegeben, um den zum Zeitpunkt t3 auftretenden starken Abfall des der Drosselspannung proportionalen Spannungssignales p_1 - dargestellt in Zeile c) von Fig. 4 - auszuwerten. Mit seinem entspre­ chenden Ausgangssignal p_8 setzt er die dritte monostabile Kippstufe M3. Wie in Zeile i) von Fig. 4 dargestellt, wird daraufhin von dieser Kippstufe ein Ausgangsimpuls abgegeben, der in invertierter Form das entsprechende Nulldurchgangssignal Io bildet, wie in Zeile j) von Fig. 4 dargestellt ist. Da mit diesem Impuls auch das D-Flip-Flop D1 zurückgesetzt wird, ergibt sich der in Zeile k) von Fig. 4 dargestellte Signalverlauf für das Freigabesignal p_10 des Komparators COM1.

Die beschriebenen Vorgänge wiederholen sich nun entsprechend dem Schaltzyklus des Schalttransistors V1, so daß sich in Abhängigkeit von dem im weiteren Verlauf ansteigenden Momentanwert der gleichgerichteten Netzwechselspannung Ug die in Fig. 4 dargestellten Signalverläufe erge­ ben.

Claims (10)

1. Schaltnetzteil zum Versorgen einer gleichstromgespeisten Last durch eine hochgesetzte stabilisierte Gleichspannung, die aus einer Netzwechselspannung mittels einer Gleichrichterschaltung, einer La­ dedrossel, eines durch eine Steuereinheit gesteuerten, mit seiner Schalt­ strecke Ausgängen der Gleichrichterschaltung parallel liegenden Schal­ ters sowie einer Ladungsspeicheranordnung, die der Schaltstrecke die­ ses Schalters wiederum parallel liegend vorgesehen ist und deren An­ schlüsse Versorgungsanschlüsse für die gleichstromgespeiste Last zum Zuführen der stabilisierten Gleichspannung bilden, dadurch ge­ kennzeichnet,
daß die Ladedrossel (L1) im auf hohem Potential (L) liegenden Lei­ tungszweig zwischen Netzwechselspannung (U) und der Gleichrichter­ schaltung (D1 bis D4) angeordnet ist und eine Hilfswicklung (L1s) mit sekundärseitigen Anschlüssen aufweist,
und daß eine Signalbewertungseinheit (3) zum potentialfreien Bewerten des momentanen Ladungszustandes der Ladedrossel vorgesehen ist, die einerseits ebenso wie die Steuereinheit (2) auf ein mit dem Potential auf dem Rückleitungszweig zur Gleichrichterschaltung übereinstim­ mendes Referenzpotential (gnd) gelegt ist und die andererseits an die sekundärseitigen Anschlüsse der Hilfswicklung angeschlossen ist sowie Signalausgänge besitzt, die mit zugeordneten Signaleingängen der Steuereinheit zum Übertragen von Eingangssteuersignalen (Uli, Ust, Io) in diese Steuereinheit verbunden sind.

2. Schaltnetzteil nach Anspruch 1, dadurch gekennzeichnet, daß die Ladungsspeicheranordnung (D5, C1, C2, D6) eine Reihenschal­ tung zweier Speicherkondensatoren (C1, C2) aufweist, deren erste An­ schlüsse über einen gemeinsamen Verbindungspunkt mit einem Nullei­ teranschluß (N) der Gleichrichterschaltung (D1 bis D4) verbunden sind, sowie ein Paar von Ladedioden (D5, D6) besitzt, die, in Durchlaßrichtung gepolt, jeweils zwischen einem der Gleichspannungsausgänge der Gleichrichterschaltung und einem von zweiten Anschlüssen der Spei­ cherkondensatoren angeordnet sind, wobei die Verbindungspunkte zwi­ schen je einer der Ladedioden (z. B. D5) und einem der Speicherkonden­ satoren (z. B. C1) Versorgungsanschlüsse für die gleichstromgespeiste Last (LD) zum Zuführen der stabilisierten Gleichspannung (uzw) bilden und daß der Schalter durch einen Leistungstransistor (V1) gebildet ist, dessen Schaltstrecke, in Serie mit einem Vorwiderstand (Rsh) den Gleich­ spannungsausgängen der Gleichrichterschaltung parallel liegend ange­ ordnet ist.

3. Schaltnetzteil nach Anspruch 2, dadurch gekennzeichnet, daß an den Verbindungspunkt des Vorwiderstandes (Rsh) mit der Schaltstrecke des Leistungstransistors (V1) ein Steuersignaleingang der Steuereinheit (2) angeschlossen ist, über den letzterer ein dem momentan über die Schaltstrecke des Leistungstransistors fließenden Strom propor­ tionales Signal zugeführt ist und daß ein Steuereingang des Lei­ stungstransistors mit einem Steuersignalausgang (Sw(out)) der Steuer­ einheit verbunden ist, deren darüber übertragenes Steuersignal (Sw) den Leistungstransistor leitend schaltet solange der Drosselstrom einen Soll­ wert nicht überschreitet, der aus der gleichgerichteten Netzwechselspan­ nung (Ug) multipliziert mit einer in der Steuereinheit gebildeten Regler­ spannung abgeleitet ist.

4. Schaltnetzteil nach einem der Ansprüche 2 oder 3, dadurch ge­ kennzeichnet, daß die Signalbewertungseinheit (3) als Eingangs­ netzwerk eine weitere, mit den Anschlüssen der Hilfswicklung (L1s) der Ladedrossel verbundene Gleichrichteranordnung (D10 bis D13) aufweist, deren auf niedrigem Potential liegender Gleichrichterausgang über eine Masseleitung (gnd) mit dem auf niedrigem Potential liegen­ den Ausgang der Gleichrichteranordnung (D1 bis D4) des Schaltnetztei­ les (1) verbunden ist und daß in der Signalbewertungseinheit ferner zwei Abtast-/Halteschaltungen (S bzw. S) vorgesehen sind, deren Signalabtasteingänge jeweils mit dem auf hohem Potential lie­ genden Ausgang der weiteren Gleichrichteranordnung verbunden sind, und die Freigabeeingänge besitzen, denen ein Schaltsteuersignal (Sw(in)) des Leistungstransistors (V1) unmittelbar bzw. invertiert zuge­ führt ist, wodurch die Abtast-/Halteschaltungen ein dem Momentan­ wert der Spannung an der Ladedrossel (L1) des Schaltnetzteiles (1) proprotionales Signal (Uli) bzw. ein dem Momentanwert eines Signa­ les (p_5) abtasten und zwischenspeichern, das aus der Differenz zwi­ schen der Zwischenkreisspannung (uzw) und der gleichgerichteten Netzwechselspannung (Ug) gebildet ist, um daraus abgeleitet an die Steuereinheit (2) eine Information (Ust(out), Uli(out)) über den Lade­ drosselstrom (il1) bzw. die Höhe der Zwischenkreisspannung (uzw) abzugeben.

5. Schaltnetzteil nach Anspruch 4, dadurch gekennzeichnet, daß an den Freigabeeingang der Abtast-/Halteschaltungen (S bzw. S) jeweils der Ausgang einer monostabilen Kippstufe (M1 bzw. M2) angeschlossen ist, deren Eingängen das Schaltsteuersignal (Sw) des Leistungstransistors (V1) unmittelbar bzw. über einen ersten Inverter (N1) zugeführt ist.

6. Schaltnetzteil nach Anspruch 4 oder 5, dadurch gekenn­ zeichnet, daß Erzeugen eines den Nulldurchgängen der Stromes (il1) der Ladedrossel (L1) entsprechenden Impulssignales (Io) in der Signalbewertungseinheit (3) ein Komparator (COM1) vorgesehen ist, der mit seinem invertierenden Eingang einerseits mit dem auf hohem Po­ tential liegenden Ausgang der weiteren Gleichrichteranordnung (D10 bis D13) verbunden ist und mit seinem zweiten Eingang an den Aus­ gang der zweiten Abtast-/Halteschaltung (S) angekoppelt ist und an seinem Ausgang ein Signal (p_8) abgibt, das gegensinnig zum Abfall des Stromes (il1) in der Ladedrossel (L1) auf hohes Potential ansteigt.

7. Schaltnetzteil nach Anspruch 6, dadurch gekennzeichnet, daß dem Komparator (COM1) ein D-Flipflop (D1) zugeordnet ist, des­ sen Dateneingang fest verdrahtet auf logischem Pegel "eins" liegt, des­ sen Takteingang über das Freigabesignal (p_4) der zweiten Abtast- /Halteschaltung (S) angesteuert ist und dessen Signalausgang an einen Freigabeeingang des Komparators angeschlossen ist, so daß der Komparator erst dann freigegeben ist, wenn der Abtastvorgang in der zweiten Abtast-/Halteschaltung abgeschlossen ist.

8. Schaltnetzteil nach Anspruch 7, dadurch gekennzeichnet, daß an den Ausgang des Komparators (COM1) eine Reihenschaltung bestehend aus einer weiteren monostabilen Kippstufe (M3) und einem weiteren Inverter (N3) angeschlossen ist, der zeitlich synchronisiert mit dem Nulldurchgang des Stromes (il1) in der Ladedrossel (L1) einen Im­ puls eines Nulldurchgangssignales (Io(out)) abgibt, sowohl der Steuer­ einheit (2) als Eingangssteuersignal (Io(in)) als auch einem Rücksetzein­ gang des D-Flipflops (D1) zugeführt ist.

9. Schaltnetzteil nach einem der Ansprüche 4 bis 8, dadurch ge­ kennzeichnet, daß in der Signalbewertungseinheit (3) ein Analo­ gaddierer (ADD1) vorgesehen ist, dessen Signaleingänge mit den Signalausgängen der ersten bzw. zweiten Abtast-/Halteschaltung (S bzw. S) verbunden sind und damit ein der Zwischen­ kreisspannung (uzw) proportionales Ausgangssignal (Ust) erzeugt.

10. Schaltnetzteil nach Anspruch 9, dadurch gekennzeichnet, daß an den Ausgang das Analogaddierers (ADD1) ein Integrationsglied (INT) angeschlossen ist, dessen Ausgangssignal Ust(out) der Steuerein­ heit (2) als ein dem Momentanwert der Zwischenkreisspannung (uzw) proportionales Signal zugeführt wird.