DE19742403A1 - Method of manufacturing a semiconductor structure - Google Patents
Method of manufacturing a semiconductor structureInfo
- Publication number
- DE19742403A1 DE19742403A1 DE19742403A DE19742403A DE19742403A1 DE 19742403 A1 DE19742403 A1 DE 19742403A1 DE 19742403 A DE19742403 A DE 19742403A DE 19742403 A DE19742403 A DE 19742403A DE 19742403 A1 DE19742403 A1 DE 19742403A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- oxide
- spacers
- areas
- crowns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel lung einer Halbleiterstruktur, und insbesondere ein Verfahren zur Herstellung einer Halbleiterstruktur auf einer Hauptflä che eines Substrats mit einer Mehrzahl von Gräben mit ent sprechenden Grabenkronen, Grabenböden und Grabenwänden.The present invention relates to a method of manufacture development of a semiconductor structure, and in particular a method for the production of a semiconductor structure on a main surface surface of a substrate with a plurality of trenches with ent speaking trench crowns, trench floors and trench walls.
Obwohl prinzipiell auf die verschiedensten Halbleiterstruktu ren anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand einer Festwert-Speicher zellenanordnung mit vertikalen MOS-Transistoren beschrieben.Although in principle on a wide variety of semiconductor structures applicable, the present invention and her underlying problem using a fixed value memory cell arrangement with vertical MOS transistors described.
Aus der DE 195 10 042 C2 ist eine Festwert-Speicherzellenan ordnung bekannt, bei der in einer Hauptfläche des Halbleiter substrates Längsgräben vorgesehen sind, die im wesentlichen parallel zu den Zeilen verlaufen. Quer zu den Zeilen verlau fen die Wortleitungen, die jeweils mit den Gateelektroden von entlang unterschiedlichen Zeilen angeordneten MOS-Transisto ren der Speicherzellen verbunden sind.A fixed value memory cell is known from DE 195 10 042 C2 order known in a main surface of the semiconductor Substrate trenches are provided, which are essentially run parallel to the lines. Right across the lines open the word lines, each with the gate electrodes of MOS transistors arranged along different lines ren of the memory cells are connected.
Durch solch eine Festwert-Speicherzellenanordnung mit paral lelen Längsgräben ist es möglich, die Projektion der Spei cherzellen auf die Hauptfläche um bis zu 50% zu reduzieren. So kann eine Packungsdichte von 3,125 Bit/µm2 bei einer mini malen photolithograpischen Strukturbreite von 0,4 µm erzielt werden.Such a fixed value memory cell arrangement with parallel longitudinal trenches makes it possible to reduce the projection of the memory cells onto the main area by up to 50%. A packing density of 3.125 bits / µm 2 can be achieved with a miniature photolithographic structure width of 0.4 µm.
Die DE 195 14 834 C1 schlägt vor, bei solch einer Festwert- Speicherzellenanordnung Speicherzellen vorzusehen, welche ei nen vertikalen MOS-Transistor aufweisen, der zwischen einer Grabenkrone und einem Grabenboden über eine dazwischenlie gende Grabenwand verläuft. Dabei liegt der Sourcebereich auf der Grabenkrone, der Kanalbereich auf der Grabenwand und der Drainbereich auf dem Grabenboden. Zwischen den vertikalen Grabenwänden und dem Polysilizium der Wortleitungen befindet sich ein Gateoxid über dem Kanalbereich des vertikalen MOS-Transistors, also der Grabenwand.DE 195 14 834 C1 proposes, with such a fixed value Memory cell arrangement to provide memory cells which ei NEN vertical MOS transistor have between a Trench crown and a trench floor over an intermediate trench wall runs. The source area is available the trench crown, the channel area on the trench wall and the Drainage area on the trench floor. Between the vertical Trench walls and the polysilicon of the word lines is located there is a gate oxide over the channel area of the vertical MOS transistor, i.e. the trench wall.
Zur Herstellung der vertikalen MOS-Transistoren werden die Gräben zunächst mit elektrisch isolierendem Material gefüllt. Dann wird entsprechend des gewünschten Informationsmusters der Festwert-Speicherzellenanordnung das isolierende Material in den Gräben in Form vertikaler Löcher, sogenannter Program mierlöcher, entlang der Grabenkanten entfernt. Schließlich werden die Löcher nach einer Gateoxidation mit dem Polysili zium der Wortleitungen gefüllt. Die Justierung der Program mierlochmaske und das Ätzen der Löcher sind bei diesem Prozeß äußerst kritisch.To manufacture the vertical MOS transistors, the Trenches are initially filled with electrically insulating material. Then according to the desired information pattern the fixed value memory cell arrangement the insulating material in the trenches in the form of vertical holes, so-called programs gierlöcher, removed along the edge of the trench. Finally the holes after a gate oxidation with the polysili zium of the word lines filled. Adjusting the program Mierlochmaske and the etching of the holes are in this process extremely critical.
Die DE 196 09 678 offenbart die Herstellung der Source- und Drainbereiche der vertikalen MOS-Transistoren durch senk rechte Implantation parallel zu den Grabenwänden vorzunehmen.DE 196 09 678 discloses the production of the source and Drain areas of the vertical MOS transistors by lower right implantation parallel to the trench walls.
Es ist möglich, die Programmierung der vertikalen MOS-Transi storen über die Einstellung der Einsatzspannungen durch schräge Implantation von geeigneten Dotierstoffen in den Ka nalbereich vorzunehmen. Eine solche Implantation kann die Einsatzspannung des vertikalen Transistors derart verschie ben, daß er bei den verwendeten Gate-Spannungen nicht öffnet. Die Implantation kann unter Verwendung einer jeweiligen Lack maske in zwei Schritten erfolgen, einmal für die rechten und einmal für die linken Grabenwände.It is possible to program the vertical MOS transi through the setting of the threshold voltages oblique implantation of suitable dopants in the Ka range. Such an implantation can Different threshold voltage of the vertical transistor ben that it does not open at the gate voltages used. The implantation can be done using a respective varnish mask in two steps, once for the right and once for the left trench walls.
Die der vorliegenden Erfindung zugrundeliegende Problematik besteht allgemein darin, daß einerseits die schräge Implanta tion zur Dotierung der Kanalbereiche die Source- und Drainbe reiche auf den waagrechten Grabenkronen und Grabenböden und andererseits die senkrechte Implantation zur Dotierung der Source- und Drainbereiche die Kanalbereiche auf den senkrech ten Grabenwänden möglichst wenig beeinflussen soll. Zudem soll der Prozeß möglichst unaufwendig sein, d. h. wenige Mas kenebenen aufweisen.The problem underlying the present invention generally consists in the fact that on the one hand the oblique implant tion for doping the channel areas the source and drain range on the horizontal trench crowns and trench bottoms and on the other hand, the vertical implantation for doping the Source and drain areas the channel areas on the perpendicular should influence the trench walls as little as possible. In addition the process should be as inexpensive as possible, d. H. few mas have ken levels.
Fig. 5 stellt eine schematische Darstellung zur Illustration der Problematik beim Stand der Technik dar. Fig. 5 is a schematic representation to illustrate the problems in the prior art.
In Fig. 5 bezeichnet 1 ein Halbleiter-Substrat mit einer Mehrzahl von Gräben 2, 3, 4 mit entsprechenden Grabenkronen 5a, 5b, 5c, 5d; Grabenböden 2a, 3a, 4a und Grabenwänden 2b, 2c; 3b, 3c; 4b, 4c. In den Grabenkronen 5a, 5b, 5c, 5d sind obere Bitleitungen 10a, 10b, 10c, 10d eingebracht, und in den Grabenböden 2a, 3a, 4a sind untere Bitleitungen 20a, 20b, 20c eingebracht.In FIG. 5, 1 denotes a semiconductor substrate with a plurality of trenches 2 , 3 , 4 with corresponding trench crowns 5 a, 5 b, 5 c, 5 d; Trench floors 2 a, 3 a, 4 a and trench walls 2 b, 2 c; 3 b, 3 c; 4 b, 4 c. Upper bit lines 10 a, 10 b, 10 c, 10 d are introduced into the trench crowns 5 a, 5 b, 5 c, 5 d, and lower bit lines 20 a, 20 b are introduced into the trench bottoms 2 a, 3 a, 4 a , 20 c introduced.
A bezeichnet die Hauptflächennormale des Halbleiter-Substrats 1. Wie durch die Pfeile in Fig. 5 dargestellt, kann eine schräge Implantation unter einem maximalen Winkel α zur Hauptflächennormalen durchgeführt werden, ohne daß es eine Abschattung der Grabenwände 2b, 3b, 4b durch die Lackmaske 70 gibt. Für eine schräge Implantation der Grabenwände 2c, 3c, 4c unter einem Winkel -α gilt dasselbe.A denotes the main surface normal of the semiconductor substrate 1 . As shown by the arrows in FIG. 5, an oblique implantation can be carried out at a maximum angle α to the normal to the main surface without there being shadowing of the trench walls 2 b, 3 b, 4 b by the resist mask 70 . The same applies to an oblique implantation of the trench walls 2 c, 3 c, 4 c at an angle -α.
Das Problem hierbei ist, daß die schräge Programmierimplanta tion nicht nur die vertikalen Grabenwände 2b, 3b, 4b er reicht, sondern auch einen Teil der Grabenböden 2a, 3a, 4a und die gesamten Grabenkronen 5a, 5b, 5c, 5d, in denen die jeweiligen Bitleitungen liegen.The problem here is that the oblique programming implantation not only extends the vertical trench walls 2 b, 3 b, 4 b, but also part of the trench floors 2 a, 3 a, 4 a and the entire trench crowns 5 a, 5 b, 5 c, 5 d, in which the respective bit lines are located.
Da der Dotierstoff der Programmierungsimplantation normaler weise einen der Bitleitungsdotierung entgegengesetzten Lei tungstyp aufweist, kann der Widerstand der Bitleitungen durch solch eine Programmierungsimplantation zunehmen. Außerdem kann der Dotierstoff der Programmierungsimplantation, insbe sondere wenn Bor als Dotierstoff verwendet wird, im Laufe des Herstellungsprozesses aus den Bitleitungen herausdiffundieren und die Einsatzspannung der vertikalen MOS-Transistoren uner wünschterweise verändern. Because the dopant of the programming implantation more normal have a Lei opposite the bit line doping device type, the resistance of the bit lines can to increase such a programming implantation. Furthermore can the dopant of the programming implantation, esp especially when boron is used as a dopant in the course of Diffuse the manufacturing process out of the bit lines and the threshold voltage of the vertical MOS transistors wish to change.
Um dem entgegenzuwirken, wurde bisher nach dem Einbringen der oberen Bitleitungen und vor der Grabenätzung eine Schutz schicht abgeschieden, die nach der Grabenstrukturierung auf den Grabenkronen belassen wurde und ein Eindringen von Do tierstoffin die oberen Bitleitungen bei der Program mierungsimplantation verhinderte.In order to counteract this, the top bit lines and protection against trench etching layer deposited after the trench structuring the trench crown was left and an intrusion of Do in the upper bit lines in the program prevention implantation prevented.
Allerdings kann in diesem Fall die Implantation von den obe ren und den unteren Bitleitungen nicht mehr gleichzeitig er folgen, und zudem passen solche Zusatzschichten nicht in mo derne Prozeßabläufe, bei denen hohe Planarität und wenige Maskenebenen gefordert sind.However, in this case the implantation from the above and the lower bit lines at the same time follow, and moreover such additional layers do not fit in mo modern process flows in which high planarity and few Mask levels are required.
Daher ist es Aufgabe der vorliegenden Erfindung, ein verbes sertes Verfahren zur Herstellung der eingangs erwähnten Halb leiterstruktur anzugeben, welches eine sichere Abdeckung nicht zu implantierender Bitleitungsbereiche gewährleistet und ökonomisch durchführbar ist.It is therefore an object of the present invention to provide a verb sertes method for producing the aforementioned half ladder structure indicate which is a safe coverage Bit line areas not to be implanted guaranteed and is economically feasible.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Verfahren gelöst, also durch ein Verfahren zur Herstellung einer Halbleiterstruktur auf einer Hauptfläche eines Substrats mit einer Mehrzahl von Gräben mit entspre chenden Grabenkronen, Grabenböden und Grabenwänden, welches die Schritte aufweist: Bilden von Spacern an den Grabenwän den; Bilden erster Leitungsgebiete in bestimmten Grabenböden und/oder in den Grabenkronen; Bilden eines Stoppoxids derart, daß sich auf den ersten Leitungsgebieten in den Grabenböden und/oder in den Grabenkronen das Stoppoxid mit einer Soll dicke bildet; und Wegätzen der Spacer; wobei die Solldicke derart gewählt wird, daß die Oxiddicke des Stoppoxids auf den ersten Leitungsgebieten in den Grabenböden und/oder in den Grabenkronen nach dem Wegätzen der Spacer einen vorbestimmten Wert erreicht. According to the invention, this object is achieved in that in claim 1 specified method solved, so by a method for Manufacture of a semiconductor structure on a main surface a substrate with a plurality of trenches with corrections trench crowns, trench floors and trench walls, which comprising the steps of: forming spacers on the trench walls the; Form the first pipeline areas in certain trench floors and / or in the trench crowns; Forming a stop oxide such that on the first line areas in the trench floors and / or in the trench crowns the stop oxide with a target thick forms; and etching away the spacers; where the target thickness is chosen such that the oxide thickness of the stop oxide on the first line areas in the trench floors and / or in the Trench crowns after the spacers have been etched away a predetermined one Value reached.
Das erfindungsgemäße Verfahren weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, daß nach der Ausbildung der oberen und/oder unteren Bitleitungen auf einfache Art und Weise eine Schutzschicht erzeugt werden kann, welche verhin dert, daß die oberen und/oder unteren Bitleitungen bei der folgenden schrägen Implantation umdotiert werden. Dabei bil det sich auf den Spacern vorteilhafterweise im wesentlichen kein Stoppoxid.The method according to the invention has an advantage over the known ones Solutions have the advantage that after training the upper and / or lower bit lines in a simple manner and How a protective layer can be created, which prevents changes that the upper and / or lower bit lines in the the following oblique implantation. Thereby bil detects advantageously on the spacers essentially no stop oxide.
Die der vorliegenden Erfindung zugrundeliegende allgemeine Idee besteht darin es auszunutzen, daß das Oxidwachstum auf den Spacern bei geeigneter Wahl der Aufwachsbedingungen we sentlich geringer ist als auf den hochdotierten Bitleitungs bereichen.The general principles underlying the present invention Idea is to take advantage of that oxide growth the spacers with a suitable choice of growth conditions is considerably less than on the highly doped bit line areas.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun gen und Verbesserungen des in Anspruch 1 angegebenen Verfah rens.Advantageous further training can be found in the subclaims conditions and improvements of the method specified in claim 1 rens.
Gemäß einer bevorzugten Weiterbildung wird ein dünnes Streuoxid auf dem Substrat vor dem Bilden der Spacer gebil det. Die Spacer werden dann unter Stehenlassen des Streu oxids an den Grabenwänden weggeätzt.According to a preferred development, a thin Scattering oxide is formed on the substrate before the spacers are formed det. The spacers are then left with the litter oxides etched away on the trench walls.
Gemäß einer weiteren bevorzugten Weiterbildung wird eine Im plantation unter einem ersten Winkel zur Hauptflächennormalen zum Ausbilden der ersten Leitungsgebiete in bestimmten Gra benböden und/oder in bestimmten Grabenkronen durchgeführt. Dies hat den Vorteil, daß alle ersten Leitungsgebiete gleich zeitig implantiert werden können.According to a further preferred development, an im plantation at a first angle to the main surface normal to form the first line areas in certain Gra benboden and / or carried out in certain trench crowns. This has the advantage that all the first line areas are the same can be implanted early.
Gemäß einer weiteren bevorzugten Weiterbildung wird der erste Winkel als im wesentlichen zur Hauptflächennormalen gewählt wird.According to a further preferred development, the first Angle chosen as essentially to the main surface normal becomes.
Gemäß einer weiteren bevorzugten Weiterbildung wird eine Im plantation unter einem zweiten Winkel zur Hauptflächennorma len zum Ausbilden entsprechender zweiter Leitungsgebiete in bestimmten Grabenwänden durchgeführt. Dabei wird der vorbe stimmte Wert der Oxiddicke des Stoppoxids nach dem nach dem Wegätzen der Spacer derart gewählt, daß die Implantation un ter einem zweiten Winkel nicht in die ersten Leitungsgebiete in den Grabenböden und/oder in den Grabenkronen gelangt.According to a further preferred development, an im plantation at a second angle to the main surface norm len to form corresponding second management areas in certain trench walls. The will be over agreed value of the oxide thickness of the stop oxide after that after Etching away the spacers chosen such that the implantation un ter a second angle not in the first line areas in the trench floors and / or in the trench crowns.
Gemäß einer weiteren bevorzugten Weiterbildung wird der zweite Winkel derart zur Hauptflächennormalen gewählt, daß gerade noch keine Abschattung der freigelegten Grabenwände auftritt. Dies bringt den Vorteil minimaler Implantations zeit.According to a further preferred development, the selected second angle to the main surface normal that just no shading of the exposed trench walls occurs. This has the advantage of minimal implantation time.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Halbleiterstruktur vertikale MOS-Transistoren auf, deren Sourcebereich an einer jeweiligen Grabenkrone oder einem je weiligen Grabenboden, deren Kanalbereich an einer jeweiligen Grabenwand und dessen Drainbereich an einem jeweiligen Gra benboden oder an einer jeweiligen Grabenkrone liegt.According to a further preferred development, the Semiconductor structure on vertical MOS transistors whose Source area on a respective trench crown or one each ditch trench floor, the channel area at a respective Trench wall and its drain area on a respective gra benboden or on a respective trench crown.
Gemäß einer weiteren bevorzugten Weiterbildung sind die er sten Leitungsgebiete die Source- und/oder Drainbereiche.According to a further preferred development, they are most conductive areas the source and / or drain areas.
Gemäß einer weiteren bevorzugten Weiterbildung sind die zwei ten Leitungsgebiete die Kanalbereiche.According to a further preferred development, the two are channel areas.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Bil den von den Spacern an den Grabenwänden folgende Schritte auf: Abscheiden einer Siliziumnitridschicht einer vorbestimm ten Dicke; und anisotropes Trockenätzen der Siliziumnitrid schicht. Vorteilhafterweise bleibt bei der Erzeugung des Stoppoxids die Dicke der Siliziumnitridschicht konstant, wo hingegen die Oxiddicke auf den hochdotierten Bitleitungen an steigt.According to a further preferred development, the bil the steps following the spacers on the trench walls on: depositing a silicon nitride layer of a predetermined th thickness; and anisotropic dry etching of the silicon nitride layer. Advantageously, the generation of Stop oxide the thickness of the silicon nitride layer constant where however, the oxide thickness on the highly doped bit lines increases.
Gemäß einer weiteren bevorzugten Weiterbildung wird das ani sotrope Trockenätzen mit CHF3/O2-Plasma durchgeführt. According to a further preferred development, the anisotropic dry etching is carried out with CHF 3 / O 2 plasma.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Streuoxid mit einer Dicke von 10-40 nm gebildet.According to a further preferred development, the Scattering oxide with a thickness of 10-40 nm is formed.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Bil den des Stoppoxids folgende Schritte auf: Durchführen einer thermischen Oxidation bei niedrigen Temperaturen unterhalb von 1000°C. Solche niedrigen Temperaturen fördern die Selek tivität des Oxidwachstums. Das Oxidwachstum erfolgt somit selbstjustiert nur auf den Bitleitungen.According to a further preferred development, the bil the steps of the stop oxide: Perform a thermal oxidation at low temperatures below from 1000 ° C. Such low temperatures promote the Selek Activity of oxide growth. The oxide growth thus takes place self-adjusted only on the bit lines.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er läutert.Embodiments of the invention are in the drawings shown and in the description below he purifies.
Es zeigen:Show it:
Fig. 1 bis 4 eine schematische Darstellung verschiedener Schritte bei der Durchführung einer ersten Ausfüh rungsform des erfindungsgemäßen Verfahrens; und Figures 1 to 4 is a schematic representation of various steps in the implementation of a first embodiment of the inventive method. and
Fig. 5 eine schematische Darstellung zur Illustration der Problematik beim Stand der Technik. Fig. 5 is a schematic representation to illustrate the problems in the prior art.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.In the figures, the same reference symbols designate the same or functionally identical elements.
Fig. 1 bis 4 zeigen eine schematische Darstellung verschiede ner Schritte bei der Durchführung einer ersten Ausführungs form des erfindungsgemäßen Verfahrens. Fig. 1 to 4 show a schematic representation ner Various steps in the implementation of a first execution of the method according to the invention.
In Fig. 1 ist eine Substrat 1 mit einer Mehrzahl von Gräben 2, 3, 4 mit entsprechenden Grabenkronen 5a, 5b, 5c, 5d; Gra benböden 2a, 3a, 4a und Grabenwänden 2b, 2c; 3b, 3c; 4b, 4c gezeigt, wobei die Gräben eine Breite B und eine Tiefe T auf weisen. Die Gräben 2, 3, 4 weisen einen streifenförmigen Querschnitt parallel zur Hauptfläche des Substrats 1 auf. Ihre Breite B beträgt üblicherweise 0,2-0,6 µm, ihre Länge 100-150 µm und ihre Tiefe T 0,4-0,8 µm. Der Abstand von Graben zu Graben beträgt ebenfalls typischerweise 0,2-0,6 µm.In Fig. 1 is a substrate 1 having a plurality of grooves 2, 3, 4 with the corresponding crowns grave 5 a, 5 b, 5 c, 5 d; Grabenboden 2 a, 3 a, 4 a and moat walls 2 b, 2 c; 3 b, 3 c; 4 b, 4 c are shown, the trenches having a width B and a depth T. The trenches 2 , 3 , 4 have a strip-shaped cross section parallel to the main surface of the substrate 1 . Their width B is usually 0.2-0.6 µm, their length 100-150 µm and their depth T 0.4-0.8 µm. The distance from trench to trench is also typically 0.2-0.6 µm.
In dem so gestalteten Substrat 1 soll nun eine Halbleiter struktur mit vertikalen MOS-Transistoren gebildet werden, de ren Sourcebereich an einer jeweiligen Grabenkrone oder einem jeweiligen Grabenboden, deren Kanalbereich an einer jeweili gen Grabenwand und dessen Drainbereich an einem jeweiligen Grabenboden oder an einer jeweiligen Grabenkrone liegt.In the substrate 1 designed in this way, a semiconductor structure with vertical MOS transistors is now to be formed, the source region of which is at a respective trench crown or a respective trench floor, the channel region of which is at a respective trench wall and its drain region is at a respective trench floor or at a respective trench crown lies.
Wie in Fig. 2 dagestellt, wird auf dem Substrat 1 zunächst eine Streuoxidschicht 7 von typischerweise 10-40 nm Dicke abgeschieden.As shown in FIG. 2, a scatter oxide layer 7 of typically 10-40 nm thickness is first deposited on the substrate 1 .
Dann werden an den senkrechten Grabenwänden 2b, 2c; 3b, 3c; 4b, 4c gemäß einem üblichen Verfahren Spacer 6a, 6b; 6c, 6d; 6e, 6f aus Siliziumnitrid erzeugt.Then 2 b, 2 c; 3 b, 3 c; 4 b, 4 c according to a customary method spacers 6 a, 6 b; 6 c, 6 d; 6 e, 6 f generated from silicon nitride.
Als nächstes folgt der Schritt des Bildens oberer Bitleitun gen 10a, 10b, 10c, 10d in den Grabenkronen 5a, 5b, 5c, 5d und unterer Bitleitungen 20a, 20b, 20c in den Grabenböden 2a, 3a, 4a. Dies geschieht durch Durchführen einer Implantation unter einem ersten Winkel zur Hauptflächennormalen A, wobei der er ste Winkel als im wesentlichen 0° zur Hauptflächennormalen A gewählt wird. Anschließend kann ein Temperschritt zur Diffu sion der Bitleitungen durchgeführt werden. Dabei sind die Grabenwände 2b, 2c; 3b, 3c; 4b, 4c durch die Spacer 6a, 6b; 6c, 6d; 6e, 6f aus Siliziumnitrid geschützt.The next step is the formation of upper bit lines 10 a, 10 b, 10 c, 10 d in the trench crowns 5 a, 5 b, 5 c, 5 d and lower bit lines 20 a, 20 b, 20 c in the trench bottoms 2 a, 3 a, 4 a. This is done by performing an implantation at a first angle to the main surface normal A, the first angle being selected as essentially 0 ° to the main surface normal A. A tempering step for diffusion of the bit lines can then be carried out. The trench walls 2 b, 2 c; 3 b, 3 c; 4 b, 4 c through the spacers 6 a, 6 b; 6 c, 6 d; 6 e, 6 f protected from silicon nitride.
Als nächstes erfolgt, wie in Fig. 3 dargestellt, ein Bilden eines Stoppoxids 8 derart, daß sich auf den Spacern 6a, 6b; 6c; 6d; 6e, 6f im wesentlichen kein Stoppoxid 8 bildet und sich auf dem Streuoxid 7 über den Bitleitungen 20a, 20b, 20c in den Grabenböden 2a, 3a, 4a und auf dem Streuoxid 7 über den Bitleitungen 10a, 10b, 10c, 10d in den Grabenkronen 5a, 5b, 5c, 5d das Stoppoxid 8 mit einer Solldicke bildet.Next, as shown in FIG. 3, a stop oxide 8 is formed such that the spacers 6 a, 6 b; 6 c; 6 d; 6 e, 6 f forms essentially no stop oxide 8 and forms on the stray oxide 7 over the bit lines 20 a, 20 b, 20 c in the trench bottoms 2 a, 3 a, 4 a and on the stray oxide 7 over the bit lines 10 a, 10 b, 10 c, 10 d in the trench crowns 5 a, 5 b, 5 c, 5 d forms the stop oxide 8 with a desired thickness.
Dabei wird die Solldicke derart gewählt, daß die Oxiddicke des Stoppoxids auf den Bitleitungen 10a, 10b, 10c, 10d sowie 20a, 20b, 20c nach dem (nachstehend beschriebenen) Wegätzen der Spacer 6a, 6b; 6c; 6d; 6e, 6f einen vorbestimmten Wert erreicht.The target thickness is chosen such that the oxide thickness of the stop oxide on the bit lines 10 a, 10 b, 10 c, 10 d and 20 a, 20 b, 20 c after the spacers 6 a, 6 b; 6 c; 6 d; 6 e, 6 f reaches a predetermined value.
Wie in Fig. 4 gezeigt, erfolgt dann ein Wegätzen der Spacer 6a, 6b; 6c; 6d; 6e, 6f unter Stehenlassen des Streuoxids 7 an den Grabenwänden 2b, 2c; 3b, 3c; 4b, 4c.As shown in FIG. 4, the spacers 6 a, 6 b are then etched away; 6 c; 6 d; 6 e, 6 f while leaving the scatter oxide 7 on the trench walls 2 b, 2 c; 3 b, 3 c; 4 b, 4 c.
Als nächstes wird eine Implantation unter dem Winkel α' zur Hauptflächennormalen A durchgeführt. Der Winkel α' wird da bei derart zur Hauptflächennormalen A gewählt, daß gerade noch keine Abschattung der Grabenwände 2b, 3b, 4b auftritt.Next, an implantation is carried out at an angle α 'to the main surface normal A. The angle α 'is chosen in such a way with respect to the main surface normal A that just no shadowing of the trench walls 2 b, 3 b, 4 b occurs.
Der zuvor erwähnte vorbestimmte Wert der Oxiddicke des Stopp oxids 8' nach dem nach dem Wegätzen der Spacer 6a, 6b; 6c; 6d; 6e, 6f wird derart gewählt, daß die Implantation unter dem zweiten Winkel α' nicht in die Bitleitungen 10a, 10b, 10c, 10d sowie 20a, 20b, 20c gelangt.The aforementioned predetermined value of the oxide thickness of the stop oxide 8 'after the spacers 6 a, 6 b; 6 c; 6 d; 6 e, 6 f is chosen such that the implantation does not reach the bit lines 10 a, 10 b, 10 c, 10 d and 20 a, 20 b, 20 c at the second angle α '.
Somit sind die Kanalbereiche der vertikalen MOS-Transistoren durch Implantation fertiggestellt, ohne daß die Bitleitungen 10a, 10b, 10c, 10d sowie 20a, 20b, 20c dadurch beeinträchtigt werden.The channel regions of the vertical MOS transistors are thus completed by implantation without the bit lines 10 a, 10 b, 10 c, 10 d and 20 a, 20 b, 20 c being impaired thereby.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzug ter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modi fizierbar.Although the present invention is preferred based on the foregoing ter embodiments has been described, it is on it not limited, but modes in a variety of ways fitable.
So können mit dem erfindungsgemäßen Verfahren statt der ver tikalen MOS-Transistoren auch andere Halbleiterbauelemente, welche sich entlang der Grabenwände erstrecken, gebildet wer den.So with the method according to the invention instead of ver tical MOS transistors also other semiconductor components, which extend along the trench walls, who formed the.
Die Spacer müssen nicht aus Siliziumnitrid gebildet werden, sondern können auch aus Siliziumdioxid oder Polysilizium o. ä. gebildet werden.The spacers do not have to be formed from silicon nitride, but can also be made of silicon dioxide or polysilicon or the like. be formed.
Auch müssen nicht alle Spacer entfernt werden, sondern es kön nen nur ausgewählte Spacer durch eine geeignete Phototechnik entfernt werden.Also, not all spacers have to be removed, but can only selected spacers using suitable photo technology be removed.
Die Verwendung des Streuoxid schließlich ist zweckmäßig, aber nicht zwingend notwendig.Finally, the use of the litter oxide is useful, however not mandatory.
Obwohl bei der illustrierten Ausführungsform der zweite Win kel derart zur Hauptflächennormalen gewählt wird, daß gerade noch keine Abschattung der freigelegten Grabenwände auftritt, kann unter Umständen eine gewisse Abschattung der unteren Eckpunkte der freigelegten Grabenwände akzeptabel sein. Although in the illustrated embodiment the second win kel is chosen to be the main surface normal such that straight there is still no shading of the exposed trench walls, may have some shadowing of the lower Corner points of the exposed trench walls should be acceptable.
11
Substrat
Substrate
22nd
, ,
33rd
, ,
44th
Gräben
Ditches
22nd
a, a,
33rd
a, a,
44th
a Grabenböden
a trench floors
22nd
b, b,
22nd
c, c,
33rd
b, b,
33rd
c, c,
44th
b, b,
44th
c Grabenwände
c Trench walls
55
a, a,
55
b, b,
55
c, c,
55
d Grabenkronen
B; T Grabenbreite; Grabentiefe
d trench crowns
B; T trench width; Trench depth
66
a, a,
66
b, b,
66
c, c,
66
d, d,
66
e, e,
66
f Spacer
f spacer
77
Streuoxid
Scatter Oxide
88th
Stoppoxid
Stop oxide
88th
' zurückgeätztes Stoppoxid
'etched back stop oxide
1010th
a, a,
1010th
b, b,
1010th
c, c,
1010th
d obere Bitleitungen
d upper bit lines
2020th
a, a,
2020th
b, b,
2020th
c untere Bitleitungen
α',, α'' Implantationswinkel
A Normale zur Fläche des Substrats c lower bit lines
α ',, α''implantation angle
A normal to the surface of the substrate
11
Claims (13)
- - Bilden von Spacern (6a, 6b; 6c; 6d; 6e, 6f) an den Graben wänden (2b, 2c; 3b, 3c; 4b, 4c);
- - Bilden erster Leitungsgebiete in bestimmten Grabenböden (2a, 3a, 4a) und/oder in den Grabenkronen (5a, 5b, 5c, 5d);
- - Bilden eines Stoppoxids (8) derart, daß sich auf den ersten Leitungsgebieten in den Grabenböden (2a, 3a, 4a) und/oder in den Grabenkronen (5a, 5b, 5c, 5d) das Stoppoxid (8) mit einer Solldicke bildet; und
- - Wegätzen der Spacer (6a, 6b; 6c; 6d; 6e, 6f);
- - Forming spacers ( 6 a, 6 b; 6 c; 6 d; 6 e, 6 f) on the trench walls ( 2 b, 2 c; 3 b, 3 c; 4 b, 4 c);
- - Form first conduction areas in certain trench floors ( 2 a, 3 a, 4 a) and / or in the trench crowns ( 5 a, 5 b, 5 c, 5 d);
- - Forming a stop oxide ( 8 ) in such a way that the stop oxide ( 2 a, 3 a, 4 a) and / or in the trench crowns ( 5 a, 5 b, 5 c, 5 d) on the first line areas 8 ) forms with a target thickness; and
- - etching away the spacers ( 6 a, 6 b; 6 c; 6 d; 6 e, 6 f);
- - Bilden eines dünnen Streuoxids (7) auf dem Substrat (1) vor dem Bilden der Spacer (6a, 6b; 6c; 6d; 6e, 6f); und
- - Wegätzen der Spacer (6a, 6b; 6c; 6d; 6e, 6f) unter Stehen lassen des Streuoxids (7) an den Grabenwänden (2b, 2c; 3b, 3c; 4b, 4c).
- - Forming a thin scattering oxide ( 7 ) on the substrate ( 1 ) before forming the spacers ( 6 a, 6 b; 6 c; 6 d; 6 e, 6 f); and
- - Etching away the spacers ( 6 a, 6 b; 6 c; 6 d; 6 e, 6 f) while leaving the scatter oxide ( 7 ) on the trench walls ( 2 b, 2 c; 3 b, 3 c; 4 b, 4 c).
Durchführen einer Implantation unter einem ersten Winkel zur Hauptflächennormalen (A) zum Ausbilden der ersten Leitungsge biete in bestimmten Grabenböden (2a, 3a, 4a) und/oder in be stimmten Grabenkronen (5a, 5b, 5c, 5d). 3. The method according to claim 1 or 2, characterized by the steps:
Performing an implantation at a first angle to the main surface normal (A) to form the first line areas in certain trench floors ( 2 a, 3 a, 4 a) and / or in certain trench crowns ( 5 a, 5 b, 5 c, 5 d ).
- - Durchführen einer Implantation unter einem zweiten Winkel (α') zur Hauptflächennormalen (A) zum Ausbilden entspre chender zweiter Leitungsgebiete in bestimmten Grabenwänden (2b, 3b, 4b);
- - wobei der vorbestimmte Wert der Oxiddicke des Stoppoxids (8') nach dem nach dem Wegätzen der Spacer (6a, 6b; 6c; 6d; 6e, 6f) derart gewählt wird, daß die Implantation unter ei nem zweiten Winkel (α') nicht in die ersten Leitungsgebiete in den Grabenböden (2a, 3a, 4a) und/oder in den Grabenkro nen (5a, 5b, 5c, 5d) gelangt.
- - Performing an implantation at a second angle (α ') to the main surface normal (A) to form corresponding second conduction areas in certain trench walls ( 2 b, 3 b, 4 b);
- - The predetermined value of the oxide thickness of the stop oxide ( 8 ') after the etching away of the spacers ( 6 a, 6 b; 6 c; 6 d; 6 e, 6 f) is selected such that the implantation under a second Angle (α ') does not reach the first conduction areas in the trench bottoms ( 2 a, 3 a, 4 a) and / or in the trench crowns ( 5 a, 5 b, 5 c, 5 d).
- - Abscheiden einer Siliziumnitridschicht einer vorbestimmten Dicke; und
- - anisotropes Trockenätzen der Siliziumnitridschicht.
- - depositing a silicon nitride layer of a predetermined thickness; and
- - Anisotropic dry etching of the silicon nitride layer.
- - Durchführen einer thermischen Oxidation bei niedrigen Tem peraturen unterhalb von 1000°C.
- - Perform thermal oxidation at low temperatures below 1000 ° C.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742403A DE19742403A1 (en) | 1997-09-25 | 1997-09-25 | Method of manufacturing a semiconductor structure |
| PCT/DE1998/002782 WO1999016126A1 (en) | 1997-09-25 | 1998-09-18 | Method for producing a grooved semiconductor structure with mis-transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742403A DE19742403A1 (en) | 1997-09-25 | 1997-09-25 | Method of manufacturing a semiconductor structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19742403A1 true DE19742403A1 (en) | 1999-04-08 |
Family
ID=7843635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742403A Ceased DE19742403A1 (en) | 1997-09-25 | 1997-09-25 | Method of manufacturing a semiconductor structure |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19742403A1 (en) |
| WO (1) | WO1999016126A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001017022A1 (en) * | 1999-08-27 | 2001-03-08 | Infineon Technologies North America Corp. | Semiconductor device with buried bitlines |
| EP1661176A1 (en) * | 2003-08-13 | 2006-05-31 | International Business Machines Corporation | Self-aligned drain/channel junction in vertical pass transistor dram cell design for device scaling |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04226071A (en) * | 1990-05-16 | 1992-08-14 | Ricoh Co Ltd | Semiconductor memory device |
| DE4214923A1 (en) * | 1991-05-31 | 1992-12-03 | Mitsubishi Electric Corp | MASK ROM DEVICE AND METHOD FOR PRODUCING THE SAME |
| DE19514834C1 (en) * | 1995-04-21 | 1997-01-09 | Siemens Ag | Read-only memory cell arrangement and method for its production |
| DE19609678A1 (en) * | 1996-03-12 | 1997-09-18 | Siemens Ag | Memory cell arrangement and method for its production |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954854A (en) * | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
| JPH0945899A (en) * | 1995-07-27 | 1997-02-14 | Sony Corp | Manufacture of semiconductor device equipped with vertical transistor |
-
1997
- 1997-09-25 DE DE19742403A patent/DE19742403A1/en not_active Ceased
-
1998
- 1998-09-18 WO PCT/DE1998/002782 patent/WO1999016126A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04226071A (en) * | 1990-05-16 | 1992-08-14 | Ricoh Co Ltd | Semiconductor memory device |
| DE4214923A1 (en) * | 1991-05-31 | 1992-12-03 | Mitsubishi Electric Corp | MASK ROM DEVICE AND METHOD FOR PRODUCING THE SAME |
| DE19514834C1 (en) * | 1995-04-21 | 1997-01-09 | Siemens Ag | Read-only memory cell arrangement and method for its production |
| DE19609678A1 (en) * | 1996-03-12 | 1997-09-18 | Siemens Ag | Memory cell arrangement and method for its production |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001017022A1 (en) * | 1999-08-27 | 2001-03-08 | Infineon Technologies North America Corp. | Semiconductor device with buried bitlines |
| EP1661176A1 (en) * | 2003-08-13 | 2006-05-31 | International Business Machines Corporation | Self-aligned drain/channel junction in vertical pass transistor dram cell design for device scaling |
| EP1661176A4 (en) * | 2003-08-13 | 2010-03-24 | Ibm | Self-aligned drain/channel junction in vertical pass transistor dram cell design for device scaling |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999016126A1 (en) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4140681C2 (en) | Process for making a mask read only memory (mask ROM) | |
| DE4433086C2 (en) | Semiconductor device and method for its production | |
| DE3107543C2 (en) | ||
| DE4224793C2 (en) | Thin film field effect element and manufacturing method therefor | |
| DE2707652A1 (en) | PROCESS FOR THE FORMATION OF CHANNEL BARRIERS OF OPPOSITE LINE TYPES IN THE INTERMEDIATE AREA BETWEEN ZONES OF A SILICON SUBSTRATE ASSIGNED TO TWO MOS COMPONENTS | |
| DE2933849A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS | |
| DE3110477A1 (en) | METHOD FOR PRODUCING CMOS COMPONENTS | |
| DE19745249A1 (en) | Semiconductor component with several transistor types | |
| DE19837395A1 (en) | Method for producing a semiconductor insulation layer and a semiconductor component containing this semiconductor insulation layer | |
| DE4114000C2 (en) | Semiconductor device and manufacturing method therefor | |
| DE19549116A1 (en) | Process for the production of semiconductor devices | |
| DE3530773A1 (en) | Semiconductor device and process for the fabrication thereof | |
| DE3540422C2 (en) | Method for producing integrated structures with non-volatile memory cells which have self-aligned silicon layers and associated transistors | |
| DE4426311A1 (en) | Circuit structure of a semiconductor device and method for its production | |
| DE19708031A1 (en) | RAM with field regions in semiconductor substrate | |
| DE19835891B4 (en) | Method of making a transistor | |
| DE4112044A1 (en) | SEMICONDUCTOR DEVICE WITH AT LEAST TWO FIELD EFFECT TRANSISTORS AND MANUFACTURING METHOD FOR THE SAME | |
| DE19720193A1 (en) | Vertical metal-oxide-semiconductor transistor integrated circuit | |
| DE4130890A1 (en) | METHOD FOR PRODUCING A CONDENSER USING THE FIELD EFFECT TRANSISTOR PROCESS AND STRUCTURE PRODUCED BY THE METHOD | |
| DE19853432A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE4411851C2 (en) | Trench isolation structure semiconductor devices having a channel-doped region and manufacturing method therefor | |
| DE102020116563A1 (en) | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME | |
| EP0864177B1 (en) | Read-only memory cell array and method for the fabrication thereof | |
| DE19742397C2 (en) | Method for producing a semiconductor structure with a plurality of trenches | |
| DE10259792A1 (en) | A method of manufacturing a semiconductor device and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ON | Later submitted papers | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8181 | Inventor (new situation) |
Free format text: ZIMMERMANN, ULRICH, DR., 01099 DRESDEN, DE BOEHM, THOMAS, DIPL.-ING., 85591 VATERSTETTEN, DE HAIN, MANFRED, DIPL.-PHYS., 85591 VATERSTETTEN, DE KOHLHASE, ARMIN, DR., 85579 NEUBIBERG, DE |
|
| 8181 | Inventor (new situation) |
Free format text: ZIMMERMANN, ULRICH, DR., 01099 DRESDEN, DE BOEHM, THOMAS, DIPL.-ING., 85591 VATERSTETTEN, DE HAIN, MANFRED, DIPL.-PHYS., 85591 VATERSTETTEN, DE KOHLHASE, ARMIN, DR., 85579 NEUBIBERG, DE OTANI, YOICHI, DR., HOPWELL JUNCTION, N.Y., US RUSCH, ANDREAS, DIPL.-PHYS., 01099 DRESDEN, DE TRUEBY, ALEXANDER, DIPL.-PHYS., 01099 DRESDEN, DE |
|
| 8131 | Rejection |