DE19717102A1 - Method for transferring an operating system in data processing systems - Google Patents

Method for transferring an operating system in data processing systems

Info

Publication number
DE19717102A1
DE19717102A1 DE19717102A DE19717102A DE19717102A1 DE 19717102 A1 DE19717102 A1 DE 19717102A1 DE 19717102 A DE19717102 A DE 19717102A DE 19717102 A DE19717102 A DE 19717102A DE 19717102 A1 DE19717102 A1 DE 19717102A1
Authority
DE
Germany
Prior art keywords
addresses
operating system
address
hardware
target hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19717102A
Other languages
German (de)
Inventor
Alfred Isele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Technology Solutions GmbH
Original Assignee
Wincor Nixdorf International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wincor Nixdorf International GmbH filed Critical Wincor Nixdorf International GmbH
Priority to DE19717102A priority Critical patent/DE19717102A1/en
Priority to EP98931931A priority patent/EP0978042A2/en
Priority to JP10544720A priority patent/JP2000513128A/en
Priority to PCT/DE1998/001071 priority patent/WO1998048355A2/en
Publication of DE19717102A1 publication Critical patent/DE19717102A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation

Abstract

The invention relates to a method enabling the use of an operating system (OS1) for source hardware (M1) supporting a real address mode, on target hardware (M2) supporting only a virtual address mode, while maintaining main memory address irrespective of configuration and process. This is achieved in that one of the virtual address spaces for process-independent addressing of the main memory (HS2) is reserved and, in accordance with the real address mode, used on the source hardware (M2). An upstream, separate control programme (GSP) enables the transferred operating system (OS2) to react to exceptional conditions (EV2) of the target hardware (M2), and the real addresses of the operating system that is to be transferred are imaged in the reserved address space on free addresses that are not occupied by the separate control programme (GSP) of the physical memory.

Description

Die Erfindung betrifft ein Verfahren für Datenverarbeitungs­ anlagen zur Steuerung der Übertragung eines Betriebssystems für eine einen realen Adressiermodus unterstützende Ur­ sprungshardware auf eine ausschließlich virtuelle Adressen verarbeitende Zielhardware.The invention relates to a method for data processing systems for controlling the transmission of an operating system for an original supporting a real addressing mode jump hardware to an exclusively virtual address target processing hardware.

Viele Mikroprozessoren in Mainframe-Computersystemen, z. B. bei IBM/390-Systemen, unterscheiden bei der Adressierung des Hauptspeichers zwischen einem "realen" und einem "virtuellen" Adressierungsmodus. Im realen Modus läßt sich dabei der ge­ samte dem Betriebssystem zur Verfügung stehende Hauptspeicher direkt und prozeßunabhängig adressieren. Dies ist z. B. beim Booten des Systems, bei der Interruptbehandlung sowie bei der Kommunikation mit dem Ein-/Ausgabe-Prozessoren erforderlich.Many microprocessors in mainframe computer systems, e.g. B. with IBM / 390 systems, differ in the addressing of the Main memory between a "real" and a "virtual" Addressing mode. In real mode, the ge entire main memory available to the operating system address directly and independently of the process. This is e.g. B. at Booting the system, during interrupt handling and when Communication with the input / output processors required.

Daneben gibt es jedoch auch Prozessoren, z. B. RISC-Pro­ zessoren R4000 von MIPS, bei denen kein realer Adressier­ modus vorgesehen ist. Die Speicheradressierung erfolgt bei diesen Prozessoren zumindest teilweise über sog. "virtuelle" Adressen, die (i. d. R. mit Hilfe von Umsetztabellen) auf physikalische Speicheradressen abgebildet werden. Diese Ab­ bildung ist dabei oft von dem jeweils gerade auf dem System ablaufenden Prozeß abhängig.However, there are also processors, e.g. B. RISC-Pro cessors R4000 from MIPS, where no real addressing mode is provided. The memory is addressed at these processors at least partially via so-called "virtual" Addresses (usually with the help of conversion tables) physical memory addresses are mapped. This Ab education is often of that currently on the system ongoing process dependent.

Die zunehmenden Anforderungen an das Leistungsvermögen von Rechensystemen jeder Größenordnung machen vielfach den Wech­ sel zu neuen Computergenerationen, z. B. auf Basis moderner RISC-Prozessoren, erforderlich. Damit jedoch die höhere Lei­ stungsfähigkeit dieser Rechner ausgenutzt werden kann, ohne daß dabei auf die bereits vorhandene umfangreiche und wert­ volle Softwarebasis verzichtet werden muß, ist eine Übertra­ gung (Portierung) der vorhandenen Programme und insbesondere der Betriebssysteme nötig.The increasing demands on the performance of Computing systems of all sizes often make the change sel to new computer generations, e.g. B. based on modern RISC processors, required. But with that the higher lei Ability of this calculator can be exploited without that doing so on the already existing extensive and worth full software base must be dispensed with is a transfer  delivery of existing programs and in particular of operating systems necessary.

Bei einer solchen Übertragung eines Betriebssystems für eine einen realen Adressiermodus unterstützende Ursprungshardware auf eine ausschließlich virtuelle Adressen verarbeitende Zielhardware treten bei der Adreßumsetzung besondere Schwie­ rigkeiten auf, da das Betriebssystem im allgemeinen davon ausgeht, daß zum einen der Speicher direkt und prozeßunabhän­ gig adressiert werden kann und zum anderen der Anfang des physikalischen Hauptspeichers entsprechend der Adresse "Null" immer zur Verfügung steht, so daß sich auf den realen Adres­ siermodus stützende Teilprogramme des Betriebssystems, z. B. Programme zum Booten des Systems, auf eine feste Adresse ge­ bunden und geladen werden können. Eine solche direkte und prozeßunabhängige Speicheradressierung ist jedoch bei einer nur virtuelle Adressen verarbeitenden Zielhardware nicht vor­ gesehen.With such a transfer of an operating system for a original hardware supporting a real addressing mode to an exclusively virtual address processing Target hardware is particularly difficult when it comes to address conversion problems because the operating system in general is like that assumes that the memory is direct and process-independent gig can be addressed and on the other hand the beginning of the physical main memory corresponding to the address "zero" is always available, so that the real address Sier Modus supporting sub-programs of the operating system, for. B. Programs to boot the system to a fixed address can be bound and loaded. Such a direct and process-independent memory addressing is however one target hardware processing only virtual addresses seen.

Es ist daher Aufgabe der Erfindung, ein Verfahren zur Steue­ rung der Übertragung eines Betriebssystems für eine einen realen Adressiermodus unterstützende Ursprungshardware auf eine ausschließlich virtuelle Adressen verarbeitende Ziel­ hardware anzugeben, das in einfacher Weise eine konfigurati­ ons- und prozeßunabhängige Adressierung des Hauptspeichers ermöglicht.It is therefore an object of the invention to provide a method for taxation transmission of an operating system for one original hardware supporting real addressing mode a destination that processes only virtual addresses Specify hardware that a configurati Ons and process-independent addressing of the main memory enables.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Danach wird, ausgehend von den Ausnahmebe­ dingungen der Zielhardware, durch ein gesondertes Steuerpro­ gramm zunächst eine Überleitung in das portierte Betriebssy­ stem geschaffen, damit dieses auf die Ausnahmebedingungen reagieren kann. Außerdem wird einer der virtuellen Adreßräume für die prozeßunabhängige Adressierung des Hauptspeichers re­ serviert und entsprechend dem realen Adressierungsmodus auf der Ursprungshardware verwendet. Entsprechend diesen Vorgaben stellt die Übersetzungseinrichtung dann sicher, daß die Adressen des realen Adreßraums der Ursprungshardware den Adressen des reservierten Adreßraums entsprechend und daß die reservierten Adressen auf freien, nicht vom gesonderten Steu­ erprogramm belegte physikalische Speicheradressen der Ziel­ hardware abgebildet werden.This object is achieved by the specified in claim 1 Features resolved. Then, based on the exceptions conditions of the target hardware, by a separate tax pro first a transition to the ported operating system stem created so that this on the exception can react. It also becomes one of the virtual address spaces for the process-independent addressing of the main memory re served and according to the real addressing mode the original hardware used. According to these guidelines the translation facility then ensures that the  Addresses of the real address space of the original hardware Addresses of the reserved address space accordingly and that the reserved addresses on free, not from separate tax program occupied physical memory addresses of the target hardware are mapped.

Weiterbildungen der Erfindung ergeben sich aus dem Unteran­ sprüchen. Diese beziehen sich unter anderem auf die Plazie­ rung des gesonderten Steuerprogramms am Anfang des physikali­ schen Speichers der Zielhardware mit Einbeziehung der Start­ adressen für die Annahme der Ausnahmebedingungen und die Art der Abbildung.Developments of the invention result from the Unteran sayings. These relate among other things to the plaque tion of the separate control program at the beginning of the physi memory of the target hardware including the start addresses for accepting the exceptional conditions and Art the illustration.

Einzelheiten der Erfindung seien nachfolgend an Hand eines in der Zeichnung dargestellten Ausführungsbeispieles näher er­ läutert. Im Einzelnen zeigenDetails of the invention are described below with reference to an in the drawing illustrated embodiment, he closer purifies. Show in detail

Fig. 1 eine schematische Darstellung zur Erläuterung der Adressenzuordnungen und Fig. 1 is a schematic representation for explaining the address assignments and

Fig. 2 ein zugehöriges Abbildungsdiagramm. Fig. 2 is an associated mapping diagram.

Fig. 1 zeigt die schematische Darstellung des Hauptspeichers HS1 einer Ursprungshardware M1 im linken Teil der Figur und des Hauptspeichers HS2 einer Zielhardware M2 im rechten Teil der Figur, wobei PSA den Adreßraum jeweils des physikalischen Speichers und DAR den überlagerten realen Adreßraum bei der Ursprungshardware M1 bezeichnet. Die Adressen beider Adreß­ räume entsprechen dabei einander, beginnend mit A1 = 0. Letzte­ re ist zugleich die Startadresse des zu portierenden Be­ triebssystems OS1 mit den Adressen EV1 für die Entgegennahme von Ausnahmebedingungen. Der Adreßraum für das Betriebssystem OS1 reicht bis zur Adresse B1-1, und die Adresse B1 ist z. B. Startadresse eines Anwenderprogramms AWP1. Fig. 1 shows the schematic representation of the main memory HS1 of an original hardware M1 in the left part of the figure and the main memory HS2 of a target hardware M2 in the right part of the figure, PSA designating the address space of the physical memory and DAR the superimposed real address space for the original hardware M1 . The addresses of both address spaces correspond to each other, starting with A1 = 0. Last right is also the start address of the operating system OS1 to be ported with the addresses EV1 for accepting exceptional conditions. The address space for the operating system OS1 extends to address B1-1, and address B1 is e.g. B. Start address of a user program AWP1.

Bei der Zielhardware M2 sind die Startadressen EV2 für die Annahme der Ausnahmebindungen am Anfang des Adreßraumes PSA für den physikalischen Speicher mit einem gesonderten Steuer­ programm GSP gekoppelt, das eine Brücke zum portierenden Be­ triebssystem OS2 bildet, damit dieses auf die Ausnahmebedin­ gungen des Systems M2 reagieren kann. Der Umfang des geson­ derten Steuerprogramms GSP ist u. a. von der Konfiguration der Zielhardware M2 abhängig, so daß der Beginn des dem Be­ triebssystem zur Verfügung stehenden Adreßraumes im physika­ lischen Speicher nicht von vornherein festlegbar ist.With the target hardware M2, the start addresses are EV2 for the Acceptance of exception bindings at the beginning of the PSA address space for the physical memory with a separate tax  program GSP coupled, which is a bridge to porting loading drive system OS2 forms, so that this on the exception system M2 can react. The scope of geson The second control program GSP is u. a. from the configuration the target hardware M2 dependent, so that the beginning of the Be address system in the physika It cannot be determined from the outset.

Damit der gesamte für das portierte Betriebssystem OS2 reser­ vierte Speicherraum RADR mittels realer Adressen adressierbar ist, ist eine entsprechende Abbildung der realen auf die phy­ sikalischen Adressen erforderlich. Dies erfolgt zweckmäßig linear, wobei die notwendige Nullpunktsverschiebung gegenüber dem Anfang des physikalischen Speichers durch eine Konstante berücksichtigt wird, die mindestens der Größe des Adreßraumes für das gesonderte Steuerprogramm GSP entspricht. Ist folg­ lich A2 die physikalische Startadresse für das portierte Be­ triebssystem OS2, dann entspricht die reale Adresse jeweils einer um die Größe A2 verringerten physikalischen Adresse.So that the entire OS2 reser for the ported operating system fourth memory space RADR addressable using real addresses is a corresponding mapping of the real to the phy sical addresses required. This is done appropriately linear, with the necessary zero offset compared the beginning of physical memory by a constant is taken into account, which is at least the size of the address space corresponds to GSP for the separate control program. Is following Lich A2 is the physical start address for the ported Be drive system OS2, then the real address corresponds to each a physical address reduced by the size A2.

Fig. 2 verdeutlicht diesen Zusammenhang. Dargestellt ist ent­ lang der Abszissenachse der reservierte Adreßraum RADR mit realer Adressierung und entlang der Ordinatenachse der Adreß­ raum PSA für den physikalischen Speicher. Mit Bezug auf Fig. 1 entspricht der reale Adreßraum 0 bis B2-A2 für das portierte Betriebssystem OS2 mit dem physikalischen Adreßraum A2 ist B2. Analoges gilt für das portierte Anwenderprogramm AWP2. Fig. 2 illustrates this relationship. The reserved address space RADR with real addressing is shown along the abscissa axis and the address space PSA for the physical memory along the ordinate axis. With reference to FIG. 1, the real address space 0 to B2-A2 corresponds to the ported operating system OS2 with the physical address space A2 being B2. The same applies to the ported user program AWP2.

Zur Unterscheidung des realen Adressiermodus von dem virtuel­ len Adressiermodus der Zielhardware M2 wird einer der virtu­ ellen Adreßraume für den realen Adressiermodus reserviert. Am jeweils gültigen Adreßraumidentifizierer ist dann erkennbar, welcher Adressiermodus gilt, und die Steuerung für die Adres­ senverwaltung und -übersetzung sowie für die Nachladevorgänge kann entsprechend reagieren.To distinguish the real addressing mode from the virtual len addressing mode of the target hardware M2 becomes one of the virtu Address space reserved for real addressing mode. At the then valid address space identifier is then recognizable, which addressing mode applies and the control for the addresses administration and translation as well as for reloading can react accordingly.

Claims (4)

1. Verfahren für Datenverarbeitungsanlagen zur Steuerung der Übertragung eines Betriebssystems (OS1) von einer Ur­ sprungshardware (M1) mit wenigstens zum Teil realem Adressie­ rungsmodus für den Hauptspeicher (HS1) auf eine Zielhardware (M2) mit ausschließlich virtuellem Adressierungsmodus unter Verwendung einer Übersetzungseinrichtung für die Umsetzung der virtuellen Adressen einer Vielzahl von virtuellen Adreß­ räumen in physikalische Adressen, wobei
  • - das auf die Zielhardware (M2) portierte Betriebssystem (OS2) durch ein gesondertes Steuerprogramm (GSP) ergänzt wird, das auf der Zielhardware (M2) anstelle des eigentli­ chen Betriebssystems die Ausnahmebedingungen des Prozessors entgegennimmt und in geeigneter Form an das portierte Be­ triebssystem (OS2) weiterleitet, und
  • - einer der virtuellen Adreßräume der Zielhardware (M2) für eine prozeßunabhängige Adressierung des Hauptspeichers (HS2) reserviert und entsprechend dem realen Adressierungs­ modus auf der Ursprungshardware (M1) verwendet wird, wobei die Übersetzungseinrichtung in der Weise arbeitet, daß die Adressen des realen Adreßraumes der Ursprungshardware (M1) den Adressen des reservierten Adreßraums entsprechen und daß diese reservierten Adressen eindeutig und prozeßunab­ hängig auf freie, nicht vom gesonderten Steuerprogramm (GSP) belegte physikalische Speicheradressen der Zielhard­ ware (M2) abgebildet werden.
1. A method for data processing systems for controlling the transfer of an operating system (OS1) from an original hardware (M1) with at least partially real addressing mode for the main memory (HS1) to a target hardware (M2) with only virtual addressing mode using a translation device for the Implementation of the virtual addresses of a variety of virtual address spaces into physical addresses, whereby
  • - The operating system (OS2) ported to the target hardware (M2) is supplemented by a separate control program (GSP), which accepts the exception conditions of the processor on the target hardware (M2) instead of the actual operating system and in a suitable form to the ported operating system ( OS2) forwards, and
  • - One of the virtual address spaces of the target hardware (M2) is reserved for a process-independent addressing of the main memory (HS2) and is used in accordance with the real addressing mode on the original hardware (M1), the translation device working in such a way that the addresses of the real address space Original hardware (M1) correspond to the addresses of the reserved address space and that these reserved addresses are mapped unambiguously and independently of the process to free physical memory addresses of the target hardware (M2) not occupied by the separate control program (GSP).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Zielhardware (M2) am Beginn des physikalischen Speichers (HS2) liegende Startadressen für die Annahme der Ausnahmebedingungen des Prozessors verwendet werden und das gesonderte Steuerprogramm (GSP) dementsprechend an den Beginn des physikalischen Speichers (HS2) geladen wird. 2. The method according to claim 1, characterized, that on the target hardware (M2) at the beginning of the physical Memory (HS2) starting addresses for the acceptance of the Exceptions of the processor are used and that separate control program (GSP) accordingly at the beginning of the physical memory (HS2) is loaded.   3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adressen (ADR) des reservierten virtuellen Adreßrau­ mes (RADR) linear auf physikalische Speicheradressen der Zielhardware (M2) abgebildet werden.3. The method according to any one of the preceding claims, characterized, that the addresses (ADR) of the reserved virtual address mes (RADR) linear to physical memory addresses of the Target hardware (M2) are mapped. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch Berücksichtigung eines konstanten Gliedes bei der linearen Abbildung die erste Adresse des reservierten Adreß­ raums auf die erste vom portierten Betriebssystem belegte physikalische Speicheradresse abgebildet wird.4. The method according to any one of the preceding claims, characterized, that by considering a constant link in the linear mapping the first address of the reserved address Raums to the first one used by the ported operating system physical memory address is mapped.
DE19717102A 1997-04-23 1997-04-23 Method for transferring an operating system in data processing systems Withdrawn DE19717102A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19717102A DE19717102A1 (en) 1997-04-23 1997-04-23 Method for transferring an operating system in data processing systems
EP98931931A EP0978042A2 (en) 1997-04-23 1998-04-16 Method for transmitting an operating system in computer systems
JP10544720A JP2000513128A (en) 1997-04-23 1998-04-16 Operating system transfer method in data processing device
PCT/DE1998/001071 WO1998048355A2 (en) 1997-04-23 1998-04-16 Method for transmitting an operating system in computer systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19717102A DE19717102A1 (en) 1997-04-23 1997-04-23 Method for transferring an operating system in data processing systems

Publications (1)

Publication Number Publication Date
DE19717102A1 true DE19717102A1 (en) 1998-10-29

Family

ID=7827471

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19717102A Withdrawn DE19717102A1 (en) 1997-04-23 1997-04-23 Method for transferring an operating system in data processing systems

Country Status (4)

Country Link
EP (1) EP0978042A2 (en)
JP (1) JP2000513128A (en)
DE (1) DE19717102A1 (en)
WO (1) WO1998048355A2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0081822A2 (en) * 1981-12-11 1983-06-22 Hitachi, Ltd. A method for operating a virtual storage management system
DE3825028C2 (en) * 1987-07-24 1993-01-07 Hitachi, Ltd., Tokio/Tokyo, Jp
DE4125194C2 (en) * 1990-07-30 1997-01-09 Hitachi Ltd Virtual machine system and method for controlling this virtual machine system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038281A (en) * 1986-09-19 1991-08-06 International Business Machines Corporation Acceleration of system interrupts between operating systems in guest-host relationship
US5479631A (en) * 1992-11-19 1995-12-26 International Business Machines Corporation System for designating real main storage addresses in instructions while dynamic address translation is on
US5515525A (en) * 1993-09-28 1996-05-07 Bull Hn Information Systems Inc. Emulating the memory functions of a first system on a second system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0081822A2 (en) * 1981-12-11 1983-06-22 Hitachi, Ltd. A method for operating a virtual storage management system
DE3825028C2 (en) * 1987-07-24 1993-01-07 Hitachi, Ltd., Tokio/Tokyo, Jp
DE4125194C2 (en) * 1990-07-30 1997-01-09 Hitachi Ltd Virtual machine system and method for controlling this virtual machine system

Also Published As

Publication number Publication date
WO1998048355A3 (en) 1999-01-28
EP0978042A2 (en) 2000-02-09
JP2000513128A (en) 2000-10-03
WO1998048355A2 (en) 1998-10-29

Similar Documents

Publication Publication Date Title
DE69929936T2 (en) Method and apparatus for retrieving non-contiguous instructions in a data processing system
DE3607889C2 (en)
DE19580606C2 (en) Disk drive connector interface for use on a PCI bus
DE69833008T2 (en) PROCESSOR WITH INSTRUCTION CODING BY MEANS OF A TEMPLATE
DE602005003987T2 (en) Method of programming a system on chip DMA control, as well as a system on chip for it.
DE69737919T2 (en) Method for allocating system resources in a hierarchical bus structure
DE69838966T2 (en) Processor to execute highly efficient VLIW commands
DE2411963A1 (en) DATA PROCESSING SYSTEM
DE2735814A1 (en) DATA PROCESSING DEVICE
DE2517276A1 (en) DATA PROCESSING SYSTEM
EP0010185B1 (en) Virtual-addressing device for a computer
DE2725522A1 (en) DATA PROCESSING DEVICE
DE69233282T2 (en) Data processing device
DE2134816A1 (en) FACILITY FOR ADDRESS TRANSLATION
DE19717102A1 (en) Method for transferring an operating system in data processing systems
EP0111161B1 (en) Device for initiating microinstructions for at least two independently working function units in an integrated microprogrammed electronic module, and method for its operation
DE69838343T2 (en) A SYSTEM AND METHOD FOR CASE ADDRESS DETECTION FOR ERROR ISOLATION
DE2601379C3 (en) Circuit arrangement for converting virtual addresses into real addresses
DE2856768C2 (en) Priority vector interrupt device
DE3241378A1 (en) INTEGRATED MICROPROGRAMMED DEVICE FOR CONTROLLING INFORMATION PROCESSING PROCESSES AND METHOD FOR THEIR OPERATION
DE3314600C2 (en)
EP0073004B1 (en) Cpu of a digital multibit computer system
DE3120713A1 (en) CIRCUIT ARRANGEMENT FOR A PROCESSOR SYSTEM
EP0400192A1 (en) Method and arrangement for reducing the number of lost cycles when processing instructions in pipeline data processing systems
DE2122659A1 (en)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FUJITSU SIEMENS COMPUTERS GMBH, 81739 MUENCHEN, DE

8120 Willingness to grant licences paragraph 23
8130 Withdrawal