DE19702014A1 - Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls - Google Patents

Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls

Info

Publication number
DE19702014A1
DE19702014A1 DE19702014A DE19702014A DE19702014A1 DE 19702014 A1 DE19702014 A1 DE 19702014A1 DE 19702014 A DE19702014 A DE 19702014A DE 19702014 A DE19702014 A DE 19702014A DE 19702014 A1 DE19702014 A1 DE 19702014A1
Authority
DE
Germany
Prior art keywords
chip
carrier
wafer
contact
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19702014A
Other languages
English (en)
Inventor
Hans-Hermann Dr Oppermann
Elke Dr Zakel
Ghassem Azdasht
Paul Kasulke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19702014A priority Critical patent/DE19702014A1/de
Priority to US08/850,547 priority patent/US6093971A/en
Priority to JP9312563A priority patent/JPH10200006A/ja
Priority to KR10-1999-7003251A priority patent/KR100483252B1/ko
Priority to EP97913093A priority patent/EP0948813B1/de
Priority to PCT/DE1997/002320 priority patent/WO1998016953A1/de
Publication of DE19702014A1 publication Critical patent/DE19702014A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

Die vorliegende Erfindung betrifft ein Chipmodul mit einem Chipträger und mindestens einem Chip, wobei der Chipträger als Folie ausgebildet ist mit einer Trägerschicht aus Kunststoff und einer Leiterbahnstruktur mit Leiterbahnen, und der Chipträger unter zwischenliegender Anordnung eines Füllstoffs mit dem Chip verbunden ist, wobei die Leiterbahnen auf ihrer Vorderseite mit Anschlußflächen des Chips verbunden sind und auf ihrer Rückseite Außenkontaktbereiche zur Ausbildung einer flächig verteilten Anschlußflächenanordnung zur Verbindung des Chipmoduls mit einem elektronischen Bauelement oder einem Substrat aufweisen. Des weiteren betrifft die Erfindung ein Verfahren zur Herstellung eines derar­ tigen Chipmoduls.
Chipmodule der vorgenannten Art dienen beispielsweise dazu, um ausge­ hend von der sehr dichten, peripheren Anschlußflächenanordnung eines Chips über den mit einer Leiterbahnstruktur versehenen Chipträger eine flächig verteilte, weniger dichte Anschlußflächenanordnung zur Verbin­ dung des Chips mit einer Platine oder dergleichen in konventioneller SMT(Surface-Mounted-Technology)-Technik zu ermöglichen. Ein ausrei­ chend großer Abstand zwischen den einzelnen Anschlußflächen der An­ schlußflächenanordnung erweist sich insbesondere deswegen als wichtig, weil die äußere Anschlußflächenanordnung in der Regel in einem Um­ schmelz(Reflow)-Verfahren mit der Platine oder dergleichen verbunden wird. Bei zu geringem Abstand zwischen den einzelnen Anschlußflächen kann es zu Kurzschlußverbindungen zwischen einzelnen Lotbumps der Anschlußflächenanordnung kommen.
Aufgrund zunehmender Anforderungen an die Miniaturisierung der Chip­ module wurden in der Vergangenheit, ausgehend von sogenannten "BGA"(Ball-Grid-Array)-Anschlußflächenverteilungen, Chipmodule entwickelt, die als "CSP"(Chip-Size-Package oder auch Chip-Scale-Pack­ age) bezeichnet werden. Im Gegensatz zu den vorgenannten BGAs, bei denen die flächige Umverteilung der Chipanschlußflächen auf einer im Vergleich zur Chipoberfläche wesentlich größeren Oberfläche mittels entsprechend großer Chipträger erfolgt, steht bei den mit CSP bezeichne­ ten Chipmodulen für den Chipträger nur eine Fläche zur Verfügung, die im wesentlichen mit der Oberfläche des Chips übereinstimmt. Daher erweist es sich bei den CSPs als wesentlich, die zur Verfügung stehende Fläche bestmöglich auszunutzen
Bei bekannten CSPs, wie sie beispielsweise aus der US-PS 5,367,763 oder aus "Proceedings of the 1993 International Symposium on Microelectro­ nics (ISHM), Dallas, Texas, pp. 318-323" bekannt sind, wird der Randbe­ reich der für den Chipträger zur Verfügung stehenden, mit der Oberfläche deckungsgleichen Fläche für die Anschlußverbindungen zwischen den Anschlußflächen des Chips und der Leiterbahnstruktur des Chipträgers verbraucht, so daß der Chipträger sich nur in einem um den Randbereich verminderten Innenflächenbereich erstreckt. Bei derart gebildeten Chip­ modulen ist es daher notwendig, zur Erreichung einer voll ständigen, auch die Anschlußflächen des Chips isolierend abdeckenden Gehäusung die Peripherie der Chipoberfläche in einem nachfolgenden Arbeitsschritt mit einer separaten Abdeckung, beispielsweise einem Verguß, zu versehen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Chip­ modul bzw. ein Verfahren zur Herstellung eines Chipmoduls vorzuschla­ gen, das eine bessere Ausnutzung der zur Anordnung des Chipträgers zur Verfügung stehenden Chipoberfläche bei gleichzeitig möglichst einfachem Aufbau des Chipmoduls ermöglicht.
Diese Aufgabe wird durch ein Chipmodul mit den Merkmalen des An­ spruchs 1 bzw. ein Verfahren mit den Merkmalen des Anspruchs 8 gelöst.
Bei dem erfindungsgemäßen Chipmodul verlaufen die Leiterbahnen in einer Ebene auf der dem Chip zugewandten Chipkontaktseite der Träger­ schicht. Hierdurch steht die Trägerschicht selbst zur voneinander isolier­ ten Anordnung der umverteilten Anschlußflächen zur Verfügung, so daß die Außenkontaktbereiche zur Ausbildung der flächig verteilten An­ schlußflächenanordnung durch Ausnehmungen in der Trägerschicht gebil­ det werden können, die sich gegen die Rückseite der Leiterbahn erstrec­ ken. Darüber hinaus erstreckt sich die Trägerschicht bei dem erfindungs­ gemäßen Chipmodul über den Bereich der Anschlußflächen des Chips, so daß die gesamte Chipoberfläche durch die Trägerschicht des Chipträgers abgedeckt wird. Insgesamt resultiert hieraus ein sehr einfacher Aufbau und eine entsprechend einfache Herstellungsmöglichkeit des Chipmoduls.
In einer ersten Ausführungsform des erfindungsgemäßen Chipmoduls ist die Trägerschicht des Chipträgers im Überdeckungsbereich mit den Anschlußflächen des Chips geschlossen ausgebildet, so daß selbst dieser Überdeckungsbereich im peripheren Bereich der Chipträgeroberfläche zur Anordnung von äußeren Anschlußflächen auf der Chipträgeroberfläche zur Verfügung steht.
In einer weiteren Ausführungsform des erfindungsgemäßen Chipmoduls weist der Chipträger eine Trägerschicht auf, die in einem Überdeckungs­ bereich mit den Anschlußflächen des Chips Öffnungen hat, welche sich gegen die Rückseite der Leiterbahnen erstrecken und zur Aufnahme von die Leiterbahnen mit den zugeordneten Anschlußflächen elektrisch verbin­ dendem Verbindungsmaterial dienen.
Diese Ausführungsform des Chipmoduls ermöglicht eine Herstellung, bei der sowohl die Ausnehmungen in der Trägerschicht, die zur Aufnahme von Verbindungsmaterial für die Kontaktierung des Chipmoduls mit einer Platine oder anderen Bauteilen vorgesehen sind, als auch die Öffnungen in der Trägerschicht in ein und demselben Verfahrensschritt mit Verbin­ dungsmaterial befüllt werden können.
Die Ausführung des Chipmoduls gemäß Anspruch 4 ermöglicht eine gute Zugänglichkeit der Chipanschlußflächen für das Verbindungsmaterial, so daß eine hohe Kontaktsicherheit gewährleistet wird.
Für den Fall, daß eine Versiegelung bzw. mechanische Stabilisierung des Verbunds aus Chip und Chipträger allein aufgrund des zwischen dem Chip und dem Chipträger angeordneten Füllmaterials nicht ausreichend ist, kann zur Ergänzung längs der Peripherie des Chips verlaufend ein vor­ zugsweise aus dem Füllmaterial gebildeter Stützrahmen vorgesehen sein. Hierdurch wird in jedem Fall eine wirksame mechanische Stabilisierung des Chipmoduls erreicht, ohne daß hierzu die durch den Chip vorgegebe­ nen Abmessungen des Chipmoduls wesentlich vergrößert werden müßten.
Alternativ zur vorgenannten Möglichkeit besteht jedoch auch die Mög­ lichkeit, eine Versiegelung bzw. mechanische Stabilisierung des Chipmo­ duls durch einen Verguß des Chips vorzusehen, der die Seitenflächen des Chips mit einem die Chipoberfläche überragenden Überstand des Chipträ­ gers verbindet. Diese Art der Versiegelung bzw. mechanischen Stabilisie­ rung des Chipmoduls ist besonders dann vorteilhaft, wenn ein Chipmodul nach Art eines Chip-Size-Package geschaffen werden soll, bei der die Chipträgeroberfläche etwas größer als die Chipoberfläche ist, wodurch das Chipmodul einen Überstand des Chipträgers aufweist.
Für die Durchführung der Montage des Chipmoduls auf einem Substrat oder einer Platine in der bekannten SMT-Technik, bei der die auf der Chipträgeroberfläche angeordneten, beispielsweise mit Lotmaterial verse­ henen Außenkontaktbereiche mit entsprechend angeordneten Gegenkon­ takten auf dem Substrat oder der Platine verbunden werden, erweist es sich als vorteilhaft, wenn die Außenkontaktbereiche der Chipträgerober­ fläche mit Lotmaterial versehen sind, dessen Schmelzpunkt niedriger ist als die zur thermischen Verbindung zwischen den Kontaktmetallisierungen des Chips und den Leiterbahnen des Chipträgers notwendige Temperatur. Hierdurch wird sichergestellt, daß es aufgrund der Temperaturbeaufschla­ gung des Chipmoduls zur Durchführung der Lötverbindung zwischen dem Chipträger und dem Substrat bzw. der Platine nicht zu einer Destabilisie­ rung der Verbindungen zwischen den Kontaktmetallisierungen des Chips und den Leiterbahnen des Chipträgers kommen kann.
Als besonders vorteilhaft für die Herstellung von Chipmodulen erweist es sich, wenn die Chipmodule erfindungsgemäß in einem Modulverbund, der gebildet ist aus einem Chipträgerverbund mit einer Vielzahl zusammen­ hängend ausgebildeter Chipträger und einem Chipverbund, insbesondere einem Wafer mit einer Vielzahl zusammenhängend ausgebildeter Chipein­ heiten oder Dies, zusammengefaßt sind.
Bei Durchführung des erfindungsgemäßen Verfahrens nach Anspruch 9 zur Herstellung erfindungsgemäßer Chipmodule erfolgt zunächst ein Auftra­ gen eines fließfähigen Füllmaterials auf die Chipoberfläche oder die Chipkontaktseite des Chipträgers. Dieses Füllmaterial dient einerseits zur abdichtenden Anordnung des Chipträgers auf dem Chip und andererseits zur mechanischen Stabilisierung des Chipträgers auf dem Chip. Das Füllmaterial kann auch Klebeeigenschaften zur Ausbildung eines flächigen Verbunds zwischen dem Chip und dem Chipträger aufweisen. Durch ein aneinander Andrücken des Chipträgers und des Chips erfolgt eine Vertei­ lung des Füllmaterials im Spalt zwischen der Chipkontaktseite des Chip­ trägers und der Chipoberfläche. Aufgrund der Kontaktierung der Leiter­ bahnen mit den zugeordneten Kontaktmetallisierungen des Chips durch eine rückwärtige Energiebeaufschlagung der Leiterbahnen unter Zwi­ schenlage der Trägerschicht bleibt auch bei der Kontaktierung die Ober­ fläche der Trägerschicht des Chipträgers geschlossen, so daß eine Ver­ drängung des Füllmaterials nur zur Seite hin erfolgen kann. Damit ist sichergestellt, daß das Füllmaterial die gesamte Chipoberfläche bedeckt und somit nach Herstellung der Verbindung zwischen dem Chipträger und dem Chip keine zusätzlichen Maßnahmen zur Ergänzung von Füllmaterial notwendig sind. Vielmehr erfolgt bei dem erfindungsgemäßen Verfahren die Kontaktierung des Chipträgers auf dem Chip und die Stabilisierung des Chipmoduls durch Verteilung eines Füllmaterials im Spalt zwischen dem Chipträger und dem Chip in einem einzigen Arbeitsgang.
Anspruch 10 betrifft ein alternatives erfindungsgemäßes Verfahren, bei dem anstatt des Auftragens von Füllmaterial ein bereits mit einer Kleber­ schicht versehener Chipträger verwendet wird.
Darüber hinaus bleibt infolge der vorgenannten rückwärtigen Energiebe­ aufschlagung der Leiterbahnen zur Kontaktierung des Chipträgers auf dem Chip und der dadurch erhaltenen Geschlossenheit der Trägerschicht des Chipträgers auch im Peripheriebereich des Chips die Möglichkeit, Außen­ kontaktbereiche zur Ausbildung der flächig verteilten Anschlußflächenan­ ordnung auf der Chipträgeroberfläche vorzusehen.
Eine Alternative zu dem vorstehend erörterten erfindungsgemäßen Verfah­ ren zur Herstellung einzelner Chipmodule besteht in dem erfindungsgemä­ ßen Verfahren nach Anspruch 11, das die Herstellung einzelner erfin­ dungsgemäßer Chipmodule durch Vereinzelung aus einem Modulverbund betrifft, in dem eine Vielzahl erfindungsgemäß ausgebildeter Chipmodule zusammenhängend ausgebildet sind. Hierzu erfolgt zunächst die Herstel­ lung des Modulverbunds mit einem Chipträgerverbund und einem Chipver­ bund gemäß Anspruch 8 und anschließend die Herstellung einer Mehrzahl einzelner Chipmodule durch Vereinzelung von Einheiten aus zumindest einem Chip und einem damit kontaktierten Chipträger aus dem Modulver­ bund.
Dieses erfindungsgemäße Verfahren ermöglicht demnach die Herstellung von Chipmodulen auf Waferebene, wodurch mit relativ wenigen Handha­ bungs- oder Fertigungsschritten nicht nur die Herstellung eines einzelnen, sondern vielmehr die gleichzeitige Herstellung einer Vielzahl von Chip­ modulen möglich wird.
Als besonders vorteilhaft erweist es sich, wenn zur Herstellung des Modulverbunds die nachfolgende Reihenfolge von Verfahrensschritten gemäß Anspruch 12 eingehalten wird:
Zunächst erfolgt die Bereitstellung eines Wafers, der mit erhöhten Kon­ taktmetallisierungen, die fachsprachlich auch als sogenannte "Bumps" bezeichnet werden, versehen ist, und die Bereitstellung eines Chipträger­ verbunds, der eine Vielzahl von auf einer gemeinsamen Trägerschicht angeordneten Leiterbahnstrukturen mit Leiterbahnen aufweist, wobei die Leiterbahnstrukturen einer jeweils definierten Anzahl von im Wafer zusammenhängend ausgebildeten Chips zugeordnet sind. Anschließend erfolgt der Auftrag eines fließfähigen Füllmaterials auf die Kontaktfläche des Wafers oder die Chipkontaktseite des Chipträgerverbunds, wobei es sich bei diesem Füllmaterial beispielsweise um einen Epoxyd-Kleber handeln kann. Der Auftrag des Füllmaterial auf den Wafer kann als flä­ chenförmig begrenzter Auftrag im Zentrum des Wafers erfolgen, gefolgt von einer Verteilung des Füllmaterials auf der Waferoberfläche durch eine Rotation des Wafers um seine Mittelpunktsachse. Vor der flächigen Verbindung des Chipträgerverbunds mit dem Wafer, die beispielsweise durch einen Laminiervorgang durchgeführt werden kann, erfolgt eine Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Kontaktmetallisierungen des Wafers und Kontaktbereichen der zugeordneten Leiterbahnen der Leiter­ bahnstrukturen einstellt. Schließlich erfolgt die flächige Verbindung zwischen dem Wafer und dem Chipträgerverbund, beispielsweise durch den vorstehend erwähnten Laminiervorgang, wobei der endgültigen Verbindung eine Vorfixierung in ausgewählten Punkten vorausgehen kann. Nach Herstellung der flächigen Verbindung oder gleichzeitig mit dieser erfolgt die Kontaktierung der Kontaktmetallisierungen des Wafers mit den zugeordneten Leiterbahnen des Chipträgerverbunds.
Bei einer zum vorstehend erläuterten Verfahren gemäß Anspruch 12 alternativen Vorgehensweise gemäß Anspruch 13 wird anstatt des Auftra­ gens von Füllmaterial ein bereits mit einer Kleberschicht versehener Chipträgerverbund verwendet.
Wie bereits vorstehend im Zusammenhang mit dem erfindungsgemäßen Verfahren zur Herstellung eines einzelnen Chipmoduls erwähnt wurde, kann auch bei der Herstellung des gesamten Modulverbunds die Kontak­ tierung der Kontaktmetallisierungen des Wafers mit den Leiterbahnen des Chipträgerverbunds durch die Trägerschicht des Chipträgerverbunds hindurch erfolgen, also beispielsweise durch eine rückwärtige Kontaktie­ rung ohne Zerstörung der Trägerschicht im Bereich der Kontaktstellen.
Als Hilfsmittel zur Relativpositionierung kann der Wafer mit mindestens zwei Positionierungsstiften versehen sein, die in korrespondierend ausge­ bildete Positionierungsöffnungen in der Trägerschicht des Chipträgerver­ bunds eingreifen. Derartige Positionierungsstifte können als "Dummy bumps" ausgebildet sein, die, ohne an der elektrischen Verbindung zwi­ schen dem Wafer und dem Chipträgerverbund beteiligt zu sein, lediglich zur Erzielung und mechanischen Stabilisierung der Relativpositionierung in Eingriff mit der Trägerschicht des Chipträgerverbunds gelangen. Um nicht nur eine Starrkörperorientierung zwischen dem Wafer und dem Chipträgerverbund zu definieren, kann es sich als zweckmäßig erweisen, mehr als zwei Positionierungsstifte und eine entsprechende Anzahl von Positionierungsöffnungen vorzusehen, so daß Dehnungsbegrenzungen für beispielsweise thermisch bedingte Dehnungen in der Trägerschicht ge­ schaffen werden.
Eine Alternative bezüglich einer vorteilhaften Vorgehensweise zur Her­ stellung eines Modulverbunds ist durch die folgenden Verfahrensschritte definiert:
Zunächst erfolgt wieder die Bereitstellung eines Wafers und eines Chip­ trägerverbunds mit einer Vielzahl von auf einer gemeinsamen Träger­ schicht angeordneten Leiterbahnstrukturen mit Leiterbahnen, wobei bei dieser Verfahrensvariante ein Chipträgerverbund mit einer Trägerschicht verwendet wird, die Öffnungen aufweist, welche die Rückseite des Chip­ kontaktbereichs der Leiterbahnen und gegebenenfalls daran angrenzende Umgebungsbereiche freigeben. Anschließend erfolgt der Auftrag eines fließfähigen Füllmaterials, das, wie bei der vorstehend geschilderten Verfahrensvariante als ein Epoxyd-Kleber ausgebildet sein kann, auf die Kontaktoberfläche des Wafers oder die Chipkontaktseite des Chipträger­ verbunds, derart, daß die Anschlußflächen des Wafers oder hierauf aufge­ brachte Kontaktmetallisierungen bzw. die Öffnungen der Trägerschicht freibleiben. Hierauf erfolgt die Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Anschlußflächen des Wafers bzw. darauf aufgebauten Kontaktmetallisie­ rungen und den Öffnungen in der Trägerschicht des Chipträgerverbunds einstellt. Anschließend erfolgt eine flächige Verbindung zwischen dem Wafer und dem Chipträgerverbund und eine Kontaktierung der Anschluß­ flächen des Wafers bzw. der darauf angeordneten Kontaktmetallisierungen mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial in die Öffnungen der Trägerschicht des Chipträgerverbunds.
Die vorstehend erörterte Verfahrensvariante ermöglicht die Herstellung von eingangs erörterten erfindungsgemäßen Chipmodulen, bei denen sowohl die Verbindungsmaterialdepots in den Ausnehmungen der Träger­ schicht, die zur Kontaktierung des Chipmoduls mit anderen Bauteilen dienen, als auch das Verbindungsmaterial in den Öffnungen in der Träger­ schicht zur Ermöglichung einer Kontaktierung zwischen den Leiterbahnen der Leiterbahnstruktur und den Chipanschlußflächen in einem Arbeitsgang eingebracht werden können.
Eine weitere Alternative ist durch ein Verfahren gemäß Anspruch 17 gegeben.
Die Kontaktierung kann durch Abscheidung von Verbindungsmaterial in den Öffnungen der Trägerschicht erfolgen, wobei sich in Versuchen besonders eine stromlose, also autokatalytische Abscheidung von Verbin­ dungsmaterial durch Einbringung des Modulverbunds in ein entsprechen­ des Materialbad als vorteilhaft erwiesen hat. Bei diesem Materialbad kann es sich beispielsweise um ein Nickel-, Kupfer oder Palladiumbad handeln.
Die Kontaktierung kann auch durch Einbringung von Lotmaterial oder leitfähigem Kleber in die Öffnungen der Trägerschicht erfolgen, wobei hier alle bekannten Techniken zur Einbringung von Lotmaterial, also beispielsweise eine Schablonenbelotung oder auch eine Einbringung von stückigem Lotmaterial, eingesetzt werden können.
Gleichzeitig mit der Einbringung des Verbindungsmaterials in die Kon­ taktöffnungen der Trägerschicht kann eine Einbringung des Verbindungs­ materials in die Ausnehmungen der Trägerschicht erfolgen.
Unabhängig von der Art und Weise der Herstellung des Modulverbunds erweist es sich als vorteilhaft, wenn der Wafer auf seiner Rückseite mit einer Deckschicht versehen ist, die als Oberflächenschutz und auch zur Erzielung einer mechanischen Stützwirkung eingesetzt werden kann. Zusammen mit der Trägerschicht des Chipträgerverbunds ergibt sich somit nach Vereinzelung der Chipmodule aus dem Modulverbund ein gekapseltes Chipmodul.
Zur Erzeugung dieser Deckschicht hat sich ein Auftrag von Epoxyd-Ma­ terial auf die Rückseite des Wafers als geeignet erwiesen. Eine weitere Möglichkeit besteht darin, zur Ausbildung der Deckschicht eine Folie auf die Rückseite des Wafers aufzubringen. Die Folie kann mit einer Be­ schriftung, beispielsweise zur Kennzeichnung einzelner Chips des Wafers, versehen sein.
Unabhängig von der Art und Weise der Herstellung des Modulverbunds erfolgt nach dessen Fertigstellung eine Vereinzelung von Chipmodulen aus dem Modulverbund durch Trennung aneinander angrenzender Chipmodule längs definierter Trennlinien. In diesem Zusammenhang erweist es sich als besonders vorteilhaft, wenn hierzu das ohnehin zur Vereinzelung von Chips aus einem Waferverbund eingesetzte Sägeverfahren durchgeführt wird.
Vor der Vereinzelung der Chipmodule aus dem Modulverbund kann eine hinsichtlich des Aufwands und der damit verbundenen Kosten besonders günstige elektrische Überprüfung der noch im Waferverbund angeordneten Chips über die Leiterbahnstrukturen des Chipträgerverbunds erfolgen.
Eine besonders gleichmäßige Form des Andrückens zur Herstellung der Verbindung zwischen dem Chipträger bzw. dem Chipträgerverbund und dem Chip bzw. dem Wafer wird erreicht, wenn das aneinander Andrücken der Chipträger bzw. des Chipträgerverbunds und der Chipoberfläche bzw. der Waferoberfläche mittels Vakuum erfolgt. Bei genügend steif ausgebil­ deter Folie oder auch durch Aufbringen einer Zugspannung in Folienlängs­ richtung gegen Durchbiegung stabilisierter Folie kann es auch ausreichend sein, das Andrücken des Chipträgers allein durch die zur Energiebeauf­ schlagung des Chipträgers bzw. des Chipträgerverbunds verwendete Verbindungseinrichtung auszuführen. In diesem Fall dient der zur Verbin­ dung der Leiterbahnen mit den Chipanschlußflächen erforderliche An­ pressdruck gleichzeitig zum Andrücken des Chipträgers bzw. des Chipträ­ gerverbunds gegen die Chipoberfläche bzw. die Waferoberfläche.
Zur Erzeugung von Lotbumps auf dem Chipträger bzw. dem Chipträger­ verbund, die zur Verbindung des Chipmoduls mit einem Substrat, einer Platine oder dergleichen dienen, können die Außenkontaktbereiche des Chipträgers bzw. des Chipträgerverbunds in einem Schablonenauftrags­ verfahren mit Lotmaterial versehen werden, wobei die Trägerschicht selbst in einem nachfolgenden Umschmelzverfahren als Lötstopmaske dient. Hierdurch wird die Erzeugung der Lotbumps auf besonders einfache Art und Weise möglich.
Eine weitere Möglichkeit besteht darin, die Außenkontaktbereiche in einem Bestückungsverfahren mit Lotmaterialformstücken zu versehen, wobei in diesem Fall die durch die Ausnehmungen in der Trägerschicht gebildeten Außenkontaktbereiche als positionierende Aufnahmen für das Lotmaterial dienen.
Zur Verbindung zwischen den Kontaktmetallisierungen des Chips bzw. des Wafers und den Leiterbahnen des Chipträgers bzw. des Chipträgerver­ bunds können unterschiedliche Verfahren eingesetzt werden, deren ge­ meinsames Merkmal darin besteht, daß bei einer rückwärtigen Energiebe­ aufschlagung der Leiterbahnen unter Zwischenlage der Trägerschicht die Trägerschicht im wesentlichen unversehrt und geschlossen bleibt. Als besonders geeignete Verfahren erscheinen in diesem Zusammenhang Lötverfahren und Thermokompressionsverfahren, die mittels einer rück­ wärtigen Energiebeaufschlagung der Leiterbahnen mit Laserstrahlung durchgeführt werden, wobei die Laserstrahlung durch eine rückwärtig unter Druck an der Trägerschicht anliegende Lichtleitfaser eingeleitet wird. Eine weitere Möglichkeit besteht darin, ein Ultraschallverfahren einzusetzen, bei dem ein Ultraschallstempel rückwärtig auf die Träger­ schicht aufgesetzt wird und durch die im Bereich der Verbindungsstelle komprimierte Trägerschicht Ultraschallschwingungen in die Verbindungs­ stelle zwischen der betreffenden Leiterbahn und der Chipanschlußfläche einbringt.
Nachfolgend wird ein Ausführungsbeispiel des erfindungsgemäßen Chip­ moduls sowie ein mögliches Verfahren zur Herstellung eines derartigen Chipmoduls unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Ausführungsbeispiel eines Chipmoduls mit einem auf einem Chip kontaktierten Chipträger;
Fig. 2 bis 6 den Aufbau eines Chipträgers;
Fig. 7 den Chipträger und den Chip unmittelbar vor Her­ stellung des Chipmoduls,
Fig. 8 den Chipträger und den Chip während der Herstel­ lung der Verbindung zwischen dem Chipträger und dem Chip;
Fig. 9 die Herstellung eines längs der Peripherie des Chips verlaufenden Dicht- bzw. Stützrahmens;
Fig. 10 einen den Chip einschließenden Verguß;
Fig. 11 die nachträgliche Applikation von Lotmaterial auf dem Chipträger;
Fig. 12 bis 14 mehrere Beispiele für flächig verteilte Anschlußflä­ chenanordnungen auf dem Chipträger verschiedener Chipmodule;
Fig. 15 einen Modulverbund aus einem Wafer und einem darauf angeordneten Chipträgerverbund in Drauf­ sicht;
Fig. 16 eine vergrößerte Einzeldarstellung eines Chipträgers aus dem in Fig. 15 dargestellten Chipträgerverbund;
Fig. 17 eine Einzeldarstellung eines Verbindungsaufbaus zwischen einer Außenanschlußfläche eines Chipträ­ gers und einer Chipanschlußfläche eines Chips in Draufsicht;
Fig. 18 den in Fig. 17 dargestellten Verbindungsaufbau in einer Seitenansicht vor der Applikation von Verbin­ dungsmaterial;
Fig. 19 eine in der Ansicht Fig. 18 entsprechende Darstel­ lung des Verbindungsaufbaus nach der Applikation von Verbindungsmaterial;
Fig. 20 eine Schnittansicht der Verbindung zwischen einer Leiterbahn des Chipträgers und der Chipanschlußflä­ che gemäß dem Schnittlinienverlauf XX-XX in Fig. 19.
Fig. 1 zeigt ein Chipmodul 20 mit einem Chipträger 21, der auf einem Chip 22 kontaktiert ist. Das in Fig. 1 dargestellte Chipmodul 20 wird auch als Chip-Size-Package (CSP) bezeichnet, da die wesentlichen Ab­ messungen des Chipmoduls 20 durch den Chip 22 bestimmt sind. Als Definitionsgröße für ein CSP gilt in der Fachwelt allgemein ein Verhältnis von 0,8 bis 1,2 zwischen der Chipoberfläche und der Oberfläche des Chipträgers.
Bei dem in Fig. 1 dargestellten Chipmodul 20 wird ein Chipträger 21 aus einer dreilagigen Folie verwendet mit einer Trägerschicht 23 aus Polyimid und einer als Leiterbahnstruktur 24 ausgebildeten Kontaktschicht aus Kupfer, die hier über eine Kleberschicht 25 mit der Trägerschicht 23 verbunden ist. Die Trägerschicht 23 ist mit Ausnehmungen 26 versehen, die sich von der Oberfläche der Trägerschicht 23 bis zu einer Rückseite 27 von die Leiterbahnstruktur 24 bildenden einzelnen Leiterbahnen 28 er­ streckt. Diese Ausnehmungen 26 bilden Außenkontaktbereiche, die mit Lotmaterialdepots 29 zur Kontaktierung mit Anschlußflächen 30 eines in Fig. 1 mit strichpunktiertem Linienverlauf angedeutetem Substrats 3 1 dienen.
Fig. I zeigt beispielhaft zwei von einer Vielzahl peripher auf der Chip­ oberfläche angeordneten Chipanschlußflächen 32, die mit Kontaktmetalli­ sierungen 33 versehen sind. Die Kontaktmetallisierungen sind mit jeweils zugeordneten Leiterbahnen 28 kontaktiert, so daß durch die Leiterbahnen 28 eine "Umverdrahtung" der peripher auf der Chipoberfläche angeordne­ ten Chipanschlußflächen 32 in eine flächig verteilte, hinsichtlich des Abstandes zwischen den einzelnen Anschlußflächen aufgeweitete An­ schlußflächenanordnung 34 auf der Oberfläche des Chipträgers 21 erfolgt. Zur abdichtenden Verbindung des Chipträgers 21 mit dem Chip 22 und zur mechanischen Stabilisierung des als flexible Folie ausgebildeten Chipträ­ gers 21 ist in einem zwischen einer Chipkontaktseite 35 und der Chip­ oberfläche ausgebildeten Spalt 36 ein Füllmaterial 37 mit Haft- oder Klebewirkung vorgesehen, das fachsprachlich auch als "Underfiller" bezeichnet wird.
In den Fig. 2 bis 6 ist in chronologischer Abfolge die Herstellung des in Fig. 1 zur Erzeugung der Chipträger-Anordnung 20 verwendeten Chipträ­ gers 21 erläutert. Wie Fig. 2 zeigt, ist Basis bei der Herstellung des Chipträgers 21 eine dreilagige Folie 38 mit einer die Trägerschicht 23 mit der Leiterbahnstruktur 24 verbindenden Kleberschicht 25. In einer ver­ einfachten Ausführung ist es jedoch auch möglich, eine mit dem Chipträ­ ger 21 vergleichbare Ausführung eines Chipträgers, ausgehend von einer Folie, zu schaffen, bei der die Leiterbahnstruktur unmittelbar auf der Trägerschicht, also ohne zwischenliegende Anordnung einer Kleber­ schicht, angeordnet ist.
Die Folie 38, die als Endlosfolie ausgebildet sein kann, weist in jedem Fall die in der Trägerschicht 23 vorgesehenen, bis zur Rückseite 27 der Lei­ terbahnen 28 reichenden Ausnehmungen 26 auf, wobei die Ausnehmungen beispielsweise durch geeignete Ätzverfahren oder auch durch Laserablati­ on erzeugt werden können.
Für den Fall, daß in den Ausnehmungen 26 mittels eines Schablonenauf­ tragsverfahrens Lotmaterial 42 zur Erzeugung der Lotmaterialdepots 29 (Fig. 1 und 6) eingebracht werden soll, kann, wie in Fig. 3 dargestellt, eine Schablone 39 auf die Trägerschicht 23 aufgelegt werden, und zwar so, daß in der Schablone 39 vorgesehene Schablonenöffnungen 40 dec­ kungsgleich mit den Ausnehmungen 26 in der Trägerschicht 23 zu liegen kommen.
In die aus den übereinanderliegend angeordneten Ausnehmungen 26 und Schablonenöffnungen 40 gebildeten Lotmaterialaufnahmen 41 wird nach flächigem Auftrag des Lotmaterials 42 auf die Oberfläche der Schablone 39 durch einen hier nicht näher dargestellten Rakel oder dergleichen eine Befüllung der Lotmaterialaufnahmen 41 mit Lotmaterial 42 in der in Fig. 4 dargestellten Art und Weise erzielt.
Wie in Fig. 5 dargestellt, verbleiben nach Abnahme der Schablone 39 von der Trägerschicht 23 beispielsweise aus pastösem Lotmaterial gebildete Lotmaterialmengen 68 in den Ausnehmungen 26. Durch ein nachfolgendes Umschmelzverfahren werden dann die in Fig. 6 dargestellten meniskusar­ tig geformten Lotmaterialdepots 29 erzeugt, wobei die Trägerschicht 23 während des Umschmelzens als Lötstopmaske dient.
Fig. 7 zeigt, wie ausgehend von dem entsprechend den Erläuterungen zu den Fig. 2 bis 6 erzeugten Chipträger 21 das in Fig. 1 dargestellte Chip­ modul 20 gebildet wird. Hierzu erfolgt ein Auftrag einer definierten Füllmaterialmenge 43 auf die Chipoberfläche und eine dem gewählten Verfahren zur Verbindung der Kontaktmetallisierungen 33 des Chips mit den Leiterbahnen 28 des Chipträgers 21 entsprechende Präparierung der im Ausgangszustand aus Aluminium bestehenden Chipanschlußflächen 32. Im vorliegenden Fall sind die Chipanschlußflächen 32 mit als Nickelbumps ausgebildeten Kontaktmetallisierungen 33 mit einem Lotüberzug 44 aus einer Gold/Zinn-Legierung versehen, um die Kontaktierung der Leiterbah­ nen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 in einem nachfolgend unter Bezugnahme auf Fig. 8 noch näher erläu­ terten Lötverfahren durchführen zu können.
Dabei kann der Gold/Zinn-Lotüberzug 44 durch einfaches Eintauchen der Kontaktmetallisierungen 33 in eine entsprechend flüssig ausgebildete Legierung aufgebracht werden.
Zur Herstellung des Chipmoduls 20 (Fig. 1), also des festen mechanischen Verbunds zwischen dem Chipträger 21 und dem Chip 22, wird nun der Chipträger 21 gegen die Oberfläche des Chips 22 gedrückt, so daß die auf die Chipoberfläche aufgebrachte Füllmaterialmenge 43 bei Ausbildung des Spaltes 36 zwischen der Chipkontaktseite 35 des Chipträgers 21 und der Chipoberfläche nach außen zur Peripherie des Chips 22 verdrängt wird und sich gleichmäßig auf der Chipoberfläche bis hin zu Außenrändern 45 des Chips 22 verteilt.
Fig. 8 zeigt, daß dieses Andrücken des Chipträgers 21, der sich in der Darstellung gemäß Fig. 8 noch im endlosen Folienverbund befindet, mittels einer Vakuumeinrichtung 46 ausgeführt werden kann, bei der der Chip 22 in einer Chipaufnahme 47 fixiert ist und der Chipträger 21 über einen die Chipaufnahme 47 umgebenden Ringkanal 48 durch Vakuumwir­ kung (Pfeil 50) gegen die Chipoberfläche gesogen wird. Dabei ist in Fig. 8 deutlich zu erkennen, daß aufgrund des Kapillareffekts im Spalt 36 zwi­ schen dem Chipträger 21 und dem Chip 22 eine Verteilung des Füllmateri- als 37 über die Außenränder 45 des Chips 22 hinaus erfolgt, so daß sich im Bereich eines möglichen Überstands 49 des Chipträgers 21 über die Oberfläche des Chips 22 eine zusätzlich abstützende Wirkung ergibt.
Wie ebenfalls in Fig. 8 dargestellt, kann zur Fixierung des Chips 22 in der Chipaufnahme 47 ebenfalls, wie durch den Pfeil 50 angedeutet, Vakuum­ wirkung eingesetzt werden. Um zu verhindern, daß es aufgrund des Austritts von Füllmaterial 37 aus dem Spalt 36 im Bereich des Überstands 49 zu Verklebungen mit der Innenwand der Chipaufnahme 47 kommt, ist die Innenwand der Chipaufnahme 47 mit einer Antihaftbeschichtung 51 versehen.
Wie aus Fig. 8 ferner zu ersehen ist, wird zur Verbindung der Leiterbah­ nen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 die Trägerschicht 23 des Chipträgers 21 über eine Lichtleitfaser 52 unter gleichzeitiger Aufbringung eines Anpreßdrucks mit Laserstrahlung 53 beaufschlagt. Die Laserstrahlung 53 durchdringt das optisch durchläs­ sige Polyimid der Trägerschicht 23 oder einen anderen für Laserstrahlung optisch durchlässigen, als Trägerschicht verwendeten Kunststoff und wird im Bereich der Leiterbahn 28 absorbiert, so daß im Bereich der Verbin­ dungsstelle zwischen der Leiterbahn 28 und der zugeordneten Kontakt­ metallisierung 33 die für die thermische Verbindung notwendige Tempe­ ratur induziert wird. Dabei wird durch den mit der Lichtleitfaser 52 auf die Trägerschicht 23 aufgebrachten Anpreßdruck möglicherweise zwischen der Leiterbahn 28 und der Kontaktmetallisierung 33 bzw. dem auf die Kontaktmetallisierung 33 aufgebrachten Lotüberzug 24 angeordnetes Füllmaterial 37 verdrängt, so daß die Verbindung nicht durch Füllmaterial 37 beeinträchtigt werden kann.
Falls es zur Erzielung einer planen Oberfläche des auf den Chip 22 appli­ zierten Chipträgers 21 notwendig sein sollte, kann noch ein in Fig. 8 nicht näher dargestelltes zentrales Stempelwerkzeug zur Erzeugung einer ebenen Anlage des Chipträgers 21 eingesetzt werden.
Neben der vorstehend geschilderten Verbindung der Leiterbahnen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 im Lötverfahren ist es auch möglich, das in Fig. 8 dargestellten Verbin­ dungsmittel, also die durch Laserenergie beaufschlagte Lichtleitfaser 52, zur Ausführung einer Thermokompressionsverbindung zu verwenden, zu deren Vorbereitung die als Nickelbumps ausgeführten Kontaktmetallisie­ rungen 33 nicht mit dem Lotüberzug 44, sondern mit einem dünnen Goldüberzug versehen werden.
Eine weitere Möglichkeit zur Herstellung der Verbindung zwischen den Leiterbahnen 28 des Chipträgers 21 und den Kontaktmetallisierungen 33 bzw. unmittelbar mit den unpräparierten Aluminiumanschlußflächen 32 des Chips 22 besteht darin, anstatt der in Fig. 8 dargestellten Lichtleitfaser 52 einen Ultraschalldorn zu verwenden, der mit Ultraschall beaufschlagt wird und die Ultraschallschwingungen über einen verdichteten Bereich der Trägerschicht 23 auf den Verbindungsbereich zwischen den Leiterbahnen 28 und den jeweils zugeordneten Chipanschlußflächen 32 überträgt.
Die Fig. 9 und 10 zeigen Möglichkeiten einer neben der Anordnung des Füllmaterials 37 im Spalt 36 zwischen dem Chipträger 21 und dem Chip 22 (Underfilling) zusätzlichen mechanischen Stabilisierung des Chipmo­ duls. Wie Fig. 9 zeigt, kann hierzu im peripheren Bereich längs des Umfangsrands des Chips 22 im Übergang zum Chipträger 21 zusätzliches Füllmaterial 37 zur Ausbildung eines umlaufenden Stabilisierungsrahmens aufgebracht werden.
Fig. 10 zeigt ein als "Molding" bekanntes Verfahren, bei dem der Chip mittels einer Kunststoffmasse 55 umkapselt wird.
Sowohl die Kunststoffmasse 55 als auch das gemäß Fig. 9 zusätzlich applizierte Füllmaterial 37 sorgen im Bereich des Überstands 49 des Chipträgers 21 über die Oberfläche des Chips 22 für eine stabilisierende Abstützung. Da sich bei den in den Fig. 9 und 10 dargestellten Verfahren zur zusätzlichen Stabilisierung der Chipträger-Anordnung, bei denen die Chipträger-Folie 38 auf einer ebenen Fläche durch eine Vakuumeinrich­ tung 56 gehalten wird, vorstehende Lotmaterialdepots 29, wie in Fig. 1 dargestellt, als störend erweisen würden, werden in diesen Fällen die Lotmaterialdepots 29 erst nachträglich erzeugt. Hierzu können, wie in Fig. 11 dargestellt, Lotmaterialformstücke 57 vor oder nach Heraustren­ nen der mit dem Chip 22 verbundenen Chipträger 21 aus der Chipträger-Fo­ lie 38 in die Ausnehmungen 26 plaziert und anschließend zur Ausbil­ dung der Lotmaterialdepots 29 umgeschmolzen werden. Bei dem in Fig. 11 dargestellten Ausführungsbeispiel sind die Lotmaterialformstücke 57 kugelförmig ausgebildet und werden durch eine Lotkugelplaziereinrich­ tung 58 in die Ausnehmungen 26 plaziert.
In den Fig. 12, 13 und 14 sind unterschiedlich ausgebildete Chipmodule 59, 60 und 61 beispielhaft dargestellt. Dabei entspricht die gewählte Ansicht in etwa einem Schnittverlauf zwischen der Trägerschicht 23 und jeweils einer die Leiterbahnen 28 aufweisenden Kontaktschicht 69, 70, 71. Fig. 12 zeigt das Chipmodul 59 mit einer sogenannten "zweireihigen Fan-Out"-Konfiguration, bei der ausgehend von der peripheren, einreihigen Anordnung der Kontaktmetallisierungen 33 des Chips 22 über die Kon­ taktschicht 69 eine flächige Umverteilung in einem Chipträger 62 erfolgt, bei der außerhalb der Chipperipherie zwei Reihen 63, 64 von Außenkon­ taktbereichen 26 angeordnet sind.
Fig. 13 zeigt eine übereinstimmende Konfiguration, wobei hier ein Chip­ träger 65 verwendet wird, bei dessen Kontaktschicht 70 nicht nur die Leiterbahnen 28 aus Kupfer, sondern vielmehr die gesamte Kontaktschicht 70 aus Kupfer besteht, wobei die Leiterbahn 28 durch Ätzfugen vom übrigen Kupfermaterial getrennt ist. Der in Fig. 13 beispielhaft darge­ stellte Chipträger 65 zeichnet sich daher durch eine besonders hohe Steifigkeit aus.
Fig. 14 zeigt schließlich einen Chipträger 66 mit einer sogenannten einreihigen "Fan-Out"-Konfiguration, bei der lediglich eine Reihe 67 von Außenkontaktbereichen 26 außerhalb der Chipperipherie angeordnet ist und alle übrigen Außenkontaktbereiche 26 sich innerhalb der Chipperiphe­ rie verteilt befinden.
Fig. 15 zeigt einen Modulverbund 72 mit einem Wafer 73 und einem auf dem Wafer 73 angeordneten Chipträgerverbund 74 mit einer Vielzahl zusammenhängend auf der gemeinsamen Trägerschicht 23 angeordneter Chipträger 76. Wie der Darstellung gemäß Fig. 15 zu entnehmen ist, weist der Wafer eine Vielzahl zusammenhängend ausgebildeter Chips 75 auf, denen jeweils ein Chipträger 76 aus dem Chipträgerverbund 74 zugeordnet ist. Zu der der Herstellung des in Fig. 15 dargestellten Modulverbunds 72 nachfolgenden Vereinzelung von Chipmodulen 77, die im vorliegenden Fall aus jeweils einem Chip 75 und einem Chipträger 76 gebildet sind, sind auf dem Wafer 73 Teilungsnuten 78 vorgesehen, längs deren Verlauf der Modulverbund 72 durch Sägen oder auch andere geeignete Trennvorgänge in die Chipmodule 77 vereinzelt werden kann.
Die aus dem Modulverbund 72 vereinzelten Chipmodule 77 können in einer Ausführungsform hinsichtlich ihres Aufbaus im wesentlichen mit dem in Fig. 1 dargestellten Chipmodul 20 übereinstimmen, mit dem Unter­ schied, daß der Chipträger 76 abweichend von dem in Fig. 1 dargestellten Chipträger 21 mit seinen Außenrändern im wesentlichen bündig mit den Chipseitenrändern verläuft und diese nicht, wie in Fig. 1 dargestellt, seitlich überragt.
Ein derartiger Chipträger 76 ist in Draufsicht in Fig. 16 dargestellt und ermöglicht, ausgehend von den Chipkontaktbereichen 81, eine sogenannte "Fan-In"-Verteilung von Anschlußflächen 79 einer Anschlußflächenanord­ nung 80 auf der Trägerschicht 23 des Chipträgers 76. Die Anschlußflä­ chenanordnung 80 des Chipträgers 76 ist in Fig. 15 durch einen rahmen­ artigen, schraffierten Linienverlauf vereinfacht dargestellt.
Abgesehen von dem vorstehend erwähnten Unterschied zum Aufbau des in Fig. 1 dargestellten Chipmoduls 20, derart, daß zur Herstellung eines Chipmoduls 77 eine im wesentlichen zu der Chipoberfläche bündige Ausbildung des Chipträgers 76 erforderlich ist, können zur Herstellung des in Fig. 15 dargestellten Modulverbunds sämtliche der in den Fig. 2 bis 7 dargestellten Verfahrensschritte durchgeführt werden, mit dem Unter­ schied, daß statt eines einzelnen Chips 22 eine Vielzahl in dem Wafer 73 zusammenhängend ausgebildeter Chips 75 und statt eines einzelnen Chipträgers 21 eine Vielzahl in dem Chipträgerverbund 74 zusammenhän­ gend ausgebildeter Chipträger 76 verwendet werden. Es erfolgt somit die Herstellung von Chipmodulen 77 durch Vereinzelung der Chipmodule 77 aus einem zuvor beispielsweise entsprechend den in den Fig. 2 bis 7 dargestellten Verfahrensschritten hergestellten Modulverbund 72.
Um bei der großflächigen Applikation des Chipträgerverbunds 74 auf dem Wafer 73 - wie beispielsweise bezogen auf die Herstellung des einzelnen Chipmoduls 20 in Fig. 7 dargestellt - die Ausbildung von Lufteinschlüssen zwischen dem Chipträgerverbund und der Oberfläche des Wafers 73 zu verhindern, kann der Chipträgerverbund mit in Fig. 15 nicht näher darge­ stellten, als Perforationslinien ausgebildeten Teilungslinien versehen sein, die deckungsgleich mit den Teilungslinien 78 des Wafers 73 sind, die einzelnen Chipträger 76 voneinander abteilen und gleichzeitig durch die Perforationen ein Entweichen von Luft zur Verhinderung der vorstehend erwähnten Lufteinschlüsse ermöglichen.
Zur Ermöglichung einer korrekten Relativpositionierung des Chipträger­ verbunds 74 zum Wafer 73 mit entsprechenden, in Fig. 15 dargestellten Überdeckungslagen zwischen den einzelnen Chipträgern 76 und den Chips 75, die eine Kontaktierung zwischen den Chipkontaktbereichen 81 an den Enden von Leiterbahnen 82 von den einzelnen Chipträgern 76 zugeordne­ ten Leiterbahnstrukturen 83 ermöglichen, kann der Wafer 73 auf seiner Oberfläche mit Positionierungsstiften 84, 85 versehen sein, die in korre­ spondierend ausgebildete, hier nicht näher dargestellte Positionierungsöff­ nungen in der Trägerschicht 23 des Chipträgerverbunds 74 eingreifen. Die Positionierungsstifte 84, 85 können von überhöht ausgebildeten Bumps im Randbereich des Wafers 73 unvollständig ausgebildeter Chips gebildet sein. Wie die übrigen, hier nicht näher dargestellten Bumps der funkti­ onsfähigen Chips 75 können grundsätzlich die Bumps des Wafers durch beispielsweise autokatalytische Materialabscheidung oder eine Tauchbe­ lotung hergestellt werden.
In den Fig. 17 bis 20 ist eine von der in den Fig. 2 bis 7 abweichende Herstellung des Verbundes zwischen einem Chip und einem Chipträger bzw. einem Wafer und einem Chipträgerverbund am Beispiel der Verbin­ dung einer Chipanschlußfläche 86 mit einer Leiterbahn 82 eines Chipträ­ gers 76 dargestellt. Wie nachfolgend erläutert wird, ermöglicht der in den Fig. 17 bis 20 dargestellte Verbindungsaufbau eine besonders kostengün­ stige Herstellung von Chipmodulen 77 auf Waferebene (Fig. 15).
Wie die Draufsicht auf einen ausgeschnittenen Bereich des Chipträgers 76 in Fig. 17 in einer Zusammenschau mit der entsprechenden Seitenansicht in Fig. 18 deutlich macht, besteht der Chipträger 76 im vorliegenden Fall aus der Trägerschicht 23 mit einer auf deren Unterseite angeordneten Leiterbahnstruktur 83, von der hier lediglich die eine Leiterbahn 82 dargestellt ist. Die Leiterbahn 82 ist im vorliegenden Fall aus einem Stableiter 87 und einem Kreisflächenleiter 88 zusammengesetzt. Die Leiterbahn 82 ist so auf der Unterseite der Trägerschicht 23 angeordnet, daß sich ein Chipkontaktbereich 89 des Stableiters 87 und der Kreisflä­ chenleiter 88 der Leiterbahn 82 unterhalb einer Öffnung 90 bzw. einer Ausnehmung 91 in der Trägerschicht 23 befinden. Die Ausnehmung 91 ist nach unten durch die Rückseite des Kreisflächenleiters 88 der Leiterbahn 82 begrenzt. Die Öffnung 90 in der Trägerschicht 23 reicht bis an die Rückseite des Stableiters 87 der Leiterbahn 82 und gibt überdies einen den Chipkontaktbereich 89 des Stableiters 87 umgebenden Umgebungsbe­ reich 92 frei, der, wie in Fig. 17 dargestellt, sich noch über die Chipan­ schlußfläche 86 hinaus erstreckt.
Wie Fig. 18 zeigt, ist eine zur Herstellung des Verbunds zwischen dem Chipträgerverbund 74 und dem Wafer 73 vorgesehene Kleberschicht 98 so angeordnet, daß eine im wesentlichen mit der Fläche der Öffnung 90 deckungsgleiche Verbindungsfläche 93 auf der Oberfläche des Wafers 73 bzw. des Chips 75 ausgebildet ist, in deren Innenbereich die Chipan­ schlußfläche 86 angeordnet ist. Weiterhin wird aus Fig. 18 deutlich, daß zwischen der Oberfläche der Chipanschlußfläche 86 und der Unterseite des Stableiters 87 der Leiterbahn 82 ein Kontaktspalt 94 ausgebildet ist.
Fig. 19 zeigt die Ausnehmung 91 im Chipträger 76 des Chipträgerver­ bunds 74 und die im Umgebungsbereich 92 bis an die Oberfläche des Wafers 73 reichende Öffnung 90 des Chipträgers 76 nach Einbringung eines Verbindungsmaterials 95. Dabei ist die Öffnung 90 im Bereich der Chipanschlußfläche 86 und des Chipkontaktbereichs 89 der Leiterbahn 82 sowie der Kontaktspalt 94 mit dem Verbindungsmaterial 95 ausgefüllt, so daß, wie aus der Schnittdarstellung in Fig. 20 deutlich wird, ein allseitiger Einschluß der Leiterbahn 82 im Chipkontaktbereich 89 mit sicherer Verbindung zur Chipanschlußfläche 86 die Folge ist. Dieser allseitige Einschluß ist eine Folge des allseitigen Aufwachsens des Verbindungsma­ terials 95 beim Abscheidevorgang. Hieraus ergibt sich auch ein Zuwachsen des Kontaktspalts 94.
Als besonderer Vorteil bei dem in den Fig. 17 bis 20 dargestellten Ver­ bindungsaufbau erweist es sich, daß sowohl die Ausnehmung 91 als auch die Öffnung 90 im Chipträger 76 in ein und demselben Verfahrensschritt mit Verbindungsmaterial 95 befüllt werden können, so daß einerseits Außenkontaktbumps 96 für die äußere Anschlußflächenanordnung 80 des Chipträgers 76 und andererseits Innenverbindungen 97 zwischen dem Wafer 73 bzw. den durch diesen zusammenhängend ausgebildeten Chips 75 und den Chipträgern 76 geschaffen werden.
Die Öffnungen 90 im Chipträgerverbund 74 sind ausreichend groß, so daß die Chipanschlußflächen 86 des Wafers 73 vor der Einbringung von Verbindungsmaterial 95, die beispielsweise durch autokatalytische Ab­ scheidung von Nickel oder dergleichen erfolgen kann, gereinigt und/oder mit einer Beschichtung, beispielsweise Zinkat oder einer Nickel-Zwischen­ schicht, versehen werden können.
Die Einbringung des Verbindungsmaterials kann auf besonders vorteilhafte Weise durch Eintauchen des Wafers 73 oder Hindurchführen des Wafers 73 in bzw. durch ein Materialbad erfolgen.
Abweichend von der in den Fig. 17 bis 20 dargestellten stabförmigen Geometrie der Leiterbahn 82 im Bereich der Öffnung 90 sind auch andere Leiterbahngeometrien möglich, die in besonderer Weise das vorbeschrie­ bene Aufwachsen des Verbindungsmaterials beim Abscheidevorgang zur Ausbildung der Verbindung zwischen dem Chipanschluß 86 und der Leiterbahn 82 fördern und nutzen. So kann die Leiterbahn 82 einen ringförmig ausgebildeten Chipkontaktbereich aufweisen, dessen Innen­ durchmesser so bemessen ist, daß der Verbindungsmaterialaufbau auf der Chipanschlußfläche 86 infolge des Abscheidevorgangs quasi durch den Ring hindurch wächst und so zur Ausbildung der Verbindung beiträgt. Dabei kann der ringförmig ausgebildete Chipkontaktbereich durch den Rand der Öffnung 90 abgedeckt sein oder offenliegen. Insbesondere bei einem durch den Rand der Öffnung 90 in der Trägerschicht 23 abgedeck­ ten ringförmigen Chipkontaktbereich läßt sich eine im wesentlichen zur Oberfläche des Chipträgers 76 bzw. des Chipträgerverbunds 74 bündig ausgebildete Oberfläche der Innenverbindung erzielen, ohne daß hierzu besondere Maßnahmen notwendig wären. Grundsätzlich kann die Öffnung 90 größer oder kleiner als die Chipanschlußfläche, aber auch gleich groß ausgebildet sein.
Weitere Möglichkeiten, die Ausbildung der Oberfläche der Innenverbin­ dung durch die Gestaltung der Leiterbahn 82 in deren Chipkontaktbereich 89 über die Geometrie der Leiterbahn 82 zu beeinflussen, bestehen darin, die Leiterbahn 82 in diesem Bereich rahmenartig quadratisch, schlitzför­ mig oder auch kreuzartig auszubilden.

Claims (36)

1. Chipmodul mit einem Chipträger und mindestens einem Chip, wobei der Chipträger als Folie ausgebildet ist mit einer Trägerschicht aus Kunststoff und einer Leiterbahnstruktur mit Leiterbahnen, und der Chipträger unter zwischenliegender Anordnung eines Füllstoffs mit dem Chip verbunden ist, wobei die Leiterbahnen auf ihrer Vorder­ seite mit Anschlußflächen des Chips verbunden sind und auf ihrer Rückseite Außenkontaktbereiche zur Ausbildung einer flächig ver­ teilten Anschlußflächenanordnung zur Verbindung des Chipmoduls mit einem elektronischen Bauelement oder einem Substrat aufwei­ sen, dadurch gekennzeichnet, daß die Leiterbahnen (28, 82) in einer Ebene auf der dem Chip (22, 75) zugewandten Chipkontaktseite (35) der Trägerschicht (23) ver­ laufen, die Außenkontaktbereiche (26) durch Ausnehmungen in der Trägerschicht (23) gebildet sind, die sich gegen die Rückseite (27) der Leiterbahnen (28, 82) erstrecken und die Trägerschicht (23) sich über den Bereich der Anschlußflächen (30) des Chips erstreckt.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerschicht (23) im Bereich der Anschlußflächen (30) des Chips geschlossen ist.
3. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerschicht (23) in einem Überdeckungsbereich mit den Anschlußflächen (30) des Chips (75) Öffnungen (90) aufweist, die sich gegen die Rückseite (27) der Leiterbahnen (82) erstrecken und zur Aufnahme von die Leiterbahnen mit den zugeordneten An­ schlußflächen elektrisch verbindendem Verbindungsmaterial (95) dienen.
4. Chipmodul nach Anspruch 3, dadurch gekennzeichnet, daß die Leiterbahnen (82) im Bereich der Öffnungen so angeordnet sind, daß sie die Anschlußflächen (30) des Chips (75) nur bereichs­ weise mit einem Chipkontaktbereich (89) überdecken oder benach­ bart zu den Anschlußflächen (30) angeordnet sind.
5. Chipmodul nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß längs der Peripherie des Chips (22) verlaufend ein Stützrahmen vorgesehen ist.
6. Chipmodul nach einem oder mehreren der Ansprüche 1 bis 4, gekennzeichnet durch einen die Seitenflächen des Chips (22) mit einem die Chipoberfläche überragenden Überstand (49) des Chipträgers (21) verbindenden Verguß.
7. Chipmodul nach einem oder mehreren der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die Außenkontaktbereiche (26) mit Lotmaterial (42) versehen sind, dessen Schmelzpunkt niedriger ist als die zur thermischen Verbindung zwischen den Kontaktflächenmetallisierungen (33) des Chips (22) und den Leiterbahnen (28) des Chipträgers (21) notwen­ dige Temperatur.
8. Modulverbund mit einem Chipträgerverbund und einem Chipver­ bund, insbesondere einem Wafer, mit einer Vielzahl zusammenhän­ gend ausgebildeter Chipmodule insbesondere nach einem oder meh­ reren der Ansprüche 1 bis 6.
9. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte:
  • - Auftragen eines fließfähigen Füllmaterials (37) auf die Chipober­ fläche oder die Chipkontaktseite (35) des Chipträgers (21);
  • - einander Andrücken einer Chipkontaktseite (35) des Chipträgers (21) und der Chipoberfläche und Kontaktierung der Leiterbahnen (28) des Chipträgers (21) mit den zugeordneten Kontaktmetallisie­ rungen (33) des Chips (22) durch eine rückwärtige Energiebeauf­ schlagung der Leiterbahnen (28) unter Zwischenlage der Träger­ schicht (23) bei gleichzeitiger Verdrängung des Füllmaterials (37).
10. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte:
  • - Bereitstellung eines Chipträgers, der auf der dem Chip (22) zuge­ wandten Chipkontaktseite (35) mit einer Kleberschicht versehen ist;
  • - einander Andrücken der Chipkontaktseite (35) des Chipträgers (21) und der Chipoberfläche und Kontaktierung der Leiterbahnen (28) des Chipträgers (21) mit den zugeordneten Kontaktmetallisie­ rungen (33) des Chips (22) durch eine rückwärtige Energiebeauf­ schlagung der Leiterbahnen (28) unter Zwischenlage der Träger­ schicht (23) bei gleichzeitiger Verdrängung des Klebermaterials (37).
11. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte:
  • - Herstellung eines Modulverbunds (72) mit einem Chipträgerver­ bund (74) und einem Chipverbund (73) nach Anspruch 8;
  • - Herstellung einer Mehrzahl einzelner Chipmodule (77) durch Ver­ einzelung von Einheiten aus mindestens einem Chip (75) und einem damit kontaktierten Chipträger (76) aus dem Modulverbund (73).
12. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73), der auf den Anschlußflächen (86) mit erhöhten Kontaktmetallisierungen versehen ist, und eines Chipträgerverbunds (74) mit einer Vielzahl von auf einer gemeinsa­ men Trägerschicht (23) angeordneten Leiterbahnstrukturen (83) mit Leiterbahnen (82);
  • - Auftragen eine fließfähigen Füllmaterials (37) auf die Kontaktflä­ che des Wafers oder die Chipkontaktseite des Chipträgerverbunds;
  • - Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Kontaktme­ tallisierungen des Wafers und Kontaktbereichen (89) der zugeord­ neten Leiterbahnen (82) der Leiterbahnstrukturen einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer und dem Chipträgerverbund und Kontaktierung der Kontaktmetallisie­ rungen des Wafers mit den zugeordneten Leiterbahnen des Chipträ­ gerverbunds.
13. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73), der auf den Anschlußflächen (86) mit erhöhten Kontaktmetallisierungen versehen ist, und eines Chipträgerverbunds (74) mit einer Vielzahl von auf einer gemeinsa­ men Trägerschicht (23) angeordneten Leiterbahnstrukturen (83) mit Leiterbahnen (82) und einer Kleberschicht (37) auf der Chipkon­ taktseite der Trägerschicht (23);
  • - Relativpositionierung des Wafers (73) und des Chipträgerverbunds (74), derart, daß sich eine Überdeckungslage zwischen den Kon­ taktmetallisierungen des Wafers und Kontaktbereichen (89) der zu­ geordneten Leiterbahnen (82) der Leiterbahnstrukturen einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer (73) und dem Chipträgerverbund (74) und Kontaktierung der Kontakt­ metallisierungen des Wafers mit den zugeordneten Leiterbahnen des Chipträgerverbunds.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Kontaktierung der Kontaktmetallisierungen mit den Leiter­ bahnen (82) durch die Trägerschicht (23) des Chipträgerverbunds (74) erfolgt.
15. Verfahren nach einem oder mehreren der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß als Hilfsmittel zur Relativpositionierung des Wafers (73) ge­ genüber dem Chipträgerverbund (74) der Wafer mit mindestens zwei Positionierungsstiften (84, 85) versehen ist, die in korrespondierend ausgebildete Positionierungsöffnungen in der Trägerschicht des Chipträgerverbunds (74) eingreifen.
16. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73) und eines Chipträgerverbunds (74) mit einer Vielzahl auf einer gemeinsamen Trägerschicht (23) angeordneter Leiterbahnstrukturen (83) mit Leiterbahnen (82), wo­ bei die Trägerschicht (23) die Rückseite des Chipkontaktbereichs (89) der Leiterbahnen (82) freigebende Öffnungen aufweist;
  • - Auftragen eines fließfähigen Füllmaterials (37) auf die Kontakto­ berfläche des Wafers (73) oder die Chipkontaktseite des Chipträ­ gerverbunds (74), derart, daß die Anschußflächen (86) des Wafers bzw. die Öffnungen (90) der Trägerschicht (23) frei bleiben;
  • - Relativpositionierung des Wafers (73) und des Chipträgerverbunds (74), derart, daß sich eine Überdeckungslage zwischen den An­ schlußflächen des Wafers und den Öffnungen in der Trägerschicht des Chipträgerverbunds einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer (73) und dem Chipträgerverbund (74) und Kontaktierung der Anschluß­ flächen des Wafers mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial (95) in die Öffnungen (90) der Trägerschicht (23) des Chipträgerverbunds.
17. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73) und eines Chipträgerverbunds (74) mit einer Vielzahl auf einer gemeinsamen Trägerschicht (23) angeordneter Leiterbahnstrukturen (83) mit Leiterbahnen (82), wo­ bei die Trägerschicht (23) auf ihrer Chipkontaktseite mit einer Kle­ berschicht (37) versehen ist und die Rückseite des Chipkontaktbe­ reichs (89) der Leiterbahnen (82) freigebende Öffnungen aufweist;
  • - Relativpositionierung des Wafers (73) und des Chipträgerverbunds (74), derart, daß sich eine Überdeckungslage zwischen den An­ schlußflächen des Wafers und den Öffnungen (90) in der Träger­ schicht (23) des Chipträgerverbunds (74) einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer (73) und dem Chipträgerverbund (74) und Kontaktierung der Anschluß­ flächen des Wafers mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial (95) in die Öffnungen (90) der Trägerschicht (23) des Chipträgerverbunds.
18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch eine Abscheidung von Verbindungs­ material (95) in den Öffnungen (90) der Trägerschicht (23) erfolgt.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, die Kontaktierung durch stromlose Abscheidung von Verbindungs­ material in einem Materialbad erfolgt.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß als Materialbad ein Nickelbad verwendet wird.
21. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch Einbringung von Lotmaterial in die Öffnungen (90) der Trägerschicht (23) erfolgt.
22. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch Einbringung von leitfähigem Kleber in die Öffnungen (90) der Trägerschicht (23) erfolgt.
23. Verfahren nach einem oder mehreren der Ansprüche 16 bis 22, dadurch gekennzeichnet, daß gleichzeitig mit der Einbringung von Verbindungsmaterial (95) in die Öffnungen (90) der Trägerschicht (23) eine Einbringung von Verbindungsmaterial in die Ausnehmungen (91) der Trägerschicht erfolgt.
24. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Wafer (73) auf seiner Rückseite mit einer Deckschicht ver­ sehen wird.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zur Erzeugung der Deckschicht ein Epoxyd-Material auf die Rückseite des Wafers (73) aufgebracht wird.
26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zur Erzeugung der Deckschicht eine Folie auf der Rückseite des Wafers (73) aufgebracht wird.
27. Verfahren nach einem oder mehreren der Ansprüche 1 1 bis 26, dadurch gekennzeichnet, daß die Vereinzelung von Chipmodulen (77) aus dem Modulverbund (72) durch Trennung aneinander angrenzender Chipmodule längs definierter Trennlinien (78) erfolgt.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Trennung mittels Sägen erfolgt.
29. Verfahren nach einem oder mehreren der Ansprüche 11 bis 26, dadurch gekennzeichnet, daß vor der Vereinzelung über die Leiterbahnstruktur (83) des Chipträgerverbunds (74) eine elektrische Überprüfung des Wafers (73) erfolgt.
30. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß vor der Vereinzelung von Chipmodulen (77) aus dem Modul­ verbund (72) die Einbringung von Lotmaterial (95) in die Ausneh­ mungen (91) in der Trägerschicht (23) des Chipträgerverbunds (74) erfolgt.
31. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein zur Verbindung des Chipträgers (21) bzw. des Chipträger­ verbunds (74) mit der Chipoberfläche bzw. der Waferoberfläche notwendiger Verbindungsdruck mittels Vakuum erzeugt wird.
32. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Außenkontaktbereiche (26, 91) und/oder die Öffnungen (90) in einem Schablonenauftragsverfahren mit Lotmaterial (42, 95) versehen werden, wobei die Trägerschicht in einem nachfolgenden Umschmelzverfahren zur Erzeugung von Lotmaterialdepots (29) als Lötstopmaske dient.
33. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Außenkontaktbereiche (26, 91) in einem Bestückungsver­ fahren mit Lotmaterialformstücken (57) versehen werden.
34. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen (33) des Chips (22) bzw. des Wafers (73) und den Leiterbahnen (28, 82) des Chipträgers (21) bzw. des Chipträgerverbunds (74) mit einem Löt­ verfahren erfolgt.
35. Verfahren nach einem oder mehreren der Ansprüche 1 bis 34, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen (33) des Chips (22) bzw. des Wafers (73) und den Leiterbahnen (28, 82) des Chipträgers (21) bzw. des Chipträgerverbunds (74) mit einem Thermokompressionsverfahren erfolgt.
36. Verfahren nach einem oder mehreren der Ansprüche 1 bis 34, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen (33) des Chips (22) bzw. des Wafers (73) und den Leiterbahnen (28, 82) des Chipträgers (21) bzw. des Chipträgerverbunds (74) mit einem Ultra­ schallverfahren erfolgt.
DE19702014A 1996-10-14 1997-01-22 Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls Ceased DE19702014A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19702014A DE19702014A1 (de) 1996-10-14 1997-01-22 Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
US08/850,547 US6093971A (en) 1996-10-14 1997-05-02 Chip module with conductor paths on the chip bonding side of a chip carrier
JP9312563A JPH10200006A (ja) 1996-10-14 1997-10-08 チップモジュール及びその製造方法
KR10-1999-7003251A KR100483252B1 (ko) 1996-10-14 1997-10-09 칩 모듈 및 칩 모듈의 제조공정
EP97913093A EP0948813B1 (de) 1996-10-14 1997-10-09 Chipmodul sowie verfahren zur herstellung eines chipmoduls
PCT/DE1997/002320 WO1998016953A1 (de) 1996-10-14 1997-10-09 Chipmodul sowie verfahren zur herstellung eines chipmoduls

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19642358 1996-10-14
DE19702014A DE19702014A1 (de) 1996-10-14 1997-01-22 Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls

Publications (1)

Publication Number Publication Date
DE19702014A1 true DE19702014A1 (de) 1998-04-16

Family

ID=7808721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702014A Ceased DE19702014A1 (de) 1996-10-14 1997-01-22 Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls

Country Status (1)

Country Link
DE (1) DE19702014A1 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000005765A1 (de) * 1998-07-22 2000-02-03 Dyconex Patente Ag Verfahren zur herstellung von umverdrahtungssubstraten für halbleiterchippackungen
WO2000013232A1 (en) * 1998-08-27 2000-03-09 Minnesota Mining And Manufacturing Company Through hole bump contact
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE10005494A1 (de) * 2000-02-08 2001-08-16 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung des Bauteils
US6462414B1 (en) 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10133791A1 (de) * 2001-07-16 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10157280A1 (de) * 2001-11-22 2003-06-12 Infineon Technologies Ag Verfahren zum Anschließen von Schaltungseinheiten
DE10255844B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
DE10253981B4 (de) * 2002-11-20 2006-03-16 Daimlerchrysler Ag Vorrichtung zur Ansteuerung von Aktoren
DE102004056534A1 (de) * 2004-11-23 2006-06-01 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und mit Außenkontakten sowie Verfahren zur Herstellung desselben
DE102006006825A1 (de) * 2006-02-14 2007-08-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5305944A (en) * 1992-04-23 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Bonding method and bonding apparatus
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
EP0704898A2 (de) * 1994-09-30 1996-04-03 Nec Corporation Trägerfilm
US5528075A (en) * 1991-08-15 1996-06-18 Staktek Corporation Lead-on-chip integrated circuit apparatus
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE19507547A1 (de) * 1995-03-03 1996-09-05 Siemens Ag Verfahren zur Montage von Chips

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
DE4010644A1 (de) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech In einem gehaeuse eingekapselter ic-baustein
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5528075A (en) * 1991-08-15 1996-06-18 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5305944A (en) * 1992-04-23 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Bonding method and bonding apparatus
EP0704898A2 (de) * 1994-09-30 1996-04-03 Nec Corporation Trägerfilm
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
DE19507547A1 (de) * 1995-03-03 1996-09-05 Siemens Ag Verfahren zur Montage von Chips

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BEINE, H.: Ball Grid Arrays. In: Productronic 3-1995, S. 26, 28, 30, 32 und 33 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000005765A1 (de) * 1998-07-22 2000-02-03 Dyconex Patente Ag Verfahren zur herstellung von umverdrahtungssubstraten für halbleiterchippackungen
US6864577B2 (en) 1998-08-27 2005-03-08 3M Innovative Properties Company Via plug adapter
WO2000013232A1 (en) * 1998-08-27 2000-03-09 Minnesota Mining And Manufacturing Company Through hole bump contact
US6400018B2 (en) 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
US6462414B1 (en) 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6929978B2 (en) 1999-03-05 2005-08-16 Altera Corporation Method of fabricating an integrated circuit package utilizing a conductive structure for improving the bond strength between an IC package and a printed circuit board
DE10005494A1 (de) * 2000-02-08 2001-08-16 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung des Bauteils
DE10133791A1 (de) * 2001-07-16 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10133791B4 (de) * 2001-07-16 2007-04-19 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6845554B2 (en) 2001-11-22 2005-01-25 Infineon Technologies Ag Method for connection of circuit units
DE10157280A1 (de) * 2001-11-22 2003-06-12 Infineon Technologies Ag Verfahren zum Anschließen von Schaltungseinheiten
DE10157280B4 (de) * 2001-11-22 2009-10-22 Qimonda Ag Verfahren zum Anschließen von Schaltungseinheiten
DE10253981B4 (de) * 2002-11-20 2006-03-16 Daimlerchrysler Ag Vorrichtung zur Ansteuerung von Aktoren
DE10255844B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
SG116512A1 (en) * 2002-11-29 2005-11-28 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit.
US7074649B2 (en) 2002-11-29 2006-07-11 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
DE102004056534A1 (de) * 2004-11-23 2006-06-01 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und mit Außenkontakten sowie Verfahren zur Herstellung desselben
DE102006006825A1 (de) * 2006-02-14 2007-08-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Similar Documents

Publication Publication Date Title
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE102005053842B4 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE10049288B4 (de) Elektronische Bauteile und eine Folienband zum Verpacken von Bonddrahtverbindungen elektronischer Bauteile sowie deren Herstellungsverfahren
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE19702014A1 (de) Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE102012103759B4 (de) Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung
WO1998026453A1 (de) Chip-modul sowie verfahren zu dessen herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE112010005011T5 (de) Polymerblockgehäuse mit Durchkontakten
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10059178C2 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE102007035181B4 (de) Verfahren zur Herstellung eines Moduls und Modul
WO2015096946A2 (de) Verfahren zur herstellung eines chipmoduls
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE19535622C1 (de) Verfahren zum Aufbringen von kugelförmigen Lothöckern auf flächig verteilte Anschlußflächen eines Substrats
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE102007010882B4 (de) Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWAN

8131 Rejection