DE19618100A1 - Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur mit elektrisch leitenden Verbindungen - Google Patents

Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur mit elektrisch leitenden Verbindungen

Info

Publication number
DE19618100A1
DE19618100A1 DE1996118100 DE19618100A DE19618100A1 DE 19618100 A1 DE19618100 A1 DE 19618100A1 DE 1996118100 DE1996118100 DE 1996118100 DE 19618100 A DE19618100 A DE 19618100A DE 19618100 A1 DE19618100 A1 DE 19618100A1
Authority
DE
Germany
Prior art keywords
insulating layer
contact points
conductive structures
conductive
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1996118100
Other languages
English (en)
Inventor
Josef Mundigl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996118100 priority Critical patent/DE19618100A1/de
Priority to PCT/DE1997/000829 priority patent/WO1997042727A1/de
Publication of DE19618100A1 publication Critical patent/DE19618100A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur, welche wenigstens zwei durch eine Isolierschicht getrennte leitende Strukturen umfaßt.
Der Begriff "leitende Struktur", wie er in dieser Anmeldung verwendet wird, bezieht sich grundsätzlich auf jede elektrisch leitende Anordnung. Insbesondere betrifft er Schaltungslayouts und vor allem Schaltungslayouts, die auf einen Träger aufge­ bracht sind. Solche Schaltungslayouts werden beispielsweise auf einen Träger aufgedruckt im Additivverfahren chemisch aufge­ bracht oder aus einer auf den Träger aufgebrachten leitenden Schicht oder Folie im Subtraktionsverfahren herausgeätzt. Der Ausdruck "leitende Struktur" kann sich aber auch auf die elek­ trischen Kontakte eines IC- oder SMD-Bausteins oder ähnliches beziehen.
Aus leitenden Strukturen, Trägern, Isolierschichten, Schutzbe­ schichtungen und gegebenenfalls weiteren Komponenten aufgebaute Mehrlagen-Verbundstrukturen finden unter anderem als flache, kontaktlose ID-Systeme, beispielsweise als Chipkarten, Anwen­ dung. In diesem Fall wird eine für die Übertragung nötige Spu­ le, die beispielsweise in Ätztechnik auf einem Kunststoffträger hergestellt sein kann, mit einer weiteren leitenden Struktur, die wenigstens einen IC-Baustein umfaßt, partiell kontaktiert. Außerhalb der Kontaktbereiche sind die beiden leitenden Struk­ turen durch eine Isolierschicht gegeneinander isoliert.
Bisher wurden zur Isolierung der leitenden Strukturen zwei Ver­ fahren eingesetzt. Eines verwendet eine Isolierfolie, die in der Regel aus thermoplastischem Kunststoff besteht und im Be­ reich der Kontaktierungsstellen der leitenden Struktur, auf die Isolierfolie später aufgebracht wird, Ausnehmungen aufweist. Die Herstellung solcher Isolierfolie mit nach Lage und Größe passenden Ausnehmungen ist sehr mühsam und kostenintensiv. Ins­ besondere bei Isolierfolien für sehr kleine leitende Strukturen ist das paßgenaue Herstellen und Aufbringen der Isolierfolie nur schlecht oder gar nicht möglich.
In einem anderen Verfahren wird statt einer Folie ein Isolier­ lack verwendet, der unter Freilassung der Kontaktstellen auf einer der leitenden Strukturen aufgetragen, beispielsweise auf­ gedruckt, wird. Auch hier bereitet jedoch das Aussparen der Kontaktstellen erhebliche Schwierigkeiten, und oft wird keine ausreichende Genauigkeit erreicht. Das Verfahren ist ebenfalls sehr teuer.
Aufgabe der Erfindung war es, ein einfaches und kosten­ günstiges Verfahren zu schaffen, mit dem eine Isolierschicht zwischen zwei leitende Strukturen eingebracht und die leitenden Strukturen auf einfache Weise an den vorgesehenen Kontaktstel­ len leitend miteinander verbunden werden können.
Die Lösung dieser Aufgabe gelingt mit dem Verfahren gemäß An­ spruch 1. Weitere Ausgestaltungen ergeben sich aus den Unteran­ sprüchen.
Die Erfindung betrifft also ein Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur, welche aus wenigstens zwei durch ei­ ne Isolierschicht getrennten leitenden Strukturen besteht. Im Unterschied zum Stand der Technik weist diese Isolierschicht zunächst, wenn sie zwischen die leitenden Strukturen einge­ bracht und mit diesen zu einer Mehrlagen-Verbundstruktur ver­ bunden wird, keine Ausnehmungen auf. Vielmehr wird die Isolier­ schicht durchgängig, vorzugsweise nur auf eine der beiden lei­ tenden Strukturen aufgebracht. Dabei spielt es keine Rolle, auf welche der beiden Leiter die Isolierschicht aufgetragen wird. Eine genaue Zuordnung der Isolierschicht und das paßgenaue Auf­ setzen der Ausnehmungen für die späteren Kontaktstellen - wie im Stand der Technik - entfällt. Entsprechend sind optische Prozeßkontrollen zur Positionierung der Isolierschicht nicht erforderlich. Mit dem erfindungsgemäßen Verfahren ist das Auf­ bringen der Isolierschicht auf eine der leitenden Strukturen also besonders einfach möglich. Neben der elektrisch isolieren­ den Funktion dient die Isolierschicht der Stabilisierung der meist sehr dünnen und empfindlichen elektrischen Leiterstruktu­ ren. Als Isolierschicht kann zweckmäßig entweder ein Isolier­ lack dienen, der ganz flächig auf einer der leitenden Strukturen aufgetragen wird, oder es kann eine Kunststoffolie verwendet werden.
Grundsätzlich eignen sich sämtliche Materialien, die üblicher­ weise zur Isolierung leitender Strukturen eingesetzt werden. Als Kunststoffolie eignet sich insbesondere thermoplastische Folie wie solche aus Polyolefinen (PE, PP etc.) PVC, Polyethern, Polyimiden, Mischpolymeren wie ABS und ähnliche. Bevorzugt sind beidseitig selbstklebende oder thermisch aktivierbare Klebefo­ lien. Besonders bevorzugt werden ein- oder mehrschichtig aufge­ baute Heißklebefolien verwendet. Zusammensetzung, Aufbau und Dicke der Folie richtet sich nach der Art der Herstellung der Kontaktverbindungen in der Verbundstruktur und deren beabsich­ tigter späterer Verwendung. Insbesondere das thermische Auf­ schmelzverhalten der Folie bzw. des Isolierlacks wird in Abhän­ gigkeit davon gewählt, wie die Kontaktverbindung in der Ver­ bundstruktur hergestellt werden soll.
Nach dem Aufbringen der Isolierschicht auf eine der leitenden Strukturen wird der so erhaltene Verbund mit einer weiteren leitenden Struktur zu einer Mehrlagen-Verbundstruktur verbun­ den. Gegebenenfalls können der so erhaltenen Mehrlagen-Verbund­ struktur weitere Komponenten beigefügt werden. Die Mehrlagen- Verbundstruktur ist auch nicht auf zwei durch eine Isolier­ schicht getrennte Leiterebenen beschränkt; nach dem erfindungs­ gemäßen Verfahren oder einem anderen im Stand der Technik be­ kannten Verfahren können der Verbundstruktur weitere Leiterebe­ nen hinzugefügt werden.
Besonders bevorzugt ist in der Mehrlagen-Verbundstruktur im Be­ reich der späteren Kontaktstellen ein Additiv eingebracht, das die Herstellung der Kontaktverbindungen in der Mehrlagen- Verbundstruktur erleichtert. Bei dem Additiv kann es sich um eine elektrisch leitende Masse handeln, beispielsweise eine üb­ liche Leit- oder Lotpaste, eine Leitfolie oder einen Leitkle­ ber. Das Additiv kann auf beide leitenden Strukturen aufgetra­ gen werden. Ausreichend und bevorzugt ist es, das Additiv nur auf eine der beiden Leiterstrukturen aufzubringen. Vorzugsweise ist dies diejenige Leiterstruktur, auf welche zuerst die Iso­ lierschicht aufgebracht wird, da auf diese Weise für eine Fi­ xierung und den Schutz des Additivs zwischen elektrischem Lei­ ter und Isolierschicht gesorgt ist.
Zur Herstellung der elektrisch leitenden Kontakte zwischen den leitenden Strukturen in der Mehrlagen-Verbundstruktur muß nun die Isolierschicht im Bereich der Kontaktstellen entfernt wer­ den. Dies kann beispielsweise dadurch geschehen, daß die Kon­ taktstellen einer leitenden Struktur durch die Isolierschicht hindurchgedrückt werden, so daß die Isolierschicht im Bereich der Kontaktstellen verdrängt wird.
Bevorzugt erfolgt die Herstellung der leitenden Verbindungen mit Hilfe thermischer oder thermisch unterstützter Verfahren. Derartige Verfahren sind grundsätzlich bekannt. Beispielhaft können verschiedene Schweißverfahren (Punkt-, Gap- oder Spalt­ schweißen), Löt-, Thermokompressions-, Thermosonic- oder Laser­ verfahren genannt werden. Auch Ultraschall-, Heißluft- und In­ frarotbestrahlung oder partielle Reibschweißung sind einsetz­ bar. Die Wahl des Verbindungsverfahrens richtet sich nach Art und Ausgestaltung der zu kontaktierenden Mehrlagen-Verbund­ struktur, bzw. kann umgekehrt die Verbundstruktur in Abhängig­ keit von der beabsichtigten Verbindungstechnik ausgestaltet werden. Dies gilt insbesondere für die Ausbildung der leitend zu verbindenden Kontaktstellen, deren Größe, Form und Abstand untereinander oder zu anderen Funktionseinheiten im Schaltungs­ layout dem beabsichtigten Verbindungsverfahren entsprechend ge­ wählt werden können.
Die Erfindung soll nun anhand der Zeichnungen näher erläutert werden. Dabei zeigen:
Fig. 1 schematisch die Einzelkomponenten einer Mehrla­ gen-Verbundstruktur, wie sie im erfindungsgemäßen Verfahren verwendet werden kann, im Querschnitt;
Fig. 2 schematisch die zu einer Mehrlagen-Verbundstruk­ tur verbundenen Komponenten der Fig. 1 im Quer­ schnitt und
Fig. 3 schematisch einige mögliche Ausgestaltungen von Kontaktstellen in einer Mehrlagen-Verbundstruk­ tur in Draufsicht.
Im einzelnen zeigt Fig. 1 schematisch einige Komponenten, aus denen eine Mehrlagen-Verbundstruktur 1, die mit dem erfindungs­ gemäßen Verfahren herstellbar ist, aufgebaut sein kann.
Die Verbundstruktur umfaßt zwei leitende Strukturen, die elek­ trisch leitend miteinander verbunden werden sollen. Zum einen ist dies ein Schaltungslayout 2, das beispielsweise aus einer leitenden Folie herausgearbeitet sein kann. Zur Stabilisierung ist die leitende Struktur 2 auf einen Träger 3 aufgebracht. Die zweite leitende Struktur ist im vorliegenden Fall ein metalli­ scher Anschlußrahmen (Leadframe) 4, der mehrere Kontaktstellen 5 aufweist. Auf dem Anschlußrahmen 4 ist ein elektrischer Bau­ stein 6, z. B. ein IC- oder SMD-Baustein, angeordnet.
Im Bereich der Kontaktstellen 5 - dort, wo die Verbindungen zur ersten leitenden Struktur 2 hergestellt werden sollen - ist ein Additiv aufgetragen, das die Herstellung der leitenden Verbin­ dungen zwischen den Leiterstrukturen erleichtern soll. Das Ad­ ditiv ist mit 7 bezeichnet und zweckmäßig eine elektrisch lei­ tende Masse, beispielsweise eine Leit- oder Lotpaste, eine Leitfolie oder ein Leitkleber (isotrop, anisotrop). Zwischen beiden Leiterstrukturen ist eine Isolierschicht, im vorliegen­ den Fall eine Isolierfolie 8, angeordnet. Zur Herstellung der Mehrlagen-Verbundstruktur 1 wird die Isolierschicht zweckmäßig zunächst auf eine der beiden Leiterstrukturen aufgebracht. Im gezeigten Fall ist dies bevorzugt der Anschlußrahmen 4, da die Isolierschicht dann als Schutz für die Additivauftragungen 7 auf den Kontaktstellen 5 dienen kann. Anschließend wird das auf Träger 3 befindliche Schaltungslayout 2 mit der Isolierfolie 8 verbunden.
Zur Herstellung der leitenden Verbindungen zwischen Anschluß­ rahmen 4 und Schaltungslayout 2 muß nun die Isolierfolie 8 im Bereich der Kontaktstellen 5 entfernt werden. Dies kann einer­ seits dadurch geschehen, daß die Kontaktstellen 5 durch die Fo­ lie 8 mit Druck hindurchgepreßt werden. Bevorzugt zur Verbin­ dungsherstellung werden jedoch die bereits erwähnten thermi­ schen oder thermisch induzierten Verfahren. Mit ihrer Hilfe wird die Folie 8 im Bereich der Kontaktstellen 5 zum Aufschmel­ zen gebracht. Die Kontaktstellen 5 lassen sich nun besonders leicht durch die Folie auf die untere leitende Struktur 2 durchdrücken. Die Additivauftragungen 7 erleichtern das Auf­ schmelzen der Folie und die Herstellung der leitenden Verbin­ dungen. Die resultierende Mehrlagen-Verbundstruktur ist in Fig. 2 gezeigt.
Besonders günstig zur Herstellung der leitenden Verbindungen sind speziell ausgestaltete Kontaktstellen. Diese Kontaktstel­ len sind nachgiebig und flexibel und lassen sich deshalb sehr leicht auf die andere leitende Struktur hin bewegen. Einige beispielhafte Gestaltungsmöglichkeiten sind schematisch in Fig. 3 gezeigt, ohne daß die Erfindung auf eine derartige Gestaltung der Kontaktstellen beschränkt wäre. Die obere Reihe zeigt die Kontaktstellen allein in Draufsicht, die untere Reihe die mit einer zweiten leitenden Struktur verbundenen Kontaktstellen, ebenfalls in Draufsicht. Hier ist die Isolierfolie zu erkennen, die im Bereich um die Kontaktstellen verdrängt, beispielsweise weggeschmolzen, wurde, so daß eine elektrisch leitende Verbin­ dung zwischen Kontaktstelle und darunter liegender zweiter lei­ tender Struktur zustande kommt.
Wie bereits erwähnt, eignet sich das erfindungsgemäße Verfahren zur Herstellung einer Vielzahl von Mehrlagen-Verbundstrukturen, die wenigstens zwei durch eine Isolierschicht getrennte leiten­ de Strukturen umfassen. Das erfindungsgemäße Verfahren ist be­ sonders einfach und kostengünstig, da die Herstellung von Iso­ lierfolien mit auf die Lage der Kontaktstellen in einer Leiter­ struktur angepaßten Ausnehmungen genauso entfällt, wie das paß­ genaue Aufbringen einer solchen Isolierfolie oder einer Iso­ lierschicht auf eine Leiterstruktur.

Claims (12)

1. Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur (1), welche wenigstens zwei durch eine Isolierschicht (8) ge­ trennte leitende Strukturen (2, 4) umfaßt, dadurch gekennzeichnet, daß zwischen die leitenden Strukturen (2, 4) eine durchgängige, von Ausnehmungen freie Isolierschicht (8) eingebracht wird, in der so entstandenen Verbundstruktur die Isolierschicht im Be­ reich der Kontaktstellen (5) der leitenden Strukturen entfernt wird und die elektrisch leitenden Verbindungen zwischen den leitenden Strukturen hergestellt werden.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht (8) aus ein- oder mehrschichtiger Kunst­ stoffolie oder Kunststofflack besteht.
3. Verfahren gemäß Anspruch 2, dadurch gekennzeichnet, daß die Kunststoffolie eine thermoplastische Folie, insbesonde­ re eine vorzugsweise beidseitig selbstklebende oder thermisch aktivierbare Klebefolie, ist.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, die Isolierschicht (8) im Bereich der Kontaktstellen (5) mit Hilfe eines thermischen oder thermisch unterstützten Verfahrens und/oder durch Einwirkung von Druck entfernt wird.
5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, daß die Kontaktstellen in wenigstens einer der leitenden Struk­ turen (2, 4) durch die Isolierfolie (8) gedrückt werden.
6. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, daß die Kontaktstellen (5) zusätzlich erwärmt werden.
7. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, daß zur Erwärmung ein Schweiß-, Löt-, Laser-, Ultraschall-, Wärmestrahlungs-, Thermokompressions- oder Thermosonic-Verfahren eingesetzt wird.
8. Verfahren gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Kontaktstellen (5) flexibel ausgebildet sind.
9. Verfahren gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß in die Mehrlagen-Verbundstruktur (1) im Bereich der Kon­ taktstellen (5) eine elektrisch leitende Masse (7) eingebracht ist.
10. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, daß die elektrisch leitende Masse (7) eine Leitpaste, Leitfo­ lie, ein Leitkleber oder eine Lotpaste ist.
11. Verfahren gemäß Anspruch 9 oder 10, dadurch gekennzeichnet, daß die elektrisch leitende Masse (7) vor dem Zusammenfügen von elektrisch leitenden Strukturen (2, 4) und Isolierschicht (8) auf die Kontaktstellen (5) einer der leitenden Strukturen (2, 4) aufgetragen und mit der Isolierschicht (8) abgedeckt wird.
12. Verfahren gemäß einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß eine der elektrisch leitenden Strukturen (2, 4) ein metal­ lischer Anschlußrahmen oder eine Leadframe-Folie und die andere ein auf einem Träger angeordnetes Schaltungslayout ist.
DE1996118100 1996-05-06 1996-05-06 Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur mit elektrisch leitenden Verbindungen Withdrawn DE19618100A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1996118100 DE19618100A1 (de) 1996-05-06 1996-05-06 Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur mit elektrisch leitenden Verbindungen
PCT/DE1997/000829 WO1997042727A1 (de) 1996-05-06 1997-04-25 Verfahren zur herstellung einer mehrlagen-verbundstruktur mit elektrisch leitenden verbindungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996118100 DE19618100A1 (de) 1996-05-06 1996-05-06 Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur mit elektrisch leitenden Verbindungen

Publications (1)

Publication Number Publication Date
DE19618100A1 true DE19618100A1 (de) 1997-11-13

Family

ID=7793449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996118100 Withdrawn DE19618100A1 (de) 1996-05-06 1996-05-06 Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur mit elektrisch leitenden Verbindungen

Country Status (2)

Country Link
DE (1) DE19618100A1 (de)
WO (1) WO1997042727A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049708A1 (en) * 1998-03-27 1999-09-30 Minnesota Mining And Manufacturing Company Method for making electrical connections between conductors separated by a dielectric
WO2000069237A1 (fr) * 1999-05-10 2000-11-16 Gemplus Procede de realisation d'un contact entre deux couches conductrices separees par une couche isolante
WO2007059797A1 (en) * 2005-11-25 2007-05-31 Fci Method to weld conductive tracks together
EP2426626A1 (de) * 2009-04-28 2012-03-07 Toppan Printing Co., Ltd. Antennenfolie, datenträger mit kontaktfreier integrierter schaltung und verfahren zur herstellung für eine antennenfolie

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3037265A (en) * 1957-12-30 1962-06-05 Ibm Method for making printed circuits
DE4301692A1 (en) * 1992-01-24 1993-07-29 Matsushita Electric Ind Co Ltd Electrically connecting together 2-printed type circuit boards - by e.g. applying circuit of conducting thermoplastics to two insulating sheets, ultrasonically bonding them together under pressure and cooling
EP0608726A1 (de) * 1993-01-26 1994-08-03 Dyconex Patente Ag Verfahren zum Durchplattieren von Leiterfolien
EP0620701A2 (de) * 1993-04-16 1994-10-19 Kabushiki Kaisha Toshiba Schaltungsanordnungen und Verfahren zu deren Herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3300851A (en) * 1964-01-02 1967-01-31 Gen Electric Method of making bonded wire circuits
DE1282757B (de) * 1967-06-21 1968-11-14 Siemens Ag Verfahren zur Herstellung elektrischer Baugruppen
US3499098A (en) * 1968-10-08 1970-03-03 Bell Telephone Labor Inc Interconnected matrix conductors and method of making the same
GB1359551A (en) * 1972-02-15 1974-07-10 Welding Inst Resistance welding
DE2546443C3 (de) * 1975-10-16 1979-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Zusammengesetzte Mikroschaltung und Verfahren zu ihrer Herstellung
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4554033A (en) * 1984-10-04 1985-11-19 Amp Incorporated Method of forming an electrical interconnection means
JPH04186697A (ja) * 1990-11-19 1992-07-03 Alps Electric Co Ltd フレキシブルプリント基板の接続方法
EP0647090B1 (de) * 1993-09-03 1999-06-23 Kabushiki Kaisha Toshiba Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3037265A (en) * 1957-12-30 1962-06-05 Ibm Method for making printed circuits
DE4301692A1 (en) * 1992-01-24 1993-07-29 Matsushita Electric Ind Co Ltd Electrically connecting together 2-printed type circuit boards - by e.g. applying circuit of conducting thermoplastics to two insulating sheets, ultrasonically bonding them together under pressure and cooling
EP0608726A1 (de) * 1993-01-26 1994-08-03 Dyconex Patente Ag Verfahren zum Durchplattieren von Leiterfolien
EP0620701A2 (de) * 1993-04-16 1994-10-19 Kabushiki Kaisha Toshiba Schaltungsanordnungen und Verfahren zu deren Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Patents Abstr. of Japan, E-1059, April 22, 1991, Vol. 15, No. 159 *
Patents Abstr. of Japan, E-1138, Nov. 26, 1991, Vol. 15, No. 465 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049708A1 (en) * 1998-03-27 1999-09-30 Minnesota Mining And Manufacturing Company Method for making electrical connections between conductors separated by a dielectric
WO2000069237A1 (fr) * 1999-05-10 2000-11-16 Gemplus Procede de realisation d'un contact entre deux couches conductrices separees par une couche isolante
FR2793432A1 (fr) * 1999-05-10 2000-11-17 Gemplus Card Int Procede de realisation d'un contact entre deux couches conductrices separees par une couche isolante
US6499647B1 (en) 1999-05-10 2002-12-31 Philippe Martin Method for producing contact between two circuit layers separated by an insulating layer
WO2007059797A1 (en) * 2005-11-25 2007-05-31 Fci Method to weld conductive tracks together
EP2426626A1 (de) * 2009-04-28 2012-03-07 Toppan Printing Co., Ltd. Antennenfolie, datenträger mit kontaktfreier integrierter schaltung und verfahren zur herstellung für eine antennenfolie
EP2426626A4 (de) * 2009-04-28 2012-12-05 Toppan Printing Co Ltd Antennenfolie, datenträger mit kontaktfreier integrierter schaltung und verfahren zur herstellung für eine antennenfolie
AU2010243050B2 (en) * 2009-04-28 2014-09-11 Toppan Printing Co., Ltd. Antenna sheet, data carrier with non-contact IC, and method for manufacturing antenna sheet
JP5605358B2 (ja) * 2009-04-28 2014-10-15 凸版印刷株式会社 アンテナシート、非接触型ｉｃ付データキャリア
TWI463737B (zh) * 2009-04-28 2014-12-01 Toppan Printing Co Ltd 天線薄片、附有非接觸型ｉｃ之資料載體及天線薄片之製造方法
EP2889811A1 (de) * 2009-04-28 2015-07-01 Toppan Printing Co., Ltd. Antennenfolie, Datenträger mit kontaktloser IC und Verfahren zur Herstellung der Antennenfolie
US9183488B2 (en) 2009-04-28 2015-11-10 Toppan Printing Co., Ltd. Antenna sheet, data carrier with non-contact IC, and method for manufacturing antenna sheet
US9436905B2 (en) 2009-04-28 2016-09-06 Toppan Printing Co., Ltd. Method for manufacturing antenna sheet

Also Published As

Publication number Publication date
WO1997042727A1 (de) 1997-11-13

Similar Documents

Publication Publication Date Title
DE69229168T2 (de) Verfahren und Vorrichtung zum kontinuierlichen Zusammenfügen von gemusterten Bändern
EP0756244B1 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE4006063C2 (de) Verfahren zur Herstellung einer Leiterplatte
DE68908808T2 (de) Verfahren zum Montieren elektronischer Mikrokomponenten auf einer Unterlage und Zwischenprodukt.
DE69812039T2 (de) Herstellungsverfahren für eine transponderspule
WO1997030418A2 (de) Verfahren und vorrichtung zur kontaktierung eines drahtleiters
EP2226747B1 (de) Verfahren und Vorrichtung zur Erzeugung eines Schaltungsmusters auf einem Substrat
EP0757330A2 (de) Verfahren zur Herstellung eines Datenträgers
DE3149641A1 (de) "eleketrische schaltungsplatte und verfahren zu ihrer herstellung"
DE19511300A1 (de) Antennenstruktur
DE19619771A1 (de) Verfahren und Vorrichtung zur Verlegung eines Drahtleiters auf einem Substrat sowie hiermit hergestellte Substrate
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE4135839A1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
DE10035638A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Musters auf einem Substrat
DE19940480A1 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
DE19618100A1 (de) Verfahren zur Herstellung einer Mehrlagen-Verbundstruktur mit elektrisch leitenden Verbindungen
EP2418925A1 (de) Flexfolienkontaktierung
DE19618099A1 (de) Leiterverbundsystem und Verfahren zur Herstellung elektrisch leitender Verbindungen zwischen zwei oder mehr Leiterstrukturen
DE69600929T2 (de) Vorrichtung zur klebstoffverbindung eines metallbandes mit einem band aus isolierstoff
DE19610044A1 (de) Chipkarte und Verfahren zur Herstellung einer Chipkarte
DE10050798C1 (de) Verfahrn zum Verbinden von flachen Folienkabeln
DE10347035B4 (de) Verfahren und Vorrichtung zum Erzeugen elektrisch leitender Strukturen auf einem Substrat für einen elektronischen Datenträger
DE2805535A1 (de) Verfahren zur herstellung einer leitfaehigen verbindung durch eine elektronische leiterplatte
DE19830628C1 (de) Verfahren zum Verpressen von Mehrlagenleiterplatten (Multilayer)
DE2107591A1 (de) Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee