DE19542883A1 - Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung - Google Patents

Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung

Info

Publication number
DE19542883A1
DE19542883A1 DE19542883A DE19542883A DE19542883A1 DE 19542883 A1 DE19542883 A1 DE 19542883A1 DE 19542883 A DE19542883 A DE 19542883A DE 19542883 A DE19542883 A DE 19542883A DE 19542883 A1 DE19542883 A1 DE 19542883A1
Authority
DE
Germany
Prior art keywords
topsheet
counter
gehäusung
chip
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19542883A
Other languages
English (en)
Other versions
DE19542883C2 (de
Inventor
Ghassem Dipl Ing Azdasht
Elke Dr Ing Zakel
Herbert Reichl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PAC TECH - PACKAGING TECHNOLOGIES GMBH, DE
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP95101472 priority Critical
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority claimed from PCT/DE1996/000058 external-priority patent/WO1996024162A1/de
Publication of DE19542883A1 publication Critical patent/DE19542883A1/de
Application granted granted Critical
Publication of DE19542883C2 publication Critical patent/DE19542883C2/de
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/009Working by laser beam, e.g. welding, cutting or boring using a non-absorbing, e.g. transparent, reflective or refractive, layer on the workpiece
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401Structure
    • H01L2224/2402Laminated, e.g. MCM-L type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076Shape of the containers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Description

Die vorliegende Erfindung betrifft eine Gehäusung zur Aufnahme mindestens eines elektronischen Bauelements, wie ein Chip oder dergleichen, mit einer Decklage und einer Gegendecklage, die das elektronische Bauelement zwischen sich aufnehmen. Des wei­ teren betrifft die Erfindung ein Verfahren zur Herstellung ei­ ner solchen Gehäusung.

Zum Schutz vor ungewollten mechanischen und chemischen Ein­ flüssen sowie häufig auch zum Abführen und Verteilen von Ver­ lustwärme, ist es insbesondere im Zusammenhang mit Chips be­ kannt, diese mit einer abschirmenden Gehäusung zu versehen. Diese Gehäusung bietet darüber hinaus auch den Vorteil, daß durch eine von den Chipanschlußflächen nach außen geführte An­ schlußleiteranordnung eine Vereinfachung in der Durchführung der nachfolgenden Verbindungstechnik erreicht wird, da die Möglichkeit besteht, durch eine nach außen aufgefächerte Kon­ figuration der Anschlußleiteranordnung der Gehäusung größere Zwischenräume zwischen den Anschlußflächen zu schaffen, als dies bei den Chip-Anschlußflächen der Fall ist.

In der heute verbreiteten Oberflächenmontagetechnik (Surface- Mounted-Technologie (SMT)) ist es daher weit verbreitet, den Chip allein oder zusammen mit weiteren elektronischen Bauele­ menten in einer Gehäusung aus Kunststoff unterzubringen. In diesem Zusammenhang ist es bekannt, den Chip auf einen rah­ menartig ausgebildeten Chipträger zu bonden und zur vollstän­ digen Einhäusung des Chips den Chipträger mit einem Kunstharz­ verguß zu verfüllen und darin den Chip einzuschließen.

Die Herstellung einer derartig beschaffenden Gehäusung erweist sich in der Praxis als aufwendig, da aufgrund der Rahmen- oder Formfunktion des Chipträgers an dessen Gestaltung besondere Anforderungen gestellt werden. Darüber hinaus ist der Chip so­ wie weitere eventuell auf dem Chipträger angeordnete elektro­ nische Bauelemente beim Verfüllen des Chipträgers mit dem Kunstharzverguß einer erhöhten thermischen Beanspruchung aus­ gesetzt, die nicht selten zu einer die Funktion des elektroni­ schen Bauelements beeinträchtigenden Beschädigung führt.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Gehäusung für elektronische Bauelemente vorzuschlagen, deren Herstellung weitestgehend ohne schädliche Belastung für das oder die betreffenden elektronischen Bauelemente ist sowie ein Verfahren vorzuschlagen, das die Herstellung einer derar­ tigen Gehäusung mit besonders geringem Aufwand ermöglicht.

Diese Aufgabe wird durch eine Gehäusung mit den Merkmalen des Anspruchs 1 bzw. durch ein Verfahren zur Herstellung einer Ge­ häusung mit den Merkmalen des Anspruchs 6 gelöst.

Bei der erfindungsgemäßen Gehäusung sind sowohl die Decklage als auch die Gegendecklage auf ihren dem elektronischen Bau­ element zugewandten Innenflächen mit Leiterbahnen versehen, derart, daß die Leiterbahnen der Decklage Anschlußflächen des Bauelements mit den Leiterbahnen der Gegendecklage verbinden und die Leiterbahnen der Gegendecklage in Außenanschlüsse der Gehäusung münden, wobei die Decklage und/oder die Gegendeck­ lage eine flexible Trägerschicht aufweisen bzw. aufweist und in das Bauelement umgebenden Decklagenverbindungsbereichen miteinander verbunden sind.

Aufgrund der flexiblen Ausbildung mindestens einer Decklage, d. h. der Decklage oder der Gegendecklage, kann das elektroni­ sche Bauelement hermetisch eingeschlossen werden, ohne daß die Notwendigkeit des Vergusses mit einem Kunstharz oder derglei­ chen besteht. Hierdurch wird auch die mit einem Kunstharzver­ guß verbundene thermische Belastung des Bauelements vermieden. Darüber hinaus ist aufgrund der flexiblen Ausgestaltung minde­ stens einer Decklage eine Umhüllung des Bauelements möglich, ohne daß hiermit besondere Anforderungen an die Gestaltung der Decklage oder der Gegendecklage verbunden sind. Auch ermög­ licht die erfindungsgemäße Gehäusung eine Herstellung, bei der der Abschluß des Gehäuses quasi in einem Verfahrensschritt zu­ sammen mit dem Herstellen der Verbindung zwischen den Leiter­ bahnen der Decklage mit den Leiterbahnen der Gegendecklage er­ folgt.

Als besonders vorteilhaft erweist es sich, wenn die Gegendeck­ lage mindestens einen gegenüber der Ebene der Verbindungsbe­ reiche vertieften Bauelementaufnahmebereich aufweist, in den das mit der Decklage eine Bauelementträgeranordnung bildende Bauelement derart eingreift, daß Verbindungsbereiche der Deck­ lage und der Gegendecklage zur Mittel ebene der Gehäusung zu­ rückversetzt sind. Hierdurch kann eine bezogen auf die Mittel­ ebene der Gehäusung weitestgehend symmetrische Gehäuseausbil­ dung erreicht werden, die eine beliebige Anordnung der Gehäu­ sung bei der Montage ermöglicht, also mit der Decklage nach oben oder nach unten, ohne daß sich hierdurch die Raumerfor­ dernisse zur Montage der Gehäusung ändern würden.

Wenn die Gegendecklage eine Mehrzahl durch Verbindungsbereiche beabstandeter Bauelementaufnahmebereiche aufweist, wobei jeder Bauelementaufnahmebereich mit einer Bauelementträgeranordnung zur Ausbildung von Teilgehäusungen kombiniert ist, ist auf be­ sonders einfache Art und Weise der Aufbau einer Gehäusung für ein sogenanntes "Multi-Chip-Modul" geschaffen, der in linearer Anordnung die Kombination einer beliebigen Anzahl von Chips, die jeweils in einer Teilgehäusung aufgenommen sind, ermög­ licht. Wenn darüber hinaus sowohl die Decklagen als auch die Gegendecklagen der Teilgehäusungen mit einer flexiblen Träger­ schicht versehen sind, läßt sich neben einer linearen, ebenen Anordnung der Gehäusung auch eine räumliche Anordnung der Ge­ häusung erzielen, bei der etwa die Teilgehäusungen spiralför­ mig angeordnet sind. Hierdurch lassen sich Multi-Chip-Module mit besonders hoher Chipdichte erzeugen.

Eine noch weiter erhöhte Chipdichte bei Multi-Chip-Modulen mit einzeln gehäusten Chips läßt sich mit einer Gehäuseanordnung erzielen, bei der eine Mehrzahl der vorstehend beschriebenen Gehäusungen mit linear angeordneten Teilgehäusungen oder eine derartige Gehäusung und eine Gehäusung gemäß dem Anspruch 1 oder 2 übereinander angeordnet sind, wobei die Gehäusungen in einer solchen Relativanordnung angeordnet sind, daß jeweils die Teilgehäusungen einer Gehäusung oder eine Gehäusung in von Decklagenverbindungsbereichen gebildete Rücksprungbereiche zwischen den Teilgehäusungen einer benachbart angeordneten Ge­ häusung eingreifen. Hierdurch wird quasi eine verzahnte Anord­ nung der Gehäusungen ermöglicht.

Infolge der linearen Anordnung der einzelnen Teilgehäusungen einer Gehäusung können diese über die in den Verbindungsberei­ chen zwischen den einzelnen Teilgehäusungen verlaufenden Lei­ terbahnen nach Art einer elektrischen Reihenschaltung mitein­ ander verbunden werden. Wenn übereinander angeordnete Teil­ gehäusungen oder Teilgehäusungen und Gehäusungen über Durch­ kontaktierungen miteinander verbunden sind, derart, daß die Leiterbahnen der Decklage einer Teilgehäusung oder Gehäusung mit den Leiterbahnen der Gegendecklage der anderen Teilgehäu­ sung oder Gehäusung verbunden sind, ist auch eine elektrische Verbindung einzelner, in den Teilgehäusungen oder Gehäusungen aufgenommener Chips nach Art einer elektrischen Parallelschal­ tung möglich.

Das erfindungsgemäße Verfahren, das die Herstellung der vor­ stehend insbesondere hinsichtlich ihrer Vorteile erläuterten Gehäusung zur Aufnahme mindestens eines elektronischen Bauele­ ments, insbesondere eines Chips, ermöglicht, umfaßt die Ver­ fahrensschritte des

  • - Herstellens einer Bauelement/Decklagen-Verbindung zwischen Anschlußflächen des Bauelements und Leiterbahnen der Decklage zur Ausbildung einer Bauelementträger-Anordnung und des
  • - Herstellens einer Decklagen-Verbindung zwischen den Leiter­ bahnen der Decklage und den Leiterbahnen der Gegendecklage, wobei die Decklage und die Gegendecklage mit ihren Verbin­ dungsbereichen durch Verformung der Decklage und/oder der Ge­ gendecklage gegeneinander bewegt werden.

Das erfindungsgemäße Verfahren ermöglicht somit die Herstel­ lung einer Chip-Gehäusung mit einer minimalen Anzahl von Ver­ fahrensschritten und ohne besondere Anforderungen an die Ge­ staltung der Bauelementträger-Anordnung. Vielmehr lassen sich auf besonders vorteilhafte Art und Weise bekannte Verbindungs­ techniken, wie beispielsweise das sogenannte "Flip-Chip-Ver­ fahren" in das Verfahren zur Herstellung einer Chip-Gehäusung integrieren. So kann etwa in einem ersten Verfahrensschritt das elektronische Bauelement, also etwa der Chip, mit seinen Anschlußflächen im Flip-Chip-Verfahren auf die Leiterbahnen eines flexiblen Substrats gebondet werden, das als Decklage dient. Im zweiten Verfahrensschritt kann dann die derart ge­ schaffene Bauelementträger-Anordnung mit der Gegendecklage verbunden werden, wobei auch hier an sich bekannte Verbin­ dungstechniken, wie beispielsweise das sogenannte "Thermo­ kompressionsverfahren", Anwendung finden können.

Als besonders vorteilhaft erweist es sich, wenn zur Herstel­ lung der Decklagen-Verbindung miteinander zu verbindende Lei­ terbahnen in einem Kontaktbereich gegeneinandergedrückt werden und im Kontaktbereich eine rückwärtige Beaufschlagung der Decklage oder der Gegendecklage mit Laserstrahlung erfolgt. Auf diese Art und Weise ist es möglich, die zur Verbindung der Leiterbahnen notwendige Energie möglichst diskret ohne groß­ flächige Temperaturbeanspruchung der Trägerschicht der Deck­ lage oder der Gegendecklage einzubringen.

Wenn bei transparenter Trägerschicht der Decklage oder der Ge­ gendecklage die Transparenz der Trägerschicht, die Absorption in den Kontaktbereichen und die Wellenlänge der Laserstrahlung derart aufeinander abgestimmt sind, daß die Laserstrahlung im wesentlichen durch die Trägerschicht hindurchgeleitet und in den Kontaktbereichen absorbiert wird, ist eine thermische Ver­ bindung der Leiterbahnen ohne wesentliche thermische Belastung für die Trägerschicht der Decklage bzw. der Gegendecklage mög­ lich.

Die Kombination von Strahlungsenergie zur Temperaturbeauf­ schlagung der Kontaktbereiche mit einer transparenten, bei­ spielsweise aus Polyimid gebildeten Kunststoff-Trägerschicht zusammen mit den guten Absorptionseigenschaften der metalli­ schen Kontaktbereiche sorgt dafür, daß die für die thermische Verbindung notwendige Temperatur lediglich im Verbindungsbe­ reich erzeugt wird. Auf diese Art und Weise wird die im we­ sentlichen durch die Trägerschicht der Decklage bzw. der Ge­ gendecklage gebildete hermetische Umhüllung des Chips beim Verbindungsvorgang nicht beschädigt.

Als besonders vorteilhaft erweist es sich, wenn die Laser­ strahlungsbeaufschlagung mittels einer Lichtleitfaser erfolgt, die sowohl zur Einleitung der Laserstrahlung in die Decklage oder die Gegendecklage als auch zur Druckbeaufschlagung der Leiterbahnen dient. Bei Anwendung einer derartigen Variante des erfindungsgemäßen Verfahrens wird die Verfahrensdurchfüh­ rung mit einem minimalen Aufwand für die zur Durchführung des Verfahrens benötigten Vorrichtungen möglich.

Eine weitere Möglichkeit der Druckbeaufschlagung der Kontakt­ bereiche der Leiterbahnen besteht darin, die Druckbeaufschla­ gung mittels eines mit einer ersten Teilfläche auf der Deck­ lage aufliegenden Druckstempels vorzunehmen, wobei die An­ druckkräfte im Bereich der Kontaktbereiche über einen zwischen einer zweiten Teilfläche des Druckstempels und der Gegendeck­ lage wirkenden Unterdruck erzeugt werden. Der zur Druckbeauf­ schlagung erzeugte Unterdruck läßt sich darüber hinaus auch in besonders vorteilhafter Art und Weise zur Evakuierung des In­ nenraums der Gehäusung nutzen, so daß die Herstellung einer besonders raumsparend ausgebildeten, an die Größenabmessungen des im Innenraum aufgenommenen Chips angepaßten Gehäusung mög­ lich ist.

Wenn vor Herstellung der Decklagen-Verbindung die Bauelement­ träger-Anordnung oder die Gegendecklage mit einem vom Verbin­ dungsbereich umgebenden Bauelementbereich auf einer Montage­ ebene mit Abstand zur Ebene des Verbindungsbereichs angeordnet wird, läßt sich die Lage der Verbindungsebene der Verbindungs­ bereiche zum Mittelebene der Gehäusung so definieren, wie es für eine spätere Montage der Gehäusung vorteilhaft erscheint.

Eine besonders vorteilhafte Möglichkeit der Fixierung der Bau­ elementträger-Anordnung oder der Gegendecklage auf der Monta­ geebene besteht in der Verwendung von Unterdruck. Besonders im Falle einer flexiblen Ausgestaltung der Decklage bzw. Gegen­ decklage läßt sich diese hierdurch besonders leicht in eine vorbestimmte Form bringen.

Besonders effektiv lassen sich die Möglichkeiten der Unter­ druckfixierung auf der Montageebene nutzen, wenn diese zur Fi­ xierung der Gegendecklage auf der Montageebene dient und nach Herstellung der Bauelementträger-Anordnung diese mit dem Bau­ element im Bauelementbereich der Gegendecklage angeordnet wird und nachfolgend die Decklagen-Verbindung in der Verbindungs­ ebene der Verbindungsbereiche erfolgt.

In dem Fall, daß das vorstehend erläuterte Herstellungsverfah­ ren zur Herstellung einer einzelnen Chip-Gehäusung angewendet werden soll, erweist es sich als vorteilhaft, wenn nach Her­ stellung der Decklagenverbindung eine Besäumung von Decklage und Gegendecklage im Decklagenverbindungsbereich mit einer Trenneinrichtung erfolgt. Wenn diese Trenneinrichtung darüber hinaus beheizt ist, kann gleichzeitig mit dem Trennvorgang eine Versiegelung der Gehäusung erfolgen.

Nachfolgend wird die erfindungsgemäße Gehäusung sowie das zur Herstellung einer derartigen Gehäusung besonders geeignete er­ findungsgemäße Verfahren anhand der Zeichnungen näher erläu­ tert. Es zeigen:

Fig. 1 eine Chip-Gehäusung in einer Schnittdarstellung mit einem zwischen einer Decklage und einer Ge­ gendecklage angeordneten Chip;

Fig. 2 ein Verfahren zur Herstellung einer Bauelement­ träger-Anordnung der Chip-Gehäusung aus einer Decklage und einem damit verbundenen Chip;

Fig. 3 ein weiteres Verfahren zur Herstellung einer Bauelementträger-Anordnung aus einer Decklage und einem damit verbundenen Chip;

Fig. 4 eine Vorrichtung zur Herstellung der in Fig. 1 dargestellten Chip-Gehäusung;

Fig. 5 eine Chip-Gehäusung mit einer Mehrzahl von Teil­ gehäusungen zur Ausbildung eines Multi-Chip-Mo­ duls;

Fig. 6 eine weitere Chip-Gehäusung mit einer Mehrzahl von Teilgehäusungen zur Ausbildung eines Multi- Chip-Moduls.

Fig. 1 zeigt eine Chip-Gehäusung 10 mit einem Chip 11, der zwischen einer Decklage 12 und einer Gegendecklage 13 aufge­ nommen ist. Die Decklage 12 weist eine flexible Trägerschicht 14 aus transparentem Kunststoff, beispielsweise Polyimid, auf, die auf an sich bekannte Art und Weise mit Leiterbahnen 15, 16 versehen ist. Die Leiterbahnen 15, 16 sind über ihre Innenen­ den 17, 18 mit erhöhte Kontaktmetallisierungen 19, 20 aufwei­ senden Anschlußflächen 21, 22 des Chips verbunden.

Die Gegendecklage 13 weist ebenfalls eine Trägerschicht 23 aus einem transparenten, flexiblen Kunststoff auf, die mit Leiter­ bahnen 24, 25 versehen ist. Die Leiterbahnen 15, 16 der Deck­ lage 12 sind mit ihren Außenenden 26, 27 an Innenenden 28, 29 der Leiterbahnen 24, 25 angeschlossen. Mit ihren Außenenden 30, 31, die frei zugänglich angeordnet sind, bilden die Lei­ terbahnen 24, 25 der Gegendecklage 13 Außenanschlüsse 32, 33.

Zur Vereinfachung der Darstellung sind in Fig. 1 und den nach­ folgenden Figuren der Chip 11 sowie die Decklage 12 und die Gegendecklage 13 lediglich mit zwei Anschlußflächen 21, 22 und jeweils zwei Leiterbahnen 15, 16 bzw. 24, 25 dargestellt, ob­ wohl auch eine Vielzahl von Anschlußflächen und eine entspre­ chende Anzahl von Leiterbahnen vorgesehen sein können.

In den Fig. 2 und 3 sind beispielhaft zwei Möglichkeiten dar­ gestellt, in einem ersten Verfahrensschritt zur Herstellung der in Fig. 1 dargestellten Chip-Gehäusung 10 eine aus der Decklage 12 und dem Chip 11 gebildete Bauelementträger-Anord­ nung 34 herzustellen. Zur Herstellung einer Bauelement/Deck­ lagen-Verbindung 35 zwischen den Leiterbahnen 15, 16 der Deck­ lage 12 und den Kontaktmetallisierungen 19, 20 des Chips 11 wird bei der in Fig. 2 dargestellten Verfahrensvariante eine Lichtleitfaser 36 verwendet, die auf die den Leiterbahnen 15, 16 gegenüberliegende Rückseite 37 der Trägerschicht 14 mit ihrer Faserendfläche 38 aufgesetzt wird. Die Aufsetzstelle ist dabei so gewählt, daß sich eine Überdeckung mit einem Kontakt­ bereich 39 zwischen der Leiterbahn 15 bzw. 16 und der Kontakt­ metallisierung 19 bzw. 20 ergibt. Die Verbindung der einzelnen Leiterbahnen 15, 16 mit den zugeordneten Kontaktmetallisie­ rungen 19 bzw. 20 kann im sogenannten "Single-Point-Bonding- Verfahren" erfolgen, bei dem nacheinander die Verbindungen zwischen den einzelnen Paarungen aus Leiterbahnen 15 bzw. 16 und Kontaktmetallisierungen 19 bzw. 20 durchgeführt werden.

Zur thermischen Verbindung zwischen einer Leiterbahn 15 und einer zugeordneten Kontaktmetallisierung 19 wird die Decklage 12 mit der Faserendfläche 38 der Lichtleitfaser 36 gegen den Chip 11 gepreßt, so daß die Leiterbahn 15 und die Kontaktme­ tallisierung 19 spaltfrei aneinander anliegen. Die Beaufschla­ gung der Decklage 12 mit einer Laserstrahlung 40 erfolgt über eine hier nicht näher dargestellte, an die Lichtleitfaser 36 angekoppelte Laserquelle, für die sich bei der hier beispiel­ haft gegebenen Kombination von Materialien, nämlich Polyimid für die Trägerschicht 14 der Decklage 12, mit Gold beschichte­ tes Kupfer für die Leiterbahn 15 und Kontaktmetallisierungen 19, 20 aus einer Gold-/Zinn-Legierung, besonders ein Nd-YAG- Laser eignet, der eine Laserstrahlung mit einer Wellenlänge von 1.065 nm emittiert. Bezogen auf diese Wellenlänge weist die Polyimid-Trägerschicht 14 eine Transmission von 88% auf. Ein erheblicher Anteil der nicht hindurchgeleiteten Strahlung wird reflektiert, so daß lediglich ein vergleichsweise gerin­ ger Strahlungsanteil absorbiert wird. Die Absorption der La­ serstrahlung 40 erfolgt im wesentlichen in der aus Kupfer ge­ bildeten Leiterbahn 15, die sich entsprechend erwärmt. Über die vorstehend beschriebene spaltfreie Ankopplung der Leiter­ bahn 15 an die Kontaktmetallisierung 19 erfolgt eine im we­ sentlichen verlustfreie Weiterleitung der in Wärmeenergie um­ gesetzten Laserenergie in die Kontaktmetallisierung 19, so daß sich diese auf die erforderliche Schmelztemperatur erwärmt.

Fig. 3 zeigt eine weitere Möglichkeit zur Herstellung einer Bauelement/Decklagen-Verbindung 35 zwischen dem Chip 11 und der Decklage 12, um die Bauelementträger-Anordnung 34 zu schaffen. Hierbei wird, wie beim sogenannten "Flip-Chip-Ver­ fahren" üblich, der Chip 11 mit den Kontaktmetallisierungen 19, 20 auf die Leiterbahnen 15 bzw. 16 aufgesetzt und unter Temperatureinwirkung eine Verbindung zwischen dem Chip 11 und der Decklage 12 hergestellt. Im Vergleich zu der in Fig. 2 dargestellten Verbindungstechnik wird bei dem in Fig. 3 darge­ stellten Flip-Chip-Verfahren der Chip 11 einer wesentlich hö­ heren Temperaturbeanspruchung ausgesetzt.

Fig. 4 zeigt die Weiterverarbeitung der Bauelementträger-An­ ordnung 34 zu der in Fig. 1 dargestellten Chip-Gehäusung 10 in einer Decklagenverbindungseinrichtung 41.

In einer hier nicht separat dargestellten Ausgangskonfigura­ tion umfaßt die Decklagenverbindungseinrichtung 41 eine Gegendecklagenaufnahmeeinrichtung 42 mit einer Montageebene 43, die von einem umlaufenden Randsteg 44 umschlossen ist. Bei dem in Fig. 4 dargestellten Ausführungsbeispiel der Decklagen­ verbindungseinrichtung 41 ist der Randsteg 44 als ein selb­ ständiges, mit einer Montageplattform 45 verbundenes Element ausgebildet. Der Randsteg 44 kann jedoch ebenso einstückig mit der Montageplattform 45 ausgebildet sein.

Vor Herstellung einer Decklagenverbindung 46 in einer Verbin­ dungsebene 47 zwischen Verbindungsbereichen 48, 49 der Deck­ lage 12 bzw. der Gegendecklage 13 wird auf die Montageplatt­ form 45 die Gegendecklage 13 derart aufgelegt, daß die Verbin­ dungsbereiche 49 der Gegendecklage 13 auf dem Randsteg 44 zu liegen kommen. Zur Fixierung der Gegendecklage 13 auf der Mon­ tageplattform 45 wird ein Bauelementaufnahmebereich 50 der Ge­ gendecklage 13 rückwärtig durch eine Unterdruckbohrung 51 in der Montageplattform 45 mit einem Unterdruck beaufschlagt, derart, daß der Bauelementaufnahmebereich 50 zur Anlage an die Montageebene 43 der Montageplattform 45 gebracht wird. Bei Be­ darf kann auch der Randsteg 44 abschnittsweise mit hier nicht näher dargestellten Unterdruckbohrungen versehen sein, um ein Anliegen des Verbindungsbereichs 49 der Gegendecklage 13 am Randsteg 44 sicherzustellen.

Mit der so an der Gegendecklagenaufnahmeeinrichtung fixierten Gegendecklage 13 wird nachfolgend die Bauelementträger-Anord­ nung 34 kombiniert, derart, daß die Bauelementträgeranordnung 34 mit dem Chip 11 in den Bauelementaufnahmebereich 50 der Ge­ gendecklage 13 eingesetzt wird. Zur Ausbildung eines Kontakts zwischen dem Verbindungsbereich 48 der Decklage 12 mit dem Verbindungsbereich 49 der Gegendecklage 13 wird ein hier rah­ menartig ausgebildeter Druckstempel 52 gegen den Verbindungs­ bereich 48 der Decklage 12 bewegt, derart, daß, wie in Fig. 4 dargestellt, die Verbindungsbereiche 48, 49 aneinander anlie­ gend in der Verbindungsebene 47 angeordnet werden. Dabei stellt sich die in Fig. 4 bzw. Fig. 1 gezeigte Form der Chip- Gehäusung 10 ein.

Fig. 4 zeigt, daß der Druckstempel 52 lediglich mit einer in­ neren Teilfläche 53 auf dem Verbindungsbereich 48 der Decklage 12 aufliegt. Im Bereich einer äußeren Teilfläche 54 ist der Druckstempel 52 mit Abstand zum Verbindungsbereich 49 der Ge­ gendecklage 13 angeordnet und schließt ergänzt durch eine O- Ringdichtung 55 einen den Verbindungsbereich 48 der Decklage 12 umfassenden Zwischenraum 56 ein. In den Zwischenraum 56 mündet eine Unterdruckbohrung 72, so daß bei angeschlossenem Unterdruck Unterdruckkräfte im Zwischenraum 56 wirken, mit der Folge, daß die Teilfläche 53 des Druckstempels 52 den Verbin­ dungsbereich 48 der Decklage 12 gegen den Verbindungsbereich 49 der Gegendecklage 13 preßt.

Infolge der Unterdruckwirkung werden die Außenenden 26, 27 der Leiterbahnen 15, 16 der Decklage 12 gegen die Innenenden 28, 29 der Leiterbahnen 24, 25 gedrückt, so daß diese spaltfrei aneinander anliegen. Damit sind die Voraussetzungen geschaf­ fen, daß, wie vorstehend am Beispiel von Fig. 2 erläutert, durch eine Beaufschlagung mit Laserstrahlung 40 eine thermi­ sche Verbindung zwischen den Leiterbahnen 15, 16 der Decklage 12 und den Leiterbahnen 24, 25 der Gegendecklage 13 in deren Kontaktbereichen 57 bzw. 58 zur Ausbildung eines Decklagenver­ bindungsbereichs 73 erfolgen kann. Anstatt der in Fig. 4 dar­ gestellten Lichtleitfasern 36, die durch Bohrungen 59 eine Energiebeaufschlagung der Leiterbahnen 15, 16 und 24, 25 in deren Kontaktbereichen 57, 58 ermöglichen, kann die Laserbe­ aufschlagung auch mittels einer geeigneten Fokussierungsoptik erfolgen, da aufgrund der durch den Druckstempel 52 auf die Verbindungsbereiche 48, 49 übertragenen Druckkräfte keine Druckkräfte über die Faserendflächen 38 der Lichtleitfasern 36 übertragen werden müssen.

Zur Verwendung als Gegendecklage 13 eignet sich in besonderer Weise eine flexible Folie mit einer Kupfermetallisierung zur Ausbildung der Leiterbahnen 24, 25. Als besonders vorteilhaft hat es sich herausgestellt, wenn diese Leiterbahnen vorver­ zinkt sind mit einer Beschichtung aus einer eutektischen Zinn/Blei-Legierung mit einer Dicke von etwa 10 µm. Die Lei­ terbahnen 15, 16 der Decklage 12 können, wie bereits vorste­ hend ausgeführt, aus einer Kupfermetallisierung mit einer Goldbeschichtung, beispielsweise mit einer Dicke von 0,5 µm, gebildet sein. Bei einer in Versuchen hergestellten Chip-Ge­ häusung 10 betrug der Mittenabstand zwischen den Außenan­ schlüssen 32, 33 400 µm. Die für die Versuche ausgewählte Lichtleitfaser 36 wies einen Kerndurchmesser von 600 µm auf. Die Laserbeaufschlagung erfolgte mit einer Leistung von 10 W und einer Pulslänge von 40 ms. Dabei betrug die Anpreßkraft an der Faserendfläche 38 etwa 40 cN. Die vorstehend beschriebene Verbindungstechnik wurde bei Raumtemperatur und ohne Verwen­ dung von Flußmitteln durchgeführt. Es hat sich gezeigt, daß bei einer Temperierung der Montageplattform 45 auf 100°C auch eine Laserleistung von 8 W ausreichend ist.

Nach Fertigstellung der Decklagenverbindung 46 zwischen der Decklage 12 und der Gegendecklage 13 kann die in den Fig. 1 und 4 dargestellte Chip-Gehäusung 10 am Umfangsrand 60 des Verbindungsbereichs 48 der Decklage 12 mit einer Siegelmasse 61 versehen werden (Fig. 1), um eine hermetische Abdichtung des Chips 11 gegenüber der Umgebung zu schaffen.

In den Fig. 5 und 6 wird anhand zweier Ausführungsbeispiele verdeutlicht, wie unter Verwendung von als Einzelgehäuse aus­ gestalteten Chip-Gehäusungen 10 und von Chip-Gehäusungen 62, mit einer Mehrzahl von Teilgehäusungen 63 Gehäuseanordnungen 64 (Fig. 5) und 65 (Fig. 6) zur Ausbildung von Multi-Chip-Mo­ dulen 66 bzw. 67 verwendet werden können.

Fig. 5 zeigt das Multi-Chip-Modul 66 mit einer linearen Gehäu­ seanordnung 64, bei der die einzelnen Teilgehäusungen 63 in einer Reihe liegend über die Decklagenverbindungsbereiche 73 miteinander verbunden sind. Die elektrische Verknüpfung der in den einzelnen Teilgehäusungen 63 aufgenommenen Chips 11 er­ folgt über die Leiterbahnen 24, 25 in den Decklagenverbin­ dungsbereichen 73.

Zur Herstellung der in Fig. 5 dargestellten Gehäuseanordnung 64 kann eine Gegendecklage 68 aus einer Mehrzahl über die Ver­ bindungsbereiche 49 zusammenhängender und nach Art der in Fig. 4 dargestellten Gegendecklage 13 ausgebildeter Teilgegendeck­ lagen 69 verwendet werden. In die einzelnen Bauelementaufnah­ mebereiche 50 der Teilgegendecklagen 69 können dann, wie unter Bezugnahme auf Fig. 4 näher ausgeführt, die Chips 11 der ein­ zelnen Bauelementträger-Anordnungen 34 eingesetzt werden. Die Bauelementträger-Anordnungen können auch zusammenhängend aus­ gebildet sein und als Einheit mit der Gegendecklage verbunden werden.

Fig. 6 zeigt schließlich die Gehäuseanordnung 65 zur Ausbil­ dung des Multi-Chip-Moduls 67. Im Unterschied zu der in Fig. 5 dargestellten Gehäuseanordnung 64 weist die Gehäuseanordnung 65 eine mehrlagige Struktur mit versetzt übereinanderliegend angeordneten Teilgehäusungen 63 bzw. Chip-Gehäusungen 10 auf. Dabei greifen die Gehäusungen 10 in von den Decklagenverbin­ dungsbereichen 73 der Teilgehäusungen 63 gebildete Rücksprung­ bereiche 70 ein. Um auch eine elektrische Verbindung der ver­ setzt übereinanderliegend angeordneten Chips 11 zu ermögli­ chen, können in Überlappungsbereichen 71 zwischen Decklagen­ verbindungsbereichen 73 und Decklagen 12 hier nicht näher dar­ gestellten Durchkontaktierungen vorgesehen werden, die die Leiterbahnen 24 bzw. 25 und 15 bzw. 16 versetzt übereinander angeordneter Chip-Gehäusungen 10 und/oder Teilgehäusungen 63 miteinander verbinden.

Claims (14)

1. Gehäusung zur Aufnahme mindestens eines elektronischen Bauelements, wie ein Chip oder dergleichen, mit einer Decklage und einer Gegendecklage, die das elektronische Bauelement zwischen sich aufnehmen, dadurch gekennzeichnet, daß die Decklage (12) und die Gegendecklage (13, 68) auf ihren Innenflächen mit Leiterbahnen (15, 16 bzw. 24, 25) versehen sind, derart, daß die Leiterbahnen (15, 16) der Decklage (12) Anschlußflächen (21, 22) des Bauelements mit den Leiterbahnen (24, 25) der Gegendecklage (13) ver­ binden und die Leiterbahnen (24, 25) der Gegendecklage (13) in Außenanschlüsse (32, 33) der Gehäusung (10) mün­ den, wobei die Decklage (12) und/oder die Gegendecklage (13, 68) eine flexible Trägerschicht (14) aufweisen bzw. aufweist und in das Bauelement (11) umgebenden Decklagen­ verbindungsbereichen (73) miteinander verbunden sind.
2. Gehäusung nach Anspruch 1, dadurch gekennzeichnet, daß die Gegendecklage (13, 68) mindestens einen gegenüber einer Verbindungsebene (47) von Decklage (12) und Gegen­ decklage (13) vertieften Bauelementaufnahmebereich (50) aufweist, in den das mit der Decklage (12) eine Bauele­ mentträger-Anordnung (34) bildende Bauelement (11) derart eingreift, daß Verbindungsbereiche (48, 49) der Decklage (12) und der Gegendecklage (13, 68) zur Mittelebene der Gehäusung (10) zurückversetzt sind.
3. Gehäusung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gegendecklage (68) eine Mehrzahl durch Verbin­ dungsbereiche (49) beabstandete Bauelementaufnahmeberei­ che (50) aufweist, wobei jeder Bauelementaufnahmebereich (50) mit einer Bauelementträgeranordnung (34) zur Ausbil­ dung von Teilgehäusungen (63) kombiniert ist.
4. Gehäuseanordnung mit einer Mehrzahl übereinander ange­ ordneter Gehäusungen nach Anspruch 3 oder einer Kombina­ tion aus einer Gehäusung nach Anspruch 3 und einer Ge­ häusung nach Anspruch 1 oder 2, wobei die Gehäusungen (10, 62) in einer solchen Relativanordnung angeordnet sind, daß jeweils die Teilgehäusungen (63) einer Gehäu­ sung (62) oder eine Gehäusung (10) in von Decklagenver­ bindungsbereichen (73) gebildete Rücksprungbereiche (70) zwischen den Teilgehäusungen (63) einer benachbart ange­ ordneten Gehäusung (62) eingreifen.
5. Gehäuseanordnung nach Anspruch 4, dadurch gekennzeichnet, daß Teilgehäusungen (63) oder eine Teilgehäusung (63) und eine Gehäusung (10) über Durchkontaktierungen miteinander verbunden sind, derart, daß die Leiterbahnen (15, 16) der Decklage (12) einer Teilgehäusung (63) oder Gehäusung (10) mit den Leiterbahnen (24, 25) der Gegendecklage (13) der anderen Teilgehäusung (63) oder Gehäusung (10) ver­ bunden sind.
6. Verfahren zur Herstellung einer Gehäusung (10) zur Auf­ nahme mindestens eines elektronischen Bauelements (11), insbesondere eines Chips, mit einer Decklage (12) und einer Gegendecklage (13, 68), die das elektronische Bau­ element (11) zwischen sich aufnehmen, mit den Verfahrens­ schritten:
  • - Herstellung einer Bauelement/Decklagen-Verbindung (35) zwischen Anschlußflächen (21, 22) des Bauelements (11) und Leiterbahnen (15, 16) der Decklage (12) zur Ausbil­ dung einer Bauelementträger-Anordnung (34),
  • - Herstellen einer Decklagen-Verbindung (46) zwischen den Leiterbahnen (15, 16) der Decklage (12) und den Leiter­ bahnen (24, 25) der Gegendecklage (13, 68), wobei die Decklage (12) und die Gegendecklage (13) mit ihren Verbindungsbereichen (48, 49) durch Verformung der Deck­ lage (12) und/oder der Gegendecklage (13) gegeneinander bewegt werden.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung der Decklagen-Verbindung (46) mitein­ ander zu verbindende Leiterbahnen (15, 24 bzw. 16, 25) in einem Kontaktbereich (57, 58) gegeneinandergedrückt wer­ den und im Kontaktbereich eine rückwärtige Beaufschlagung der Decklage (12) oder der Gegendecklage (13) mit Laser­ strahlung (40) erfolgt.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei transparenter Trägerschicht (14 bzw. 23) der Decklage (12) oder der Gegendecklage (13) die Transparenz der Trägerschicht (14 bzw. 23), die Absorption in den Kontaktbereichen (57, 58) und die Wellenlänge der Laser­ strahlung (40) derart aufeinander abgestimmt sind, daß die Laserstrahlung (40) im wesentlichen durch die Träger­ schicht (14 bzw. 23) hindurchgeleitet und in den Kontakt­ bereichen (57, 58) absorbiert wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Beaufschlagung mit Laserstrahlung (40) mittels einer Lichtleitfaser (36) erfolgt, die sowohl zur Einlei­ tung der Laserstrahlung (40) in die Decklage (12) oder die Gegendecklage (13) als auch zur Druckbeaufschlagung dient.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Druckbeaufschlagung in den Kontaktbereichen (57, 58) mittels eines mit einer ersten Teilfläche (53) auf der Decklage (12) aufliegenden Druckstempels (52) er­ folgt, wobei die Andruckkräfte im Bereich der Kontaktbe­ reiche über einen zwischen einer zweiten Teilfläche (54) des Druckstempels (52) und der Gegendecklage (13, 68) wirkende Unterdruck erzeugt werden.
11. Verfahren nach einem oder mehreren der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß vor Herstellung der Decklagen-Verbindung (46) die Bauelementträger-Anordnung (34) oder die Gegendecklage (13) mit einem vom Verbindungsbereich (48 bzw. 49) umge­ benden Bauelementaufnahmebereich (50) auf einer Montage­ ebene (43) mit Abstand zur Ebene des Verbindungsbereichs angeordnet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Bauelementaufnahmebereich (50) mittels Unterdruck auf der Montageebene (43) angeordnet wird.
13. Verfahren nach einem oder mehreren der Ansprüche 6 bis 12, dadurch gekennzeichnet, daß nach Herstellung der Bauelementträger-Anordnung (34) diese mit dem Bauelement (11) im Bauelementaufnahmebe­ reich (50) der auf der Montageebene (43) angeordneten Ge­ gendecklage (13) angeordnet wird und nachfolgend die Decklagenverbindung (46) in der Verbindungsebene (47) der Verbindungsbereiche (48, 49) erfolgt.
14. Verfahren nach einem oder mehreren der Ansprüche 6 bis 13, dadurch gekennzeichnet, daß nach Herstellung der Decklagenverbindung (46) eine Besäumung der Decklage (12) und der Gegendecklage (13) im Decklagenverbindungsbereich (73) mittels einer vorzugs­ weise beheizten Trenneinrichtung erfolgt.
DE19542883A 1995-02-02 1995-11-17 Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung Expired - Lifetime DE19542883C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP95101472 1995-02-02

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/DE1996/000058 WO1996024162A1 (de) 1995-02-02 1996-01-12 Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung
US08/894,604 US6160218A (en) 1995-02-02 1996-01-12 Chip housing
JP52315896A JP4015190B2 (ja) 1995-02-02 1996-01-12 チップハウジング及びチップハウジングの製造方法
JP2005368383A JP2006140515A (ja) 1995-02-02 2005-12-21 チップハウジングの製造方法

Publications (2)

Publication Number Publication Date
DE19542883A1 true DE19542883A1 (de) 1996-08-08
DE19542883C2 DE19542883C2 (de) 2002-01-17

Family

ID=8218954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19542883A Expired - Lifetime DE19542883C2 (de) 1995-02-02 1995-11-17 Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung

Country Status (1)

Country Link
DE (1) DE19542883C2 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29800780U1 (de) * 1998-01-19 1998-04-02 Kloeckner Moeller Gmbh Isolierstoffgehäuse für elektrische Geräte
EP0933626A2 (de) * 1998-01-30 1999-08-04 E.G.O. ELEKTRO-GERÄTEBAU GmbH Verfahren zur Herstellung eines elektrischen Sensors und elektrischer Sensor
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren
DE19907949A1 (de) * 1999-02-24 2000-09-14 Siemens Ag Steuergerät für ein Kraftfahrzeug
DE10100823C1 (de) * 2001-01-10 2002-02-28 Siemens Ag Dichter Elektronikraum für integriertes Kraftfahrzeug-Steuergerät
DE10113769A1 (de) * 2001-03-21 2002-10-02 Infineon Technologies Ag Halbleiterchip
DE10315432A1 (de) * 2003-04-03 2004-10-14 Conti Temic Microelectronic Gmbh Anordnung zum elektrischen Verbinden
WO2006000180A2 (de) * 2004-06-23 2006-01-05 Infineon Technologies Ag Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung
GB2433832A (en) * 2005-07-23 2007-07-04 Filtronic Plc Die package
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
DE102006052458B4 (de) * 2006-11-07 2009-07-30 Continental Automotive Gmbh Elektronikgehäuse mit neuer flexibler Leiterplattentechnologie
US8004849B2 (en) 2005-05-17 2011-08-23 Siemens Vdo Automotive Ag Control unit with flexible circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0113895A1 (de) * 1982-12-21 1984-07-25 Siemens Aktiengesellschaft Verfahren zum Laserlöten von flexiblen Verdrahtungen
US5401688A (en) * 1991-02-18 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device of multichip module-type

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3935792A1 (de) * 1989-10-27 1991-05-02 Bosch Gmbh Robert Elektronische schaltung auf gesinterter keramikfolie

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0113895A1 (de) * 1982-12-21 1984-07-25 Siemens Aktiengesellschaft Verfahren zum Laserlöten von flexiblen Verdrahtungen
US5401688A (en) * 1991-02-18 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device of multichip module-type

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan, E-1257, 1992, Vol. 016,No. 415 und JP 4-139737 A *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29800780U1 (de) * 1998-01-19 1998-04-02 Kloeckner Moeller Gmbh Isolierstoffgehäuse für elektrische Geräte
EP0933626A2 (de) * 1998-01-30 1999-08-04 E.G.O. ELEKTRO-GERÄTEBAU GmbH Verfahren zur Herstellung eines elektrischen Sensors und elektrischer Sensor
DE19803506A1 (de) * 1998-01-30 1999-08-05 Ego Elektro Geraetebau Gmbh Verfahren zur Herstellung eines elektrischen Sensors und elektrischer Sensor
EP0933626A3 (de) * 1998-01-30 2000-01-26 E.G.O. ELEKTRO-GERÄTEBAU GmbH Verfahren zur Herstellung eines elektrischen Sensors und elektrischer Sensor
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren
US6392143B1 (en) 1999-01-18 2002-05-21 Kabushiki Kaisha Toshiba Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same
DE19907949A1 (de) * 1999-02-24 2000-09-14 Siemens Ag Steuergerät für ein Kraftfahrzeug
DE19907949C2 (de) * 1999-02-24 2002-11-07 Siemens Ag Steuergerät für ein Kraftfahrzeug
US6570773B1 (en) 1999-02-24 2003-05-27 Siemens Aktiengesellschaft Control apparatus for an automobile
FR2819370A1 (fr) * 2001-01-10 2002-07-12 Siemens Ag Compartiment d'electronique etanche pour appareil de commande integre pour vehicule automobile
DE10100823C1 (de) * 2001-01-10 2002-02-28 Siemens Ag Dichter Elektronikraum für integriertes Kraftfahrzeug-Steuergerät
DE10113769A1 (de) * 2001-03-21 2002-10-02 Infineon Technologies Ag Halbleiterchip
DE10315432A1 (de) * 2003-04-03 2004-10-14 Conti Temic Microelectronic Gmbh Anordnung zum elektrischen Verbinden
WO2006000180A2 (de) * 2004-06-23 2006-01-05 Infineon Technologies Ag Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
WO2006000180A3 (de) * 2004-06-23 2006-04-27 Infineon Technologies Ag Bondfolie und halbleiterbauteil mit bondfolie sowie verfahren zu deren herstellung
US8004849B2 (en) 2005-05-17 2011-08-23 Siemens Vdo Automotive Ag Control unit with flexible circuit board
GB2433832A (en) * 2005-07-23 2007-07-04 Filtronic Plc Die package
GB2433832B (en) * 2005-07-23 2010-11-17 Filtronic Plc A package for a die
DE102006052458B4 (de) * 2006-11-07 2009-07-30 Continental Automotive Gmbh Elektronikgehäuse mit neuer flexibler Leiterplattentechnologie
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
US8410595B2 (en) 2006-12-28 2013-04-02 Qimonda Ag Semiconductor device with chip mounted on a substrate

Also Published As

Publication number Publication date
DE19542883C2 (de) 2002-01-17

Similar Documents

Publication Publication Date Title
US8046912B2 (en) Method of making a connection component with posts and pads
US7462936B2 (en) Formation of circuitry with modification of feature height
KR100478314B1 (ko) 다층구조의 플렉시블 배선판과 그 제조방법
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
EP0712153B1 (de) Herstellung von Lötverbindungen zur Verwendung in der Verpackung von elektrischen Schaltungen
JP3322575B2 (ja) ハイブリッドモジュールとその製造方法
US5638597A (en) Manufacturing flexible circuit board assemblies with common heat spreaders
DE19543540C1 (de) Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
JP4677991B2 (ja) 電子部品及びその製造方法
DE3423172C2 (de) Verfahren zum Herstellen einer Solarbatterie
DE3633181C2 (de) Reflexlichtschranke
DE19646676C1 (de) Piezoaktor mit neuartiger Kontaktierung und Herstellverfahren
JP4014819B2 (ja) チップ型コンデンサおよびその製造方法
DE4242842C2 (de) Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
US5088008A (en) Circuit board for mounting electronic components
US5805422A (en) Semiconductor package with flexible board and method of fabricating the same
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR970011622B1 (ko) 다층 리드프레임용 플레인 지지체
DE3711223C2 (de)
EP0650189B1 (de) Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
KR101542478B1 (ko) 도전성 포스트를 갖는 상호접속 소자의 제조 방법
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
EP0641154B1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE3616494C2 (de)
AT398254B (de) Chipträger sowie anordnung von solchen chipträgern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ZAKEL, ELKE, DR., 14612 FALKENSEE, DE

8339 Ceased/non-payment of the annual fee
8370 Indication of lapse of patent is to be deleted
R082 Change of representative

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, DE

R081 Change of applicant/patentee

Owner name: PAC TECH - PACKAGING TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: ZAKEL, ELKE, DR., 14612 FALKENSEE, DE

Effective date: 20140530

R082 Change of representative

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, DE

Effective date: 20140530

R071 Expiry of right