DE19532141C1 - Signal generator with output and memory - Google Patents

Signal generator with output and memory

Info

Publication number
DE19532141C1
DE19532141C1 DE1995132141 DE19532141A DE19532141C1 DE 19532141 C1 DE19532141 C1 DE 19532141C1 DE 1995132141 DE1995132141 DE 1995132141 DE 19532141 A DE19532141 A DE 19532141A DE 19532141 C1 DE19532141 C1 DE 19532141C1
Authority
DE
Germany
Prior art keywords
signal
output
selector
signal generator
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995132141
Other languages
German (de)
Inventor
Tsung Hsun Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BenQ Corp
Original Assignee
Acer Peripherals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Peripherals Inc filed Critical Acer Peripherals Inc
Priority to DE1995132141 priority Critical patent/DE19532141C1/en
Application granted granted Critical
Publication of DE19532141C1 publication Critical patent/DE19532141C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/64Generators producing trains of pulses, i.e. finite sequences of pulses
    • H03K3/66Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
    • H03K3/70Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal

Abstract

The signal generator provides a signal transmission and an output terminal and contains a memory (23), delivering a selection signal. A gate (11) transmits an output signal in accordance with a NAND function of a release signal and the signal output. A delay line (13,15,17,19) has numerous output terminals, whose input receives the output signal of the NAND gate. A selector (21) comprises input terminals, each coupled correspondingly to the output terminals for effecting the signal output according to the signal delivery. Pref. the selector is a multiplexer (MUK).

Description

Die Erfindung bezieht sich auf einen Signalgenerator, der in Reaktion auf ein Wählsignal ein Signal verschiedener Frequenz erzeugt.The invention relates to a signal generator that is in response generates a signal of different frequency on a selection signal.

In vielen elektronischen Systemen wird häufig ein Signalgenerator benö­ tigt, der Signale verschiedener Frequenz erzeugt. Zum Beispiel benötigt man bei den mit Bildschirmdarstellung (OSD) nach dem Stand der Technik arbeitenden Einstellsystemen von Monitorparametern einen Mehrfrequenz-Signalgenerator zur Erzeugung von OSD ausgewählter Breite.A signal generator is often required in many electronic systems tigt, which generates signals of different frequency. For example needed one with the with screen display (OSD) according to the state of the Technology working setting systems of monitor parameters Multi-frequency signal generator for generating OSD selected Width.

Der in einem OSD-System üblicherweise verwendete Mehrfrequenz-Signal­ generator arbeitet nach dem Prinzip des spannungsgesteuerten Oszillators (VCO). Es ist wohlbekannt, daß nach dem VCO-Prinzip Signale ver­ schiedener Frequenz durch die Eingabe verschiedener Steuerspannungen erzeugt werden.The multi-frequency signal commonly used in an OSD system generator works on the principle of the voltage controlled oscillator (VCO). It is well known that according to the VCO principle signals ver different frequency by entering different control voltages be generated.

Durch Anwendung des VCO-Prinzips ist die Frequenzverteilung der erzeugten Signale natürlich kontinuierlich. Dieses Prinzip ist jedoch ein analoges, das gegenüber Rauschsignalen empfindlich ist.By applying the VCO principle, the frequency distribution is the generated signals of course continuously. However, this principle is a analogue that is sensitive to noise signals.

Für ein erfolgreich arbeitendes OSD-System können Signale mit stufen­ weiser Frequenzverteilung ausreichend sein. For a successful OSD system, signals can be stepped wise frequency distribution should be sufficient.  

Es ist daher das Hauptziel der Erfindung, einen digitalen Signalgenerator zu schaffen, der Signale verschiedener Frequenz in diskreter Weise erzeugt.It is therefore the main object of the invention to provide a digital signal generator to create the signals of different frequencies in a discrete manner generated.

Ein Signalgenerator, der eine Signalausgabe an einem Ausgangsanschluß erzeugt, umfaßt einen Speicher, ein NAND-Gatter, eine Verzögerungs­ leitung und eine Wählvorrichtung.A signal generator that outputs a signal at an output port generated, includes a memory, a NAND gate, a delay line and a selector.

Die Speichervorrichtung gibt ein Wählsignal aus. Das NAND-Gatter gibt ein Ausgangssignal durch die NAND-Funktion eines Freigabesignals und der Signalausgabe aus. Die Verzögerungsleitung hat eine Mehrzahl von Ausgangsanschlüssen und hat einen Eingangsanschluß, der das Ausgangs­ signal des NAND-Gatters empfängt. Die Wählvorrichtung hat Eingangs­ anschlüsse, die mit der Mehrzahl von Ausgangsanschlüssen gekoppelt sind, um, in Reaktion auf das Wählsignal, die Signalausgabe zu bewirken.The storage device outputs a selection signal. The NAND gate is there an output signal through the NAND function of an enable signal and the signal output. The delay line has a plurality of Output connectors and has an input connector that is the output signal of the NAND gate is received. The selector has input ports coupled to the plurality of output ports to cause signal output in response to the dial signal.

Aus der US 52 62 735 ist ein Signalgenerator zur Erzeugung einer Signal­ ausgabe an einem Ausgangsanschluß bekannt, der eine Verzögerungsleitung mit einer Mehrzahl von Ausgangsanschlüssen enthält. Eine Wählvorrichtung mit Eingangsanschlüssen ist vorgesehen, die jeweils entsprechend an die Mehrzahl von Ausgangsanschlüssen gekoppelt sind, um die Signalausgabe zu bewirken. Dieser Generator weist jedoch nicht die charakteristischen Merk­ male des Anmeldungsgegenstandes auf, nämlich die Speichervorrichtung und das Gatter.From US 52 62 735 is a signal generator for generating a signal Output known to an output terminal, the delay line with a plurality of output terminals. A dialer with input connections is provided, each corresponding to the A plurality of output terminals are coupled to the signal output effect. However, this generator does not have the characteristic feature paint the subject of the application, namely the storage device and the gate.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der schematischen Zeichnungen beschrieben, in denenIn the following an embodiment of the invention based on the Described schematic drawings in which

Fig. 1 die Schaltung nach der Erfindung darstellt; Fig. 1 illustrates the circuit according to the invention;

Fig. 2 die zeitliche Relation der Signale nach Fig. 1. Fig. 2 shows the time relationship of the signals of FIG. 1.

Wie in Fig. 1 dargestellt, umfaßt der Signalgenerator nach der Erfindung eine Speichervorrichtung 23, ein NAND-Gatter 11, eine Verzögerungs­ leitung mit Puffern 13, 15, 17, 19, und eine Wählvorrichtung 21. Die Signalausgabe Son, n = 1, 2, 3 oder 4, wird an der Ausgangsklemme des Wählers 21 abgenommen. As shown in Fig. 1, the signal generator according to the invention comprises a memory device 23 , a NAND gate 11 , a delay line with buffers 13 , 15 , 17 , 19 , and a selector 21st The signal output S on , n = 1, 2, 3 or 4 is taken from the output terminal of the selector 21 .

Die Speichervorrichtung 23 speichert die Wählsignale S₀, S₁ und gibt sie aus. Der Benutzer kann die Wahl der Signalausgabe mit verschiedener Frequenz ändern, indem er einen neuen Wert an die Speichereinrichtung 23 über eine nicht dargestellte Signalleitung eingibt. Ein bevorzugtes Ausführungsbeispiel der Speichervorrichtung 23 ist ein Register.The storage device 23 stores the selection signals S₀, S₁ and outputs them. The user can change the choice of signal output at different frequencies by entering a new value into the memory device 23 via a signal line, not shown. A preferred embodiment of the memory device 23 is a register.

Das NAND-Gatter 11 führt die NAND-Funktion aus dem Freigabesignal und der Signalausgabe Son aus und gibt ein Ausgangssignal an den Eingangsanschluß der Verzögerungsleitung aus. Die Verzögerungsleitung umfaßt eine Mehrzahl von Ausgangsanschlüssen an den Ausgängen der jeweiligen Puffer 13, 15, 17 und 19.The NAND gate 11 performs the NAND function from the enable signal and the signal output S on and outputs an output signal to the input terminal of the delay line. The delay line includes a plurality of output terminals on the outputs of the respective buffers 13 , 15 , 17 and 19 .

Der Wähler 21 hat Eingangsanschlüsse, die an die Mehrzahl von Aus­ gangsanschlüssen der Verzögerungsleitung jeweils angeschlossen sind. Entsprechend dem Wählsignal S₀, S₁ wählt der Wähler 21 ein Eingangs­ signal aus und gibt es an seine Ausgangsklemme als die Signalausgabe des Signalgenerators. In einem bevorzugten Ausführungsbeispiel ist der Wähler 21 ein Multiplexer.The selector 21 has input connections which are each connected to the plurality of output connections from the delay line. According to the selection signal S₀, S₁, the selector 21 selects an input signal and gives it to its output terminal as the signal output of the signal generator. In a preferred embodiment, selector 21 is a multiplexer.

Die Wirkungsweise des Signalgenerators wird aus Fig. 2 verständlich.The mode of operation of the signal generator can be understood from FIG. 2.

Zunächst ist das Freigabesignal logisch niedrig und die Signalausgabe logisch hoch. Da das Wählsignal S₀, S₁ derart ist, daß die Ausgabe des Puffers 13 als Signalausgabe S₀₁ gewählt wird, stößt die Aufwärtsflanke des Freigabesignals zur ersten Abwärtsflanke von S₀₁ nach einer Zeitver­ zögerung Δt1 an. Diese Verzögerung wird durch die Vorrichtungen 11, 13 und den Wähler 21 verursacht. Der logisch niedrige Zustand des S₀₁-Signals, das in das NAND-Gatter 11 eingegeben wird, nach der gleichen Zeitverzögerung Δt1, verursacht die Statusänderung der Signal­ ausgabe S₀₁. Aus dem gleichen Grund verursacht der logisch hohe Zustand des S₀₁-Signals, das dem NAND-Gatter 11 eingegeben wird, nach derselben Zeitverzögerung Δt1, die Statusänderung der Signalausgabe S₀₁. Der Betrieb des Signalgenerators wird fortgesetzt und eine Signal­ ausgabe einer festen Periode, oder festen Frequenz, wird an der Aus­ gangsklemme des Wählers 21 erhalten.First, the enable signal is logic low and the signal output is logic high. Since the selection signal S₀, S₁ is such that the output of the buffer 13 is selected as the signal output S₀₁, the upward edge of the release signal abuts the first downward edge of S₀₁ after a time delay Δt1. This delay is caused by devices 11 , 13 and voter 21 . The logic low state of the S₀₁ signal, which is input into the NAND gate 11 after the same time delay Δt1, causes the status change of the signal output S₀₁. For the same reason, the logic high state of the S₀₁ signal input to the NAND gate 11 causes the status change of the signal output S₀₁ after the same time delay Δt1. The operation of the signal generator continues and a signal output of a fixed period, or fixed frequency, is obtained at the output terminal of the selector 21 .

Die obigen Feststellungen bezüglich der Wirkungsweise der Erfindung sind auch anwendbar auf die Signale S₀₂, S₀₃ und S₀₄, wenn die Wählsi­ gnale S₀, S₁ den Ausgang der Puffer 15, 17 bzw. 19 wählt. Die Zeitver­ zögerung Δt2 wird jedoch durch die Vorrichtungen 11, 13, 15 und den Wähler 21 verursacht. Die Zeitverzögerung Δt3 wird durch die Vor­ richtungen 11, 13, 15, 17 und den Wähler 21 verursacht. Die Zeitver­ zögerung Δt4 wird durch die Vorrichtungen 11, 13, 15, 17 und 19 und den Wähler 21 verursacht.The above statements regarding the operation of the invention are also applicable to the signals S₀₂, S₀₃ and S₀₄ when the dial signals S₀, S₁ selects the output of the buffer 15 , 17 and 19 respectively. However, the time delay Δt2 is caused by the devices 11 , 13 , 15 and the selector 21 . The time delay Δt3 is caused by the devices 11 , 13 , 15 , 17 and the selector 21 . The time delay Δt4 is caused by the devices 11 , 13 , 15 , 17 and 19 and the selector 21 .

Claims (2)

1. Signalgenerator zur Erzeugung einer Signalausgabe an einem Aus­ gangsanschluß, enthaltend
eine Speichervorrichtung (23) zur Ausgabe eines Wählsignals;
ein Gatter (11) zur Ausgabe eines Ausgangssignals durch NAND-Funktion eines Freigabesignals und der Signalausgabe;
eine Verzögerungsleitung (13, 15, 17, 19) mit einer Mehrzahl von Ausgangsanschlüs­ sen, die an ihrem Eingang das Ausgangssignal des NAND-Gatters empfängt;
eine Wählvorrichtung (21) mit Eingangsanschlüssen, die jeweils entspre­ chend an die Mehrzahl von Ausgangsanschlüssen gekoppelt sind, um gemäß dem Wählsignal die Signalausgabe zu bewirken.
1. Signal generator for generating a signal output at an output connection, comprising
a memory device ( 23 ) for outputting a selection signal;
a gate ( 11 ) for outputting an output signal by NAND function of an enable signal and the signal output;
a delay line ( 13 , 15 , 17 , 19 ) having a plurality of output terminals which receives the output signal of the NAND gate at its input;
a selector ( 21 ) having input terminals which are respectively coupled to the plurality of output terminals to effect the signal output according to the select signal.
2. Signalgenerator nach Anspruch 1, wobei die Wählvorrichtung (21) ein Multiplexer ist.2. Signal generator according to claim 1, wherein the selection device ( 21 ) is a multiplexer.
DE1995132141 1995-08-31 1995-08-31 Signal generator with output and memory Expired - Fee Related DE19532141C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995132141 DE19532141C1 (en) 1995-08-31 1995-08-31 Signal generator with output and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995132141 DE19532141C1 (en) 1995-08-31 1995-08-31 Signal generator with output and memory

Publications (1)

Publication Number Publication Date
DE19532141C1 true DE19532141C1 (en) 1996-10-31

Family

ID=7770912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995132141 Expired - Fee Related DE19532141C1 (en) 1995-08-31 1995-08-31 Signal generator with output and memory

Country Status (1)

Country Link
DE (1) DE19532141C1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197506A (en) * 1978-06-26 1980-04-08 Electronic Memories & Magnetics Corporation Programmable delay line oscillator
US5262735A (en) * 1991-07-19 1993-11-16 Fujitsu Limited Ring oscillator having outputs that are selectively combined to produce different frequencies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197506A (en) * 1978-06-26 1980-04-08 Electronic Memories & Magnetics Corporation Programmable delay line oscillator
US5262735A (en) * 1991-07-19 1993-11-16 Fujitsu Limited Ring oscillator having outputs that are selectively combined to produce different frequencies

Similar Documents

Publication Publication Date Title
DE2654050C3 (en) Clock signal control system of a microcomputer system
DE3544820C2 (en)
DE3832113C2 (en)
DE3990712C2 (en) Interface unit
DE2727201A1 (en) TOUCH CONTROL BUTTONS
EP0689747B1 (en) Bit rate recognition
DE2629707C3 (en) System for converting time-sequentially transmitted color television signals
DE2605705A1 (en) DEVICE FOR THE AUTOMATIC TREATMENT OF RECORDING SIGNALS OF AN OSCILLOGRAPH SCREEN
DE19532141C1 (en) Signal generator with output and memory
EP0903859A2 (en) Low-consumption frequency divider
DE2714219C2 (en)
DE2715517C2 (en) Method of operating a liquid crystal display device
DE3911840C2 (en)
DE3633461A1 (en) CLOCK SIGNAL DEVICE
US4145749A (en) Log in-out system for logic apparatus
DE4192840C2 (en) Method and arrangement for use in echo cancellation in a local loop
DE10334833B4 (en) Communication transceiver module
EP0513609A2 (en) Telecommunication terminal with an optical display device
DE2637641A1 (en) REMOTE CONTROL RECEIVER
DE19609520C2 (en) Protection device for an integrated vertical monitor deflection circuit
DE19728465A1 (en) Serial input and output circuit and interface for serial bus
DE4435101A1 (en) Interference signal suppression for data lines
EP0681397A2 (en) Multimedia apparatus
DE3727165C2 (en)
DE2206708C3 (en) Circuit arrangement for obtaining a matching frequency response in transmitting and receiving devices

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: DERZEIT KEIN VERTRETER BESTELLT

8327 Change in the person/name/address of the patent owner

Owner name: BENQ CORP., KWEISHAN, TAOYUAN, TW

8339 Ceased/non-payment of the annual fee