DE19527867A1 - Metal substrate for electrical and/or electronic semiconductor circuit - has Peltier chip connected between respective overlapping metallisation structures of upper and lower ceramic layer - Google Patents

Metal substrate for electrical and/or electronic semiconductor circuit - has Peltier chip connected between respective overlapping metallisation structures of upper and lower ceramic layer

Info

Publication number
DE19527867A1
DE19527867A1 DE1995127867 DE19527867A DE19527867A1 DE 19527867 A1 DE19527867 A1 DE 19527867A1 DE 1995127867 DE1995127867 DE 1995127867 DE 19527867 A DE19527867 A DE 19527867A DE 19527867 A1 DE19527867 A1 DE 19527867A1
Authority
DE
Grant status
Application
Patent type
Prior art keywords
ceramic layer
metallisation
peltier
upper
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1995127867
Other languages
German (de)
Inventor
Juergen Dr Ing Schulz-Harder
Original Assignee
Schulz Harder Juergen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38Cooling arrangements using the Peltier effect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L35/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. exhibiting Seebeck or Peltier effect with or without other thermoelectric effects or thermomagnetic effects; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L35/28Thermoelectric devices comprising a junction of dissimilar materials, i.e. exhibiting Seebeck or Peltier effect with or without other thermoelectric effects or thermomagnetic effects; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof operating with Peltier or Seebeck effect only
    • H01L35/32Thermoelectric devices comprising a junction of dissimilar materials, i.e. exhibiting Seebeck or Peltier effect with or without other thermoelectric effects or thermomagnetic effects; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof; Details thereof operating with Peltier or Seebeck effect only characterised by the structure or configuration of the cell or thermo-couple forming the device including details about, e.g., housing, insulation, geometry, module
    • H01L35/325Cascades of thermo-couples
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

The substrate includes one ceramic layer on the upper side and a further ceramic layer (8) on the lower side, the two ceramic layers being parallel and thermally connected to each other. The upper layer is provided with a metallisation (3) upon which components (4), e.g. a chip, are deposited. Between the two layers the two layers are provided several Peltier chips (6) of a Peltier device (11). Each Peltier chip has respective connections to another metallisation structure (5) of the upper ceramic layer and to a metallisation structure (7) on the lower ceramic layer. A meandering current flows through the chips in the same direction and the two metallisations with which the Peltier chips contact are also formed flat on their respective ceramic layers. These two metallisations are deposited on the ceramic layers through use of the DCB method or active solder method. A further metallisation (9) lies between the lower ceramic layer and a cooler (10).

Description

Die Erfindung bezieht sich auf ein Metall-Substrat gemäß Oberbegriff Patentanspruch 1. The invention relates to a metal substrate according to the preamble of claim. 1

Metall-Keramik-Substrate, die aus wenigstens einer Schicht aus Keramik bestehen und an wenigstens einer Oberflächenseite mit einer Metallisierung versehen sind, und zwar zur Bildung von Leiterbahnen, Kontaktflächen usw. durch Strukturierung dieser Metallisierung, werden insbesondere für Halbleiter-Schaltkreise höherer Leistung verwendet, bei denen dann in der Regel auch für eine ausreichende Kühlung zum Abführen von Verlustwärme gesorgt werden muß. Metal-ceramic substrates, which consist of at least one layer of ceramic and are provided on at least one surface side with a metallization, and indeed to form conductor paths, contact faces, etc., by structuring this metallization may be used in particular for semiconductor circuits higher power, where care must be taken in general also for adequate cooling for dissipating the heat loss then.

Aufgabe der Erfindung ist es, ein Substrat aufzuzeigen, welches sich durch einen besonders geringen Wärmewiderstand zwischen dem ersten Substrat und der weiteren Schicht auszeichnet. The object of the invention is to identify a substrate, which is distinguished by a particularly low thermal resistance between the first substrate and the further layer.

Zur Lösung dieser Aufgabe ist ein Substrat erfindungsgemäß entsprechend dem kennzeichnenden Teil des Patentanspruches 1 ausgebildet. To achieve this object, a substrate according to the invention is formed according to the characterizing part of patent claim 1.

Durch die zwischen der ersten Keramikschicht und der weiteren Schicht vorgesehene Peltier-Anordnung ist ein optimales Kühlen der ersten Keramikschicht und der auf dieser Keramikschicht aufgebrachten elektrischen oder elektronischen Bauelemente, beispielsweise Halbleiter-Leistungs-Bauelemente oder -Chips möglich, und zwar durch den die Peltier-Chips in einer bestimmten Richtung durchfließenden Strom. By provided between the first ceramic layer and the further layer Peltier assembly an optimal cooling of the first ceramic layer and the coating applied to the ceramic layer electric or electronic components, for example semiconductor power components or chips is possible, by which the Peltier chips in a certain direction by flowing current. Durch Regelung des Stromes kann die Kühlwirkung gesteuert werden. By controlling the current, the cooling effect can be controlled. Durch Umkehrung der Stromrichtung ist weiterhin auch ein Erwärmen der ersten Keramikschicht und der auf dieser vorhandenen Bauelemente möglich, was insbesondere bei Schaltungen, die bei extrem niedrigen Temperaturen eingesetzt werden sollen, von Bedeutung ist. By reversing the current direction, a heating of the first ceramic layer and present on these components is also possible, which is particularly important in circuits which are to be used at extremely low temperatures, of importance. Durch die Kühlmöglichkeit sowie die Möglichkeit zu heizen, können die unter Verwendung des erfindungsgemäßen Substrates hergestellten Schaltkreise in Umgebungen mit sehr unterschiedlichen Temperaturen betrieben werden, dh das erfindungsgemäße Substrat eignet sich beispielsweise für Schaltungen oder Schaltkreise für die Luftfahrt- und/oder Weltraumtechnik. to heat by the cooling ability and the possibility of the circuits produced using the substrate of the invention can be operated in environments with very different temperatures, ie substrate, the invention is suitable, for example, circuits or circuits for the aerospace and / or space technology.

Mit der weiteren Schicht kann das erfindungsgemäße Substrat bzw. der von diesem Substrat gebildete Schaltkreis ggf. zusammen mit weiteren Schaltkreisen auf einem gemeinsamen Träger, beispielsweise auf einem Kühlkörper befestigt werden. With the further layer or substrate according to the invention, the circuit formed by this substrate may be fixed, for example on a cooling body, optionally together with other circuits on a common carrier.

Sind auf diesem gemeinsamen Träger mehrere mit dem erfindungsgemäßen Substrat hergestellte Schaltkreise oder Module vorgesehen, so kann jeder Schaltkreis bei einem evtl. Defekt zusammen mit seiner Peltier-Anordnung als komplettes Modul ausgetauscht werden, ohne daß die übrigen Schaltkreise hiervon berührt sind. Are provided on this common support multiple circuits produced with the inventive substrate or modules, each circuit can be replaced if a defect possibly together with his Peltier assembly as a complete module, without the other circuits are affected thereby.

Die Peltier-Anordnung ist bei dem erfindungsgemäßen Substrat so ausgebildet, daß die Anzahl der äußeren Anschlüsse zum Betreiben dieser Peltier-Anordnung möglichst gering ist. The Peltier assembly is formed in the inventive substrate so that the number of external terminals for operating this Peltier assembly is minimized. Vorzugsweise weist die Peltier-Anordnung nur zwei Anschlüsse auf, nämlich einen Anschluß zum Zuführen und einen Anschluß zum Abführen des Stromes. Preferably, the Peltier arrangement on only two connections, namely a connection for feeding and a connection for discharging the current.

Bei einer mehrstufigen Peltier-Anordnung sind zwischen den einzelnen Stufen weitere Keramikschichten mit strukturisierten Kontaktflächen bzw. Leiterbahnen für die Peltier- Chips bildende Metallisierungen vorgesehen. In a multistage Peltier assembly further ceramic layers with strukturisierten contact surfaces and printed conductors for the Peltier chips are forming metallizations provided between the individual stages. Notwendige Verbindungen zwischen Leiterbahnen an verschiedenen Seiten der Keramikschichten sind durch Durchkontaktierungen hergestellt. Necessary connections between traces on different sides of the ceramic layers are made by vias. Der Vorteil hierbei ist zum einen sichere Verbindung zwischen den Metallisierungen. The advantage here is for a secure connection between the metallization. Weiterhin wirken die Durchkontaktierungen auch als zusätzliche, den Wärmewiderstand reduzierende Wärmebrücken. Furthermore, the vias act as additional thermal resistance reducing thermal bridges.

Die Erfindung wird im Folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. The invention is explained in more detail below with reference to the figures of embodiments. Es zeigen: Show it:

Fig. 1 in vereinfachter Schnittdarstellung eine erste, mögliche Ausführungsform des erfindungsgemäßen Substrates; Fig. 1 is a simplified sectional view of a first possible embodiment of the substrate according to the invention;

Fig. 2 eine weitere mögliche Ausführungsform des erfindungsgemäßen Substrates mit einer Mehrfach-Peltier-Anordnung (Multistage-Peltier-Anordnung); Fig. 2 shows another possible embodiment of the substrate according to the invention with a multiple Peltier arrangement (multistage Peltier assembly);

Fig. 3 in vergrößerter Einzeldarstellung eine Durchkontaktierung zum Anschluß der Peltier-Chips bei dem Substrat der Fig. 2. Fig. 3 is an enlarged detail view, a via hole for connecting the Peltier chips, the substrate of FIG. 2.

Das in der Fig. 1 wiedergegebene Substrat 1 besteht ua aus einer oberen Keramikschicht 2 , die an ihrer Oberseite mit einer strukturierten ersten Metallisierung 3 versehen ist, welche bei der dargestellten Ausführungsform eine Metallfläche 3 ′ zum Auflöten eines Halbleiter-Leistungs-Chip 4 und Kontaktflächen bzw. Leiterbahnen 3 ′′ zum Anschließen des Chips 4 bildet. The reproduced in FIG. 1, substrate 1 is, inter alia, of an upper ceramic layer 2 is provided on its upper side with a patterned first metallization 3, which in the illustrated embodiment, a metal surface 3 'for soldering a semiconductor power chip 4 and the contact surfaces forming conductor tracks or 3 '' for connecting the chip. 4

Auf der Unterseite ist die Keramikschicht 2 mit einer weiteren Metallisierung 5 versehen, die ebenfalls strukturiert ist und Leiterbahnen 5 ′ mit Kontaktflächen bildet, und zwar für Peltier-Chips 6 , die zwischen diesen Leiterbahnen 5 ′ und Leiterbahnen 7 ′ vorgesehen sind, welch letztere von der strukturierten Metallisierung 7 gebildet sind, die an der Oberseite einer zweiten Keramikschicht 8 vorgesehen ist. On the underside of the ceramic layer 2 is provided with a further metallization 5, which is also structured and conductive tracks 5 'forms with contact surfaces, namely for Peltier chips 6 between these conductive tracks 5' are provided, and conductor tracks 7 ', the latter of the structured metallization formed 7, which is provided at the top of a second ceramic layer. 8 Die beiden Keramikschichten 2 und 8 sind parallel und voneinander beabstandet vorgesehen. The two ceramic layers 2 and 8 are parallel and spaced apart from each other are provided. An der Unterseite ist die Keramikschicht 8 mit einer weiteren Metallisierung 9 versehen, an der ein über die Unterseite dieser Metallisierung wegstehender Kühlkörper 10 befestigt ist. On the underside of the ceramic layer is provided with a further metallisation 9 8 on which a wegstehender on the bottom of this metallization heat sink is attached 10th

Die Metallisierungen 3 , 5 , 7 und 9 bestehen jeweils aus einer Metallfolie, die flächig mit den Keramikschichten 2 bzw. 8 verbunden ist, und zwar beispielsweise unter Verwendung der DCB-Technik. The metallizations 3, 5, 7 and 9 each consist of a metal foil, which is surface connected to the ceramic layers 2 and 8, namely, for example, using the DCB technique. Die Peltier-Chips 6 sind jeweils mit den Leiterbahnen 5 ′ und 7 ′ bzw. mit den von diesen Leiterbahnen gebildeten Kontaktflächen durch Löten oder andere geeignete Weise verbunden, und zwar derart, daß jedes Peltier-Chip mit einem Anschluß mit einer Leiterbahn 5 ′ und mit dem anderen Anschluß mit einer Leiterbahn 7 verbunden ist. The Peltier chips 6 are respectively connected to the conductor paths 5 'and 7' and with the formed by these conductor tracks contact surfaces by soldering or other suitable means, in such a way that each Peltier chip to a terminal with a conductor track 5 'and is connected to the other terminal to a circuit trace. 7

Die Leiterbahnen 5 ′ und 7 ′ sind bei der dargestellten Ausführungsform so ausgeführt, daß ein mäanderartiger Stromfluß durch sämtliche in Reihe liegende Peltier-Chips möglich ist, und zwar von der in der Fig. 1 linken Leiterbahn 7 ′ an die in dieser Figur rechte Leiterbahn 7 ′. The conductor paths 5 'and 7' are configured in the illustrated embodiment such that a meandering flow of current is possible through all the connected in series Peltier chips, from the left in Fig. 1 conductor 7 'to the right in this figure, conductor 7 '.

Die Peltier-Chips sind hierbei so orientiert, daß bei dem durch den Pfeil 1 angegebenen Stromfluß die kühlende Seite jedes Peltier-Chip oben liegt, dh mit einer Leiterbahn 5 ′ verbunden ist und die wärmeabgebende Seite jedes Peltier-Chip mit einer Leiterbahn 7 ′ verbunden ist. The Peltier chips are here oriented such that, in the direction indicated by the arrow 1 current flow the cooling side is each Peltier chip above, ie 'is connected, and the heat-emitting side of each Peltier chip to a conductor 7' to a conductor 5 is connected is. Bei der für die Fig. 1 gewählten Darstellung ist somit jedes zweite Peltier- Chip gewendet eingebaut. When selected for the Fig. 1 representation of each second Peltier chip thus is incorporated turned.

Bei eingeschaltetem Strom 1 durch die Peltier-Chip bzw. durch die von diesen Chip gebildete Peltier-Anordnung 11 ist somit ein wirksames Abführen von Verlustwärme vom Chip 4 an den Kühler 10 möglich, der beispielsweise ein Luftkühler oder Wasserkühler usw. ist. When the current 1 through the Peltier chip or by the chip formed by these Peltier assembly 11 an effective removal of waste heat from the chip 4 to the cooler 10 it is thus possible, for example, is an air cooler or water cooler, etc.. Durch Änderung der Größe des Gleichstromes 1 ist die Kühlwirkung steuerbar, und zwar derart, daß die Chip-Temperatur stets unter einem vorgegebenen Wert bleibt. By changing the size of the direct current 1, the cooling effect is controlled in such a manner that the chip temperature always remains below a predetermined value. Durch Änderung der Richtung des Stromes 1 ist auch eine Heizwirkung, dh eine Erhöhung der Temperatur des Chips 4 möglich, so daß die Temperatur des Chips 4 auch bei extrem niedrigen Umgebungsbedingungen in einem optimalen Bereich gehalten werden kann, beispielsweise in der Flugzeug- und Raumfahrttechnik. By changing the direction of the stream 1 is also a heating effect, that is, an increase in the temperature of the chip 4 is possible, so that the temperature of the chip can be maintained even at extremely low ambient conditions in an optimum range 4, for example in the aircraft and space technology.

Die Fig. 2 und 3 zeigen als weitere mögliche Ausführungsform ein Substrat 1 a, welches sich von dem Substrat 1 im wesentlichen dadurch unterscheidet, daß anstelle der nur eine Reihe von Peltier-Chip 6 aufweisenden und damit einstufigen Peltier-Anordnung 11 eine mehrstufige Peltier-Anordnung, dh bei der dargestellten Ausführungsform eine dreistufige Peltier-Anordnung 11 a vorgesehen ist. Figs. 2 and 3 show a further possible embodiment of a substrate 1a, which is different from the substrate 1 is substantially characterized in that having, instead of only one row of Peltier chip 6 and therefore single-stage Peltier assembly 11 is a multi-stage Peltier provided arrangement, ie in the illustrated embodiment a three-stage Peltier assembly 11 a.

Das Substrat 1 a besitzt wiederum die obere Keramikschicht 2 , die untere Keramikschicht 8 und die zugehörige Metallisierungen 3 , 5 , 7 und 9 . In turn, the substrate 1 a has the upper ceramic layer 2, the lower ceramic layer 8 and the associated metallization layers 3, 5, 7 and 9th Zwischen den Metallisierungen 5 und 7 bzw. den von diesen Metallisierungen gebildeten Leiterbahnen und Kontaktflächen befindet sich die mehrstufige Peltier-Anordnung 11 a, die von insgesamt drei Gruppen von Peltier-Elementen 6 und dazwischenliegenden weiteren Keramikschichten 12 und 13 mit zugehörigen Metalliierungen 14-17 gebildet ist. Between the metallizations 5 and 7 and the conductor tracks and contact surfaces formed by these metallizations is the multi-stage Peltier assembly 11a, formed by three groups of Peltier elements 6 and intervening further ceramic layers 12 and 13 with associated Metalliierungen 14-17 is. Im einzelnen umfaßt die oberste, unmittelbar an die Keramikschicht 2 bzw. deren Metallisierung 5 anschließende Gruppe zwei Peltier-Chips 6 , die mit ihrem unteren Anschluß jeweils mit Leiterbahnen der strukturisierten Metallisierung 14 verbunden sind. In detail, the top, directly to the ceramic layer 2 and the metallization 5 comprises two subsequent group Peltier chips 6 which are connected to the lower terminal in each case with printed conductors of the metallization strukturisierten fourteenth

Eine zweite Gruppe von Peltier-Chips befindet sich unterhalb der Keramikschicht 12 . A second group of Peltier chips is located beneath the ceramic layer 12th Die Peltier-Chips dieser Gruppe sind mit ihrem oberen Anschluß mit Kontaktflächen bzw. Leiterbahnen der strukturisierten Metallisierung 1 5 verbunden und mit ihren unteren Anschlüssen mit Leiterbahnen bzw. Kontaktflächen der strukturisierten Metallisierung 16 auf der Oberseite der Keramikschicht 1 3. Unterhalb der Keramikschicht 13 befindet sich die dritte, insgesamt fünf Peltier-Chips aufweisende Gruppe, die mit ihren oberen Anschlüssen jeweils mit den Kontaktflächen bzw. Leiterbahnen der strukturisierten Metallisierung 17 und mit ihren unteren Anschlüssen mit den Leiterbahnen 5 ′ der Metallisierung 5 auf der Keramikschicht 8 verbunden sind. The Peltier chips of that group are connected to its upper terminal connected to contact surfaces or conductor tracks of the strukturisierten metallization 1 5 and with their lower terminals with conductor tracks or contact areas of the strukturisierten metallization 16 on the upper surface of the ceramic layer 1 3. Below the ceramic layer 13 is located the third, a total of five Peltier chips containing group, which are connected to their upper terminals respectively connected to the contact surfaces and printed conductors of the strukturisierten metallization 17 and with their bottom terminals to the circuit traces 5 'of the metallization 5 on the ceramic layer. 8

Die Metallschichten 3 , 5 , 14-17 sind so strukturiert, daß auch bei dieser Ausführungsform wiederum sämtliche Peltier-Chips 6 in Serie in einem gemeinsamen Stromkreis liegen, und zwar mit den Anschlüssen 18 und 19 , von denen der Anschluß 18 von der in der Fig. 2 linken Leiterbahn 7 ′ und der Anschluß 19 von der in der Fig. 2 rechten von der strukturisierten Metallisierung 14 gebildeten Leiterbahn gebildet ist. The metal layers 3, 5, 14-17 are structured so that, again, all Peltier chips are also in this embodiment 6 in series in a common circuit, with the terminals 18 and 19, of which the connection 18 from that in the Fig. 2 left conductor path 7 'and the terminal 19 is formed from the right in FIG. 2 formed by the metallization 14 strukturisierten conductor. Sämtliche Peltier-Chips 6 sind wiederum so orientiert, daß bei der durch den Pfeil 1 angenommenen Stromrichtung die oberen Anschlüsse kühlend wirken. All Peltier chips 6 are again oriented so that act at the assumed by the arrow 1 the current direction, the upper cooling connections. Durch Änderung der Stromrichtung kann eine Heizwirkung erreicht werden. By changing the direction of current heating effect can be achieved.

Zwischen den Metallisierungen 14 und 15 sowie den Metallisierungen 16 und 17 bzw. den von diesen Metallisierungen gebildeten Leiterbahnen ist jeweils wenigstens eine Durchkontaktierung 20 erforderlich, wie dies in der Fig. 3 vergrößert dargestellt ist. Between the metallizations 14 and 15 as well as the metallizations 16 and 17 and the conductor tracks formed by these metallization a via hole 20 is necessary in each case at least, as enlarged in Fig. 3 is illustrated. Diese Durchkontaktierungen 20 sind dadurch hergestellt, daß in der betreffenden Keramikschicht 12 bzw. 13 eine durchgehende Öffnung 21 eingebracht ist, in die nach dem Aufbringen der Metallisierung auf eine Oberflächenseite dieser Keramikschicht, beispielsweise der Metallisierung 17 auf die Unterseite der Keramikschicht 13 ein Kontaktkörper, beispielsweise eine Kugel 22 aus einem dem Material der Metallisierung 17 entsprechenden Material, beispielsweise aus Kupfer eingesetzt wird. These vias 20 are prepared by a through opening is introduced 21 in the respective ceramic layers 12 and 13, in which after application of the metallization on one surface side of this ceramic layer, for example the metallization 17 on the underside of the ceramic layer 13, a contact body, e.g. a ball 22 made of the material of the metallization 17 corresponding material, for example, copper is used. Die Kugel 22 ist an ihrer Außenfläche ebenfalls oxidiert. The ball 22 is also oxidized on its outer surface. Nach dem Einsetzen der Kugel 22 wird die die Metallisierung 16 bildende oxidierte Folie aufgelegt. After the insertion of the ball 22 the metallization 16 is placed forming oxidized film. Unter Hitzeeinwirkung wird diese Metallisierung dann mit der Oberseite der Keramikschicht 13 sowie gleichzeitig auch die Kugel 22 mit den Metallisierungen 16 und 17 verbunden, und zwar mittels des DCB- Prozesses, dh durch Aufschmelzen der als Eutektikum wirkenden Oxidschicht. On heating this metallization is then connected to the top of the ceramic layer 13, and at the same time the ball 22 with the metallizations 16 and 17, by means of the DCB process, ie by melting the eutectic acting as oxide layer.

Die die Metallisierung bildenden Metallfolien weisen wiederum eine Dicke von etwa 0,1-1,0 mm auf. The metallization forming metal films in turn have a thickness of about 0.1-1.0 mm. Die Keramikschichten besitzen eine Dicke im Bereich von etwa 0,2-1,5 mm. The ceramic layers have a thickness ranging from about 0.2 to 1.5 mm. Die für die Durchkontaktierung verwendeten kugelförmigen Kontaktelemente 22 besitzen einen Durchmesser im Bereich zwischen etwa 0,25-2,0 mm. The spherical contact members 22 used for the via hole having a diameter in the range between about 0.25-2.0 mm.

Die Erfindung wurde voranstehend an einem Ausführungsbeispiel beschrieben. The invention has been described above based on an embodiment. Es versteht sich, daß zahlreiche Änderungen sowie Ergänzungen möglich sind, ohne daß dadurch der der Erfindung zugrundeliegende Erfindungsgedanke verlassen wird. It is understood that numerous changes and additions are possible without effecting the underlying inventive idea of ​​the invention leave.

Bezugszeichenliste LIST OF REFERENCE NUMBERS

1 , 1 a Substrat 1, a substrate 1
2 Keramikschicht 2 ceramic layer
3 Metallisierung 3 metallization
3′ , 3′′ Bereich 3 ', 3' 'region
4 Chip 4 chip
5 Metallisierung 5 metalization
5′ Leiterbahn 5 'conductor
6 Peltier-Chip 6 Peltier chip
7 Metallisierung 7 metallization
7′ Leiterbahn 7 'conductor
8 Keramikschicht 8 ceramic layer
9 Metallisierung 9 metallization
10 Kühler 10 cooler
11 , 11 a Peltier-Anordnung 11, 11 a Peltier assembly
12 , 13 Keramikschicht 12, 13 ceramic layer
14-17 Metallisierung 14-17 metallization
18 , 19 Anschluß 18, 19 terminal
20 Durchkontaktierung 20 via
21 Öffnung 21 opening
22 Kugel 22 ball

Claims (8)

  1. 1. Metall-Substrat für elektrische und/oder elektronische Schaltkreise, insbesondere für Halbleiter-Schaltkreise, mit einer ersten Keramikschicht ( 2 ) an der Oberseite des Substrates, welche wenigstens einem vorzugsweise mit einer ersten Metallisierung ( 3 ) versehenen Bereich zum Aufbringen von Bauelementen ( 4 ) bildet, und mit einer weiteren Schicht ( 8 ) an der Unterseite des Substrates, wobei die weitere Schicht ( 8 ) parallel zur ersten Keramikschicht ( 2 ) und mit dieser thermisch verbunden vorgesehen ist, dadurch gekennzeichnet, daß zwischen der ersten Keramikschicht ( 2 ) und der weiteren Schicht ( 8 ) eine eine Vielzahl von Peltier-Chips ( 6 ) aufweisende Peltier- Anordnung ( 11 , 11 a) vorgesehen ist, wobei jeder Peltier-Chip ( 6 ) mit einem ersten Anschluß mit einer zweiten strukturierten Metallisierung ( 3 , 15 , 17 ) und mit einem zweiten Anschluß mit einer dritten strukturierten Metallisierung ( 7 , 14 , 16 ) verbunden ist, und zwar derart, daß bei von einem Strom 1. metal substrate for electrical and / or electronic circuits, in particular semiconductor circuits, with a first ceramic layer (2) on the top of the substrate, which (provided at least one preferably having a first metallization (3) area for the application of components 4), and with a further layer (8) on the underside of the substrate, wherein the further layer (8) is parallel to the first ceramic layer (2) and with that provided thermally coupled, characterized in that between the first ceramic layer (2 ) and the further layer (8) having a a plurality of Peltier chips (6) Peltier arrangement (11, 11 a) is provided, each Peltier chip (6) having a first terminal connected to a second patterned metallization (3 , 15, 17) and a second terminal with a third patterned metallization (7, 14, 16) connected in such a manner that, when a current durchflossenen Peltier-Chips ( 6 ) diese jeweils gleichsinnig wirken, und daß die zweiten und dritten strukturierten Metallisierungen ebenfalls flächig auf eine Keramikschicht ( 2 , 8 , 12 , 13 ) aufgebracht sind, und zwar unter Anwendung des DCB-Verfahrens oder eines Aktiv-Lot- Verfahrens. carrying Peltier chips (6), these in each case act in the same direction, and that the second and third structured metallizations also flat on a ceramic layer (2, 8, 12, 13) are applied, namely using the DCB process or active solder - procedure.
  2. 2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die weitere Schicht eine zweite Keramikschicht ( 8 ) ist. 2. Substrate according to claim 1, characterized in that the further layer is a second ceramic layer (8).
  3. 3. Substrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Peltier-Anordnung ( 11 ) einstufig ausgebildet ist, daß die erste Keramikschicht an ihrer der ersten Metallisierung ( 3 ) abgewandten Seite eine zweite Metallisierung ( 5 ) und die weitere Schicht ( 8 ) an ihrer der ersten Keramikschicht ( 2 ) zugewandten Seite eine dritte Metallisierung ( 7 ) besitzt, und daß zwischen den zweiten und dritten Metallisierungen ( 5 , 7 ) eine Vielzahl von Peltier-Chips ( 6 ) vorgesehen ist. 3. Substrate according to claim 1 or 2, characterized in that the Peltier arrangement (11) is constructed in one stage, that the first ceramic layer facing away from the first metallization (3) side, a second metallization (5) and the further layer (8 ) (at its the first ceramic layer 2) side facing a third metallization (7), and that between the second and third metallizations (5, a plurality of Peltier chips (6) is provided 7).
  4. 4. Substrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Peltier-Anordnung ( 11 a) wenigstens zweistufig ausgeführt ist, daß für jede Stufe eine Gruppe von Peltier- Chips ( 6 ) vorgesehen ist, daß die Gruppen von Peltier-Chips in der thermischen Verbindung zwischen der ersten Keramikschicht ( 2 ) und der weiteren Schicht ( 8 ) in Serie vorgesehen sind, und daß zwischen benachbarten Gruppen von Peltier-Chips jeweils eine zusätzliche Keramikschicht ( 12 , 13 ) vorgesehen ist, die an einer Oberflächenseite mit einer zweiten Metallisierung und an der anderen Oberflächenseite mit einer dritten Metallisierung versehen ist und parallel zu der ersten Keramikschicht ( 2 ) liegen. 4. Substrate according to claim 1 or 2, characterized in that the Peltier arrangement (11 a) is performed at least in two stages, that for each stage, a group of Peltier chips (6) is provided, that the groups of Peltier chips in the thermal connection between the first ceramic layer (2) and the further layer (8) are provided in series, and that there is provided between adjacent groups of Peltier chips, respectively, an additional ceramic layer (12, 13) on a surface side with a second is metallization and provided at the other surface side with a third metallization and parallel to the first ceramic layer (2).
  5. 5. Substrat nach einem der Ansprüche 1-4, gekennzeichnet durch wenigstens eine Durchkontaktierung ( 20 ) an einer Keramikschicht ( 12 , 13 ) zur Herstellung einer elektrischen Verbindung zwischen den auf den verschiedenen Oberflächenseiten dieser Keramikschicht vorgesehenen, Leiterbahnen für die Peltier-Chips ( 6 ) bildenden Metallisierungen. 5. Substrate according to one of claims 1-4, characterized by at least one via (20) on a ceramic layer (12, 13) for making an electrical connection between provided on the different surface sides of the ceramic layer, conductor tracks (for the Peltier chip 6 ) forming metallizations.
  6. 6. Substrat nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die weitere Schicht ( 8 ) Basisschicht zur Befestigung des Substates an einem Träger ( 10 ) ist. 6. Substrate according to any one of claims 1-5, characterized in that the further layer (8) base layer for attaching the substates on a support (10).
  7. 7. Substrat nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die weitere Schicht ( 8 ) an ihrer der ersten Keramikschicht ( 2 ) abgewandten Seite mit einer vierten Metallisierung ( 9 ) versehen ist. 7. Substrate according to one of claims 1-5, characterized in that the further layer (8) on its the first ceramic layer (2) opposite side with a fourth metallization (9) is provided.
  8. 8. Substrat nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß die weitere Schicht ( 8 ) vorzugsweise über die vierte Metallisierung ( 9 ) mit einem Kühlkörper ( 10 ) verbunden ist. 8. Substrate according to one of claims 1-6, characterized in that the further layer (8) via said fourth metallization (9) with a cooling body (10) is preferably connected.
DE1995127867 1995-07-29 1995-07-29 Metal substrate for electrical and/or electronic semiconductor circuit - has Peltier chip connected between respective overlapping metallisation structures of upper and lower ceramic layer Withdrawn DE19527867A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995127867 DE19527867A1 (en) 1995-07-29 1995-07-29 Metal substrate for electrical and/or electronic semiconductor circuit - has Peltier chip connected between respective overlapping metallisation structures of upper and lower ceramic layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1995127867 DE19527867A1 (en) 1995-07-29 1995-07-29 Metal substrate for electrical and/or electronic semiconductor circuit - has Peltier chip connected between respective overlapping metallisation structures of upper and lower ceramic layer
DE1995221994 DE29521994U1 (en) 1995-07-29 1995-07-29 Metal substrate for electrical and / or electronic circuits

Publications (1)

Publication Number Publication Date
DE19527867A1 true true DE19527867A1 (en) 1997-01-30

Family

ID=7768173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995127867 Withdrawn DE19527867A1 (en) 1995-07-29 1995-07-29 Metal substrate for electrical and/or electronic semiconductor circuit - has Peltier chip connected between respective overlapping metallisation structures of upper and lower ceramic layer

Country Status (1)

Country Link
DE (1) DE19527867A1 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19945434A1 (en) * 1999-09-22 2001-04-05 Infineon Technologies Ag Selective cooling of partial areas of a sheet-like electronic component
DE10009899A1 (en) * 2000-03-01 2001-11-22 Jochen Straehle Integrated active semiconductor component cooling element has coupling coating between cooling element and semiconducting chip consisting of one or more layers of metallisation
WO2002058142A2 (en) * 2001-01-20 2002-07-25 Conti Temic Microelectronic Gmbh Power module
DE10205223A1 (en) * 2002-02-08 2003-08-28 Audi Ag Vehicle unit, e.g. gearbox unit, has cooling device with at least one Peltier element associated with temperature-critical electronic components in electronic controller
DE102004037461A1 (en) * 2004-08-02 2006-03-16 Infineon Technologies Ag Electronic component e.g. dynamic RAM, has Peltier component with two structural units having different Peltier coefficients, where region between units provided along semiconductor module periphery is cooled as current flows between units
DE102006011743A1 (en) * 2006-03-13 2007-09-20 Curamik Electronics Gmbh Peltier module manufacture method involves connecting Peltier components or chips to contact areas on ceramic substrates by means of terminal surfaces during production process, in which contact areas have metallic or sinter layers
DE102006012977A1 (en) * 2006-03-21 2007-10-11 Siemens Ag Thermal-insulating layer system for use in e.g. gas turbine, has active thermal-insulating layer counteracting heat flow, which is defined by intrinsic thermal conductivity of passive poor heat conducting thermal-insulating layer
DE19733455B4 (en) * 1997-08-02 2012-03-29 Curamik Electronics Gmbh The heat exchanger assembly and cooling system with at least one such heat exchanger assembly
CN102800801A (en) * 2011-05-27 2012-11-28 李尔公司 Electrically-cooled power module
US8481842B2 (en) 2006-03-01 2013-07-09 Curamik Electronics Gmbh Process for producing Peltier modules, and Peltier module
DE102012102090A1 (en) * 2012-01-31 2013-08-01 Curamik Electronics Gmbh The thermoelectric generator module, metal-ceramic substrate as well as methods for producing a metal-ceramic substrate
DE102013016438A1 (en) * 2013-09-27 2015-04-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Thermoelectric generator arrangement
EP2006895A4 (en) * 2006-03-08 2016-08-10 Toshiba Kk Electronic component module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3728096C1 (en) * 1987-07-03 1989-01-12 Duerrwaechter E Dr Doduco Flat body, especially for use as a heat sink for electronic power components
DE3731624A1 (en) * 1987-09-19 1989-03-30 Asea Brown Boveri Compensating circular lamination for power semiconductor modules
DE4006861A1 (en) * 1990-03-03 1991-09-05 Peltron Gmbh Peltier element structure with solid, two-slide cover plates - has at least one plate divided into several small partial sections by cutting

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3728096C1 (en) * 1987-07-03 1989-01-12 Duerrwaechter E Dr Doduco Flat body, especially for use as a heat sink for electronic power components
DE3731624A1 (en) * 1987-09-19 1989-03-30 Asea Brown Boveri Compensating circular lamination for power semiconductor modules
DE4006861A1 (en) * 1990-03-03 1991-09-05 Peltron Gmbh Peltier element structure with solid, two-slide cover plates - has at least one plate divided into several small partial sections by cutting

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Electronics, Juli 1980, S. 109-113 *
JP 2-10760 A. In: Pat.Abstr. of JP, E-906 *
JP 4-167550 A. In: Pat.Abstr. of JP, E-1271 *
JP 5-259329 A. In: Pat.Abstr. of JP, E-1490 *
JP 58-137239 A. In: Pat.Abstr. of JP, E-209 *
JP 58-53851 A. In: Pat.Abstr. of JP, E-182 *
JP 6-21285 A. In: Pat.Abstr. of JP, E-1541 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19733455B4 (en) * 1997-08-02 2012-03-29 Curamik Electronics Gmbh The heat exchanger assembly and cooling system with at least one such heat exchanger assembly
DE19945434A1 (en) * 1999-09-22 2001-04-05 Infineon Technologies Ag Selective cooling of partial areas of a sheet-like electronic component
DE10009899A1 (en) * 2000-03-01 2001-11-22 Jochen Straehle Integrated active semiconductor component cooling element has coupling coating between cooling element and semiconducting chip consisting of one or more layers of metallisation
WO2002058142A3 (en) * 2001-01-20 2003-11-06 Conti Temic Microelectronic Power module
US6952347B2 (en) 2001-01-20 2005-10-04 Conti Temic Microelectronic Gmbh Power module
WO2002058142A2 (en) * 2001-01-20 2002-07-25 Conti Temic Microelectronic Gmbh Power module
DE10205223A1 (en) * 2002-02-08 2003-08-28 Audi Ag Vehicle unit, e.g. gearbox unit, has cooling device with at least one Peltier element associated with temperature-critical electronic components in electronic controller
DE102004037461A1 (en) * 2004-08-02 2006-03-16 Infineon Technologies Ag Electronic component e.g. dynamic RAM, has Peltier component with two structural units having different Peltier coefficients, where region between units provided along semiconductor module periphery is cooled as current flows between units
US8481842B2 (en) 2006-03-01 2013-07-09 Curamik Electronics Gmbh Process for producing Peltier modules, and Peltier module
EP2006895A4 (en) * 2006-03-08 2016-08-10 Toshiba Kk Electronic component module
DE102006011743A8 (en) * 2006-03-13 2008-01-03 Curamik Electronics Gmbh A method for producing Peltier modules and Peltier module
DE102006011743A1 (en) * 2006-03-13 2007-09-20 Curamik Electronics Gmbh Peltier module manufacture method involves connecting Peltier components or chips to contact areas on ceramic substrates by means of terminal surfaces during production process, in which contact areas have metallic or sinter layers
DE102006012977A1 (en) * 2006-03-21 2007-10-11 Siemens Ag Thermal-insulating layer system for use in e.g. gas turbine, has active thermal-insulating layer counteracting heat flow, which is defined by intrinsic thermal conductivity of passive poor heat conducting thermal-insulating layer
CN102800801A (en) * 2011-05-27 2012-11-28 李尔公司 Electrically-cooled power module
US8995134B2 (en) 2011-05-27 2015-03-31 Lear Corporation Electrically-cooled power module
DE102012208745B4 (en) * 2011-05-27 2016-02-18 Lear Corporation Electrically cooled power module
CN102800801B (en) * 2011-05-27 2016-05-04 李尔公司 Cooling the electric power module
DE102012102090A1 (en) * 2012-01-31 2013-08-01 Curamik Electronics Gmbh The thermoelectric generator module, metal-ceramic substrate as well as methods for producing a metal-ceramic substrate
DE102013016438A1 (en) * 2013-09-27 2015-04-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Thermoelectric generator arrangement
DE102013016438B4 (en) * 2013-09-27 2015-12-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Thermoelectric generator arrangement

Similar Documents

Publication Publication Date Title
DE19707514A1 (en) Semiconductor module
DE102004021054A1 (en) Semiconductor component for a flip-chip structure has contact layers between a semiconductor chip and a chip carrier
DE10062108A1 (en) Power module with improved transient thermal resistance
DE4318241A1 (en) substratum
DE19845104A1 (en) A method for manufacturing a thermoelectric converter
DE102004030042A1 (en) Semiconductor device
DE4223371A1 (en) Electronic component mounting method for circuit board assembly - with openings in cover layer overlapping each component receiving conductive paste providing required electrical connections
DE102004018469B3 (en) Power semiconductor circuit
EP0920055A2 (en) Cooling device for a heat generating componant on a printed board
DE19506093A1 (en) diode laser component
EP0901166A1 (en) Power semiconductor device module with submodules having integrated coolers
DE10249436A1 (en) Heat sink for cooling power component on circuit board, has recess which receives power component, while establishing thermal contact between planar surfaces of heat sink and circuit board
DE19721061A1 (en) Semiconductor module for power IGBT module
DE4444680A1 (en) Multilayer substrate esp. for power semiconductor component
DE19900603A1 (en) Electronic semiconductor module
DE19612838A1 (en) Power semiconductor component, e.g. thyristor, for high voltage direct current use
DE4418426A1 (en) Semiconductor power modules for motor control inverter
DE102006021959A1 (en) Power semiconductor device comprises vertical MOSFETs and insulated gate bipolar transistors as power semiconductor chip component, a stack from a vertical junction field effect transistor and MOSFET, bridge circuit, and cascade circuit
DE4338107C1 (en) Semiconductor module
DE4335946A1 (en) Assembly consisting of a printed circuit board
DE4338706A1 (en) Multilayer substrate
EP0381849A1 (en) Fast power semiconductor circuit
DE19956565A1 (en) Manufacturing heat sink for electrical components involves structuring metallisation on at least one of two or more substrates with metallisation and channel openings on ceramic layer
DE19506091A1 (en) Cooling element in form of multiple substrate
EP0989611A2 (en) Short-circuit resistant IGBT module

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal