DE19500516A1

DE19500516A1 - Video camera with configurable digital signal processor

Info

Publication number: DE19500516A1
Application number: DE19500516A
Authority: DE
Inventors: Bernhard Dipl Ing Seegert; Manfred Dipl Ing Spruck; Dieter Probach
Original assignee: Deutsche Thomson Brandt GmbH
Current assignee: Deutsche Thomson Brandt GmbH
Priority date: 1994-01-11
Filing date: 1995-01-11
Publication date: 1995-09-28

Abstract

The video camera has an A/D converter (4) accepting output from either an opto-electrical transducer (imager) (1) or an external video signal (6). The output of the A/D converter is fed via a digital signal processing circuit (DSPK) to the video camera output (7) as a CIF (common intermediate format) signal. The characteristics of the DSP circuit can be changed to match the selected input, since the two inputs are of different format. The DSP circuit may include a circuit for gamma correction of the imager signal, and filters with adjustable pass or block frequencies. The DSP circuit may be controlled by a microprocessor, with alterations to its functionality made by modifying the microprocessor software.

Description

Die Erfindung geht aus von einer Videokamera gemäß dem Oberbe griff des Anspruchs 1. Eine Videokamera enthält einen opto/elektrischen Wandler, auch Imager genannt, der das Videosignal für das von der Kamera aufgenommene Bild liefert. Dieses Signal wird über eine sogenannte CDS-Schaltung und einen A/D-Wandler einem digitalen Signalprozessor (DSP) zugeführt. Dieser erzeugt an seinem Ausgang ein sogenanntes CIF (Common In termediate Format)-Signal für eine schmalbandige Übertragungs strecke, z. B. ein digitales Telefon. Diese Strecke kann auch zusätzlich eine Datenkompression enthalten.The invention is based on a video camera according to the Oberbe handle of claim 1. A video camera contains one opto / electrical converter, also called imager, that Provides video signal for the image captured by the camera. This signal is a so-called CDS circuit and a A / D converter fed to a digital signal processor (DSP). This produces a so-called CIF (Common In termediate format) signal for a narrowband transmission stretch, e.g. B. a digital phone. This route can too additionally contain a data compression.

Es ist dabei bekannt, die Kamera oder ein die Kamera enthaltenes Videotelefon mit einem weiteren Eingang für ein extern zugeführ tes Signal, insbesondere ein FBAS- oder CVBS-Signal zu versehen. Dieses Signal muß ebenfalls in das genannte CIF-Signal umgewan delt werden. Da das extern zugeführte Signal von dem Videosignal des Wandlers abweicht, ist dafür ein zweiter digitaler Signal prozessor mit unterschiedlichem Aufbau erforderlich.It is known that the camera or one that contains the camera Video phone with an additional input for an externally supplied tes signal, in particular a CVBS or CVBS signal. This signal must also be converted into the CIF signal mentioned be delt. Since the externally supplied signal from the video signal of the converter is a second digital signal processor with different structure required.

Der Erfindung liegt die Aufgabe zugrunde, den Schaltungsaufwand und das gesamte Bauvolumen für die beiden genannten, unter schiedlichen digitalen Signalprozessoren zu verringern. Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung ge löst. Vorteilhafte Weiterbildungen der Erfindung sind in den Un teransprüchen angegeben.The invention has for its object the circuitry and the total construction volume for the two mentioned, below different digital signal processors. These Object is ge by the invention specified in claim 1 solves. Advantageous developments of the invention are in the Un claims specified.

Bei der erfindungsgemäßen Lösung wird somit der an sich für das Ausgangssignal des Wandlers der Kamera vorgesehene Signalprozes sor zusätzlich zur Dekodierung des extern zugeführten FBAS- oder CVBS-Signals ausgenutzt. Die Erfindung beruht dabei auf der Er kenntnis, daß die für das Wandlersignal und das extern zuge führte Signale benötigten digitalen Signalprozessoren zur Erzeu gung des CIF-Signals zwar unterschiedlich sind, daß aber wesentliche Bauteile des digitalen Signalprozessors für das Wandlersignal zusätzlich für die Dekodierung des extern zuge führten Signals ausgenutzt werden können. Es werden dann jeweils bei Kamerabetrieb die für das Wandlersignal benötigten Bauteile und bei Verarbeitung des externen Signals die für die Dekodie rung dieses Signals benötigten Bauteile eingeschaltet. Der überwiegende Teil der Bauteile arbeitet in beiden Betriebsarten.In the solution according to the invention, therefore, the for itself Output signal of the converter of the camera provided signal processes sor in addition to the decoding of the externally supplied FBAS or CVBS signal exploited. The invention is based on the Er knows that for the converter signal and the externally supplied led signals needed to generate digital signal processors tion of the CIF signal are different, but that essential components of the digital signal processor for the Converter signal additionally for the decoding of the externally supplied led signals can be exploited. Then it will be the components required for the converter signal during camera operation and when processing the external signal for decoding components required for this signal. Of the The majority of the components work in both operating modes.

Durch die erfindungsgemäße Lösung wird die Zahl der insgesamt benötigten Bauteile daher wesentlich herabgesetzt. Es ergibt sich eine besonders kompakte Baueinheit, die insbesondere zum Einbau in ein Bildtelefon geeignet ist.With the solution according to the invention, the total number of required components are therefore significantly reduced. It results is a particularly compact unit, which is particularly for Installation in a videophone is suitable.

Die Erfindung wird im folgenden anhand der Zeichnung erläutert.The invention is explained below with reference to the drawing.

Dabei zeigenShow

Fig. 1 eine bekannte Anordnung und Fig. 1 shows a known arrangement and

Fig. 2 ein Blockschaltbild für die erfindungsgemäße Lösung, Fig. 2 is a block diagram for the inventive solution,

Fig. 3 ein ausführlicheres Blockschaltbild für die erfindungsgemäße Lösung und Fig. 3 shows a more detailed block diagram for the solution according to the invention and

Fig. 4 ein Blockschaltbild für den Kamerabetrieb. Fig. 4 is a block diagram for camera operation.

In Fig. 1 wird das von dem Wandler oder Imager 1 einer Kamera erzeugte Videosignal über die CDS-Schaltung 2, den Umschalter 3 und den A/D-Wandler 4 dem digitalen Signalprozessor DSP1 zugeführt. Dieser liefert über den Umschalter 5 am Ausgang 7 das CIF-Signal für eine schmalbandige digitale Übertragungsstrecke wie z. B. ein digitales Telefon, die auch zusätzlich eine Datenkompression enthalten kann. Der Prozessor DSP1 enthält un ter anderem eine Integration des seriell ausgelesen Pixelsi gnals, eine horizontale und vertikale Apperturkorrektur, einen Laufzeitausgleich von ca. 400 ns und eine Gammakorrektur.In Fig. 1, the video signal generated by the converter or imager 1 of a camera is supplied to the digital signal processor DSP1 via the CDS circuit 2 , the changeover switch 3 and the A / D converter 4 . This provides, through the switch 5 at the outlet 7, the CIF signal for a narrow-band digital transmission link such. B. a digital phone, which may also contain data compression. The processor DSP1 contains, among other things, an integration of the serial read out pixel signal, a horizontal and vertical aperture correction, a runtime compensation of approx. 400 ns and a gamma correction.

Der Kamera kann an der Klemme 6 alternativ ein externes Signal in Form eines FBAS- oder CVBS-Signals zugeführt werden, das z. B. von einem Videorekorder, einer zweiten Kamera, einem Anrufbeant worter oder einer Übertragungsstrecke kommen kann. Dieses Signal kann auch die Form eines YC-Signals haben. Dieses Signal gelangt über den umgelegten Umschalter 3 und den A/D-Wandler 4 auf den zweiten digitalen Signalprozessor DSP2 und den umgelegten Um schalter 5 ebenfalls auf den Ausgang 7. Der Signalprozessor DSP2 enthält unter anderem Synchrondemodulatoren, Schaltungen zur Trennung von Leuchtdichtesignal und Chromasignal, einen Tiefpaß, Kammfilter, Synchrondemodulatoren, einen Speicher für Zeilen dauer und eine Aperturkorrektur.The camera can alternatively be supplied at terminal 6 with an external signal in the form of a CVBS or CVBS signal. B. can come from a video recorder, a second camera, an answering machine or a transmission link. This signal can also take the form of a YC signal. This signal passes through the flipped switch 3 and the A / D converter 4 to the second digital signal processor DSP2 and the flipped switch 5 also to the output 7 . The signal processor DSP2 contains, among other things, synchronous demodulators, circuits for separating the luminance signal and chroma signal, a low-pass filter, comb filter, synchronous demodulators, a memory for line duration and an aperture correction.

In Fig. 2 sind die beiden digitalen Signalprozessoren DSP1 und DSP2 von Fig. 1 durch den kombinierten Signalprozessor DSPK er setzt. Dieser wird von dem Mikroprozessor 8 gesteuert, der auch den Umschalter 3 betätigt. Der Prozessor DSPK enthält die Summe aller benötigten Bauteile der Prozessoren DSP1 und DSP2 von Fig. 1. Dabei sind aber jeweils die Bauteile, die für die Signale von dem Wandler 1 und von der Klemme 6 gleich sind, nur einmal vor gesehen. Wie durch den Schalter 9 symbolisch angedeutet, ist der Mikroprozessor 8 zwischen dem Betrieb für das Wandlersignal und dem Betrieb für das extern zugeführte FBAS- oder CVBS-Signal um schaltbar. Die Bauteile, die für das Kamerasignal vom Wandler 1 und das von der Klemme 6 kommende Signal gleich sind, sind stän dig eingeschaltet. Bei Verarbeitung des Kamerasignals vom Wand ler 1 werden durch den Mikroprozessor 8 zusätzlich die Bauteile eingeschaltet, die für die Verarbeitung dieses Signals zusätz lich notwendig sind, z. B. eine Gammakorrektur oder eine Aperturkorrektur. Bei Verarbeitung des externen, von der Klemme 6 zugeführten Signals werden die letztgenannten Bauteile ausgeschaltet und statt dessen die Bauteile eingeschaltet, die für die Dekodierung des Signals von der Klemme 6 und die Umwandlung in das CIF-Signals durchgeführt werden.In FIG. 2, the two digital signal processors DSP1 and DSP2 of FIG. 1 are combined by the signal processor, it sets DSPK. This is controlled by the microprocessor 8 , which also operates the changeover switch 3 . The processor DSPK contains the sum of all required components of the processors DSP1 and DSP2 from FIG. 1. However, the components that are the same for the signals from the converter 1 and from the terminal 6 are only seen once before. As indicated symbolically by the switch 9 , the microprocessor 8 can be switched over between the operation for the converter signal and the operation for the externally supplied CVBS or CVBS signal. The components that are the same for the camera signal from the converter 1 and the signal coming from the terminal 6 are constantly turned on. When processing the camera signal from the wall ler 1 , the microprocessor 8 additionally switches on the components which are additionally necessary for the processing of this signal, for. B. a gamma correction or an aperture correction. When processing the external signal supplied by terminal 6 , the latter components are switched off and instead the components are switched on which are carried out for the decoding of the signal from terminal 6 and the conversion into the CIF signal.

Die Umschaltung auf Verarbeitung des Wandlersignals von der Kamera und Verarbeitung des extern Zuge führten Signals kann auch durch Änderung der Software in dem Mikroprozessor erfolgen.Switching to processing the converter signal from the Camera and processing of the externally carried signal can also by changing the software in the microprocessor.

In Fig. 3 ist ein Blockschaltbild für den PAL/NTSC-Betrieb mit einem FBAS oder CVBS Signal dargestellt, und Fig. 4 zeigt ein ausführliches Blockschaltbild für den Kamerabetrieb. FIG. 3 shows a block diagram for PAL / NTSC operation with an FBAS or CVBS signal, and FIG. 4 shows a detailed block diagram for camera operation.

Analog / digital converter

Es sind zwei Wandler vorgesehen, die je nach anliegendem Eingangssignal umgeschaltet werden können.There are two transducers, depending on the applied Input signal can be switched.

Die 9 Bit Auflösung im Kameramode werden erreicht, indem die vorhandenen zwei 8 Bit A/D-Wandler wie folgt zusammengeschaltet werden:
Eingänge parallel, die Referenzspannungen für den Wandlerbereich werden aufgeteilt und die digitalen Ausgangswerte addiert.The 9 bit resolution in camera mode is achieved by interconnecting the existing two 8 bit A / D converters as follows:
Inputs in parallel, the reference voltages for the converter area are divided and the digital output values are added.

Delay line at the signal input

Bekanntlich werden zur Farbdematrizierung insgesamt vier Pixel benötigt:
Zwei nebeneinanderliegende Pixel C1 und C2 der Zeile n und die unter diesen Pixel liegenden Pixel C3 und C4 der Zeile n+1.As is well known, a total of four pixels are required for color dematrification:
Two adjacent pixels C1 and C2 of line n and the pixels C3 and C4 of line n + 1 below these pixels.

Da alle Pixel zeitgleich verfügbar sein müssen, ist eine Zeilenverzögerungsleitung erforderlich.Since all pixels must be available at the same time, one is Line delay line required.

Diese Verzögerungsleitung soll auch erfindungsgemäß als vertikales Dezimationsfilter für Luma verwendet werden. Und zwar besteht die Anforderung, daß der DSPK neben CIF auch QCIF (Quater intermediate format) abdecken muß.
CIF: 353 aktive pixel/Zeile, 228 aktive Zeilen
QCIF: 176 aktive pixel/Zeile, 144 aktive Zeilen
Da bei QCIF also nur jede zweite Luma-Zeile verwendet wird, wird durch dieses Filter eine vertikale Unterabtastung vermieden.This delay line is also to be used according to the invention as a vertical decimation filter for Luma. There is a requirement that the DSPK must also cover QCIF (Quater intermediate format) in addition to CIF.
CIF: 353 active pixels / line, 228 active lines
QCIF: 176 active pixels / line, 144 active lines
Since QCIF only uses every second luma line, this filter avoids vertical subsampling.

Am Filterausgang steht das ungefilterte Signal mit 288, sowie mit 144 aktiven Zeilen zur Verfügung und kann per Software entsprechend angewählt werden.At the filter output there is the unfiltered signal with 288 and with 144 active lines available and can be done by software be selected accordingly.

Chroma separator

Wie oben bereits schon aufgeführt, liegen die Farbinformationen im Kamerabetrieb C1, C2 usw. seriell vor und müssen zeitlich zugeordnet abgegriffen werden (Synchrondemodulation). As already mentioned above, the color information lies in camera mode C1, C2 etc. in series and must be timed assigned tapped (synchronous demodulation).

Dasselbe findet auch bei der PAL/NTSC-Chromamodulation statt. Hier wird dazu ein aus dem burst gewonnener Hilfsträger verwendet; im Kameramode ist dieses der Auslesetakt der CCD- Horizontalregister. In beiden Fällen werden also (synchron zur Quelle) Abtastwerte entnommen und an den Ausgängen zwischengespeichert.The same happens with the PAL / NTSC chromo modulation. Here is a subcarrier obtained from the burst used; in camera mode, this is the read cycle of the CCD Horizontal register. In both cases (synchronously to Source) Samples taken and at the outputs cached.

Matrix 1

Durch Linearkombination zwischen den Eingangssignalen C1 bis C4 werden im Kameramode die Ausgangssignale Y, R, G, B berechnet.By linear combination between the input signals C1 to C4 the output signals Y, R, G, B are calculated in camera mode.

Im PAL/NTSC-Mode werden die separierten Farbdifferenzsignale R-Y (im Kameracode war es C1) und B-Y (C2) direkt auf die Matrixausgänge geschaltet. Dieses geschieht per Software, indem M11, M12, M21 und M22 auf Eins, die restlichen Koeffizienten auf Null gesetzt werden.In PAL / NTSC mode, the separated color difference signals R-Y (in the camera code it was C1) and B-Y (C2) directly on the Matrix outputs switched. This is done by software by M11, M12, M21 and M22 to one, the remaining coefficients to Be set to zero.

Matrix 2

Hier werden im Kameramode aus den Eingangssignalen Y, R, G, B die Ausgangssignale U und V gewonnen. Da im PAL/NTSC-Mode diese Signale schon am Ausgang des Chromaseparators vorliegen, wird die Matrix nur durchgeschaltet.Here, the input signals Y, R, G, B are used in camera mode Output signals U and V obtained. Because in PAL / NTSC mode this Signals are already present at the output of the chroma separator the matrix just switched through.

Decimation filter

Wie auch schon oben dargestellt, werden ausgangsseitig für CIF 352 und für QCIF 176 Pixel pro Zeile benötigt. Um eine Unterabtastung mit den damit verbundenen Aliasingprodukten zu vermeiden, müssen die Luma- bzw. Chromasignale horizontal gefiltert werden, um sie dann mit einer niedrigeren Abtastfrequenz weiterzugeben. Im Durchlaßbereich sollen diese Filter möglichst wenig dämpfen, hingegen oberhalb der Grenzfrequenz stark dämpfen. Daher sind für Kamera- und Externmode Filter höherer Ordnung erforderlich, ebenfalls per Software anwählbar. Vorteilhaft ist auch hier, daß diese aufwendigen Filter für beide Modes verwendet werden können.As already shown above, CIF 352 and for QCIF 176 pixels per line required. To one Subsampling with the associated aliasing products too the luma or chroma signals must be horizontal be filtered to then use a lower one Pass on sampling frequency. These should be in the pass band Damp filter as little as possible, however above Strongly dampen the cutoff frequency. Therefore, for camera and External mode filter of higher order required, also via Selectable software. It is also advantageous here that this elaborate filters can be used for both modes.

Home ports

Nachdem die Signale mit einer geringeren Taktrate abgetastet wurden, gelangen sie zu den Ausgangsports, die es gestatten, entweder die Luma und die Farbdifferenzsignale parallel oder auch zeitlich verschachtelt abzugeben. Ebenfalls möglich ist auch die Einschachtelung digitaler Zeitreferenzen (Hsynch, Vsynch, Hblank, Vblank).After the signals are sampled at a lower clock rate they go to the output ports that allow either the luma and the color difference signals in parallel or also to be delivered nested in time. It is also possible also the nesting of digital time references (Hsynch, Vsynch, Hblank, Vblank).

Clock acquisition

Im PAL/NTSC-Mode wird der Referenztakt für den Chromaseparator aus dem Burst, der andere Takt durch Verkopplung mit dem Synch. Ab den Dezimationsfiltern wird wiederum mit einem anderen, ebenfalls zeilenverkoppelten Takt gearbeitet. Insgesamt sind 3 PLLs erforderlich.In PAL / NTSC mode, the reference clock for the chroma separator out of burst, the other clock by coupling with the synch. Starting with the decimation filters, another, also line-coupled clock worked. In total there are 3 PLLs required.

Im Kameramode enthält die externe Synchronisation, die Taktgewinnung erfolgt selbsttätig. Lediglich hinter den Dezimationsfiltern wird eine niedrigere PLL-verkoppelte Taktrate erforderlich.In camera mode, the external synchronization includes that Clock generation takes place automatically. Only behind the Decimation filtering will have a lower PLL-coupled clock rate required.

Claims

1. Video camera with an opto / electrical converter ( 1 ) and a circuit (DSP1) for converting the first signal generated by the converter into a digital signal (CIF) and with an input ( 6 ) for a second analog signal and a second circuit (DSP2) for converting the second signal into the digital signal, characterized in that the two circuits are formed by a single digital processing circuit (DSPK) in which the components required for the first signal or the second signal can be switched on.

2. Camera according to claim 1, characterized in that for the Processing the first signal a circuit for gamma correction rectification can be switched on.

3. Camera according to claim 1, characterized in that the Ver working circuit (DSPK) filter with switchable pass-through or contains blocking frequencies.

4. Camera according to claim 1, characterized in that the processing circuit Ver (DSPK) is controlled by a microprocessor ( 8 ) GE.

5. Camera according to claim 4, characterized in that the order circuit of the operation of the processing circuit (DSPK) by changing the software in the microprocessor ( 8 ) it follows.