DE1499271A1

DE1499271A1 - Arrangement for the formation of data blocks

Info

Publication number: DE1499271A1
Application number: DE19651499271
Authority: DE
Inventors: Peter Drescher; Ohnsorge Dr Horst; Haller Dipl-Ing Ulrich
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1965-12-31
Filing date: 1965-12-31
Publication date: 1969-10-09

Description

Anordnung zur Bildung von Datenblöcken Die Erfindung betrifft eine Anordnung zur Bildung von Datenblöcken, bei der von einer Zuelle Binärelemente in Serie ausgegeben werden, die gruppenweise jeweils in eines von mehreren Schieberegistern eingespeichert werden. Die Anordnung weist wenigstens ein Kodierwerk zur Ableitung von redundanten Binärelementen auf. Die Binär- elemente einer Gruppe bilden zusammen mit den aus ihnen abgeleiteten redundanten Binärelementen einen Datenblock. Arrangement for forming blocks of data The invention relates to an arrangement for forming blocks of data are output in the binary elements of a Zülle in series, which are in groups, each stored in one of several shift registers. The arrangement comprises at least one Kodierwerk for deriving redundant binary elements. The binary elements of a group, together with those derived from them redundant binary elements one data block.

Oft ist es-notwendig, die von einer Datenquelle ausgegebene binäre Information in der Reihenfolge ihrer Ausgabe in Gruppen zusammenzufassen und jeder Gruppe aus ihrem Inhalt abgeleitete Redundanz hinzuzufügen. Jede Informationsgruppe bildet dann zusammen mit ihrer Redundanz einen Block. Die Bildung von Datenblöcken wird z.8. zur blockweisen Datenübertragung vorgenommen. Es ist bekannt, zur Bil- dung von Datenblöcken zwei oder mehr getrennte Register zu verwenden, die nacheinander mit Informationen gefüllt werden. Zur In- formationsspeicherung wird der Ausgang der quelle zyklisch an die Registereingänge angeschaltet. Jedes Register enthält im gefüllten Zustand nur Informationbita. Zur blockweissen Ausspeicherung der Information werden die Serienausgänge der Register an die Ausgangsleitung zyklisch angeschaltet. Die zyklische Umschaltung der Ausgangsleitung erfolgt dabei so, daß jeweils aus einem gefüllten und nicht mehr mit der Quelle verbundenen Register ausgespeächert wird. Diese Methode der Datenblockbildung ist z.8. beschrieben in M'T 19 - 1960, Seite 69. Often it-is necessary to summarize the output from a data source binary information in the order they were issued in groups and add each group from its content derived redundancy. Each information group then forms a block together with its redundancy. The formation of data blocks is e.g. for block-wise data transmission. It is known for educational data blocks two or more separate registers to use successively be filled with information. For information storage , the output of the source is cyclically connected to the register inputs. When filled, each register only contains bits of information. To block white withdrawal of the information the serial outputs of the registers are switched cyclically to the output line. The cyclical switching of the output line takes place in such a way that a full register that is no longer connected to the source is saved. This method of data block formation is e.g. 8. described in M'T 19 - 1960, page 69.

Bei einem derartigen System ist es z.B. möglich, erst im Augenblick des Ausspeicherns der Information aus einem der Register die Ab- leitung der Redundanzbits vorzunehmen. Das wird durch das Anschal- ten des Kodierers an die Ausgangsleitung erreicht. Eine geschlossene Bitfolge aus Inforsations- und Redundanzbits in Form eines Blockes wird dann dadurch erzielt, daB der Kodierinhalt jeweils unmittelbar im AnsehluB an die aus einem Register ausgesendeten Informationebite ausgesendet wird. In such a system, it is possible, for example, only at the moment of Ausspeicherns the information from one of the registers, the waste of the redundancy line make. This is achieved by connecting the encoder to the output line. A closed bit sequence from Inforsations- and redundancy in the form of a block is then achieved by DAB is respectively transmitted to the Kodierinhalt immediately AnsehluB to the transmitted information from a register ebite.

Die.Redundanzbite dienen auf der Empfängerseite zur Fehlererkennung und/oder Fehlerkorrektur von Übertragungsfehlern. Voraussetzung für eine erfolgreiche Anwendung eines empfangsseitigen Korrekturverfahrene ist, daßs die dem Kodierer zugeführte Information Iden- tisch mit der von der Quelle abgegebenen ist. Wird auf dem Weg von der Ciuelle zum Kodierer die Information jedoch verändert, eo kann auf der Eapfangeseite durch Korrektur nur die dem Kodierer zugeführte veränderte Information wiedergewonnen werden, nicht aber die von der Quelle abgegebene. Den angegebenen Bachteil zu verhindern, ist Aufgabe der Erfindung. Die Merkaale derselben ergeben sich aus den Ansprüchen, die Vor- teile und Einzelheiten derselben aus der Beschreibung und den Zeichnungen.The redundancy bits are used on the receiver side for error detection and / or error correction of transmission errors. Is a prerequisite for successful application of a reception side correction traversed is dasss supplied to the encoder information iden- output table to that of the source. However, if the information is changed on the way from the source to the coder , only the changed information supplied to the coder can be recovered on the receiving side through correction, but not the information given by the source. The object of the invention is to prevent the specified stream part. The Merkaale the same result from the claims, parts the advantages and details thereof from the description and the drawings.

flach der durch die Erfindung gegebenen technischen Lehre liegt der Eodierer unmittelbar an den Ausgang der Quelle, und die Wahrscheinlichkeit, daß der Kodierer veränderte Informationen erhält, ist lull. Dies spielt vor allem dann eine Rolle, wenn sehr lange Blöcke gebildet werden sollen und die Register damit so lang wer- den, daß die Wahrscheinlichkeit zur Informationsveränderung-,in ihnen nicht ohne weiteres vernachlässigt werden kann. flat given by the invention of the technical teaching of the Eodierer located directly on the output of the source, and the probability that the encoder receives information that has changed, is lull. This plays a role, especially when long blocks are to be formed very and the register thus be so long that the probability of Informationsveränderung-, can not be neglected easily in them.

In folgenden werden anhand von Zeichnungen zwei Ausführungsbeispiele zur Erfindung ausführlich beschrieben. Von den Zeichnungen :eigen Fig. 1 das Schaltbild einer Anordnung zur Eildung von Datenblöcken mit mehreren Registern und eines Kodierer, Fig. 2 eine Anordnung mit einer Mehrzahl von Registern und Kodierern.In the following , two exemplary embodiments of the invention are described in detail with reference to drawings . Of the drawings: Figure 1 is intrinsically a circuit diagram of an arrangement for Eildung of data blocks having a plurality of registers and an encoder, Figure 2 shows an arrangement with a plurality of registers and encoders...

In beiden Figuren tragen gleiche Teile gleiche Bezugszeichen. In ihnen sind alle Taktleitungen gestrichelt und alle Steuerleitungen strichpunktiert dargestellt. In both figures , the same parts have the same reference numerals. In them all clock lines are dashed and all control lines shown in broken lines.

In Yig. 1 ist mit q eine Quelle zur Ausgabe binärer Information bezeichnet. 11s Quellen können hier alle Einrichtungen betrachtet werden, die Speichermedien Information entnehmen. Ebenso kann das Ende einer Informationsleitung als Quelle angesehen werden. Dies trifft auch für Ausgabekanäle datenverarbeitender Maschinen zu. Weiter sind n Register 111 bis Rn vorgesehen. Diese Register sind als Schieberegister ausgebildet. Ihre Eingänge sind durch einen Schalter SZ 1 mit dem Ausgang der Quelle Q verbandbar. Ihre Aus- gänge können über einen Schalter SZ 2 mit einer Ausgangsleitung A verbunden werden, über welche die Blöcke an einen Empfänger gesandt werden. Jeder Block möge i Informationsbits und k Bedundanzbits ent- halten. Da in jedem der Register die Informationsbits für jeweils einen Block zusammengefaßt werden, hat jedes i Speicherstellen..In yig. 1, q denotes a source for outputting binary information. 11s sources, all devices are considered here, remove the memory media information. The end of an information line can also be viewed as a source. This also applies to the output channels of data processing machines . Furthermore, n registers 111 to Rn are provided. These registers are designed as shift registers . Their inputs can be connected to the output of the source Q through a switch SZ 1. Are their out- puts can via a switch SZ 2 to an output line A is connected, by means of which the blocks are sent to a recipient. Each block may hold information bits i and k corresponds Bedundanzbits. Since the information bits for one block are combined in each of the registers , each has i memory locations ..

Die Schaltungsanordnung soll die Fähigkeit haben,-jeweils die n zuletzt ausgesendeten Blöcke zu speichern. Auf einen der Schaltungsanordnung von außen zugeführten Befehl hin müssen diese m Blöcke wiederholt werden. Unter der Annahme, daß ein ausgesendeter Registerinhalt seinem Register unverändert erhalten bleibt und in ein je- -weile anderes Register Informationen aus der Quelle Q eingespeichert wird, ist es also notwendig, insgesamt m + 1 . n Register einzu- setzen. Zum Speichern ihrer Inhalte weisen alle Register R 1 bis R n von ihren Ausgängen zu ihren Eingängen Rückkopplungsschalter 8 1 bis $ n auf. Während von der 4uelle Q ein Register mit Informationsbite gefüllt wird, wird der Inhalt des vor diesem gefüllten Registern an die Ausgangsleitung A abgegeben. The circuit arrangement should have the ability to store the n most recently transmitted blocks in each case. In response to a command supplied from the outside to the circuit arrangement, these m blocks must be repeated. Assuming that a transmitted register content is maintained unchanged its registry and in a JE - while another register information is stored in the source Q, so it is necessary a total of m + 1st n register to be used. To store their contents , all registers R 1 to R n have feedback switches 8 1 to $ n from their outputs to their inputs. While a register is being filled with bits of information from source Q, the content of the register filled before it is output to output line A.

Beim Aussenden eines Registerinhaltes wird der Rückkopplungsschalter des betreffenden Registers geschlossen, und der Registerinhalt erfährt einen Kreisschaft. Wird dagegen in ein Register Information von der Quelle eingespeichert, so bleibt der. Rückkopplungsschalter geöffnet und die alte im Register stehende Information geht verloren. Zur Steuerung aller Schalter der Anordnung und zur Ausgabe der Schiebetakte und Übergabetakte ist eine Steuereinheit SE_vorgegehen. Diese nimmt auch die Befehle zur nochmaligen Aussendung der m zuletzt ausgesandten Blöcke entgegen. When a register content is sent out, the feedback switch of the relevant register is closed and the register content is given a circle. If, on the other hand, information from the source is stored in a register, the remains. Feedback switch opened and the old information in the register is lost. A control unit SE_vorgegehen is used to control all the switches in the arrangement and to output the shift clocks and transfer clocks. This also accepts the commands to send out the m last sent blocks again.

Die bisher beschriebene Anordnung aus der 4uelle w# den Registern R 1 bis R n, der Steuereinheit und den Schaltern S 1 bis 8 n sowie die Schalter S Z 1 und S Z 2 ist an sich bekannt. In folgenden wird die Durchführung des Erfindungsgedankens erläutert. Jeder Block besteht aus Informationsbits und Redundanzbits. Jedes der Register R 1 bis R n enthält die Informationsbits eines Blockes . Zur Ableitung der Redundansbits ist ein Kodierer K, vorgesehen, dessen Eingang unmittelbar mit dem Ausgang der Quelle i4 verbunden ist. Die des Kodierers führen über Übergabeschal- ter D an ein Kodierregister AR, welches ebenso viele Speicherstellen wie der godierer ä hat, aufweist. Der Ausgang des godierregisters K R führt an ein Redundanzschieberegister R 0. Dieses hat a . k Speicherstellen und weist von seinem Ausgang zu seinem Eingang ei- nen Rückkopplungsschalter S 0 auf. Der Ausgang des Kodierregisters H R ist außerdem mit der Ausgangsleitung A über einen Schalter T 0 verbindbar. .The arrangement described so far from the source w # the registers R 1 to R n, the control unit and the switches S 1 to 8 n and the switches SZ 1 and S Z 2 is known per se. In following the implementation of the inventive concept is explained. Each block consists of information bits and redundancy bits. Each of the registers R 1 to R n contains the information bits of a block . To derive the Redundansbits K is an encoder, is provided, whose input is connected directly to the output of the source i4. Those of the encoder lead via transfer switch D to a coding register AR, which has as many storage locations as the encoder has. The output of the godier register K R leads to a redundancy shift register R 0. This has a . k memory locations, and has from its output to its input to NEN egg feedback switch S 0th The output of the coding register HR can also be connected to the output line A via a switch T 0 . .

Gleichzeitig mit dem Einspeichern von i Informationsbits in eines der Register R 1 bis R n werden die diesen zugehörigen Redundanzbits durch den Kodierer K abgeleitet. Ist das betreffende Register ge- füllt,, so stehen auch die seinem Inhalt zugehörigen Redundanzbits im Kodierer. Anschließend wird der Ochalter S Z 1 auf den Eingang des nächsten Registers geschaltet und der Kodierinhalt durch einen Übergabetakt mittels der Schalter D von der Steuereinheit 8 Eher in das Kodierregister i R Übertragen. Somit kann der Kodieren da er nun die zur Kodierung notwendige Anfangs®tellung wieder ein- nimmt, die den in das nachfolgende Register einlaufenden Ihforaationsbits zugehörigen Redundanzbite ableiten. Nährend das nachfolgen- de Register gefällt wird, wird der Inhalt des vorhergehenden Regi- sters über Schalter B Z 2 an die Ausgangsleitung A abgegeben. Da während der Zeit des Einspeicherns von i Informationsbits in das nachfolgende Register die i Informationabite des vorhergehenden Regi>>ters einschließlich ihrer zugehörßgen k Redundanzbits ausge- sendet werden müssen, gibt die Steuereinheit Auaspeicherachiebetakte mit gegenüber der Quellenfrequenz erhöhter Taktfrequenz ab. Vereinbarungsgemäß werden die Blöcke so ausgesendet, daß jeweils die einem Block zugehörige Information und danach die ihm zugehö- rige Redundanz auf die Zeitung gegeben wird. Zum Ausspeiehern des Inhaltes des vorhergehenden Registers ist es also lediglich notwendig, zuerst i Ausspeichertakte auf dieses Register zu geben, dann den _ Schalter fi 0 zu schließen und auf das Kodierregister K R und das Redundanzschieberegister R 0 jeweils k Ausspeiehertakte zu geben. Dabei bleibt der Schalter S 0 geöffnet. Somit gelangt der Inhalt des Kodierregisters ä R ohne weitere Register oder $ahlreiche Schalterstellen durchlaufen zu müssen auf die Ausgangsleitung A. Hach erfolgten k Ausspeichertakten ist das Kodierregister g R leer und kann die für das jeweils nachfolgende Register abgeleiteten Redundanzbits vom Kodierer übernehmen. Simultaneously with the storage of i information bits in one of the registers R 1 to R n, the redundancy bits associated with these are derived by the encoder K. Is the relevant register fills overall ,, so are the contents of its associated redundancy in the encoder. The Ochalter SZ 1 is then switched to the input of the next register and the coding content is transferred from the control unit 8 to the coding register i R by means of a transfer clock using the switch D. Thus, the coding since he takes the necessary for encoding Anfangs®tellung once again derived the incoming in the following registry Ihforaationsbits associated Redundanzbite. While the next register is being made , the content of the previous register is output to output line A via switch BZ 2. Since the i information bits of the previous register including their associated k redundancy bits must be sent out during the storage of i information bits in the following register , the control unit outputs storage memory clocks with a higher clock frequency than the source frequency. As agreed , the blocks are sent out in such a way that the information associated with a block and then the associated redundancy are sent to the newspaper . In order to extract the contents of the previous register, it is only necessary to first give i withdrawal clocks to this register, then to close the switch fi 0 and to give k withdrawal clocks to the coding register K R and the redundancy shift register R 0 . The switch S 0 remains open. Thus, the content of the coding register R reaches the output line A without having to go through further registers or numerous switch positions. After k storage cycles have taken place , the coding register g R is empty and can take over the redundancy bits derived for the respective following register from the coder.

Da jeweils m Blöcke gespeichert werden sollen, muß auch die ihnen zugehörige Redundanz gespeichert werden. Dazu ist das Redundanz- schieberegister H 0 vorgesehen. Die Redundanzbits gelangen in den kment in dieses, wenn sie ton den äodierregister I R an die Leitung 1 abgegeben werden. Da das Rsdundanzschieberegister R 0 k . m Spei- cherstellen hat und jedem Block k Redundanzbite zugehörig sind, wird in ihn die Redundanz, für m Blöcke gespeichert. Since m blocks are to be saved in each case, the redundancy associated with them must also be saved. The redundancy shift register H 0 is provided for this purpose. The redundancy bits get into the kment when they are sent to line 1 in the coding register I R. Since the redundancy shift register R 0 k. has m storage locations and each block has k redundancy bits associated with it, the redundancy for m blocks is stored in it.

Nach Auftreten eines Wiederholungsbefehle® wird der Rückkopplungsschalter 8 0 durch die Steuereinheit 8 E geschlossen. Nacheinander werden dann durch diese die Inhalte der m Register abgegeben. Nach der Abgabe jeweils eines Registerinhaltes an die Ausgaageleitung A wird bei geschlossenen Schalter T 0 der Inhalt des Redund.antschieberegisters R 0 um h Stellen in greise geschiftet. Auf diese Art werden die Blöcke in einfacher Weise wieder zusammengesetzt. Da die ltöslichkeit von Mehrfachwiederholungen besteht, werden bei allen liederholunbsvorgängen die Rückkoppllingsschalter S 0-- 8 n geschloeneue Für den einfachsten Fall der Schaltungsanordnung mit nur zwei Registern R 1 und R 2 kann das Redundanzschieberegistar R 0 entfallen. Bier ist es lediglich notwendig, das äodierschieteregister t R rückkoppelbar auszubilden, aodaß die Redundanz nach ihrer Aussendung für eine mögliche Wiederholung erhalten bleibt. Yorausaetzung dazu ist allerdings, daß eine mögliche Wiederholungsmeldung nach Aussendung des Inhaltes des ersten Registers noch Ibn dem Beginn der Aussendung des Inhalts des zweiten Registers an die Steuereinheit 8 E gelangt. Anderenfalls würde durch die Übergabe der Redundansbite des zweiten Registers aus dem todierer a in das Kodierschiebere- gister g R der Inhalt des letzteren zerstört und eine Wiederholung der dem ersten Register zugehörigen Redundanzbits wäre nicht mehr möglich. After occurrence of a Wiederholungsbefehle® the feedback switch is closed by 8 0, the control unit 8 E. The contents of the m registers are then output one after the other by these. After a register content has been delivered to the output line A , the content of the redundant shift register R 0 is shifted to gray by h digits when the switch T 0 is closed. In this way , the blocks are reassembled in a simple manner. Since the ltöslichkeit of multiple repetitions is to be in all the liederholunbsvorgängen Rückkoppllingsschalter S n 0-- 8 geschloeneue For the simplest case, the circuit arrangement having only two registers R 1 and R 2 can be omitted Redundanzschieberegistar R 0th It is only necessary to design the data shift register t R so that it can be fed back, so that the redundancy is retained for a possible repetition after it has been sent. A prerequisite for this, however, is that a possible repeat message after the content of the first register has been sent out to the control unit 8E at the beginning of the sending of the content of the second register. Otherwise, the transfer of the redundancy bit of the second register from the encoder a into the coding shift register g R would destroy the content of the latter and a repetition of the redundancy bits associated with the first register would no longer be possible.

Neben dem Vorteil, daß die Information-direkt an den Kodierer ge- langt, ohne lange Register durchlaufen zu müssen, und somit die Ableitung von Redundanz aus unveränderter Information vorgenommen werden kann, ergibt sich der wesentliche Vorteil der Schaltungsanordnung, daß auch die abGeleitete 'iedundanz nicht die unter Umständen sehr langen Register r2 1 bis R n durchlaufen muZ, um die Ausgank,sleituag zu erreichen. Bildlich gesehen wird diese vielmehr über die Register "hinweggehauen". Dadurch ergibt sich der weitere-Vorteil der einfachen Gteuerung des Redundanzflusses durch nur einen Schalter ( T 0 ) und eines sehr geringen Aufwandes an Schaltmitteln für die Gesamtanordnung.Besides the advantage that the information-directly reached overall to the encoder, to go through without long register, and thus the derivative can be performed by redundancy of unchanged information, there is the main advantage of the circuitry that the inferred 'iedundanz it is not necessary to run through the registers r2 1 to R n, which may be very long, in order to reach the output. From a visual point of view, this is rather "carved out" of the register. This results in the further advantage of the simple control of the redundancy flow by only one switch (T 0) and a very low cost of switching means for the overall arrangement.

Von dem Erfindungsprinzip, die aus der Information abgeleiteten Redundanzbits über die Register R 1 bis R n "hinwegzuheben", wird auch in der Schaltungsanordnung der Fig. 2 Gebrauch gemacht. In Gegensatz zur Schaltungsanordnung der Fig. 1 ist hier jedem Register ein Kodierer zugeordnet. Sendet z.B: die %uelle fZ in das Register R 1 Information, so gelangt diese gleichzeitig an den Kodierer g 1. Das gleiche gilt für alle weiteren Register R 2 bis R n und für ihre zugehörigen Kodiercr. Zum Aussenden eines Blockes Werden nacheinander die Inhalte des betreffenden Registers und seines Kodierers ausgegeben. Dabei muß der den ausgang des Kodierers mit dem Ausgang des Schieberegisters verbindende Schalter geschlossen sein. Während des gesamten kusspeichervorgani,es aus einem Register und seinem Kodierer ist der zugeucrige Rückkopplungsschalter S 1 - S n geschlossen, aodaß sowohl die Redundanz als auch die Information erhalten bleibt. In der Phase des äusspeicherns aus dem Kodierer wird die-ser als Se)iieberegister geschaltet, da anderenfalls die Redundanz nochmals kodiert Würde. Während der Ausspeicherphase müssen die Eingänge zusammengehöriger Register und Kodierer entkoppelt sein. Ebenso ist es auch möglich, die Redundanz im Wiederholungsfall neu abzuleiten. Dann muß der jeweilige Rückkopplungsschalter S 1 - S n Während der Redundanzaussendung geöffnet sein. From the principle of the invention, derived from the information redundancy bits through the registers R 1 to R n "hinwegzuheben" is also used in the circuitry of Fig. 2 taken use. In contrast to the circuit arrangement of FIG. 1, an encoder is assigned to each register here. If, for example: the% uelle fZ sends information to the register R 1, this is sent to the encoder g 1 at the same time. The same applies to all further registers R 2 to R n and to their associated encoders. To send out a block, the contents of the relevant register and its encoder are output one after the other. The switch connecting the output of the encoder to the output of the shift register must be closed. During the entire kiss storage process, consisting of a register and its encoder, the associated feedback switch S 1 - S n is closed, so that both the redundancy and the information are retained. In the phase of äusspeicherns from the encoder is connected as DIE ser Se) iieberegister, otherwise the redundancy would coded again. During the withdrawal phase, the inputs of associated registers and encoders must be decoupled. It is also possible to derive the redundancy anew in the event of repetition. Then the respective feedback switch S 1 -S n must be open during the redundancy transmission.

Die bisher angegebenen Anordnungen lassen sich nun in vielfältiger Weise abwandeln. So ist es z.$. möglich, die Anordnung der Fig. 1 derartig abzuwandeln, daB das Redundanzschie-beregister in n Einzelspeicher aufgeteilt wird, von denen jeder die einem Block zugehörige Redundanz aufnehmen kann und einem der Register zugeordnet ist. Über entsprechende Schalter übernehmen sie ihre Redundanz, und über weitere Schalter wird jeweils dafür gesorgt, daß eine unmittelbare Ausapeicherung der Redundanz an den Schalter S Z 2, d.h. an den Ausgang-des betreffenden Registers möglich ist. Eine derartige Anordnung ist dann derjenigen nach Fig. 2 ähnlich. einer der Unterschiede ist hierbei dadurch gegeben, daß die in vier rig. 2 gezeichneten Kodierer K 1 .. K n lediglich Speichereigenschaften haben und der Kodierer t: samt seines Ko-ierreGia ;ers in Gleicher Art Arie in Figur '! vorhanden ist.The arrangements given so far can now be modified in many ways. So it is z. $. It is possible to modify the arrangement of FIG. 1 in such a way that the redundancy shift register is divided into n individual memories, each of which can accommodate the redundancy associated with a block and is assigned to one of the registers. They take over their redundancy via appropriate switches, and further switches ensure that the redundancy can be immediately disconnected at switch SZ 2, ie at the output of the relevant register. Such an arrangement is then similar to that according to FIG. One of the differences is that the four rig. 2 drawn encoders K 1 .. K n only have storage properties and the encoder t: including its Ko-ierreGia; ers in the same kind of aria in figure '! is available.

Unter Zuhilfenahme ;weiterer Schalter lassen sich mit der Kenntnis des Erfindungsgedankens und des bisher Beschriebenen eine Vielzahl von unterschiedlichen tlusfUhrunLsformen schaffen. Da es sich bei diesen um fachmännische Weiterbildungen des Erfindungsgegenstandes handelt, werden derartige weitere Lösungen hier nicht weiter beschrieben. Dazu zählen auch solche Ausführungen, in denen Kodierer und Register als Ring schaltbar sind und im Wiederholungsfall die Redundanz das betreffende Senderegister durchlaufen muß, um zur Ausgangsleitung zu gelangen.With the help; further switches can be made with the knowledge the inventive idea and what has been described so far a variety of different create tuition forms. As it is at this to professional Further developments of the subject matter of the invention are such further solutions not further described here. This also includes those versions in which the encoder and registers can be switched as a ring and, in the event of repetition, the redundancy that relevant transmission register must go through to get to the output line.

Claims

Patent application 1. Arrangement for the formation of data blocks, with a wave that outputs binary elements in series, each grouped in one of several with their inputs to the source unJ . shift registers that can be connected to an output line are stored with their outputs, with at least one coding unit for deriving redundant binary elements, the binary elements of a group forming a data block together with the redundant binary elements derived from them , characterized in that switching means are provided, Binärele- the output from the shaft (4) elements in the same time each load connected to the source register (R 1, R, ... R n) and in this register or all of the registers (R 1 - R n) storing associated encoder and the immediately En leave the respective Kodierinhalt according to the data block forming bypassing the register, the output line. 2. Arrangement according to claim 1, characterized in that an encoder ( 8 ) assigned to all registers ( R 1 - R n) is connected with its input to the output of the wave (W%.) , DaE, the parallel outputs of the encoder (K are verbIadbar) to the parallel inputs of a Kodierausgangsregisters (KR), that the Serienaus- gear of Kodierausgangsregisters (KR) with the Au. ,, gange line (a) is connected by means of a switch (T 0) and that control means (S e) are provided that the shaft (Q) gistereingänge cyclic to the rE and the output line (a) towards the source () to a register in each case displaced cyclically to the register outputs switch, the reasonable of the content to each of the AusganSsleitung switched on registers ( B 1, 8.2 ... 8 n) by Schlebeispulee the AUBSangaleitung (-l ) , which after completion of each Ausapeichervareangee the content; of the coding shift registera (ä .R) - in series to the output line ( A ) and in the K: odieraua- gangaregieter ( HG ) transferred. 3. Arrangement according to claim 1, characterized, ß ekennzeichnet that s the inputs passage of each register ( 8 1 - 8 n ) an encoder ( K. @ - K n ) is located, that the outcome of every Rodierer (ä K, ... ä n ) with the Output of the register assigned to it ( B 1, R-2, ... R n ) Via a switch ( T, T 2 , ... T n ) can be linked and that Control means ( 8 E ) are provided , which after sending the content tes of a register contains the content of the iodizer assigned to it push to the RegieteraueLang.