DE1302504B - - Google Patents

Info

Publication number
DE1302504B
DE1302504B DE19611302504D DE1302504DA DE1302504B DE 1302504 B DE1302504 B DE 1302504B DE 19611302504 D DE19611302504 D DE 19611302504D DE 1302504D A DE1302504D A DE 1302504DA DE 1302504 B DE1302504 B DE 1302504B
Authority
DE
Germany
Prior art keywords
flop
flip
circuit
carry
accumulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19611302504D
Other languages
German (de)
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of DE1302504B publication Critical patent/DE1302504B/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/504—Adding; Subtracting in bit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)
  • Digital Magnetic Recording (AREA)
DE19611302504D 1960-07-11 1961-07-10 Pending DE1302504B (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42114A US3209131A (en) 1960-07-11 1960-07-11 Computer circuit for performing serial addition and subtraction
DEJ0020205 1961-07-10

Publications (1)

Publication Number Publication Date
DE1302504B true DE1302504B (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1970-10-22

Family

ID=25982313

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19611302504D Pending DE1302504B (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1960-07-11 1961-07-10

Country Status (4)

Country Link
US (1) US3209131A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE (1) DE1302504B (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
GB (1) GB975958A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
NL (1) NL265998A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380051A (en) * 1980-11-28 1983-04-12 Motorola, Inc. High speed digital divider having normalizing circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2346616A (en) * 1940-05-13 1944-04-11 Ncr Co Multiplying machine
NL76345C (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) * 1947-03-25
FR1041729A (fr) * 1951-04-17 1953-10-26 Electronique & Automatisme Sa Perfectionnements aux circuits pour l'addition et la soustraction de nombres
GB738269A (en) * 1952-04-16 1955-10-12 British Tabulating Mach Co Ltd Improvements in or relating to electronic calculating apparatus
FR1077056A (fr) * 1953-03-19 1954-11-04 Electronique & Automatisme Sa Convertisseur algébrique perfectionné
US2962214A (en) * 1955-11-28 1960-11-29 Epsco Inc Function generating apparatus

Also Published As

Publication number Publication date
NL265998A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
GB975958A (en) 1964-11-25
US3209131A (en) 1965-09-28

Similar Documents

Publication Publication Date Title
DE69821408T2 (de) Multiplikationsverfahren und -vorrichtung
DE19758079A1 (de) Verfahren und Vorrichtung zur Galoisfeld-Multiplikation
DE2658248A1 (de) Mit hoher geschwindigkeit arbeitendes multiplikationssystem sowie verfahren zur durchfuehrung einer multiplikationsoperation
DE1169166B (de) Modulí¬9 Pruefzahl-Rechner
DE1114050B (de) Elektronischer Gleitkomma-Rechner
DE1774675A1 (de) Elektronisches Rechengeraet
DE2746355A1 (de) Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden
DE1193279B (de) Elektronen-Ziffernrechner mit eingespeichertem Programm
DE1223177B (de) Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl
DE1449564C3 (de) Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden
DE3422287C2 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE1099228B (de) Rechenvorrichtung, bei der das Pruefbit errechnet wird
DE1499227C3 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1302504B (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE1774771A1 (de) Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren
DE1549461C3 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE1965830C3 (de) Vorrichtung zur Eingabe einer Dezimalzahl mit wählbarer Kommastelle in eine Rechenmaschine
DE1103646B (de) Inkrement-Rechenmaschine
DE1061099B (de) Datenuebertragungsvorrichtung fuer elektronische Rechenanlagen und datenverarbeitende Maschinen
DE1135217B (de) UEberlaufanzeige
DE1424926B1 (de) Verfahren zur Multiplikation binaerer Zahlen in mehreren Operationsschritten
DE1524253A1 (de) Multiplikationsrechenwerk
DE1549483A1 (de) Schaltungsanordnung zur Durchfuehrung logischer und arithmetischer Grundoperationen
DE1424926C (de) Verfahren zur Multiplikation "binarer Zahlen in mehreren Operationsschritten
DE1524131C (de) Binär-dezimales Serien-Serien-Rechenwerk mit Dezimalübertragkorrektor zur Addition und Subtraktion zweier binär-codierter Dezimalzahlen