DE1192272B - Schaltungsanordnung zur Auswahl freier Speicherplaetze, insbesondere fuer Fernsprech-vermittlungsanlagen mit Verbindungssaetzen - Google Patents

Description

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Deutsche Kl,: 21a3-38

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag;

J 24702 VIII a/21 a3
8. November 1963
6. Mai 1965

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur verzögerungsfreien Auswahl eines freien Speicherplatzes oder einer sonstigen Gruppe von Speicherelementen innerhalb eines Speichers.

In elektronischen Datenverarbeitungseinrichtungen für Schaltzwecke od. dgl. werden Speicher zur zeitweiligen Aufbewahrung von blockweise zusammengefaßten Informationen verwendet. Hierzu sind die Speicher in eine Anzahl von Speicherplätzen unterteilt, von denen jeder einen Informationsblock, ein »Wort«, aufnimmt. Bei Matrixkernspeichern können z.B. die einzelnen Kernreihen je ein solches Wort aufnehmen und damit je einen Speicherplatz bilden. Auch für Speicher anderen Aufbaues wird als Speicherplatz ein zur Aufnahme eines solchen Wortes geeigneter Abschnitt des Speichers bezeichnet.

Im allgemeinen werden die Speicherplätze in andauernder Aufeinanderfolge durch eine Logikschaltung abgefragt, die mit den einzelnen Speicherplätzen nach dem Zeitmultiplexverfahren zusammenarbeitet. Da die Logikschaltung zu jedem Zeitpunkt nur mit einem Speicherplatz verbunden ist, entzieht sich die Gesamtheit der jeweils freien Speicherplätze der Kontrolle, so daß bei Anforderung eines Speicherplatzes nur der in der Aufrufreihenfolge nächstliegende als erster verfügbar ist. Daraus ergibt sich je nach dem Gesamtbelegungszustand des Speichers auch beim Vorhandensein freier Speicherplätze eine Wartezeit, deren Vermeidung oft erwünscht ist.

In der französischen Patentschrift 1297158 ist eine halbelektronische Fernsprechvermittlungsanlage gezeigt, wie sie eingangs in Sonderheit als Anwendungsfall für eine solche Logikschaltung erwähnt ist. Es handelt sich hier um eine Fernsprechvermittlungsanlage, die elektromechanische Schalter für den Sprechkreis und elektronische Schaltelemente, wie Dioden und Transistoren für die Steuer- und Prüfkreise verwendet. Diese Patentschrift betrifft im einzelnen von den zum Verbindungsaufbau benötigten Schaltungsteilen die sogenannten »Verbindungssätze« sowie die Register.

Hierbei hat ein Verbindungssatz, der zwischen je eine rufseitige und eine abgangsseitige Schaltkette eingefügt ist, hauptsächlich die Aufgabe, den Rufstrom und die Hörzeichen auszusenden, die Speisung der Teilnehmerstationen zu bewirken und die beiden Schaltketten in Verbindung zu halten. In vereinfachter Form umfaßt dieser Verbindungssatz lediglich die Leitungsadern, die Senderelais für die verschiedenen Signale und den Rufstrom sowie die Speiserelais. Andere Funktionen, die üblicherweise ebenfalls einem solchen Verbindungssatz zukommen, sind hier einer Schaltungsanordnung zur Auswahl freier
Speicherplätze, insbesondere für Fernsprechvermittlungsanlagen mit Verbindungssätzen

Anmelder:

International Standard Electric Corporation,

New York, N.Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H. Ciaessen, Patentanwalt,

Stuttgart 1, Rotebühlstr. 70

Als Erfinder benannt:

Pierre Rene Louis Marty, Paris

Beanspruchte Priorität:

Frankreich vom 9. November 1962 (914919)

mehreren Verbindungssätzen gemeinsamen elektronischen Einrichtung zugewiesen.

An anderer Stelle ist eine neuartige Schaltungsanordnung für eine solche mehreren Verbindungssätzen gemeinsame Einrichtung vorgeschlagen wor- den. Dabei sind zwei Arten von Speichern vorgesehen, nämlich für jeden Verbindungssatz ein fest zugeordneter »Durchgangsspeicher« zur Aufnahme von kurzzeitig aufeinanderfolgenden und in ebensolchen. Zeitabständen aufzunehmenden Signalen sowie eine Mehrzahl von »Arbeitsspeichern«, die allen Verbindungssätzen oder einer Mehrzahl derselben zur Verfügung stehen, zur Aufnahme der übrigen Informationen. Einer der letztgenannten Speicher wird jeweils einem Verbindungssatz im Falle seiner Inanspruchnahme zeitweise zugeordnet.

Eine Logikschaltung, die nach dem Zeitmultiplexverfahren arbeitet, fragt diese beiden Speicherarten dann ab und entwickelt die in den verschiedenen Abschnitten des Arbeitsablaufs erforderlichen Steuerbefehle. Ein sogenannter »Markierer«, eine besondere Schaltungseinheit, stellt dabei alle Verbindungen innerhalb der selbsttätig arbeitenden Anlage her. Sobald alle Elemente einer Schaltkette und ein Verbindungssatz festgelegt sind, muß letzterem ein freier

Speicherplatz im Arbeitsspeicher zugewiesen werden. Diese Zuordnung erfolgt durch Einschreiben der Nummer des Verbindungssatzes in den Speicherplatz.

509 568/119

Die hierfür verfügbare Zeit ist sehr kurz, weshalb der verzögerungsfreien Zuweisung eines Arbeitsspeicherplatzes wesentliche Bedeutung zukommt.

Aus diesem Beispiel ergibt sich als allgemeine Aufgabe der vorliegenden Erfindung die Schaffung einer Schaltungsanordnung zur verzögerungsfreien Auswahl freier Speicherplätze, die einer gemeinsamen Auswahlbedingung unterliegen, aus einer Mehrzahl von adressierten Speicherplätzen, die aufeinanderfolgend abfragbar sind. Die vorgeschlagene Lösung dieser Aufgabe besteht darin, daß ein erstes Register zur Aufnahme einer in der Abfragereihenfolge zuerst ausgewählten Adresse eines freien Speicherplatzes und ein zweites Register zur anschließenden Übernahme dieser Adresse vorgesehen ist und daß die Adresse im Falle bereits eingetretener Belegung des zweiten Registers durch eine früher aus dem ersten Register übernommene Adresse in den jeweils nächstfolgend ausgewählten freien Speicherplatz und von dort nach Entnahme der früher übernommenen Adresse aus dem zweiten Register in dieses rückübertragbar ist. Auf diese Weise steht im zweiten Register jederzeit die Adresse eines Speicherplatzes, die der gegebenen Auswahlbedingung genügt, zur Verfügung, solange überhaupt derartige Speicherplätze vorhanden sind. Insbesondere kann es sich dabei um Plätze einer Speichergruppe oder eines Gesamtspeichers, z.B. eines Arbeitsspeichers in einer Fernsprechvermittlungsanlage der erwähnten Art handeln. Als Auswahlbedingung tritt hier z.B. die Belegungsfreiheit der Speicherplätze in Erscheinung. Dann bietet eine laufende Abfrage des zweiten Registers die Möglichkeit des verzögerungsfreien Zugriffs auf einen freien Arbeitsspeicherplatz, der einem Verbindungssatz zeitweilig zugeordnet werden soll.

Eine Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß für den Fall gleichzeitigen Auftretens einer Adresse in beiden Registern eine Einrichtung zur Löschung der Adresse im ersten Register vorgesehen ist. Auf diese Weise wird ein mehrfacher Zugriff auf den gleichen Speicherplatz mit Sicherheit vermieden.

Eine weitere Ausbildung der Erfindung ist dadurch gekennzeichnet, daß für den Fall fehlender Adresse in einem aufgerufenen Speicherplatz das zur Rückübertragung einer Adresse bereite zweite Register auf das erste Register umschaltbar ist. Auf diese Weise wird erreicht, daß bei Belegung aller verfügbaren Speicherplätze und anschließendem Freiwerden eines Speicherplatzes der Aufruf dieses Speicherplatzes durch das erste Register unmittelbar zur Übernahme der Adresse des frei gewordenen Speicherplatzes in das zweite Register führt.

Weitere Merkmale der Erfindung gehen aus der folgenden Beschreibung von Ausführungsbeispielen hervor, wobei auf die Zeichnungen Bezug genommen wird. Hierin zeigt

F i g. 1 ein Blockschaltbild einer Auswahlschaltung und

Fig. 2 einen Zeitplan des Arbeitsvorganges der Schaltungsanordnung nach Fig. 1.

Im dargestellten Ausführungsbeispiel ist die Schaltungsanordnung zur Auswahl von Speicherplätzen in Verbindung mit einer Speicheranordnung verwendet. Diese umfaßt im wesentlichen einen Adreßzähler DA, der über Torschaltungen ρ S und ρ 7 einen Abtaster EX steuert, sowie einen Ferritkernspeicher MC mit zugehörigem Auslese- und Einschreibregister LE und eine Logikschaltung CL. Der Matrixspeicher MC ist in eine Anzahl von Speicherplätzen unterteilt, deren jeder als »Arbeitsspeicherplatz« zur Aufnahme aller für die Abwicklung einer Fernsprechverbindung erforderlichen Informationen bestimmt ist. Zu diesen Informationen gehören z. B. die Nummern der Teilnehmer, die Nummern der am Verbindungsaufbau beteiligten Schaltungsteile, Belegungssignale u. dgl. Die Zuordnung eines Speicherplatzes für einen Verbindungssatz wird durch Einschreiben der Adresse des Verbindungssatzes in den Speicherplatz vorgenommen. Die hierzu erforderlichen Auslese- und Einschreibvorgänge werden über das Register LE von der Logikschaltung CL gesteuert. Nach Aufnähme der Informationen eines Speicherplatzes sammelt die Logikschaltung alle den zugehörigen Verbindungssatz betreffenden Daten, entwickelt hieraus die erforderlichen Befehle und besorgt die Auffüllung des Speichers mit neuen Daten.

Die Logikschaltung arbeitet ununterbrochen und bedient alle Speicherplätze in fortlaufender Aufeinanderfolge. Der Adreßzähler DA, der z. B. aus einer bistabilen Kettenschaltung besteht, gibt in entsprechender zeitlicher Aufeinanderfolge die Adressen der einzelnen Speicherplätze in binär codierter Form aus und steuert damit den Abtaster. Letzterer besteht aus einer Entschlüßlermatrix.

Wenn ein Teilnehmer mit einem Verbindungssatz zusammengeschaltet wird, so muß letzerem ein Arbeitsspeicher zugeteilt werden. Dieser Vorgang wird vom Markierer MQ gesteuert. Die Auswahlschaltung, bestehend aus den bistabilen Registern RA und RB sowie aus einer Vergleicherschaltung CC mit Torschaltungen ρ 1 bis ρ 4, gestattet die Zuführung der Adresse eines freien Speicherplatzes zum Markierer MQ, sofern nur ein freier Speicherplatz vorhanden ist. Das Register RA hat dabei die Aufgabe, die Adressen der während des zyklischen Aufrufs angebotenen freien Speicherplätze aufzunehmen. Eine solche vom Register RA aufgenommene Adresse wird sodann in das Register RB übertragen, sofern letzteres nicht selbst bereits eine freie Adresse enthält. In diesem Fall wird die im Register RA enthaltene Adresse in einen geeigneten Abschnitt des nächstfolgend aufgerufenen freien Speicherplatzes eingeschrieben. Die Adresse eines für die Zuordnung verfügbaren Speicherplatzes kann daher jeweils durch Abfrage des Registers RB erhalten werden.

Für diese Schaltungsanordnung ergibt sich folgende Arbeitsweise: In dem Diagramm nach F i g. 2 ist auf der horizontalen Zeitachse t eine Zeiteinteilung eingetragen. Die Zeitabschnitte Tl, T2 usw. entsprechen jeweils der Dauer einer Verbindung zwischen dem Adreßzähler DA und einem Speicherplatz im Speicher MC. Jeder dieser Zeitabschnitte ist weiter in je vier Zeitelemente tO, ti, t2, t3 unterteilt.

Im vorliegenden Beispiel ist ein aus fünf Speicherplätzen bestehender Speicher angenommen, wobei die Vorgänge in jedem Speicherplatz in einer der mit Nummer 1 bis 5 bezifferten Horizontalreihen des Zeitdiagramms nach Fig. 2 dargestellt sind. In Fig. 2 sind ferner zwei Horizontalreihen zur Darstellung der Vorgänge in den Registern RA und RB angedeutet. Als Adressen der Speicherplätze werden der Einfachheit halber die Ziffern 1 bis 5 angenommen.

Im Ausgangszustand enthalte das Register RA die Ziffer O, der die Bedeutung »keine Adresse gespeichert« entspricht. Zum Anfangszeitpunkt des Zeit-

elements ίθ innerhalb des Zeitabschnitts Tl (kurz Tl/t O genannt) ruft der Adreßzähler DA den Speicherplatz 1 auf. Die Adresse dieses Speicherplatzes, d. h. die Ziffer 1, wird aus dem Speicherplatz ausgelesen und in das Schreib-Lese-Register LE zur Übermittlung an die Logikschaltung CL übertragen. Da •dieser Speicherplatz als frei angenommen ist, überträgt die Logikschaltung CL die Ziffer 1 über eine während des Zeitelements tO geöffnete Torschaltung 11 in das Register RA. Tatsächlich bestehen die verwendeten Adressen aus einer größeren Anzahl von Binärzeichen, und sie werden deshalb in üblicher Weise durch eine entsprechende Anzahl von Torschaltungen und anderen Elementen gleichzeitig übertragen.

Gleichzeitig mit den erwähnten Vorgängen wird gemäß F i g. 2 im Speicherplatz 1 die bisher im Register RA enthaltene Ziffer 0 eingeschrieben. Diese Übertragung erfolgt über die Leitung ins und die Logikschaltung CL. Dies bedeutet, daß im Register RA anfangs keine freie Speicheradresse enthalten war.

Zum Zeitpunkt Γ l/t 1, d.h. im gleichen Abfrage- ' takt, wird die in das Register RA aufgenommene Adresse 1 in das Register RB übertragen, welches bislang ebenfalls die Ziffer 0 enthielt. Vom Inhalt »Adress%0« des Register ÜB wird gleichzeitig die Voraussetzung für die Übernahme einer Adreßziffer in das Register RB abgeleitet. Für diesen Zweck gibt das Register RB über die Leitung Iz ein Bedingungssignal an die Torschaltung ρ 4, welches die Öffnung dieser Torschaltung durch ein weiteres Synchronsignal zum Zeitpunkt ti vorbereitet. Gleichzeitig wird das Register RA durch eine nicht dargestellte Einrichtung in einen der Adreßziffer 0 entsprechenden Zustand zurückgeführt.

Speicherplatz 2 wird während des Zeitabschnittes T 2 aufgerufen. Da dieser Speicherplatz frei ist, wird seine Adresse in das Register RA übertragen. Letzteres hat noch die Adreßziffer 0 zum Inhalt, welche folglich in den Speicherplatz 2 eingeschrieben wird. Das Register RA bewahrt zunächst über den Zeitpunkt T l/t 1 hinaus die aufgenommene Adresse 2, da Register RB im vorausgegangenen Aufruftakt eine Adresse aufgenommen hatte, und somit das Vorbereitungssignal über Leitung Iz ausgefallen ist.

Speicherplatz 3 wird während des Zeitabschnittes Γ 3 aufgerufen. Da dieser Speicherplatz frei ist, wird seine Adresse in das Register RA übertragen. Letzteres enthält nun die Adresse 2, welche über die Leitung ins zur Logikschaltung CL übertragen wird. Diese Adreßziffer stellt die Adresse des vorangehenden Speicherplatzes dar und wird noch während des auf den Zeitpunkt Γ3/ίΟ folgenden Zeitelements in den Speicherplatz 3 eingeschrieben. Nunmehr enthält also Register RA die Adresse 3 und Register RB die Adresse 1. Entsprechende Vorgänge laufen bei der Abfrage der Speicherplätze 4 und 5 ab, wobei Register RA deren Adresse aufnimmt. Die Speicherplätze 4 und 5 selbst nehmen währenddessen die Adressen 3 bzw. 4 auf, die den jeweils vorangehenden freien Speicherplatz bezeichnen.

Während des Zeitabschnittes Γ 6 wird Speicherplatz 1 erneut aufgerufen. Register RA nimmt nunmehr die Adresse 1 auf, während die Adresse 5 in den Speicherplatz 1 eingeschrieben wird. Daraufhin stellt die Vergleicherschaltung CC Inhaltsgleichheit der Register RA und jRJS fest. Darauf wird ein Befehl abgeleitet und über die Leitung an sowie die Tor

schaltung ρ 2, an, RA übermittelt, welcher die Löschung der Adresse im letztgenannten Register veranlaßt. Damit enthält Register RA die Ziffer O. Diese Ziffer wird beim nächsten Abfragetakt auch an Stelle der dort vorhandenen Adresse 1 in den Speicherplatz 2 eingeschrieben, so daß die Adresse 1 nunmehr lediglich im Register RB vorhanden ist. Die beschriebenen Vorgänge führen also dazu, daß jeder freie Speicherplatz in einem entsprechenden Abschnitt

ίο von Speicherelementen die Adresse des jeweils vorangehenden freien Speicherplatzes enthält. Dies gilt jedoch nicht für Speicherplatz 2, dessen vorangehende Speicherplatzadresse im Register RB steht. Die in die freien Speicherplätze eingeschriebenen Adressen bilden also im Anschluß an die im Register RB enthaltene Adresse eine mit der höchsten Adreßziffer endende Folge.

Die Belegung des ersten Speicherplatzes möge z. B. in den auf T6/i2 folgenden Zeitelement eintreten.

Diese Zeitelemente sind jeweils für die Durchführung der Belegung vorgesehen. Ein Belegungsvorgang selbst ist in der untersten Zeile in F i g. 2 jeweils mit einem Pfeil gekennzeichnet.

Die jeweils im Register RB enthaltene Adresse wird durch den Markierer MQ ausgelesen und über die Leitung pr an die Logikschaltung CL übergeben. Letztere steuert daraufhin über die Torschaltungen ρ 6 und ρ 7 den Abtaster EX auf den entsprechenden Speicherplatz, im betrachteten Zeitabschnitt also auf den Speicherplatz 1. Der Inhalt des letzteren, insbesondere auch die darin enthaltene Adresse des vorangehenden freien Speicherplatzes, d.h. Adreßziffer5, wird ausgelesen. Anschließend führt die Logikschaltung noch innerhalb des auf T6/i2 folgenden Zeitelements die Belegung dieses Speicherplatzes durch Einschreiben der Adresse des Verbindungssatzes aus. Außerdem werden noch einige andere vom Markierer MQ gelieferte Informationen in diesen Speicherplatz eingeschrieben. Im Zeitdiagramm nach F i g. 2 ist der Belegungszustand durch Schraffur der entsprechenden Zeile angedeutet. Die aus dem belegten Speicherplatz ausgelesene Adreßziffer 5 wird nunmehr über die zur Zeit t2 geöffnete Torschaltung ρ3 in das Register RB überführt.

Die anschließende Belegung der Speicherplatzes, 4, 3 und 2 erfolgt in entsprechender Weise, während der Abfragezeitabschnitte T 7 bis TlO. Dabei liefert jeder abgefragte und belegte Speicherplatz die Adresse eines anderen freien Speicherplatzes. Nachdem in dieser Weise auch Speicherplatz 2 belegt ist, sind alle verfügbaren Speicherplätze besetzt. Diese Reihenfolge ist bei Erreichen des Speicherplatzes 2 unterbrochen, da die hierin enthaltene Adreßziffer 2 ausgelöscht wurde. Infolgedessen wird in das Register RB nach Auslesen der hierin enthaltenen Adreßziffer 1 die Ziffer 0 eingeschrieben, durch deren Abfrage beim nächstfolgenden Aufruftakt die Belegung unterbrochen und somit eine Doppelbelegung des Speicherplatzes 1 verhindert wird.

Während der beschriebenen Vorgänge hatte das Register RA zur Zeit T 7 bzw. T 8 die Adressen der freien Speicherplätze 2 bzw. 3 aufgenommen. Ferner war während des auf TS/t2 folgenden Zeitelements die aus Speicherplatz 4 ausgelesene Adreßziffer 3 in das Register RB überführt worden. Die Vergleicherschaltung CC stellt draufhin die Inhaltsgleichheit der beiden Register fest und veranlaßt die Löschung der Adreßziffer im Register RA über die Lei-

tung an und Torschaltung^2. Die Logikschaltung ruft sodann die Speicherplätze 4 und 5 auf, die beide belegt sind. Register RA enthält währenddessen weiterhin die Adreßziffer 0. Vom Zeitpunkt T 10/t 2 an sind sämtliche Speicherplätze belegt, und beide Register RA und RB enthalten die Adreßziffer 0.

Es sei nun angenommen, daß der Speicherplatz 1 zu Beginn des Zeitabschnittes Γ10 aus dem Belegungszustand freigegeben wird. Während des Zeitabschnittes TU wird dieser Speicherplatz aufgerufen, ία und es folgen wiederum die bei der Beschreibung des Zeitabschnittes Tl erwähntenVorgänge. Hierbei wird die vom Speicherplatz 1 ausgelesene und vom Register RA aufgenommene Adreßziffer 1 in das Register RB übertragen. Weiterhin werde zu Beginn des Zeitabschnittes T12 der Speicherplatz 2 freigegeben. Bei dem entsprechenden Aufruf enthält Register RA die Adreßziffer 2, zunächst bis zum Zeitpunkt T12/12. Nun werde aber z.B. der Speicherplatz 1 belegt. Dieser liefert jedoch als eingeschriebene Adresse die Ziffer 0, weshalb während des auf T 12ItZ folgenden Zeitelements die Torschaltung ρ4 öffnet und die bisher im Register RA enthaltene Adreßziffer 2 in das Register RB überführt wird.

Auf diese Weise wird also bei besetztem Gesamtspeicher die sofortige Überführung einer frei werdenden Speicherplatzadresse in das Abfrageregister RB sichergestellt.

In Fig.2 ist noch in entsprechender Weise der Anfang des Zeitabschnittes T13 dargestellt, in welchem der Speicherplatz 3 aufgerufen wird. Dabei ist angenommen, daß dieser Speicherplatz seit dem Beginn des Zeitabschnittes T12 freigegeben ist. Register RA enthält im Endzustand die Adreßziffer 3.

Über das beschriebene Beispiel hinaus sind zahlreiche Abwandlungen und Ausgestaltungen der Erfindung denkbar. Insbesondere ist die Verwendung

andersartiger Speicher und eine abweichende Aufteilung des Zeitablaufs der Arbeitsvorgänge denkbar.

Claims (3)

Patentansprüche:

1. Schaltungsanordnung zur Auswahl freier Speicherplätze, die einer gemeinsamen Auswahlbedingung unterliegen, aus einer Mehrzahl von adressierten Speicherplätzen, die aufeinanderfolgend abfragbar sind, insbesondere für Fernsprechvermittlungsanlagen mit Verbindungssätzen, dadurch gekennzeichnet, daß ein erstes Register (RA) zur Aufnahme einer in der Abfragereihenfolge zuerst ausgewähltem Adresse eines freien Speicherplatzes und ein zweites Register (RB) zur anschließenden Übernahme dieser Adresse vorgesehen ist und daß die Adresse im Fall bereits eingetretener Belegung des zweiten Registers (RB) durch eine früher aus dem ersten Register (RA) übernommene Adresse in den jeweils nächstfolgend ausgewählten freien Speicherplatz (MC, Nummer 1 bis 5) und von dort nach Entnahme der früher übernommenen Adresse aus dem zweiten Register (RB) in dieses rückübertragbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für den Fall gleichzeitigen Auftretens einer Adresse in beiden Registern (RA, RB) eine Einrichtung (CC, an, p2) zur Löschung der Adresse im ersten Register (RA) vorgesehen ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für den Fall fehlender Adresse in einem aufgerufenen Speicherplatz (MC) das zur Rückübertragung einer Adresse bereite zweite Register (RB) auf das erste Register (RA) umschaltbar ist.

Hierzu 1 Blatt Zeichnungen

509 568/110 4.65 © Bundesdruckerei Berlin