DE1191124B

DE1191124B - Method and arrangement for the temporal expansion or compression of speech sounds

Info

Publication number: DE1191124B
Application number: DEJ22903A
Authority: DE
Inventors: Walter K French; Oliver W Johnson Jun
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1961-12-29
Filing date: 1962-12-22
Publication date: 1965-04-15

Description

Verfahren und Anordnung zur zeitlichen Dehnung oder Verdichtung von Sprachlauten Die Erfindung betrifft ein Verfahren und eine Anordnung zur zeitlichen Dehnung oder Verdichtung von Sprachlauten; es werden dabei einzelne Teile der Sprache wiederholt bzw. ausgeschieden.Method and arrangement for the temporal expansion or compression of Speech sounds The invention relates to a method and an arrangement for temporal Stretching or compression of speech sounds; it becomes individual parts of the language repeated or eliminated.

Es sind bereits zwei Verfahren zum zeitlichen Verdichten aufgezeichneter Sprachlaute bekannt. Das eine Verfahren erreicht dieses Ziel durch Erhöhung der Wiedergabegeschwindigkeit der aufgezeichneten Signale, wodurch alle Frequenzen um einen dem Verhältnis der Beschleunigung entsprechenden Betrag erhöht werden. Das andere Verfahren arbeitet mit der Wiedergabe bestimmter herausgeschnittener Abschnitte. Wenn einzelne Abschnitte auf den aufgezeichneten Sprachlauten entnommen werden, kann dadurch eine Erhöhung der Sprechgeschwindigkeit ohne große Verluste an Verständlichkeit und ohne Verschiebung der Frequenz des Grundtons des Sprechers erreicht werden. Dies geschieht z. B. bei Tonbandaufzeichnungen durch einen rotierenden Magnetkopf mit mehreren Spalten.Two methods of time compression are already recorded Speech sounds known. One method achieves this goal by increasing the Playback speed of the recorded signals, reducing all frequencies around can be increased by an amount corresponding to the ratio of the acceleration. That other method works with the reproduction of certain cut-out sections. If individual sections are taken from the recorded speech sounds, can thereby increase the speed of speech without great loss of intelligibility and can be achieved without shifting the frequency of the speaker's fundamental tone. This happens e.g. B. with tape recordings by a rotating magnetic head with multiple columns.

Mit Hilfe eines solchen Schnittverfahrens hat man Sprachlaute entweder gedehnt oder verdichtet, indem man unterschiedslos Teile der Schwingungen herausgeschnitten oder dupliziert hat, um die Sprachlaute auf eine gewünschte Länge zu dehnen oder zu verdichten. Aus einer Welle, aus der unterschiedslos ausgewählte Teile herausgeschnitten oder hineindupliziert worden sind, entsteht ein Ton von schlechter Qualität. Bei diesem Verfahren geschieht das Herausschneiden ohne Rücksicht auf die einzelnen Grundtonperioden. Die schlechte Qualität bei der Dehnung oder Verdichtung hat ihre Ursache darin, daß die Grundfrequenz der Sprachlaute gestört wird.With the help of such an editing process one has speech sounds either stretched or compressed by indiscriminately cutting out parts of the vibrations or duplicated in order to stretch the speech sounds to a desired length or to condense. From a wave from which indiscriminately selected parts are cut out or have been duplicated in, the result is a poor quality sound. at In this process, the cutting out takes place regardless of the individual Root periods. The poor quality of stretching or compaction has its own way The reason for this is that the fundamental frequency of speech sounds is disturbed.

Der Grundton eines Sprachlautes wird bestimmt durch das Verhalten der Stimmbänder. Beim Äußern eines stimmhaften Lautes bewegen sich jeweils die Stimmbänder so zusammen und dann auseinander, daß die Größe der zwischen ihnen bestehenden Öffnung verändert wird. Diese Öffnung ist die sogenannte Stimmritze. Bei einer konstanten Tonhöhe bewegen sich die Stimmbänder in regelmäßigen Abständen zusammen und auseinander. Während eines Teils jedes Zyklus ist die Stimmritze vollständig geschlossen, und die Luftzufuhr aus der Lunge bewirkt einen Druckanstieg, der zu diesem Zeitpunkt ein Maximum erreicht. Wenn sich die Stimmritze öffnet, findet ein explosiver Luftausbruch statt, wodurch der Druck absinkt. Der Zeitabstand zwischen diesen Ausbrüchen bestimmt die Grundtonhöhe.The basic tone of a speech sound is determined by the behavior the vocal cords. When a voiced sound is uttered, the vocal cords move so together and then apart that the size of the opening between them is changed. This opening is the so-called glottis. At a constant At pitch, the vocal cords move together and apart at regular intervals. During part of each cycle, the glottis is completely closed, and The air supply from the lungs causes a pressure increase at this point reached a maximum. When the glottis opens, there is an explosive burst of air instead, causing the pressure to drop. The time interval between these outbreaks is determined the basic pitch.

Die Stimmritze bildet mit dem Kehlkopf ein akustisches Netzwerk. Durch dieses Netzwerk werden dem Grundton höhere Frequenzen überlagert, die Höhe des Grundtons wird dadurch jedoch nicht verändert. Der Energiefluß zum Erzeugen der stimmhaften Laute findet in explosiven Ausbrüchen statt, und bei einem Dehnungsvorgang, bei dem die Wiedergabegeschwindigkeit verändert wird, ist es unvermeidlich, daß der Zeitabstand zwischen diesen Ausbrüchen verändert wird, d. h., der Grundton wird proportional verändert.The glottis forms an acoustic network with the larynx. By higher frequencies are superimposed on the fundamental, the pitch of the fundamental however, this does not change it. The flow of energy to create the voiced Lute takes place in explosive bursts, and in a stretching process which the playback speed is changed, it is inevitable that the The time interval between these outbreaks is changed, d. i.e., the root becomes changed proportionally.

Eine periodische Welle, wie komplex sie auch sein mag, hat die Eigenschaft, daß nach einer bestimmten Zeitdauer, der sogenannten Periode, eine Wiederholung eintritt. Im Falle einer genau periodischen Welle ist die Wiederholung genau. Im Falle einer fast periodischen Welle, z. B. der Sprache, ist die Wiederholung zwar ungenau, aber trotzdem leicht erkennbar.A periodic wave, however complex it may be, has the property that after a certain period of time, the so-called period, a repetition entry. In the case of an exactly periodic wave, the repetition is exact. in the Case of an almost periodic wave, e.g. B. the language, the repetition is indeed imprecise, but easily recognizable.

Die Erfindung baut auf dieser Erkenntnis auf und offenbart ein Verfahren und eine Anordnung zur zeitlichen Dehnung oder Verdichtung von Sprachlauten, bei denen die Frequenz des Grundtons des Sprechers nicht verändert wird und keine Verschlechterung der Qualität der Sprachlaute eintritt. Gemäß der Erfindung wird dies dadurch erreicht, daß eine Periode der Grundschwingung wiederholt bzw. ausgeschieden wird. Vorteilhafterweise werden die in elektrische Analogsignale umgesetzten Sprachlaute in Digitalsignale umgewandelt, in einen ersten Speicher eingespeichert und Angaben aus dem ersten Speicher abhängig vom Ergebnis eines Vergleichs zwischen dem tatsächlichen und gewünschten Dehnungs- bzw. Verdichtungsverhältnis in einen zweiten Speicher einmal oder mehrmals bzw. nicht übertragen. Die Erfindung kann angewendet werden für 1. die Speicherung von Sprachsignalen mit dem Ziel, den erforderlichen Speicher-Platzbedarf mittels der Kompression zu verringern; bei der Entnahme aus dem Speicher wird die Information später wieder gedehnt; 2. die Übertragung von Sprachsignalen über Leitungen nach Anwendung der Kompression mit dem Ziel, die Übertragungszeit (Leitungsbelelegungszeit) zu verringern; dabei kann am anderen Ende der Übertragung entweder eine erneute Dehnung vorgenommen oder das komprimierte Signal unmittelbar hörbar gemacht werden unter Inkaufnahme einer verminderten Silbenverständlichkeit; 3. die Kombination der unter 1 und 2 genannten Verwendungszwecke; ein Anwendungsbeispiel wäre hier eine Anlage zur Durchsage von Börsenkursen, bei der die Sprachsignale in komprimierter Form (zwecks Einsparung von Speicherplatz) gespeichert und auf Abruf einer fernen Teilnehmerstation in komprimierter oder gedehnter Form übertragen werden.The invention builds on this knowledge and discloses a method and an arrangement for the temporal expansion or compression of speech sounds in which the frequency of the fundamental tone of the speaker is not changed and the quality of the speech sounds does not deteriorate. According to the invention, this is achieved in that a period of the fundamental oscillation is repeated or eliminated. Advantageously, the speech sounds converted into electrical analog signals are converted into digital signals, stored in a first memory and information from the first memory is transferred to a second memory once or several times or not depending on the result of a comparison between the actual and desired expansion or compression ratio. The invention can be used for 1. the storage of speech signals with the aim of reducing the required memory space requirement by means of compression; When it is removed from the memory, the information is later expanded again; 2. the transmission of voice signals over lines after the application of compression with the aim of reducing the transmission time (line seizure time); at the other end of the transmission, either a renewed stretching can be carried out or the compressed signal can be made audible immediately while accepting reduced syllable intelligibility; 3. the combination of the purposes mentioned under 1 and 2; An application example here would be a system for announcing stock exchange prices, in which the voice signals are stored in compressed form (to save memory space) and are transmitted in compressed or expanded form on request from a remote subscriber station.

Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen. Die Erfindung wird nunmehr an Hand der nachstehend aufgeführten Zeichnungen beschrieben. Es zeigt F i g. 1 ein vereinfachtes Blockschaltbild der Anordnung gemäß der Erfindung, F i g. 2 ein Beispiel einer Tonfrequenzschwingung, F i g. 3 einen Lageplan für die F i g. 3 a bis 3 h, F i g. 3 a bis 3 h ein ausführliches Blockschaltbild der Anordnung, F i g. 4 eine Umwandlungstabelle, F i g. 5 einen Lageplan für die F i g. 5 a und 5 b, F i g. 5 a und 5 b ein Funktionsdiagramm für die Anordnung.Further features of the invention emerge from the subclaims. The invention will now be described with reference to the drawings listed below. It shows F i g. 1 shows a simplified block diagram of the arrangement according to the invention, F i g. FIG. 2 shows an example of audio frequency oscillation, FIG. 3 a site plan for the F i g. 3 a to 3 h, F i g. 3 a to 3 h a detailed block diagram of the arrangement, F i g. 4 is a conversion table, FIG. 5 shows a site plan for FIG. 5 a and 5 b, F i g. 5 a and 5 b show a functional diagram for the arrangement.

Vor der Eingabe der ersten Tondaten wird die gewünschte Zeitdauer oder das Verdichtungs-Dehnungsverhältnis im Block 10 eingestellt Die Toneingabe 12 ist mit einem Analog-Digital-Wandler 14 verbunden, der die Signale in Ziffernform umsetzt und sie in einem Eingabespeicher 16 speichert. Außerdem ist die Toneingabe 12 mit einem Grundtondetektor 18 verbunden, der die Grund- oder Stimmritzonfrequenz der Stimme des betreffenden Sprechers feststellt.Before entering the first tone data, the desired period of time or the compression-elongation ratio in the block 10 is adjusted, the sound input 12 is connected to an analog-to-digital converter 14 which converts the signals into digits form and stores them in an input memory sixteenth In addition, the tone input 12 is connected to a fundamental tone detector 18 , which detects the fundamental or vocal scratch tone frequency of the voice of the speaker in question.

Ein @Gruddtonperiodendetektor 20 bewirkt in Verbindung mit dem Ausgang des Grundtondetektors 18 die Abfragung einer ausgewählten Gruppe von Speicherstellen im Eingabespeicher 16 und bestimmt das Ende einer ersten Grundtonperiode. Die Kumulative Zahl der während der bestimmten Grundtonperioden belegten Register des Speichers 16 wird in einem Register 21 gespeichert. In einem ersten Vergleicher 22 wird die im Register 21 stehende Zahl mit einer Zahl in einem Register 23 verglichen, welches die Zahl von Speicherregistern speichert, die in einem Ergebnisspeicher 24 verwendet werden, welches die gedehnten oder verdichteten Daten enthält. Das so bestimmte tatsächliche Verhältnis wird in einem zweiten Vergleicher 26 mit dem vorher im Block 10 eingestellten gewünschten Verhältnis verglichen. Der Vergleich zwischen diesen beiden Verhältnissen bestimmt, ob die letzte bestimmte Grundperiode der Daten im Eingabespeicher 16 über eine Übertragungseinrichtung 28 zum Ergebnisspeicher 24 übertragen wird.A @Gruddtonperioddetektor 20 causes in connection with the output of the fundamental tone detector 18 the interrogation of a selected group of storage locations in the input memory 16 and determines the end of a first fundamental tone period. The cumulative number of the registers of the memory 16 occupied during the particular root period is stored in a register 21. In a first comparator 22, the number in register 21 is compared with a number in a register 23 which stores the number of storage registers which are used in a result memory 24 which contains the expanded or compressed data. The actual ratio determined in this way is compared in a second comparator 26 with the desired ratio previously set in block 10. The comparison between these two ratios determines whether the last specific basic period of the data in the input memory 16 is transmitted to the results memory 24 via a transmission device 28.

Die Grundtonperioden der in Ziffernform umgesetzten Audiosignale im Eingabespeicher 16 werden einzeln durch die Schaltung 20 bestimmt, und es wird bezüglich jedes solchen Impulses auf der Grundlage des Vergleichs zwischen dem tatsächlichen und dem gewünschten Verhältnis entschieden, ob die betreffende Datenimpulsperiode erstens aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 übertragen wird, zweitens mehr als einmal aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 übertragen wird, wodurch die Eingangssignale dupliziert oder gedehnt werden, oder drittens gelöscht wird, d. h. überhaupt nicht aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 übertragen wird, wodurch die Eingangsdaten verdichtet werden.The fundamental tone periods of the digitized audio signals in the input memory 16 are determined individually by the circuit 20, and for each such pulse it is decided, on the basis of the comparison between the actual and the desired ratio, whether the data pulse period in question is first transferred from the input memory 16 to the Results memory 24 is transferred, secondly more than once from the input memory 16 into the results memory 24 , whereby the input signals are duplicated or stretched, or thirdly is deleted, ie not at all from the input memory 16 in the result memory 24, whereby the input data be condensed.

Wenn die Daten aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 zu übertragen sind, wird ein Ausgangssignal dem zweiten Vergleicher 26 über eine Verbindung 30 der Übertragungseinrichtung 28 zugeleitet.When the data from the input memory 16 into the result memory 24 are to be transmitted, an output signal is sent to the second comparator 26 via a Connection 30 of the transmission device 28 is fed.

Wenn die Daten nicht zu übertragen sind, wird ein Ausgangssignal vom zweiten Vergleicher 26 über eine Verbindung 32 der Grundtonperiodendetektorschaltung zugeführt, um die Bestimmung der nächsten Grundtonperiode einzuleiten.If the data cannot be transferred, an output signal is sent from the second comparator 26 via a connection 32 of the fundamental tone period detector circuit to initiate the determination of the next fundamental period.

Wenn alle Eingangsdaten im Eingabespeicher 16 verarbeitet sind und entsprechende Teile von ihnen zum Ergebnisspeicher 24 übertragen worden sind, können die jetzt gedehnten oder verdichteten Daten aus dem Ergebnisspeicher 24 ausgelesen werden. Ein Signal wird aus dem Register 23 für verarbeitete Daten einer zweiten Übertragungseinrichtung 34 zugeführt, um die Auslesung über einen zweiten Digital-Analog-Wandler 36 zu einer Ausgabeschaltung 38 zu bewirken. Bei dieser Ausgabeschaltung kann es sich um eine Tonausgabe oder eine- Ausgabe aufgezeichneter Daten handeln.When all the input data in the input memory 16 have been processed and corresponding parts of them have been transferred to the results memory 24 , the now expanded or compressed data can be read out from the results memory 24. A signal is fed from the register 23 for processed data to a second transmission device 34 in order to effect the readout via a second digital-to-analog converter 36 to an output circuit 38. This output circuit can be a sound output or an output of recorded data.

Der Eingabespeicher 16 ist ein Kernspeicher mit 256 - 256 - 6 Speicherplätzen und hat daher eine Speicherkapazität von 65 536 6-Bit-Gruppen. Bei einer angegebenen Abfühlzeit von 18 kHz können die in etwas mehr als 3,5 Sekunden anfallenden Eingangsdaten gespeichert werden. Für diesen Speicher wird eine aus 16 Bits bestehende Adresse benötigt.The input memory 16 is a core memory with 256-256-6 memory locations and therefore has a storage capacity of 65,536 6-bit groups. At a specified The input data that accumulates in just over 3.5 seconds can be sampled at 18 kHz get saved. An address consisting of 16 bits is used for this memory needed.

Der Ergebnisspeicher 24 ist ein Kernspeicher mit 512 - 512 - 6 Speicherplätzen und hat daher eine Speicherkapazität von 262144 6-Bit-Gruppen. Bei der Abfühlfrequenz von 18 kHz können die in etwa mehr als 14,5 Sekunden verarbeiteten Daten gespeichert werden. In dem hier beschriebenen Ausführungsbeispiel ist daher der maximale Dehnungsfaktor etwa gleich 4. Der Ergebnisspeicher 24 benötigt eine aus 18 Bits bestehende Adresse. Die Kapazität jedes diese Speicher kann natürlich beliebig vergrößert werden.The result memory 24 is a core memory with 512-512-6 memory locations and therefore has a memory capacity of 262144 6-bit groups. At the sampling frequency of 18 kHz, the data processed in approximately more than 14.5 seconds can be stored. In the exemplary embodiment described here, the maximum expansion factor is therefore approximately equal to 4. The result memory 24 requires an address consisting of 18 bits. The capacity of each of these memories can of course be increased as required.

In F i g. 2 ist ein Beispiel einer Tonfrequenzschwingung in Abhängigkeit von der Zeit dargestellt. Die Kurve ist zwar kontinuierlich dargestellt, ist aber tatsächlich eine Umhüllende, die dadurch entsteht, daß bestimmte Proben, die aus einer elektrischen Analogdarstellung einer Toneingangswelle bei einer Frequenz von 18 kHz entnommen sind, miteinander verbunden werden.In Fig. Fig. 2 is an example of audio frequency vibration depending represented by time. The curve is shown continuously, is but actually an envelope that arises from certain samples that from an electrical analog representation of a sound input wave at a frequency of 18 kHz are taken together.

Der Spannungsbereich liegt zwischen O und 64 Volt. Es ist jedoch erwünscht, die »0«-Ebene auf die 32-Volt-Höhe anzuheben, wodurch man gleiche Amplituden über und unter der »0«-Ebene erlangen kann.The voltage range is between 0 and 64 volts. However, it is desirable to raise the "0" level to the 32 volt level, which results in equal amplitudes over and can attain below the "0" level.

Gemäß der vorhergehenden Definition der Grundfrequenz und bei Untersuchung der vertikalen Linien a, b, c usw. in F i g. 2 sind die Grundtonperioden klar erkenntlich. Der Kurvenverlauf zwischen den Linien a und b gleicht etwa dem Verlauf zwischen den Linien b und c und c und d. Für jeden stimmhaften Laut gibt es eine Vielzahl dieser Grundperioden, die einander so stark gleichen, und es gibt so viele davon, daß die Duplizierung einer oder mehrerer oder das Ausschließen einer oder mehrerer nur eine geringe oder gar keine Wirkung auf den endgültigen Tonlaut hat, der aus den verarbeiteten, in Ziffernwerte umgesetzten Daten reproduziert wird. Um also eine bestimmte Tonwelle zu komprimieren, werden bestimmte Grundtonperioden weggelassen. Soll die Tonwelle gedehnt werden, werden bestimmte Grundperioden je nach dem gewünschten Dehnungsverhältnis verzweifacht oder vermehrfacht. Durch unterscheidende Duplizierung oder Weglassung ganzer Grundtonperioden aus der Welle als Einheiten erhält man eine endgültige Welle, die weit besser ist als die, welche man durch unterschiedsloses Herausschneiden von Abschnitten der Welle oder Duplizieren von Abschnitten der Welle ohne Rücksicht auf den Beginn und das Ende der Grundperioden erhält.According to the previous definition of the fundamental frequency and when examining the vertical lines a, b, c etc. in FIG. 2 the keynote periods are clearly recognizable. The course of the curve between lines a and b is roughly the same as the course between lines b and c and c and d. For any voiced sound there are a multitude of these fundamental periods that are so closely alike, and there are so many of them, that duplicating one or more or excluding one or more has little or no effect on the final tone of the is reproduced from the processed data converted into digit values. So in order to compress a certain tone wave, certain fundamental tone periods are omitted. If the capstan is to be stretched, certain basic periods are doubled or multiplied depending on the desired stretch ratio. By discriminating duplication or omission of entire fundamental periods from the wave as units, one obtains a final wave that is far better than that which can be obtained by indiscriminately cutting out sections of the wave or duplicating sections of the wave regardless of the beginning and the end of the fundamental periods receives.

Obwohl für einen gegebenen stimmhaften Laut eine erste Grundtonperiode durch ein erstes Öffnen der Stimmritze eingeleitet wird und darauf andere, annähernd periodische Impulse folgen, ist es jedoch bei der Erfindung nicht unbedingt nötig, den tatsächlichen Beginn dieser ersten Grundtonperiode als Ausgangspunkt zu verwenden. Erforderlich ist es, daß nach Auswahl eines bestimmten Ausgangspunktes in einer Grundperiode die nachfolgenden Grundperioden als Ausgangspunkt an entsprechenden Punkten betrachtet werden. Die »Perioden« von verarbeiteten Daten werden also festgelegt durch die Auswahl des ersten Ausgangspunktes und als Einheiten dupliziert oder weggelassen.Although a first fundamental period for a given voiced sound is initiated by a first opening of the glottis and then others, approximately periodic pulses follow, but it is not absolutely necessary with the invention, to use the actual beginning of this first root period as a starting point. It is necessary that after selecting a certain starting point in a Basic period the following basic periods as a starting point at the corresponding Points are considered. The "periods" of processed data are thus determined by selecting the first starting point and duplicated or omitted as units.

Die Länge aller Grundtonperioden für die Stimme eines bestimmten Sprechers ist etwa gleich, und daher kann durch Feststellen der Länge einer oder mehrerer dieser Grundtonperioden und durch Anwendung eines der Probefrequenz proportionalen Faktors geschätzt werden, wie viele Adressen im Eingabespeicher 16 nötig sind, um eine einzige Grundtonperiode zu speichern. Durch eine Untersuchung der Daten, die in mehreren Adressen auf jeder Seite der geschätzten Endadresse aufgezeichnet sind, läßt sich die genaue Endadresse bestimmen. Um diese Untersuchung zu erleichtern, ist ein »Suchfenster« vorgesehen, das sich über beide Seiten des geschätzten Endes einer Grundtonperiodenadresse (Linien b, e, d usw.) erstreckt. Die Daten in allen Adressen innerhalb des Fensters werden abgefragt, um festzustellen, welche Adresse das tatsächliche Ende der Grundtonperiodendäten enthält. Diese Fenster sind in F i g. 2 durch die Linien W,-W., Wi -W2 , W,"-W." usw. angedeutet.The length of all the pitch periods for a particular speaker's voice is about the same, and therefore by determining the length of one or more of these pitch periods and applying a factor proportional to the sample frequency it can be estimated how many addresses are needed in the input memory 16 by a single pitch period save. By examining the data recorded in multiple addresses on each side of the estimated end address, the precise end address can be determined. To facilitate this investigation, a "search window" is provided that spans both sides of the estimated end of a root period address (lines b, e, d , etc.). The data in all addresses within the window is queried to determine which address contains the actual end of the root period dates. These windows are shown in FIG. 2 by the lines W, -W., Wi -W2 , W, "- W." etc. indicated.

Nach dem Feststellen der ungefähren Dauer der Periode der Stimme des Sprechers arbeitet das System gleich gut in bezug auf nichtperiodische, z. B. Reibelautteile der Tondaten, wie in bezug auf periodische Teile. Da die ungefähre Dauer der Periode und die Grenzen des Suchfensters festgelegt worden sind, wird der auf den höchsten Spitzenwert folgende Nulldurchgang ohne Rücksicht darauf festgestellt, ob die Schwingung an dem Beobachtungspunkt periodisch oder nichtperiodisch ist.After determining the approximate duration of the period of the voice of the Speaker, the system works equally well with respect to non-periodic, e.g. B. friction components of the note data, as with respect to periodic parts. As the approximate length of the period and the limits of the search window have been set, that becomes the highest Peak value following zero crossing regardless of whether the oscillation was determined is periodic or non-periodic at the observation point.

Das System enthält eine Anzahl von Datenregistern mit Buchstabenkennzeichnung. Jedes dieser Register ist ein mehrstelliges Register, das Worte in binärer Form speichern kann. Bei jedem dieser Register steht an jedem seiner Ausgänge jederzeit ein Spannungspegel zur Verfügung, der je nach dem Zustand der betreffenden Registerstelle mit 0 oder 1 bezeichnet wird. Jede Stelle eines Registers könnte z. B. eine bistabile Kippschaltung mit EIN- und AUS-Ausgängen sein.The system contains a number of data registers with letter identification. Each of these registers is a multi-digit register that contains words in binary form can save. Each of these registers is always available at each of its outputs a voltage level is available that depends on the state of the register point concerned is denoted by 0 or 1. Each digit of a register could e.g. B. a bistable Be toggle switch with ON and OFF outputs.

Das Register A ist ein 16-Bit-Register, das den ursprünglichen Ausgangsort von in den Eingabespeicher 16 eingegebenen Daten speichert. Nachdem dieser Wert einmal für einen bestimmten Toneingang festgelegt worden ist, bleibt er stets gleich. Das Register B ist ein 16-Bit-Register, das die nächste Adresse nach der zuletzt gespeicherten Datenangabe der in Ziffernform umgesetzten Eingabesignale in dem Eingabespeicher 16 speichert. Diese Adresse verändert sich wahrscheinlich mit jeder neuen Eingabe von in Ziffernform umgesetzten Daten. Das Register C ist ein 16-Bit-Register, das stets die Ausgangsadresse der zu verarbeitenden Grundtonperiode speichert. Zunächst speichert für die erste Grundtonperiode das Register C dieselbe Adresse wie das Register A, aber nach dem Verarbeiten der ersten Grundtonperiode sind die Adressen in den Registern C und A verschieden. Das Register D ist ein 16-Bit-Register, das die erste auf das Ende der in Verarbeitung befindlichen Grundtonperiode folgende Adresse speichert. Das heißt, das Register C speichert die Ausgangsadresse der zu verarbeitenden Grundtonperiode, und das Register D speichert die erste auf das Ende der betreffenden Grundtonperiode folgende Adresse.Register A is a 16-bit register that is the original output location of data entered into the input memory 16. After this value once it has been set for a particular sound input, it always remains the same. Register B is a 16-bit register that is the next address after the last stored data specification of the input signals converted into digit form in the input memory 16 stores. This address will likely change with each new entry of data converted in the form of digits. Register C is a 16-bit register that always stores the output address of the root period to be processed. First the register C stores the same address as that for the first root period Register A, but after processing the first root period are the addresses different in registers C and A. Register D is a 16-bit register that the first following the end of the root period being processed Saves address. That is, the register C stores the output address of the processing root period, and the register D stores the first at the end the address following the relevant root period.

Das Register E ist ein 18-Bit-Register, das dem Ergebnisspeicher 24 zugeordnet ist. Es speichert die Adresse, die sich derzeit im Speicheradreßregister (MAR-2) des Ergebnisspeichers 24 befindet. Die Adresse im Register E wird also gleichlaufend mit der Adresse in MAR-2 gehalten. Das Register F ist ein 18-Bit-Register, das ebenfalls dem Ergebnisspeicher 24 zugeordnet ist und die Adresse speichert, wo die Daten im Ergebnisspeicher 24 beginnen.The register E is an 18-bit register which is assigned to the result memory 24. It stores the address currently in the memory address register (MAR-2) of the result memory 24. The address in register E is therefore kept at the same time as the address in MAR-2. Register F is an 18-bit register which is also assigned to results memory 24 and stores the address where the data in results memory 24 begins.

Das Register G ist ein 18-Bit-Register, das der Schaltung 10 zugeordnet ist, welches das gewünschte Dehnungs- oder Verdichtungsverhältnis angibt, und speichert die Adresse, wo die Daten im Speicher 24 gemäß der angegebenen Abänderung enden sollen. Das Register H ist ein 9-Bit-Register, das derselben Schaltung zugeordnet ist und eine Zahl speichert, die das gewünschte Verdichtungs-Dehnungs-Verhältnis darstellt.Register G is an 18-bit register associated with circuit 10 which indicates the desired expansion or compression ratio and stores it the address where the data in memory 24 ends according to the indicated modification should. Register H is a 9-bit register associated with the same circuit and stores a number representing the desired compression-elongation ratio represents.

Das Register K ist ein 16-Bit-Register, das eine Zahl speichert, welche die akkumulative Zahl von Registern von Daten aus dem Eingabespeicher 16 darstellt, die sich aus den ermittelten Grundtonperioden ergibt, und zwar die Differenz zwischen der Adresse im Register D und der Adresse im Register A. Das Register L ist ein 18-Bit-Register, das die Differenz zwischen den Adressen in den Registern E und F speichert, also die Differenz zwischen der zuletzt verwendeten Adresse im Ergebnisspeicher 24 und der zuerst verwendeten Adresse im Ergebnisspeicher 24. Das Register J ist ein 9-Bit-Register, das das Verhältnis der im Ergebnisspeicher 24 benutzten Zahl von Adressen zu der akkumulativen Zahl von Adressen aus dem Register K speichert, d. h., der Wert im Register L wird durch den Wert im Register K dividiert.The register K is a 16-bit register which stores a number representing the accumulative number of registers of data from the input memory 16 resulting from the determined root periods, namely the difference between the address in the register D and the Address in register A. Register L is an 18-bit register that stores the difference between the addresses in registers E and F, i.e. the difference between the last address used in results memory 24 and the first address used in results memory 24. Register J is a 9-bit register which stores the ratio of the number of addresses used in result memory 24 to the accumulative number of addresses from register K, that is, the value in register L is divided by the value in register K.

Das Register M ist ein 6-Bit-Register, das eine Zahl speichert, welche die Zahl von Adreßpositionen des Eingabespeichers 16 darstellt, die vor dem geschätzten Ende einer Grundtonperiode geprüft werden. Der Beginn der Suchfensteradresse W1 wird bestimmt, indem der Wert des Registers M von dem Wert des Registers D subtrahiert wird. Das Register N ist ein 7-Bit-Register, das eine Zahl speichert, die gleich der Gesamtzahl von in dem Suchfenster enthaltenen Adreßpositionen ist. Das Register P ist ein 9-Bit-Register, das eine Zahl speichert, die gleich der ungefähren Zahl von Speicherregistern ist, welche nötig sind, um eine Grundtonperiode des Toneingangs für die Stimme des betreffenden Speichers zu speichern. Weitere Register werden im Laufe der Beschreibung erläutert.The register M is a 6-bit register which stores a number representing the number of address positions of the input memory 16 which are checked before the estimated end of a root period. The start of the search window address W1 is determined by subtracting the value of the M register from the value of the D register. Register N is a 7-bit register that stores a number equal to the total number of address locations contained in the search window. Register P is a 9-bit register which stores a number equal to the approximate number of storage registers necessary to store a key period of the sound input for the voice of that memory. Further registers are explained in the course of the description.

Nachdem die Grundtonperiode der Stimme des Sprechers bestimmt worden ist, wird die Adresse der Linie b (F i g. 2), die dem Ende der ersten Grundtonperiode annähernd entspricht, festgestellt. Danach wird das Suchfenster bis W1 geöffnet. Dann werden die Daten in allen Pufferregistern des Eingabespeichers 16 zwischen den Adressen W1 und W2 abgefragt, um einen positiven Maximalwert, auf den ein Nulldurchgang folgt, festzustellen.After the root period of the speaker's voice has been determined, the address of the line b (Fig. 2) which approximately corresponds to the end of the first root period is determined. Then the search window is opened up to W1. Then the data in all buffer registers of the input memory 16 between the addresses W1 and W2 are interrogated in order to determine a positive maximum value followed by a zero crossing.

Die nächste Adresse, die auf jeden einer positiven Spitze folgenden Nulldurchgang folgt, wird bestimmt. Wenn in einem Fenster W.-w. mehr als eine positive Spitze gefunden wird, steht im Register D diejenige Adresse, die dem Nulldurchgang nach dem positiven Spitzenwert folgt, und diese Adresse definiert das tatsächliche Ende der Grundtonperiode.The next address following each positive spike Zero crossing follows is determined. If W.-w. more than a positive Tip is found, the address in register D is that corresponds to the zero crossing after the positive peak, and this address defines the actual one End of the root period.

Nachdem das tatsächliche Ende der Grundtonperiode bestimmt worden ist, wird die Zahl der Register zwischen der Adresse der Anfangslinie a und der Adresse des Endes der Grundtonperiode (etwa Linie b für die erste Grundtonperiode) mit der Gesamtzahl der im Ergebnisspeicher 24 verwendeten Register verglichen. Dieser Vergleich ergibt das Verhältnis zwischen der Zahl der Register für die Eingabesignale, die untersucht worden sind, und der Zahl der im Ergebnisspeicher 24 benutzten Register. Gemäß einem Vergleich dieses Verhältnisses mit dem gewünschten Verhältnis werden die der zuletzt untersuchten Grundtonperiode entsprechenden Daten entweder in den Ergebnisspeicher 24 einkopiert oder aus ihm weggelassen. Wenn die Grundtonperiodendaten kopiert werden, wird wieder der Verhältnisvergleich durchgeführt, und es wird wieder eine Entscheidung über Kopieren oder nicht Kopieren getroffen. Durch eine Nicht-Kopieren-Entscheidung wird die Bestimmung des Endes der nächsten Grundtonperiode eingeleitet. Nach Feststellung der Endadresse der zweiten Grundtonperiode, etwa Linie c, wird die Zahl der Register zwischen der Anfangslinie a und dem Ende der zweiten Grundtonperiode mit der Zahl der im Ergebnisspeicher 24 benutzten Adressen verglichen. Man sieht also, daß das Verhältnis geprüft wird, nachdem das Ende jeder Impulsperiode festgestellt worden ist und nachdem jeweils Daten in den Speicher 24 übertragen worden sind, wodurch das gewünschte Verhältnis mit großer Genauigkeit während der ganzen Untersuchung und Übertragung von Daten aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 aufrechterhalten werden kann.After the actual end of the root period has been determined, the number of registers between the address of the starting line a and the address of the end of the root period (e.g. line b for the first root period) is compared with the total number of registers used in the result memory 24. This comparison gives the ratio between the number of registers for the input signals that have been examined and the number of registers used in the result memory 24. According to a comparison of this ratio with the desired ratio, the data corresponding to the last examined root period are either copied into the results memory 24 or omitted from it. When the root period data is copied, the ratio comparison is performed again, and a decision of copying or not copying is made again. A non-copying decision initiates the determination of the end of the next root period. After determining the end address of the second root period, for example line c, the number of registers between the start line a and the end of the second root period is compared with the number of addresses used in the result memory 24. It will thus be seen that the ratio is checked after the end of each pulse period has been determined and after each data has been transferred to memory 24, thereby obtaining the desired ratio with great accuracy throughout the examination and transfer of data from input memory 16 in FIG the results memory 24 can be maintained.

Nachdem alle Daten verarbeitet worden sind und die gewünschte Verdichtung oder Dehnung erreicht ist, werden die verarbeiteten Daten aus dem Ergebnisspeicher 24 ausgelesen.After all the data have been processed and the desired compression or expansion has been achieved, the processed data are read out from the results memory 24.

In den Zeichnungen ist dort, wo mehrere Leitungen benötigt werden, eine Einzelleitung dargestellt, bei der in einem Kreis die Zahl der tatsächlich benötigten Leitungen angegeben ist. Wenn mehrere Leitungen in eine Schaltung, z. B. eine UND-Schaltung, hineingeführt und die gleiche Anzahl Leitungen aus der Schaltung austritt, stellt die Anzahl der Leitungen gleichzeitig die Anzahl der betreffenden Schaltung dar.In the drawings, where several lines are required, a single line is shown with the number of actually in a circle required lines is specified. If several lines in a circuit, e.g. B. an AND circuit, introduced and the same number of lines from the circuit emerges, the number of lines simultaneously represents the number of those concerned Circuit.

F i g. 5 zeigt ein Funktionsdiagramm, das die Schritte beim Verarbeiten (Dehnen oder Verdichten) der im Eingabespeicher 16 stehenden Daten darstellt.F i g. FIG. 5 shows a functional diagram illustrating the steps involved in processing (expanding or compressing) the data in the input memory 16.

Die Sprachsignale werden durch das Mikrophon 50 (F i g. 3 a) in eine Analogspannung umgesetzt und über eine Leitung 52 einem Vergleicher 54 zugeführt. Dieser Vergleicher gehört zu einem Analog-Digital-Wandler (A!D), der die analogen elektrischen Eingangssignale in Ziffernform umsetzt, damit sie im Eingabespeicher 16 gespeichert werden können. Dieser AJD-Wandler enthält einen Treppen-Funktionsgenerator 56, einen Zähler 58, einen 1,2-MHz-Impulsgenerator 60, einen Impulszähler 62, zwei UND-Schaltungen 64 und 66 und zwei bistabile Kippschaltungen 68 und 70.The voice signals are converted into an analog voltage by the microphone 50 (FIG. 3 a) and fed to a comparator 54 via a line 52. This comparator belongs to an analog-to-digital converter (A! D), which converts the analog electrical input signals into digit form so that they can be stored in the input memory 16. This AJD converter contains a staircase function generator 56, a counter 58, a 1.2 MHz pulse generator 60, a pulse counter 62, two AND circuits 64 and 66 and two bistable multivibrators 68 and 70.

Es handelt sich bei diesem A/D-Wandler um eine bekannte Anordnung zum Umsetzen eines Spannungseingangssignals aus einer Analog- in eine Digitaldarstellung unter Verwendung einer Sägezahnspannung, die mit der Eingangsspannung verglichen wird. Bei diesem Sägezahngenerator 56 steigt die Sägezahnspannung je nach dem Wert im Zähler 58 schrittweise an. Die Prüfimpulsfrequenz des A/D-Wandlers wird durch den Impulsgenerator 60 mit Taktimpulsen einer Frequenz von 18 kHz bestimmt. Jeder durch eine UND-Schaltung 64 weitergeleitete 18-kHz-Impuls wird über eine Leitung 72 der bistabilen Kippschaltung 70 zugeführt und stellt sie in ihren 1-Zustand. Im 1-Zustand leitet die bistabile Kippschaltung 70 Impulse aus dem Impulsgenerator 60 durch die UND-Schaltung 66 in den Zähler 58 weiter. Da sich die Ausgangsspannung des Sägezahngenerators in positiver Richtung mit Erhöhung des Zählwertes im Zähler 58 verändert, wird der Punkt, wo sie gleich der momentanen Spannung auf Leitung 52 ist, vom Vergleicher 54 abgefühlt. Das sich plötzlich ändernde Ausgangspotential des Vergleichers wird benutzt, um einen Impuls zu erzeugen, der über eine Leitung 74 zum 0-Eingang der bistabilen Kippschaltung 70 gesendet wird, um zu verhindern, daß weitere Impulse in den Zähler 58 gelangen. Der nächste über die UND-Schaltung 64 weitergeleitete 18-kHz-Impuls liest den Wert im Zähler 58 aus und stellt dabei den Zähler auf Null zurück, wodurch der Sägezahnwert auf Null zurückgeführt wird, und setzt die Kippschaltung 70 in ihren 1-Zustand.This A / D converter is a known arrangement for converting a voltage input signal from an analog to a digital representation using a sawtooth voltage which is compared with the input voltage. In this sawtooth generator 56, the sawtooth voltage increases step by step depending on the value in counter 58. The test pulse frequency of the A / D converter is determined by the pulse generator 60 with clock pulses having a frequency of 18 kHz. Each 18 kHz pulse passed on by an AND circuit 64 is fed via a line 72 to the flip-flop circuit 70 and sets it to its 1 state. In the 1 state, the bistable multivibrator 70 forwards pulses from the pulse generator 60 through the AND circuit 66 into the counter 58 . Since the output voltage of the sawtooth generator changes in the positive direction as the count value in counter 58 increases, the point at which it is equal to the instantaneous voltage on line 52 is sensed by comparator 54. The suddenly changing output potential of the comparator is used to generate a pulse which is sent via a line 74 to the 0 input of the flip-flop circuit 70 in order to prevent further pulses from reaching the counter 58. The next 18 kHz pulse passed on via AND circuit 64 reads the value in counter 58 and resets the counter to zero, whereby the sawtooth value is returned to zero, and sets flip-flop 70 to its 1 state.

Wenn die Bedienungsperson bereit ist, in das Mikrophon 50 zu sprechen, drückt sie eine Sprechtaste 80 und stellt so eine Verbindung zu einer Leitung 82 her, um eine monostabile Kippschaltung (MK) 84 anzustoßen. Der Ausgangsimpuls von MK 84 gelangt über eine Leitung 86 zu einer bistabilen Kippschaltung 88, die in den 1-Zustand gebracht @::=rc. Außerdem fließt die Ausgangsspannung von MK 84 auf eine Leitung 90, die sich in drei Leitungen 92, 94, 96 aufteilt. Das Signal auf Leitung 96 fließt zu einer ODER-Schaltung 98 (F i g. 3 g), wodurch Eingangsimpulse über eine Gruppe von achtzehn Leitungen 100 zu einem Speicheradreßregisterr (1174R-2) im Ergebnisspeicher 24 gelangen, um es auf eine erste Adresse einzustellen. Dies könnte jede beliebige Adresse sein, aber für das hier beschriebene Beispiel sei angenommen, daß diese voreingestellte Adresse eine Null ist. Die Einzelleitung 96 ist an achtzehn ODER-Schaltungen angeschlossen, deren Ausgangssignale dem JhlAR-2 zugeleitet werden, um es auf die Anfangsadresse einzustellen. Außerdem verzweigt sich die Leitung 96 zu einer Leitung 97. Das Signal auf Leitung 97 stellt über eine ODER-Schaltung 99 eine bistabile Kippstufe 110 (F i g. 3 h) in den 0-Zustand.When the operator is ready to speak into the microphone 50, he presses a speak button 80 and thus establishes a connection to a line 82 in order to trigger a one-shot multivibrator (MK) 84. The output pulse from MK 84 arrives via a line 86 to a bistable trigger circuit 88, which is brought into the 1 state @ :: = rc. In addition, the output voltage from MK 84 flows to a line 90, which is divided into three lines 92, 94, 96 . The signal on line 96 flows to an OR circuit 98 (Fig. 3g) which causes input pulses to pass over a group of eighteen lines 100 to a memory address register (1174R-2) in result memory 24 for setting to a first address . This could be any address, but for the example described here it is assumed that this default address is a zero. The single line 96 is connected to eighteen OR circuits, the output signals of which are fed to the JhlAR-2 in order to set it to the starting address. In addition, the line 96 branches off to a line 97. The signal on line 97 sets a bistable multivibrator 110 (FIG. 3 h) to the 0 state via an OR circuit 99.

Das Signal auf Leitung 94 gelangt zur Speichereinheit (F i g. 3 c) und bringt sie als Vorbereitung für den Empfang von Eingangsdaten in den »Schreib«-Zustand. Das Signal auf Leitung 92 gelangt zu einer Gruppe von sechzehn ODER-Schaltungen 112 (F i g. 3 c), deren Ausgangssignal über sechzehn Leitungen 114 weitergeleitet wird, um das Speicheradreßregister (MAR-1) im Speicher 16 auf eine Anfangsadresse, z. B. Null, einzustellen. Das Signal auf Leitung 92 gelangt über eine Leitung 115 zu einem Verzögerer 116 und wird nach einer Verzögerung einer Gruppe von sechzehn UND-Schaltungen 118 zugeführt, die die voreingestellte Adresse aus dem MAR-1 in das Register A weiterleiten.The signal on line 94 reaches the memory unit (FIG. 3 c) and puts it in the "write" state in preparation for receiving input data. The signal on line 92 goes to a group of sixteen OR circuits 112 (FIG. 3 c), the output signal of which is forwarded over sixteen lines 114 to set the memory address register (MAR-1) in memory 16 to a starting address, e.g. B. zero to set. The signal on line 92 reaches a delay 116 via a line 115 and, after a delay, is fed to a group of sixteen AND circuits 118 , which forward the preset address from MAR-1 into register A.

Bei Einstellung von BK 88 in den 1-Zustand durch das Signal auf Leitung 86 ist das 1-Ausgangssignal einer UND-Schaltung 130 zugeleitet worden. Außerdem gelangt vom Mikrophon 50 ein Signal zu einer Leitung 132, die parallel zu einem Energieschwellendetektor 134 und einem Hochpaß HP 136 führt, deren unterer Grenzwert etwa bei 1 bis 2 kHz liegt. Auf den Hochpaß 136 folgt ein Gleichrichter 138 sowie ein Tiefpaß TP 140, dessen oberer Grenzwert bei etwa 500 Hz liegt. Die Kombination der drei Einheiten 136, 138 und 140 stellt die Grund-oder Stimmritzenfrequenz der Stimme des Sprechers fest. Das Ausgangssignal des Tiefpaßfilters 140 wird parallel einem Nulldurchgangsdetektor 142 und einem Energiepegeldetektor 144 zugeführt. Der Nulldurchgangsdetektor 142 gibt Signale auf eine Leitung 148 für jeden zweiten Nulldurchgang.When BK 88 is set to the 1 state by the signal on line 86, the 1 output signal has been fed to an AND circuit 130. In addition, a signal arrives from the microphone 50 to a line 132 which leads in parallel to an energy threshold detector 134 and a high-pass filter HP 136, the lower limit of which is approximately 1 to 2 kHz. The high-pass filter 136 is followed by a rectifier 138 and a low-pass filter TP 140, the upper limit of which is approximately 500 Hz. The combination of the three units 136, 138 and 140 determines the fundamental or glottis frequency of the speaker's voice. The output signal of the low-pass filter 140 is fed to a zero crossing detector 142 and an energy level detector 144 in parallel. The zero crossing detector 142 outputs signals on a line 148 for every other zero crossing.

Bei diesem Nulldurchgangsdetektor kann es sich z. B. um eine Anordnung handeln, die die Eingangsspannung mit einer Normspannung vergleicht und bei Gleichheit der Spannungen jeweils ein Ausgangssignal abgibt. Diese Ausgangssignale können einer bistabilen Kippschaltung zugeführt werden, die auf je zwei Eingangsimpulse einen Ausgangsimpuls liefert.In this zero crossing detector it can be, for. B. an arrangement act that compares the input voltage with a standard voltage and if they are equal each of the voltages emits an output signal. These output signals can be a bistable flip-flop are fed to each two input pulses one Output pulse supplies.

Das Ausgangssignal des Energiepegeldetektors 144 wird über eine Leitung 148 einer monostabilen Kippschaltung 150 mit einer Periode von 0,25 Sekunden zugeführt. Ihr Ausgangssignal gelangt über eine Leitung 152 zu einer UND-Schaltung 154 und schaltet dort alle Signale auf Leitung 146, die während der 0,25-Sekunden-Periode auftreten, durch zu Leitung 156 in einen sechsstufigen Zähler 158 (F i g. 3 b).The output signal of the energy level detector 144 is fed via a line 148 to a monostable multivibrator 150 with a period of 0.25 seconds. Its output signal reaches an AND circuit 154 via a line 152 and there switches all signals on line 146 that occur during the 0.25 second period through to line 156 in a six-stage counter 158 (FIG. 3 b ).

Der Energieschwellendetektor 134 stellt fest, daß ein Toreingang in das System eingegeben worden ist. Sein Ausgangssignal wird durch den 1-Zustand der bistabilen Kippschaltung (BK) 88 durch die UND-Schaltung 130 zu einer Leitung 170 weitergeleitet. Dieses Signal gelangt zum 0-Eingang der Bk 88 über eine Leitung 172 und stellt die BK 88 in den 0-Zustand zurück, und außerdem wird es über eine Leitung 174 dem 1-Eingang von der bistabilen Kippschaltung 68 zugeleitet und stellt ihn in den 1-Zustand.The energy threshold detector 134 determines that a gate input has been entered into the system. Its output signal is forwarded to a line 170 by the AND circuit 130 due to the 1 state of the bistable multivibrator (BK) 88. This signal arrives at the 0 input of the Bk 88 via a line 172 and resets the BK 88 to the 0 state, and it is also fed to the 1 input of the bistable multivibrator 68 via a line 174 and places it in FIG -State.

Die 1,2-MHz-Impulse aus dem Generator 60 werden dem Impulszähler 62 zugeführt, dessen Ausgang aus einer Reihe von 18-kHz-Prüfimpulsen besteht, die der UND-Schaltung 64 sowie einer Leitung 176 zugeführt werden. Außerdem werden diese Impulse an die UND-Schaltung 66 gelegt, dessen anderer Eingang der 1-Ausgang der bistabilen Kippschaltung (BK) 70 ist. Wenn die bistabile Kippschaltung (BK) 68 in den 1-Zustand geschaltet wird, wird der nächste Prüfimpuls aus dem Impulszähler 62 durch die UND-Schaltung 64 w=eitergeleitet und parallel dem Zähler 58, der dadurch zurückgestellt wird, und dem BK 70 zugeführt, der in den 1-Zustand geschaltet wird.The 1.2 MHz pulses from the generator 60 are fed to the pulse counter 62, the output of which consists of a series of 18 kHz test pulses which are fed to the AND circuit 64 and a line 176. In addition, these pulses are applied to the AND circuit 66, the other input of which is the 1 output of the bistable multivibrator (BK) 70 . When the bistable multivibrator (BK) 68 is switched to the 1 state, the next test pulse from the pulse counter 62 is passed on through the AND circuit 64 and fed in parallel to the counter 58, which is thereby reset, and to the BK 70, which is switched to the 1 state.

Wenn die BK 70 im 1-Zustand ist, steuert sie die 1,2-MIIz-Impulse durch die UND-Schaltung 66, wo sie im Zähler 53 gezählt werden. Diese 1,2-MHz-Impulse werden gezählt, bis die ansteigende Sägezahnspannung mit dem Analogwert auf Leitung 52 übereinstimmt, wodurch ein Signal über Leitung 74 an den 0-Eingang der BK 70 gelangt. Die BK 70 schaltet in den 0-Zustand und sperrt dadurch die UND-Schaltung 66, und die 1,2-MHz-Impulse können nicht mehr in den Zähler 58 gelangen. Der Stand des Zählers 58 stellt also den momentanen Analogwert auf Leitung 52 dar.When the BK 70 is in the 1 state, it controls the 1,2-MIIz pulses through the AND circuit 66, where they are counted in the counter 53. These 1.2 MHz pulses are counted until the rising sawtooth voltage matches the analog value on line 52, whereby a signal is sent via line 74 to the 0 input of the BK 70. The BK 70 switches to the 0 state and thereby blocks the AND circuit 66, and the 1.2 MHz pulses can no longer reach the counter 58. The status of counter 58 thus represents the current analog value on line 52.

Der nächstfolgende 18-kHz-Impuls aus dem Impulszähler 62 überträgt den Wert aus dem Zähler 58 zu einer Gruppe von sechs Leitungen 178 und stellt gleichzeitig den Zähler auf 0 zurück. Der binäre Stand des Zählers 58 wird über die Leitungen 178 dem Pufferregister MBR des Speichers 16 (F i g. 3 c) zugeleitet. Außerdem wird jetzt auch ein Ausgangsimpuls des Zählers 58 über eine Leitung 180. eine ODER-Schaltung 182 und eine Leitung 184 (F i g. 3 c) den Steuerschaltungen des Speichers 16 zugeführt, um die Speicherung des über die Leitungen 3.78 übertragenen Wertes an der dann im MAR-1 eingestellten Adresse zu bewirken. Das Signal auf Leitung 180 wird außerdem (F i g. 3 a) an einen Verzögerer 186 gelegt und nach einer Verzögerung über eine Leitung 188, eine ODER-Schaltung ?89 und eine Leitung 190 weitergeleitet, um MAR-1 einen Schritt weiterzuschalten, wodurch darin die nächste zu benutzende Adresse gespeichert wird. Der Toneingang wird mit der 18-kHz-Frequenz abgetastet und in aufeinanderfolgenden Pufferregistern (MBR) des Speichers 16 gespeichert, bis der Toneingang abgeschlossen ist und die Bedienungsperson die Sprechtaste 80 losläßt.The next following 18 kHz pulse from pulse counter 62 transfers the value from counter 58 to a group of six lines 178 and at the same time resets the counter to zero. The binary status of the counter 58 is fed to the buffer register MBR of the memory 16 (FIG. 3 c) via the lines 178. In addition, an output pulse of the counter 58 is now also fed to the control circuits of the memory 16 via a line 180, an OR circuit 182 and a line 184 (FIG. 3 c) in order to store the value transmitted via the lines 3.78 at the then to effect the address set in MAR-1. The signal on line 180 is also applied (FIG. 3a) to a delay 186 and, after a delay, passed on via a line 188, an OR circuit 89 and a line 190 to step MAR-1 one step further, whereby the next address to be used is stored in it. The sound input is sampled at the 18 kHz frequency and stored in successive buffer registers (MBR) of memory 16 until the sound input is complete and the operator releases the talk button 80 .

Wenn die Taste 80 losgelassen wird, macht sie Kontakt mit einer Leitung 200, um eine monostabile Kippschaltung 202 anzustoßen. Das Ausgangssignal dieser Kippschaltung 202 wird über eine Leitung 204 dem 0-Eingang der BK 68 zugeführt, wodurch die UND-Schaltung 64 gesperrt wird, und wird über eine Leitung 206 zu sechs verschiedenen Stellen übertragen. Es wird über eine Leitung 208 einer Gruppe von vier UND-Schaltungen zugeführt, die mit 210-1 bis 210M bezeichnet sind, und verzweigt sich von Leitung 208 über Leitung 212 über eine Gruppe von neun UND-Schaltungen 214. When the button 80 is released, it makes contact with a line 200 to trigger a one-shot circuit 202 . The output signal of this flip-flop 202 is fed via a line 204 to the 0 input of the BK 68, whereby the AND circuit 64 is blocked, and is transmitted via a line 206 to six different locations. It is fed via a line 208 to a group of four AND circuits, which are designated by 210-1 to 210M, and branches from line 208 via line 212 via a group of nine AND circuits 214.

Der über die Leitung 156 in den sechsstufigen Zähler 158 (F i g. 3 b) eingegebene Wert wird über sechs Leitungen 224 einem Dividierer 226 zugeleitet. Der zweite Eingang zum Dividierer 226 ist ein konstanter Wert 4500, der von einem Impulsgeber 228 über dreizehn Leitungen 230 angelegt wird. In der Dividierschaltung 226 wird die Zahl 4500 durch den im Zähler 158 enthaltenen Wert dividiert. Das Ausgangssignal der Schaltung 226 gelangt über neun Leitungen 232 zu der Gruppe von neun UND-Schaltungen 214. Die Ausgangssignale der UND-Schaltungen 214 werden über neun Leitungen 234 dem Register P (F i g. 3 e) zugeführt.The value entered via line 156 into six-stage counter 158 (FIG. 3 b) is fed to a divider 226 via six lines 224. The second input to the divider 226 is a constant value 4500 which is applied by a pulse generator 228 over thirteen lines 230 . In the dividing circuit 226 , the number 4500 is divided by the value contained in the counter 158. The output of the circuit 226 passes through nine lines 232 to the group of nine AND gates 214. The outputs of the AND circuits 214 to the register P (F i g. 3 e) are supplied via lines 234 nine.

Die Zahl 4500 aus dem Impulsgeber 228 ist dadurch festgelegt worden, daß die 18-kHz-Abtastfrequenz durch 4 dividiert wurde. Diese Division durch 4 entspricht der 1/4-Sekunden-Prüfperiode, die von der monostabilen Kippschaltung 150 bestimmt wird. Daher ist die während der 1/4-Sekunden-Periode im Zähler 158 gezählte Anzahl von Nulldurchgängen gleich einem Viertel der Frequenz des Grundtons der Stimme des Sprechers in Hz. Durch die Division der Zahl 4500 durch den im Zähler 158 stehenden Wert wird also die ungefähre Zahl von Abtastungen pro Sekunde für die Stimme des betreffenden Sprechers bestimmt und im Register P gespeichert.The number 4500 from the pulse generator 228 was determined by dividing the 18 kHz sampling frequency by four. This division by 4 corresponds to the 1/4 second test period determined by the monostable multivibrator 150. Therefore, the number of zero crossings counted in counter 158 during the 1/4 second period is equal to a quarter of the frequency of the fundamental tone of the speaker's voice in Hz. By dividing the number 4500 by the value in counter 158 , the approximate value is obtained Number of samples per second determined for the voice of the speaker in question and stored in register P.

Ausgewählte Ausgangsimpulse des Zählers 158 werden einer logischen Schaltung 235 (F i g. 3 b) zugeführt. Diese ausgewählten Ausgangsimpulse stammen aus den drei höchsten Stellen des Zählers 158. Die Ausgangsimpulse jeder Zählerstelle sind gemäß dem binären System ein 1-Ausgang und ein 0-Ausgang, d. h. ein EIN-Ausgang und ein AUS-Ausgang. Die logische Schaltung 235 enthält fünf UND-Schaltungen 236, 238, 240, 242 und 244. Der mit 25-1 bezeichnete 1-(EIN)-Ausgang der höchsten Stufe des Zählers ist an die UND-Schaltungen 240, 242 und 244 angeschlossen. Der 0-(AUS)-Ausgang dieser höchsten Stufe, der mit 25-0 bezeichnet ist, ist an die UND-Schaltungen 236 und 238 angeschlossen. Der 1-Ausgang der zweithöchsten Stufe des Zählers, der mit 24-1 bezeichnet ist, ist an die UND-Schaltungen 236, 238 und 244 angeschlossen. Der 0-Ausgang der zweithöchsten Stufe, der mit 24-0 bezeichnet ist, ist an die UND-Schaltungen 240 und 242 angeschlossen. Der !-Ausgang der dritthöchsten Stufe 2$ -1 ist an die UND-Schaltungen 238 und 242 angeschlossen. Der 0-Ausgang der dritthöchsten Stufe 2$-0 ist an die UND-Schaltungen 236 und 240 angeschlossen. Die Ausgänge der UND-Schaltungen 236 und 238 sind mit einer ODER-Schaltung 246 verbunden. Diese ist über eine Leitung 248 mit der UND-Schaltung 210-1 verbunden. Die Ausgänge der UND-Schaltungen 240, 242 und 244 sind über Leitungen 250, 252 und 254 an die UND-Schaltungen 210-2, 210-3 bzw. 210-4 angeschlossen. Die Ausgänge der UND-Schaltungen 210-1, 210-2, 210-3 und 210-4 führen zu den Leitungen 256-1, 256-2, 256-3 bzw. 256-4.Selected output pulses from counter 158 are applied to logic circuit 235 (Fig. 3b). These selected output pulses come from the three highest positions of the counter 158. The output pulses of each counter position are, according to the binary system, a 1 output and a 0 output, ie an ON output and an OFF output. The logic circuit 235 includes five AND circuits 236, 238, 240, 242 and 244. The 1 (ON) output, labeled 25-1, of the highest stage of the counter is connected to the AND circuits 240, 242 and 244 . The 0 (OFF) output of this highest stage, labeled 25-0, is connected to AND gates 236 and 238. The 1 output of the second highest stage of the counter, labeled 24-1, is connected to AND circuits 236, 238 and 244 . The 0 output of the second highest level, labeled 24-0, is connected to AND circuits 240 and 242 . The! Output of the third highest level 2 $ -1 is connected to the AND circuits 238 and 242 . The 0 output of the third highest level 2 $ -0 is connected to the AND circuits 236 and 240 . The outputs of the AND circuits 236 and 238 are connected to an OR circuit 246 . This is connected to the AND circuit 210-1 via a line 248 . The outputs of AND circuits 240, 242 and 244 are connected to AND circuits 210-2, 210-3 and 210-4, respectively, via lines 250, 252 and 254. The outputs of AND circuits 210-1, 210-2, 210-3 and 210-4 lead to lines 256-1, 256-2, 256-3 and 256-4, respectively.

Diese Verbindungen zu den Und-Schaltungen der logischen Schaltung 235 teilen den Toneingang in vier Frequenzbereiche zwischen 64 und 252 Hz ein. Dieser Bereich liegt oberhalb und unterhalb des normalen Bereichs der Grundtonfrequenzen der menschlichen Stimmen. Wenn nun der Zählerstand im Zähler 158 irgendeine Zahl zwischen 16 und 31 anzeigt, wird gemäß der vorstehenden Beschreibung der Verbindungen das Signal auf Leitung 208 durch die UND-Schaltung 210-1 zur Leitung 256-1 weitergeleitet. Wenn der Zähler zwischen 32 und 39 liegt, wird das Signal auf Leitung 208 durch die UND-Schaltung 210-2 zur Leitung 256-2 weitergeleitet. Wenn der Zähler zwischen 40 und 47 liegt, wird das Signal auf Leitung 208 durch die UND-Schaltung 210-3 zur Leitung 256-3 weitergeleitet. Wenn der Zählerstand zwischen 48 und 63, der vollen Kapazität des Zählers, liegt, wird das Signal auf Leitung 208 durch die UND-Schaltung 210-4 zur Leitung 256-4 weitergeleitet.These connections to the AND circuits of the logic circuit 235 divide the sound input into four frequency ranges between 64 and 252 Hz. This range is above and below the normal range of the fundamental frequencies of human voices. If the count in counter 158 now indicates any number between 16 and 31, the signal on line 208 is forwarded through AND circuit 210-1 to line 256-1 , as described above for the connections. When the counter is between 32 and 39, the signal on line 208 is passed through AND gate 210-2 to line 256-2. When the counter is between 40 and 47, the signal on line 208 is passed through AND gate 210-3 to line 256-3 . When the count is between 48 and 63, the full capacity of the counter, the signal on line 208 is passed through AND gate 210-4 to line 256-4 .

Wenn man den Wert im Zähler 158 mit dem Faktor 4 multipliziert, ist es klar, daß das Signal auf Leitung 256-1 den Frequenzbereich von 64 bis 127 Hz darstellt. Das Signal auf Leitung 256-2 stellt den Bereich von 128 bis 159 Hz dar, das Signal auf Leitung 256-3 den Bereich von 160 bis 191 Hz und das Signal auf Leitung 256-4 den Bereich von 192 bis 252 Hz.If you multiply the value in counter 158 by a factor of 4, is It is clear that the signal on line 256-1 covers the frequency range from 64 to 127 Hz represents. The signal on line 256-2 represents the range from 128 to 159 Hz, the signal on line 256-3 ranges from 160 to 191 Hz and the signal on line 256-4 the range from 192 to 252 Hz.

Bei Ankunft des Signals auf Leitung 208 liefert die jeweils wirksame UND-Schaltung 210 ein Ausgangssignal, das über eine der Leitungen 256 den ODER-Schaltungen 266 und 268 zugeleitet wird. Der ODER-Schaltungsblock 266 besteht aus zwölf ODER-Schaltungen, je einer für die 1- und 0-Eingänge von sechs das Register M bildenden bistabilen Kippschaltungen. Jede Leitung 256 ist an sechs der ODER-Schaltungen in dem Block 266 angeschlossen, und zwar sind einige der ODER-Schaltungen mit den 1-Eingängen der Kippstufen im Register M und die übrigen mit den 0-Eingängen der Kippstufen verbunden. Diese Verbindungen sind so angeordnet, daß ein Signal auf Leitung 256-1 in das Register M in digitaler, binärer Form den Wert 42 einbringt. Ebenso stellt ein Signal auf Leitung 256-2 den Wert 32 ein, ein Signal auf Leitung 256-3 den Wert 29 und ein Signal auf Leitung 256-4 den Wert 26.When the signal arrives on line 208 , the respectively effective AND circuit 210 supplies an output signal which is fed to the OR circuits 266 and 268 via one of the lines 256. The OR circuit block 266 consists of twelve OR circuits, one each for the 1 and 0 inputs of six flip-flops forming the register M. Each line 256 is connected to six of the OR circuits in block 266 , with some of the OR circuits connected to the 1 inputs of the flip-flops in register M and the remainder connected to the 0 inputs of the flip-flops. These connections are arranged so that a signal on line 256-1 brings the value 42 into register M in digital, binary form. Likewise, a signal on line 256-2 sets the value 32, a signal on line 256-3 the value 29 and a signal on line 256-4 the value 26.

Die Leitungen 256 sind in gleicher Weise an vierzehn ODER-Schaltungen im Schaltungsblock 268 angeschlossen, um Werte in dem siebenstelligen Register N einzustellen. Ein Signal auf Leitung 256-1 stellt den Wert 72 ein, ein Signal auf Leitung 256-2 den Wert 54, ein Signal auf Leitung 256-3 den Wert 47 und ein Signal auf Leitung 256-4 den Wert 41.Lines 256 are similarly connected to fourteen OR circuits in circuit block 268 to set values in the seven-digit register N. A signal on line 256-1 sets the value 72, a signal on line 256-2 the value 54, a signal on line 256-3 the value 47 and a signal on line 256-4 the value 41.

Der Wert im Register M steht auf sechs Leitungen 270 zur Verfügung und stellt die Zahl der Pufferregister dar, die vor dem geschätzten Ende einer Grundtonperiode zu untersuchen sind. Dieser Wert im Register M dient zur Bestimmung der Anfangsadresse W1 des Suchfensters. Der Wert im Register N steht auf einer Gruppe von sieben Leitungen 272 zur Verfügung und stellt die Zahl der Pufferregister, beginnend bei W1, dar, die untersucht werden müssen, um das Ende W2 des Suchfensters zu erreichen. Die vorstehenden Werte 42, 32, 29, 26, 72, 54, 47 und 41 sind berechnet worden, um die Änderungsbereiche der Grundtonperiodenlänge, die zu erwarten sind, einzuschließen. Diese Zahlen sollen sicherstellen, daß das tatsächliche Grundtonperiodenende in das Suchfenster fällt.The value in register M is available on six lines 270 and represents the number of buffer registers to examine before the estimated end of a root period. This value in register M is used to determine the start address W1 of the search window. The value in register N is available on a group of seven lines 272 and represents the number of buffer registers, beginning at W1, that must be examined to reach the end of W2 of the search window. The above values 42, 32, 29, 26, 72, 54, 47 and 41 have been calculated to include the ranges of change of the root period length that are to be expected. These numbers are intended to ensure that the actual root period end falls within the search window.

Das Signal auf Leitung 206 wird über eine Leitung 280 dem Eingabespeicher 16 (F i g. 3 c) zugeführt und schaltet ihn in den »Lese«-Zustand. Das Signal auf Leitung 206 schaltet über die Leitungen 282 und 284 den Ergebnisspeicher 24 (F i g. 3 g) in den »Schreib«-Zustand. Das Signal auf Leitung 282 wird außerdem über eine Leitung 286 (F i g. 3 g) einer Gruppe von achtzehn UND-Schaltungen 288 zugeführt, um die Adresse im MAR-2 über eine Gruppe von achtzehn Leitungen 290 in das Register F zu übertragen.The signal on line 206 is sent over line 280 to the input memory 16 (Fig. 3c) and switches it to the "read" state. The signal on Line 206 switches the results memory 24 (F i G. 3 g) in the "write" state. The signal on line 282 will also be over a line 286 (FIG. 3 g) is fed to a group of eighteen AND gates 288, to get the address in MAR-2 over a group of eighteen lines 290 into the register F to transmit.

Das Signal auf Leitung 206 (F i g. 3 a) wird außerdem über eine Leitung 292 einer in F i g. 3 d gezeigten Verhältnisanzeigeschaltung zugeführt. Das Dehnungs- oder Verdichtungsverhältnis kann auf zwei Arten bestimmt werden. Erstens kann die Zeitdauer, die die verarbeitenden Sprachfrequenzen bei der Wiedergabe benötigen soll, als Zahl angegeben werden, die die Zahl von Abtastungen pro Sekunde multipliziert mit der Dauer in Sekunden darstellt. Zweitens kann das gewünschte Dehnungs- oder Verdichtungsverhältnis direkt angegeben werden.The signal on line 206 (FIG. 3a) is also transmitted via line 292 to one of FIG. 3 d shown ratio display circuit supplied. The expansion or compression ratio can be determined in two ways. First, the length of time that the processing speech frequencies are supposed to require for reproduction can be specified as a number that represents the number of samples per second multiplied by the duration in seconds. Second, the desired expansion or compression ratio can be specified directly.

Die Länge oder das Verhältnis wird bestimmt durch die Einstellung einer Reihe von achtzehn Schaltern 300. Das hier beschriebene Ausführungsbeispiel ist für ein maximales Dehnungsverhältnis von etwa 4 ausgelegt. Das Dehnungsverhältnis wird in binärer Form in dem neunstelligen Schalter 300 eingestellt. Die drei höchststelligen Schalter sind mit 22, 21 und 20 bezeichnet. Die übrigen sechs Schalter dienen dazu, einen Dezimalwert des Verdichtungsverhältnisses in binärer Form einzustellen. Diese letztgenannten sechs Schalter sind mit 2-1, 2-=, 2-3, 2-4, 2-5 und 2-6 bezeichnet. Diese Schalter können z. B. auch vorgesehen sein, um bistabile Kippstufen nach dem binären System in den 0- oder 1-Zustand zu stellen.The length or ratio is determined by the setting a series of eighteen switches 300. The embodiment described here is designed for a maximum expansion ratio of about 4. The stretch ratio is set in binary form in the nine-digit switch 300. The three highest digits Switches are labeled 22, 21 and 20. The other six switches are used to set a decimal value of the compression ratio in binary form. These The latter six switches are labeled 2-1, 2- =, 2-3, 2-4, 2-5 and 2-6. These switches can e.g. B. also be provided to bistable multivibrators after binary system in the 0 or 1 state.

Wenn die zu verarbeitenden Eingangsdaten in einen bestimmten Zeitabschnitt eingepaßt werden sollen, wird auf eine Umwandlungstabelle, die teilweise in F i g. 4 gezeigt ist, zurückgegriffen, um die Zeit in Sekunden für das Einstellen der Schalter 300 in binäre Form umzuwandeln. Die Schalter geben durch ihre Einstellung die Zahl der Pufferregister an, die in der angegebenen Zeitdauer besetzt werden. Die Anzahl der Register wird bestimmt, indem die 18-kHz-Abtastfrequenz mit der Zeit in Sekunden multipliziert wird.When the input data to be processed is within a certain period of time are to be fitted, reference is made to a conversion table partly shown in F i G. 4 is used to indicate the time in seconds for setting the Convert switch 300 into binary form. The switches give by their setting indicates the number of buffer registers that will be occupied in the specified time period. The number of registers is determined by changing the 18 kHz sampling frequency over time is multiplied in seconds.

Der in die neunstelligen Schalter 300 eingestellte Wert wird durch neun von achtzehn Leitungen 304, die sich in neun Leitungen 306 verzweigen, zu einer Gruppe von neun UND-Schaltungen 308 übertragen. Von der Spannungsquelle 310 wird ein Signal über den Schalter 302/302 a und die Leitungen 312 übertragen, um die Signale auf den neun Leitungen 306 durch die UND-Schaltungen 308 hindurch an eine ODER-Schaltung 316 weiterzuleiten. Das Ausgangssignal der ODER-Schaltung 316 auf den neun Leitungen 318 wird einer Gruppe von neun UND-Schaltungen 320 zugeführt. Das Signal aus der monostabilen Kippschaltung 202 wird über Leitungen 206 und 292 einem Verzögerer 330 zugeleitet. Das Ausgangssignal des Verzögerers 33ƒ wird als Schaltsignal über eine Leitung 332 an neun UND-Schaltungen 320 weitergeleitet, um den Verhältniswert in das Register H zu steuern. Der Wert im Register H steht auf einer Gruppe von neun Leitungen 334 zur Verfügung. Das Register H enthält nun das angegebene Verhältnis, um welches das akustische Eingangssignal zu dehnen oder zu verdichten ist.The value set in the nine-digit switches 300 is transmitted to a group of nine AND circuits 308 through nine of eighteen lines 304, which branch into nine lines 306. A signal is transmitted from the voltage source 310 via the switch 302/302 a and the lines 312 in order to forward the signals on the nine lines 306 through the AND circuits 308 to an OR circuit 316 . The output of the OR circuit 316 on the nine lines 318 is fed to a group of nine AND circuits 320. The signal from the monostable multivibrator 202 is fed to a delay 330 via lines 206 and 292. The output signal of the delay 33ƒ is forwarded as a switching signal via a line 332 to nine AND circuits 320 in order to control the ratio value in the H register. The value in register H is available on a group of nine lines 334. Register H now contains the specified ratio by which the acoustic input signal is to be expanded or compressed.

Die Signale auf den neun den vorher eingestellten Schaltern 300 entsprechenden Leitungen werden außerdem über eine Gruppe von neun Zweigleitungen 338 einem Muitiplizierer 336 zugeführt. Ein zweiter Eingang zum Multiplizierer 336 wird von einer Gruppe von sechzehn Leitungen 340 gebildet. Diese Leitungen 340 führen in binärer Form die Gesamtzahl der Pufferregister, die mit Eingangssignalen im Eingabespeicher 16 gefüllt worden sind. Diese Zahl wird abgeleitet durch Subtrahieren der ursprünglichen Anfangsadresse im Register A (F i g. 3 c) von der Adresse im Register B (F i g. 3 c), welche die auf die Adresse der zuletzt im Speicher 16 gespeicherten Tondaten folgende Adresse ist. Der Wert des Registers A wird über eine Gruppe von sechzehn Leitungen 344 einem Subtrahier 342 zugeleitet. Der Wert im Register B wird über eine Gruppe von sechzehn Leitungen 346 der Subtrahierschaltung 342 zugeführt.The signals on the nine switches 300 corresponding to the previously set Lines also become a multiplier through a set of nine branch lines 338 336 supplied. A second input to multiplier 336 is from a group formed by sixteen lines 340. These lines 340 run in binary form the total number of buffer registers with input signals in the input memory 16 have been filled. This number is derived by subtracting the original Start address in register A (F i g. 3 c) from the address in register B (F i g. 3 c), which refers to the address of the last tone data stored in memory 16 the following address is. The value of register A is over a group of sixteen Lines 344 are fed to a subtracter 342. The value in register B is over a group of sixteen lines 346 are supplied to subtracting circuit 342.

Der aus dem Subtrahierer 342 stammende Wert wird im Multiplizierer 336 mit der mittels der Schalter 300 eingestellten Zahl (Verhältnis) multipliziert. Die Ausgangssignale auf einer Gruppe von achtzehn Leitungen 348 werden einer Gruppe von achtzehn UND-Schaltungen 350 zugeleitet. Diese Signale auf den Leitungen 348 werden durch die UND-Schaltungen 350 durch ein Signal über den Schalter 302 auf Leitung 352 weitergeleitet. Die Ausgangssignale der UND-Schaltungen 350 auf einer Gruppe von achtzehn Leitungen 354 werden an eine Gruppe von achtzehn ODER-Schaltungen 356 gelegt. Die Ausgangssignale der ODER-Schaltungen 356 werden über achtzehn Leitungen 358 einem Addierer 360 zugeführt. Ein zweites Eingangssignal, das der Addierer 360 über eine Gruppe von achtzehn Leitungen 362 empfängt, ist die im MAR-2 (F i g. 3 g) gespeicherte Anfangsadresse. Dies ist die Adresse, wo die Speicherung der verarbeitenden Daten im Ergebnisspeicher 24 beginnen soll. Diese beiden Werte werden addiert, und die Summe wird über achtzehn Leitungen 364 einer Gruppe von achtzehn UND-Schaltungen 366 zugeführt. Diese Signale werden über UND-Schaltungen 366 durch den über eine Leitung 368 angelegten Ausgang des Verzögerers 330 weitergeleitet. Die Ausgangssignale der UND-Schaltungen 366 werden über eine Gruppe von achtzehn Leitungen 370 zum Register G übertragen, welches jetzt die Adresse des Pufferregisters enthält, das auf das letzte Pufferregister folgt, welches in dem Ergebnisspeicher 24 benutzt werden soll, um das gewünschte Dehnungs- oder Verdichtungsverhältnis zu erreichen. Der Wert im Register G steht auf einer Gruppe von achtzehn Leitungen 372 zur Verfügung. Die einer vorgeschriebenen Zeitdauer zugeordnete Zahl gemäß Tabelle (F i g. 4) wird durch die achtzehn Schalter 300 eingegeben, und der Schalter 302 wird auf seinen Kontakt 302 b umgestellt. Die Ausgangssignale der Schalter 300 werden über die achtzehn Leitungen 304 und 380 einer Gruppe von achtzehn UND-Schaltungen 382 zugeleitet. Außerdem wird dieser Wert über eine Gruppe von achtzehn Leitungen 384 einem Dividierer 386 zugeführt. Der Schalter 302 schickt Schaltsignale über eine Leitung 388 zu den UND-Schaltungen 382 und über eine Leitung 390 zu einer Gruppe von neun UND-Schaltungen 392. The value coming from the subtracter 342 is multiplied in the multiplier 336 by the number (ratio) set by means of the switches 300. The output signals on a group of eighteen lines 348 are applied to a group of eighteen AND circuits 350. These signals on lines 348 are passed through AND circuits 350 by a signal through switch 302 on line 352. The outputs of AND circuits 350 on a group of eighteen lines 354 are applied to a group of eighteen OR circuits 356. The outputs of the OR circuits 356 are provided to an adder 360 over eighteen lines 358. A second input that adder 360 receives over a group of eighteen lines 362 is the starting address stored in MAR-2 (Fig. 3g). This is the address where the storage of the processed data in the results memory 24 is to begin. These two values are added and the sum is fed to a group of eighteen AND circuits 366 via eighteen lines 364. These signals are forwarded via AND circuits 366 through the output of the delay 330 which is applied via a line 368. The outputs of AND circuits 366 are transmitted over a group of eighteen lines 370 to register G which now contains the address of the buffer register following the last buffer register to be used in result memory 24 to obtain the desired expansion or To achieve compression ratio. The value in register G is available on a group of eighteen lines 372. The number assigned to a prescribed period of time according to the table (FIG. 4) is entered through the eighteen switches 300 , and the switch 302 is switched over to its contact 302b . The outputs of switches 300 are provided over eighteen lines 304 and 380 to a group of eighteen AND circuits 382 . This value is also fed to a divider 386 via a group of eighteen lines 384. The switch 302 sends switching signals over a line 388 to the AND circuits 382 and over a line 390 to a group of nine AND circuits 392.

Ein zweiter Eingang für den Dividierer 386 ist das über eine Gruppe von sechzehn Leitungen 394 zugeführte Ausgangssignal des Subtrahierers 342. Die mit den Schaltern 300 eingestellte Zahl wird durch den über die Leitungen 394 zugeleiteten Wert dividiert, und der Quotient wird über eine Gruppe von neun Leitungen 396 an die UND-Schaltungen 392 gelegt. Das Ausgangssignal der UND-Schaltungen 392 wird durch das Schaltsignal auf Leitung 390, über die ODER-Schaltungen 316 und die Leitungen 318 an die UND-Schaltungen 320 weitergeleitet, wo es wieder durch das Signal auf Leitung 332 über Leitung 333 in das Register H gesteuert wird. Wieder enthält das Register H das Verhältnis, um das die Eingangssignale zu dehnen oder zu verdichten sind.A second input to the divider 386 is the output of the subtracter 342 applied over a group of sixteen lines 394. The number set with the switches 300 is divided by the value applied over the lines 394 and the quotient is calculated over a group of nine lines 396 applied to AND circuits 392 . The output signal of AND circuits 392 is forwarded by the switching signal on line 390, via OR circuits 316 and lines 318 to AND circuits 320, where it is again controlled by the signal on line 332 via line 333 into register H will. Register H again contains the ratio by which the input signals are to be expanded or compressed.

Die durch die UND-Schaltungen 382 gelangenden Signale werden über achtzehn Leitungen 398 den ODER-Schaltungen 356 und über Leitungen 358 dem Addierer 360 zugeführt. Wieder wird die Anfangsadresse im MAR-2 addiert, und die Summe wird durch die UND-Schaltungen 366 zum Register G weitergeleitet. Das Register G enthält wieder die Speicheradresse, die auf die letzte Adresse folgt, welche im Speicher 24 verwendet werden soll, um das Verdichtungs- oder Dehnungsverhältnis zu erreichen.The signals passing through AND circuits 382 are supplied to OR circuits 356 via eighteen lines 398 and to adder 360 via lines 358. Again, the starting address in MAR-2 is added and the sum is passed through AND gates 366 to register G. Register G again contains the memory address which follows the last address which is to be used in memory 24 in order to achieve the compression or expansion ratio.

Das Signal auf Leitung 206 (F i g. 3 a) wird außerdem über eine Leitung 410 weitergeleitet, um die Adresse im MAR-1 (F i g. 3 c) durch eine Gruppe von sechzehn UND-Schaltungen 412 zum Register B weiterzuleiten. Die Adresse im MAR-1 wird den UND-Schaltungen 412 über sechzehn Leitungen 413 zugeführt, und diesmal ist sie die Adresse, die auf die letzte Adresse folgt, in denen Eingangssignale im Eingangsspeicher 16 gespeichert sind. Dieser Wert im Register B wird in der oben beschriebenen Verhältnisschaltung benutzt, und obwohl die Signale auf Leitungen 292 und 410 gleichzeitig angelegt werden, wird das auf Leitung 292 im Verzögerer 330 verzögert.The signal on line 206 (FIG. 3a) is also passed on line 410 to pass the address in MAR-1 (FIG. 3c) through a group of sixteen AND circuits 412 to register B. The address in MAR-1 is fed to AND circuits 412 over sixteen lines 413, and this time it is the address following the last address in which input signals in input memory 16 are stored. This value in register B is used in the ratio circuit described above, and although the signals on lines 292 and 410 are applied simultaneously, that on line 292 is delayed in delay 330.

Das Signal auf Leitung 410 wird außerdem (F i g. 3 c) einem Verzögerer 414 zugeführt, dessen Ausgangssignal gleichzeitig einem Verzögerer 416 und einer Gruppe von sechzehn UND-Schaltungen 418 zugeleitet wird. Die im Register A stehende Adresse wird über Leitungen 344 und 419 den UND-Schaltungen 418 zugeführt. Das den UND-Schaltungen 418 zugeführte Signal steuert die Adresse im Register A, die Anfangsadresse von Daten im Eingabespeicher 16, über eine Gruppe von sechzehn ODER-Schaltungen 420 in das MAR-1.The signal on line 410 is also fed (FIG. 3 c) to a delay 414 , the output signal of which is fed simultaneously to a delay 416 and a group of sixteen AND circuits 418 . The address in register A is fed to AND circuits 418 via lines 344 and 419. The signal fed to AND circuits 418 controls the address in register A, the starting address of data in input memory 16, via a group of sixteen OR circuits 420 into MAR-1.

Das verzögerte Ausgangssignal des Verzögerers 416 wird gleichzeitig zwei ODER-Schaltungen 422 und 424 zugeführt. Das Ausgangssignal der ODER-Schaltung 422 steuert die MAR-1-Adresse über Leitungen 425 durch eine Gruppe von sechzehn UND-Schaltungen 426 in das Register C. Da dies der Anfangspunkt der im Eingangsspeicher 16 gespeicherten Daten ist, enthalten die Register A und C jetzt dieselbe Adresse. Das Register C wird jedoch periodisch auf die Anfangsadresse jeder zu untersuchenden Impulsperiode umgestellt.The delayed output of the delay 416 is fed to two OR circuits 422 and 424 at the same time. The output of OR gate 422 drives the MAR-1 address over lines 425 through a group of sixteen AND gates 426 into register C. Since this is the starting point of the data stored in input memory 16, registers A and C now contain same address. The register C is, however, switched periodically to the start address of each pulse period to be examined.

Das Ausgangssignal der ODER-Schaltung 424 wird über eine Leitung 430 eines Verzögerers (F i g. 3 e) zugeführt. Das Ausgangssignal des Verzögerers 432 wird gleichzeitig einer Umkehrstufe 436 und über eine Leitung 438 einem Verzögerer 440 zugeleitet. Eine Gruppe von sechzehn UND-Schaltungen 442 ist durch das Ausgangssignal der Umkehrstufe 436 bis zu diesem Zeitpunkt offengehalten worden und hat daher den Inhalt eines Addierers 444 in das Register R weitergeleitet. Das umgekehrte Ausgangssignal des Verzögerers 432 sperrt jedoch jetzt die UND-Schaltungen 442 und verhindert so weitere Datenübertragungen zum Register R. Daher ist der Wert im Register R die Adresse aus MAR-1 plus dem Wert im Register P, bei dem es sich etwa um die Zahl der Pufferregister im Eingangsspeicher 16 handelt, die nötig sind, um eine einzige Grundtonperiode der Eingangssignale zu speichern. Der Wert im Register R stellt also ungefähr die Endadresse der ersten zu untersuchenden Grundtonperiode dar. Das Ausgangssignal des Verzögerers 432 wird außerdem einer Gruppe von sechzehn UND-Schaltungen 450 zugeführt, um den Wert im Register R über sechzehn Leitungen 451 und die ODER-Schaltungen 420 (F i g. 3 c) in das MAR-1 weiterzuleiten. MAR-1 enthält jetzt die Adresse, wo die erste Grundtonperiode schätzungsweise endet.The output signal of the OR circuit 424 is fed via a line 430 to a delay (FIG. 3 e). The output signal of the delay 432 is simultaneously fed to an inverter 436 and, via a line 438, to a delay 440. A group of sixteen AND circuits 442 has been kept open by the output signal of the inverter 436 up to this point in time and has therefore forwarded the contents of an adder 444 into the R register. The reverse output signal of the delay 432, however, now blocks the AND circuits 442 and thus prevents further data transfers to the register R. Therefore, the value in the register R is the address from MAR-1 plus the value in the register P, which is approximately the Number of buffer registers in the input memory 16 is necessary to store a single fundamental period of the input signals. The value in register R thus approximately represents the end address of the first fundamental tone period to be examined. The output signal of the delay 432 is also fed to a group of sixteen AND circuits 450 in order to determine the value in register R via sixteen lines 451 and the OR circuits 420 (Fig. 3 c) to be forwarded to MAR-1. MAR-1 now contains the address where the first root period is estimated to end.

Das dem Verzögerer 440 über Leitung 438 zugeführte Ausgangssignal des Verzögerers 432 wird einer Gruppe von sechzehn UND-Schaltungen 452, einem Verzögerer 454 und einer Umkehrstufe 456 zugeleitet. Das Ausgangssignal der Umkehrstufe 456 hält normalerweise eine Gruppe von sechzehn UND-Schaltungen 458 offen, um die Differenz aus dem Subtrahierer 460 in das Register S weiterzuleiten. Ein Eingangssignal für den Subtrahierer 460 ist der über die Leitungen 270 ankommende Wert aus dem Register M (F i g. 3 b), und ihr anderer Eingang ist die über die Leitungen 413 und 462 angelegte Adresse im MAR-1 (F i g. 3 c).The output signal of the delay 432 fed to the delay 440 via line 438 is fed to a group of sixteen AND circuits 452, a delay 454 and an inverter 456. The output of the inverter 456 normally holds a group of sixteen AND gates 458 open to pass the difference from the subtracter 460 into the S register. One input signal for the subtracter 460 is the value arriving via the lines 270 from the register M (FIG. 3 b), and its other input is the address in MAR-1 applied via the lines 413 and 462 (FIG. 3 b). 3 c).

Zur Zeit des Schließens der UND-Schaltungen 458 hat der Subtrahierer 460 von der Adresse im MAR-1, die das geschätzte Ende der Grundtonperiode darstellt, den Wert im Register M subtrahiert, der anzeigt, wie weit vor dem geschätzten Ende der Impulsperiode das Suchfenster beginnen muß. Dieser Differenzwert steht nun im Register S. Das Ausgangssignal des Verzögerers 440 steuert diesen Differenzwert durch die UND-Schaltungen 452 und über die Leitungen 451 durch die ODER-Schaltungen 420 in das MAR-1. Das MAR-1 enthält jetzt die Anfangsadresse W1 (F i g. 2) des Suchfensters, das auf das tatsächliche Ende der Grundtonperiode hin untersucht werden soll.At the time of the closure of AND gates 458, subtracter 460 has subtracted from the address in MAR-1 which represents the estimated end of the root period the value in register M which indicates how far before the estimated end of the pulse period the search window begins got to. This difference value is now in register S. The output signal of the delay 440 controls this difference value through the AND circuits 452 and via the lines 451 through the OR circuits 420 into MAR-1. The MAR-1 now contains the start address W1 (FIG. 2) of the search window which is to be examined for the actual end of the fundamental tone period.

Das Ausgangssignal des Verzögerers 440, das im Verzögerer 454 weiter verzögert worden ist, wird zwei UND-Schaltungen 466 und 468 zugeleitet. Die zweiten Eingänge dieser UND-Schaltungen sind die Ausgänge eines Vergleichers 470. Das eine Eingangssignal des Vergleichers 470 kommt über die Leitungen 413, 462 und 471, es ist die Adresse W1 im MAR-1; und das andere Eingangssignal liefert das Register B über sechzehn Leitungen 472. Der Vergleicher 470 bestimmt also, ob die Adresse im Register B größer ist als die Wi Adresse im MAR-1. Wenn sie größer ist, liefert die Leitung 474 ein Au#;-gangssignal, und wenn sie gleich oder kleiner ist, entsteht auf der Leitung 476 ein Ausgangssignal. Da dies die erste zu untersuchende Grundtonperiode der Eingangssignale ist, ist der Wert im Register B bestimmt größer als die Adresse im MAR-1, und das Ausgangssignal liegt auf Leitung 474. Dieses Ausgangssignal wird über die UND-Schaltung 466 durch das verzögerte Ausgangssignal des Verzögerers 454 weitergeleitet und über eine Leitung 477 gleichzeitig zu den ODER-Schaltungen 478, 480, 482, zu einem Fensterzähler 484 und zum Register Q übertragen. Jetzt enthalten MAR-1 und Register D die erste Adresse W1 im Suchfenster. Das Ausgangssignal der UND-Schaltung 466 wird dem Register Q zugeführt und stellt es auf den Wert 32 ein, der der 0-Wert sein sollte (F i g. 2). Außerdem stellt das Signal den Fensterzähler 484 auf Null zurück. Dieser Zähler zählt die Zahl der Adressen im Suchfenster, die jeweils untersucht worden sind. Diese Zahl wird dann mit dem Wert im Register N, der Zahl der zu untersuchenden Adressen, verglichen.The output of delay 440, which has been further delayed in delay 454, is fed to two AND gates 466 and 468. The second inputs of these AND circuits are the outputs of a comparator 470. One input signal of the comparator 470 comes via the lines 413, 462 and 471, it is the address W1 in MAR-1; and the other input signal is provided by register B via sixteen lines 472. The comparator 470 thus determines whether the address in register B is greater than the Wi address in MAR-1. When it is greater, line 474 provides an output signal, and when it is equal to or less, line 476 provides an output signal. Since this is the first fundamental tone period of the input signals to be examined, the value in register B is determined to be greater than the address in MAR-1, and the output signal is on line 474. This output signal is generated via AND circuit 466 by the delayed output signal of the delay 454 and transmitted via a line 477 to the OR circuits 478, 480, 482, to a window counter 484 and to the register Q at the same time. MAR-1 and register D now contain the first address W1 in the search window. The output of AND circuit 466 is fed to register Q and sets it to the value 32, which should be the 0 value (Fig. 2). The signal also resets the window counter 484 to zero. This counter counts the number of addresses in the search window that have been examined. This number is then compared with the value in register N, the number of addresses to be examined.

Das der ODER-Schaltung 480 zugeführte Ausgangssignal der UND-Schaltung 466 bringt eine bistabile Kippschaltung (BK) 490 in den 0-Zustand, während das der ODER-Schaltung 482 zugeführte Signal über eine Leitung 492 der ODER-Schaltung 182 (F i g. 3 c) und über die Leitung 184 dem Eingabespeicher 16, der jetzt im »Lese«-Zustand ist, zugeführt wird. Die im Pufferregister an der im MAR-1 stehenden Adresse stehenden Daten werden also auf eine Gruppe von sechs Leitungen 500 ausgegeben. Dieser ausgelesene Wert wird parallel über Leitungen 500 und 502 (F i g. 3 f) einem Vergleicher 504, über Leitungen 500 und 506 einem Vergleicher 508 und über Leitungen 500 und 510 einer Gruppe von sechs UND-Schaltungen 512 (F i g. 3 g) zugeleitet. Das Ausgangssignal der UND-Schaltungen 512 auf den sechs Leitungen 514 ist das Eingangssignal für die Pufferregister des Ergebnisspeichers 24. Diese Daten auf den Leitungen 510 werden jedoch nur dann in den Ergebnisspeicher 24 übertragen, wenn ein Schaltsignal auf einer Leitung 516 erscheint.The output signal of the AND circuit 466 fed to the OR circuit 480 brings a flip-flop (BK) 490 into the 0 state, while the signal fed to the OR circuit 482 via a line 492 of the OR circuit 182 (FIG. 3 c) and via line 184 to input memory 16, which is now in the "read" state. The data in the buffer register at the address in MAR-1 are thus output on a group of six lines 500. This read-out value is transmitted in parallel via lines 500 and 502 (FIG. 3 f) to a comparator 504, via lines 500 and 506 to a comparator 508 and via lines 500 and 510 to a group of six AND circuits 512 (FIG. 3 f) g) forwarded. The output signal of the AND circuits 512 on the six lines 514 is the input signal for the buffer registers of the results memory 24. However, these data on the lines 510 are only transferred to the results memory 24 when a switching signal appears on a line 516.

Der Ziffernwert auf den Leitungen 502 wird im Vergleicher 504 mit dem im Register Q enthaltenen Wert 32 verglichen. Durch den Vergleich soll festgestellt werden, ob der Pufferregisterwert größer ist als der Wert im Register Q. Wenn er größer ist, wird ein Ausgangssignal auf der Leitung 518 gegeben, und wenn er gleich oder kleiner ist, ein Ausgangssignal auf der Leitung 520 erzeugt. Es sei angenommen, daß der Pufferregisterwert größer als 32 ist. Das Ausgangssignal liegt dann auf Leitung 518 und wird durch eine UND-Schaltung 522 zugeführt. Dieses Signal wird durch die UND-Schaltung 522 mittels eines Ausgangsimpulses eines Verzögerers 526 weitergeleitet, dessen Eingangssignal von der ODER-Schaltung 482 geliefert wird. Das Ausgangssignal der UND-Schaltung 522 stößt eine monostabile Kippschaltung 530 an, deren Ausgangssignal gleichzeitig einer ODER-Schaltung 532, über Leitung 534 und UND-Schaltung 536 zugeleitet wird. Die Leitung 534 verzweigt sich in eine Leitung 538 zum 1-Eingang der bistabilen Kippschaltung 490. Der aus dem Eingabespeicher 16 entnommene und dem Vergleicher 504 zugeführte Wert wird außerdem über sechs Leitungen 539 den UND-Schaltungen 536 zugeführt und daher durch das Ausgangssignal der monostabilen Kippschaltung 530 in das Register Q gesteuert.The digit value on lines 502 is compared in comparator 504 with the value 32 contained in register Q. The purpose of the comparison is to determine whether the buffer register value is greater than the value in register Q. If it is greater, an output signal is given on line 518, and if it is equal to or less, an output signal is produced on line 520. Assume that the buffer register value is greater than 32. The output signal is then on line 518 and is fed through an AND circuit 522. This signal is passed on through the AND circuit 522 by means of an output pulse of a delay 526, the input signal of which is supplied by the OR circuit 482. The output signal of the AND circuit 522 triggers a monostable multivibrator 530 , the output signal of which is simultaneously fed to an OR circuit 532 via line 534 and AND circuit 536. The line 534 branches into a line 538 to the 1 input of the bistable multivibrator 490. The value taken from the input memory 16 and fed to the comparator 504 is also fed via six lines 539 to the AND circuits 536 and therefore through the output signal of the monostable multivibrator 530 into the Q register.

Wenn der Wert auf den Leitungen 502 kleiner ist als der Wert 32, entsteht das Ausgangssignal auf der Leitung 520 und wird durch die UND-Schaltung 524 weitergeleitet, um eine monostabile Kippschaltung 540 anzustoßen und Schaltsignale an zwei UND-Schaltungen 542 und 544 zu legen. Diese beiden UND-Schaltungen tasten den Zustand der bistabilen Kippschaltung 490 ab. Wenn die bistabile Kippschaltung 490 im 0-Zustand ist, wird ein Signal von der UND-Schaltung 542 über eine Leitung 546 zur ODER-Schaltung 532 weitergeleitet, und wenn die Kippschaltung 490 im 1-Zustand ist, wird ein Signal durch die UND-Schaltung 544 über eine Leitung 548 zwei zusätzlichen UND-Schaltungen 550 und 552 zugeführt. Die zweiten Eingangssignale für diese beiden letztgenannten UND-Schaltungen sind die Ausgangssignale des Vergleichers 508, der feststellt, ob der eben aus dem Eingabespeicher 16 ausgelesene Wert kleiner als der 0-Wert (32) ist, der dauernd im Vergleicher 508 eingestellt ist.If the value on the lines 502 is less than the value 32, the output signal is produced on the line 520 and is forwarded through the AND circuit 524 in order to trigger a one-shot multivibrator 540 and apply switching signals to two AND circuits 542 and 544. These two AND circuits sample the state of the bistable trigger circuit 490. When the flip-flop 490 is in the 0 state, a signal from the AND circuit 542 is passed through a line 546 to the OR circuit 532, and when the flip-flop 490 is in the 1 state, a signal is passed through the AND circuit 544 is supplied to two additional AND circuits 550 and 552 via a line 548. The second input signals for these two last-mentioned AND circuits are the output signals of the comparator 508, which determines whether the value just read from the input memory 16 is less than the 0 value (32) that is permanently set in the comparator 508 .

Wenn der Wert aus dem Eingabespeicher 16 kleiner als »0« (32) ist, erscheint das Ausgangssignal der UND-Schaltung 550 auf zwei Leitungen 554 und 556. Diese sind mit der ODER-Schaltung 480 bzw. 532 verbunden. Wenn der Speicherwert größer als »0« (32) ist, gelangt das Ausgangssignal der UND-Schaltung 552 zu einer Leitung 558, die ebenfalls mit der ODER-Schaltung 532 verbunden ist. Ohne Rücksicht auf die relativen Werte aus dem Eingabespeicher 16, aus dem Register Q und aus dem Vergleicher 508 wird also ein Signal von der ODER-Schaltung 532 an eine Leitung 560 gegeben. Wenn der Speicherwert kleiner als der Wert im Register Q ist und wenn die bistabile Kippschaltung 490 im 1-Zustand ist und wenn der Speicherwert kleiner als »0« (32) ist, wird das Signal auf Leitung 554 der ODER-Leitung 480 zugeleitet und stellt die bistabile Kippschaltung 490 in den 0-Zustand zurück. Solange die Kippschaltung 490 im 0-Zustand ist, wird die Adresse im RegisterD nicht durch einen späteren Vergleich im Vergleicher 508 verändert.If the value from the input memory 16 is less than "0" (32), the output of AND gate 550 appears on two lines 554 and 556. These are connected to the OR circuit 480 and 532, respectively. When the memory value is greater than "0" (32), the output of AND circuit 552 goes to a Line 558, which is also connected to the OR circuit 532. Regardless on the relative values from the input memory 16, from the register Q and from the Comparator 508 thus applies a signal from OR circuit 532 to a line 560 given. When the memory value is less than the value in register Q and when the flip-flop 490 is in the 1 state and when the memory value is smaller when "0" (32), the signal on line 554 is applied to OR line 480 and resets the flip-flop 490 to the 0 state. As long as the Flip-flop 490 is in the 0 state, the address in register D is not replaced by a later comparison in comparator 508 changed.

Das Signal auf Leitung 560 wird dem Zähler 484 zugeleitet, und es schaltet ihn einen Schritt weiter, und außerdem gelangt es zu einem Verzögerer 562, dessen Ausgangssignal zwei UND-Schaltungen 564 und 566 zugeführt wird. Die zweiten Eingangssignale für diese beiden letztgenannten UND-Schaltungen liefert ein Vergleicher 568, der den Wert im Zähler 484 mit dem Wert im Register N (F i g. 3 b), der über die Leitungen 272 zugeleitet worden ist, vergleicht, um festzustellen, ob alle Register in dem Suchfenster untersucht worden sind. Wenn das der Fall ist, wird das Ausgangssignal der UND-Schaltung 564 über eine Leitung 574 zu einer Schaltung gesendet, die Daten aus dem Speicher 16 in den Speicher 24 überträgt. Dieser Vorgang wird nachstehend beschrieben.The signal on line 560 is passed to counter 484 and it advances it one step, and it also arrives at a delay 562, the output of which is fed to two AND circuits 564 and 566. The second A comparator supplies input signals for these two last-mentioned AND circuits 568, which matches the value in counter 484 with the value in register N (FIG. 3 b), which is about lines 272 has been asserted, compares to see if all registers have been examined in the search window. If that is the case, the output signal will be of AND circuit 564 is sent over line 574 to a circuit that receives data transfers from the memory 16 to the memory 24. This process is described below described.

Wenn der Wert im Zähler 484 nicht gleich dem Wert im Register N ist, wird das Ausgangssignal der UND-Schaltung 566 auf Leitung 576 einem Verzögerer 578 (F i g. 3 c) und über eine Leitung 579, einer ODER-Schaltung 189 und die Leitung 190 dem MAR-1 zugeführt, wodurch MAR-1 um einen Schritt weitergeschaltet wird und damit die nächste Adresse zum Abfragen bereitstellt. Das Ausgangssignal des Verzögerers 578 wird zwei UND-Schaltungen 588 und 590 zugeleitet, die die zweiten Eingangssignale vom Vergleicher 592 erhalten, welcher die Adresse im MAR-1 mit der Adresse im Register B vergleicht, um festzustellen, ob die letzte Adresse der im Eingabespeicher 16 gespeicherten Eingangssignale erreicht ist. Wenn dies der Fall ist, ist die Adresse des MAR-1 gleich der des Registers B, und das Ausgangssignal geht von der UND-Schaltung 588 zu einer Leitung 594. Wenn die letzte Adresse noch nicht erreicht ist, geht das Ausgangssignal von der UND-Schaltung 390 auf eine Leitung 596.If the value in counter 484 is not equal to the value in register N, the output of AND circuit 566 on line 576 is passed to delay 578 (FIG. 3c) and through line 579, OR circuit 189 and the Line 190 is fed to MAR-1, as a result of which MAR-1 is advanced by one step and thus provides the next address for querying. The output of the delay 578 is fed to two AND circuits 588 and 590, which receive the second input signals from the comparator 592, which compares the address in MAR-1 with the address in register B to determine whether the last address in the input memory 16 stored input signals is reached. If so, the address of MAR-1 is the same as that of register B, and the output goes from AND circuit 588 to line 594. If the last address has not yet been reached, the output goes from AND Circuit 390 on line 596.

Wenn MAR-1 nicht dem Register B gleicht, wird das Signal auf Leitung 596 der ODER-Schaltung 482 zugeleitet und leitet wieder das Auslesen eines Wertes aus dem Eingabespeicher 16, den Vergleich des Speicherwertes mit dem Wert im Register Q, den Vergleich, durch den festgestellt wird, ob der Speicherwert kleiner als »0« (32) ist usw., ein. Dies ist eine Wiederholung des oben beschriebenen Zyklus. Diese zyklische Operation ist kontinuierlich, bis der Stand des Zählers 484 gleich dem Wert im Register N ist, zu welchem Zeitpunkt alle Adressen in dem Suchfenster untersucht worden sind und ein auf einen maximalen positiven Wert folgender Nulldurchgang festgestellt worden ist.If MAR-1 does not equal the register B , the signal on line 596 is fed to the OR circuit 482 and again guides the reading of a value from the input memory 16, the comparison of the stored value with the value in the register Q, the comparison by the it is determined whether the memory value is less than "0" (32), and so on. This is a repetition of the cycle described above. This cyclical operation is continuous until the status of the counter 484 is equal to the value in register N, at which point in time all addresses in the search window have been examined and a zero crossing following a maximum positive value has been determined.

Jedesmal, wenn der Speicherwert größer ist als der Inhalt des Registers Q, wird dieser neue Wert durch ein Signal auf Leitung 534 in das Register Q an die Stelle des vorherigen Wertes gesteuert. Das Register Q enthält also stets den positiven Wert, der festgestellt worden ist. Das trifft ohne Rücksicht auf die Zahl der im Suchfenster festgestellten positiven Spitzen zu, da eine positive Spitze, die gleich einer folgenden positiven Spitze oder höher als diese ist, nicht ersetzt wird.Whenever the memory value is greater than the contents of register Q, this new value is driven by a signal on line 534 into register Q in place of the previous value. The register Q therefore always contains the positive value that has been determined. This is true regardless of the number of positive peaks found in the search window, since a positive peak that is equal to or greater than a subsequent positive peak is not replaced.

Wenn also der Speicherwert größer als der Wert im Register Q ist, wird die bistabile Kippschaltung 490 in den 1-Zustand gestellt. Die Kippschaltung 490 bleibt dann im 1-Zustand, bis der erste unter »0« (32) liegende Speicherwert festgestellt wird. Das bedeutet, daß beim Abfallen eines Speicherwertes unter »0« (32) ein auf eine positive Spitze folgender Nulldurchgang festgestellt worden ist. Diese Nullübergangsadresse, d. h. die als nächste auf den Nulldurchgang folgende Adresse, soll im Register D gespeichert werden. Daher wird das Ausgangssignal der UND-Schaltung 550, das diesen Nulldurchgang anzeigt, über die Leitungen 556 und 600, die ODER-Schaltung 478 und die Leitung 486 den UND-Schaltungen 488 zugeführt. Tüerdurch wird die Adresse im MAR-1 in das Register D über die Leitungen 413, 462 und 489 übertragen, die die erste auf den Nulldurchgang folgende Adresse ist. Diese Speicherung im Register D erfolgt vor der vollständigen Untersuchung des ganzen Suchfensters, gewöhnlich etwa in der Mitte des Suchfensters.So if the memory value is greater than the value in register Q, the bistable multivibrator 490 is set to the 1 state. The toggle switch 490 then remains in the 1 state until the first memory value below "0" (32) is determined. This means that when a stored value falls below "0" (32), a zero crossing following a positive peak has been detected. This zero crossing address, ie the next address following the zero crossing, is to be stored in register D. Therefore, the output of the AND circuit 550, which indicates this zero crossing, is fed to the AND circuits 488 via the lines 556 and 600, the OR circuit 478 and the line 486. Door through, the address in MAR-1 is transferred to register D via lines 413, 462 and 489 , which is the first address following the zero crossing. This storage in register D takes place before the entire search window is fully examined, usually approximately in the middle of the search window.

Bevor nun die Datenübertragung beschrieben wird, soll erläutert werden, warum die W,-Adresse durch das Ausgangssignal der UND-Schaltung 466 über die ODER-Schaltung 478, die Leitung 486 und die UND-Schaltungen 488 in das Register D eingegeben wird.Before the data transfer is described, it should be explained why the W, address by the output of the AND circuit 466 through the OR circuit 478, line 486, and AND gates 488 is input to register D.

Wenn die Adresse W1 des Anfangs des Suchfensters nicht in das Register D eingegeben worden wäre, würde dieses Register, falls vorausgegangene Grundtonperioden schon verarbeitet worden wären, eine niedrigere Adresse als die gerade in Verarbeitung begriffenen enthalten. Sonst wäre es wahrscheinlich gelöscht worden.If the address W1 of the beginning of the search window is not in the register D had been entered, this register would have been if previous root periods would have already been processed, a lower address than the one currently being processed included. Otherwise it would probably have been deleted.

Da während des Abfragens der Fensterdaten keine neuen Daten in das Register D eingegeben werden, bevor ein auf eine positive Spitze folgender Nulldurchgang festgestellt worden ist, muß der Fall betrachtet werden, daß die Adresse im Register B nicht die Win-Adresse in der n-ten Grundtonperiode übersteigt, sondern daß keine von einem Nulldurchgang gefolgte positive Spitze zwischen der Adresse W_"1 und der Adresse im Register B existiert. Dieser Fall könnte in der letzten Grundtonperiode infolge Beendigung der Eingangssignale oder während jeder beliebigen Grundtonperiode infolge einer Pause oder eines Eingangssignals niedriger Amplitude, wobei Nulldurchgänge einfach nicht auftreten, eintreten.Since no new data was entered into the Register D must be entered before a zero crossing following a positive peak has been determined, the case must be considered that the address in the register B does not exceed the Win address in the nth root period, but that none positive peak followed by a zero crossing between the address W_ "1 and the Address in register B exists. This case could be in the last fundamental period as a result of the termination of the input signals or during any fundamental tone period as a result of a pause or a low amplitude input signal, with zero crossings just do not occur, occur.

Das ganze Fenster einschließlich einiger leerer Pufferregister würde abgefragt. Das Register D würde dann auf der falschen Adresse stehen, welche das System nicht als Ende der Grundtonperiode ansehen würde.The whole window including some empty buffer registers would queried. Register D would then be at the wrong address, which is the Would not regard the system as the end of the root period.

Durch das Einstellen des Registers D auf eine neue Wl- Adresse zu Beginn der Verarbeitung jeder Grundtonperiode wird sichergestellt, daß eine »Grundtonperioden-Ende«-Adresse immer geliefert wird, wenn sie auch in dem oben beschriebenen Fall nur ein Näherungswert ist.By setting the register D to a new Wl address Beginning processing of each root period ensures that a "root period end" address is always supplied, even if it is only an approximate value in the case described above is.

Nach dem Abfragen der letzten Adresse im Suchfenster erzeugt die UND-Schaltung 564 ein Ausgangssignal auf Leitung 574, wie oben beschrieben, und dann kann die Datenübertragung aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 erfolgen.After querying the last address in the search window, the AND circuit generates 564 has an output on line 574, as described above, and then the Data are transferred from the input memory 16 to the results memory 24.

Das an die Leitung 574 gelegte Signal wird über eine Leitung 601 einer Gruppe von sechzehn UND-Schaltungen 602 und über eine Leitung 603 einer ODER-Schaltung 604 zugeführt. Das zweite Eingangssignal für die UND-Schaltungen 602 liefert einen Subtrahierer 606, dessen einer Eingang über eine Gruppe von sechzehn Leitungen 608 die im Register D gespeicherte Adresse (F i g. 3 e) zugeführt wird. Der zweite Eingang empfängt über eine Gruppe von sechzehn Leitungen 610 die Adresse aus dem Register A (F i g. 3 c). Die Differenz zwischen den Adressen in den Registern D und A wird durch das Signal auf Leitung 601 über die UND-Schaltungen 602 und eine Gruppe von sechzehn Leitungen 612 in das Register K gesteuert. Die Zahl im Register K wird über eine Gruppe von sechzehn Leitungen 614 einem Dividierer 616 übertragen, dessen anderer Eingang der über sechzehn Leitungen 617 kommende Wert im Register L ist.The signal applied to line 574 becomes one via line 601 Group of sixteen AND circuits 602 and, via a line 603, an OR circuit 604 supplied. The second input to AND circuits 602 provides one Subtracter 606, one input of which is via a group of sixteen lines 608 the address (FIG. 3 e) stored in register D is supplied. The second entrance receives the address from the register over a group of sixteen lines 610 A (Fig. 3c). The difference between the addresses in registers D and A will be by the signal on line 601 through AND gates 602 and a group of sixteen lines 612 are driven into register K. The number in register K becomes transmitted via a group of sixteen lines 614 to a divider 616 whose the other input is the value in register L coming via sixteen lines 617.

Auf das Signal auf Leitung 603 hin wird das Ausgangssignal der ODER-Schaltungen 604 über eine Leitung 618 zu einer Gruppe von achtzehn UND-Schaltungen 619 und über eine Leitung 620 zu einem Verzögerer 622 übertragen. Das verzögerte Ausgangssignal des Verzögerers 622 wird über eine Leitung 623 einer Gruppe von achtzehn UND-Schaltungen 624 und über eine Leitung 625 einem Verzögerer 626 zugeführt. Das Ausgangssignal der ODER-Schaltung 604, das den UND-Schaltungen 619 zugeleitet wird, steuert die im MAR-2 gespeicherte Adresse über die Leitungen 290 und 628 und die UND-Schaltungen 619 in das Register E. Die Adresse im Register E wird über achtzehn Leitungen 630 einem Subtrahierer 638 eingegeben. Ebenfalls wird in den Subtrahierer 638 über achtzehn Leitungen 640 die im Register stehende Adresse eingegeben. Da dies die erste untersuchte Grundtonperiode ist, enthalten die Register E und F beide die erste MAR-2-Adresse, und die Differenz ist gleich Null. Dieser Differenzwert wird durch die UND-Schaltungen 624 in das Register L durch das verzögerte Ausgangssignal des Verzögerers 622 gesteuert.In response to the signal on line 603, the output of OR circuits 604 is transmitted over line 618 to a group of eighteen AND circuits 619 and over line 620 to a delay 622. The delayed output signal of the delay 622 is fed to a group of eighteen AND circuits 624 via a line 623 and to a delay 626 via a line 625. The output of OR circuit 604, which is fed to AND circuits 619, drives the address stored in MAR-2 via lines 290 and 628 and AND circuits 619 into register E. The address in register E becomes over eighteen Lines 630 are input to a subtracter 638. The address in the register is also input into the subtracter 638 via eighteen lines 640. Since this is the first root period examined, registers E and F both contain the first MAR-2 address and the difference is zero. This difference value is controlled through AND circuits 624 into register L by the delayed output of delay 622.

Der Dividierer 616 enthält nun den Wert aus dem Register L, der jetzt gleich Null ist, und den Wert im Register K, der die Zahl der in der ersten Grundtonperiode enthaltenen Speicheradressen darstellt. Der Wert im Register L wird durch den Wert im Register K dividiert, und der Quotient wird durch neun UND-Schaltungen 642 durch das verzögerte Ausgangssignal der Schaltung 626 in das Register J gesteuert.The divider 616 now contains the value from the register L, which is now equal to zero, and the value in the register K, which represents the number of memory addresses contained in the first fundamental tone period. The value in register L is divided by the value in register K, and the quotient is controlled by nine AND circuits 642 by the delayed output of circuit 626 into register J.

Das Ausgangssignal der Schaltung 626 wird im Verzögerer 644 weiter verzögert und dann über eine Leitung 645 zwei UND-Schaltungen 646 und 648 (F i g. 3 h) übertragen. Diese beiden UND-Schaltungen sind an die Ausgänge eines Vergleichers 650 angeschlossen, dessen einem Eingang der über die Leitungen 651 kommende Wert im Register J und dessen anderem Eingang der über die Leitungen 334 kommende Wert im Register H (F i g. 3 d) zugeführt wird. Der Wert im Register J ist das Verhältnis der Länge der Aufzeichnung (Anzahl der Pufferregister), die gegenwärtig im Ergebnisspeicher 24 verwendet wird, zu der Länge der Eingangsdaten (Anzahl der Pufferregister) aus dem Eingabespeicher 16, die untersucht worden sind. Der Wert im Register H ist das vorherbestimmte und zu erreichende Dehnungs- und Verdichtungsverhältnis.The output signal of the circuit 626 is further delayed in the delay 644 and then two AND circuits 646 and 648 (FIG. 3 h) are transmitted via a line 645. These two AND circuits are connected to the outputs of a comparator 650, one input of which is supplied with the value in register J via lines 651 and the other input with the value in register H via lines 334 (FIG. 3 d) will. The value in register J is the ratio of the length of the record (number of buffer registers) currently used in result memory 24 to the length of the input data (number of buffer registers) from input memory 16 that has been examined. The value in register H is the predetermined expansion and compression ratio to be achieved.

Der Vergleicher 650 stellt fest, ob der Wert im Register J kleiner ist als der Wert im Register H. Ein Ausgangssignal des Vergleichers zur UND-Schaltung 646 zeigt an, daß der Wert im Register J nicht kleiner als der Wert im Register H ist, und ein Ausgangssignal zur UND-Schaltung 648 zeigt an, daß der Wert im Register J kleiner ist. Wenn die UND-Schaltung 648 ein Ausgangssignal liefert, müssen die Daten für die Grundtonperiode im Eingabespeicher 16, die gerade untersucht worden ist, in den Ergebnisspeicher 24 übertragen werden. Wenn die UND-Schaltung 646 ein Ausgangssignal liefert, darf eine übertragung aus dem Eingabespeicher 16 nicht erfolgen.The comparator 650 determines whether the value in register J is less than the value in register H. An output of the comparator to AND circuit 646 indicates that the value in register J is not less than the value in register H, and an output to AND circuit 648 indicates that the value in register J is less. When the AND circuit 648 provides an output signal, the data for the root period in the input memory 16 which has just been examined must be transferred to the result memory 24. If the AND circuit 646 supplies an output signal, a transmission from the input memory 16 must not take place.

Falls der Wert im Register J kleiner ist als der Wert im Register H, wird das Ausgangssignal der UND-Schaltung 648 über eine Leitung 652 einer Gruppe von sechzehn UND-Schaltungen 654 (F i g. 3 c) zugeführt, um die Adresse im Register C durch eine Gruppe von sechzehn Leitungen 451 und ODER-Schaltungen 420 in das MAR-1 zu übertragen. MAR-1 enthält nun die Adresse des Anfangs der eben untersuchten Grundtonperiode. Da dies die erste Grundtonperiode ist, ist die Adresse im Register C gleich der Anfangsadresse im Register A.If the value in register J is less than the value in register H, the output of AND circuit 648 through line 652 becomes a group of sixteen AND circuits 654 (Fig. 3c) fed to the address in the register C through a group of sixteen lines 451 and OR circuits 420 into the MAR-1 transferred to. MAR-1 now contains the address of the beginning of the fundamental tone period just examined. Since this is the first root period, the address in register C is the same as that Start address in register A.

Das Signal aus der UND-Schaltung 648 (F i g. 3 g) wird außerdem einem Verzögerer 660 und über eine ODER-Schaltung 662 und eine Leitung 663 einem Verzögerer 664 und über eine Leitung 665 der ODER-Schaltung 182 (F i g. 3 c) zugeführt, um über die Leitung 184 dem Eingabespeicher 16 ein ihn in Betrieb setzendes Signal zuzuführen. Dieser Speicher ist noch im »Lese«-Zustand, und daher werden die Daten im Speicher 16 an der im MAR-1 gespeicherten Adresse über die Leitungen 500 ausgelesen. Es ist schon beschrieben worden, wie dieser Wert aus dem Eingabespeicher 16 den UND-Schaltungen 512 (F i g. 3 g) zugeführt, aber in Abwesenheit eines Signals auf Leitung 516 nicht durchgelassen wird.The signal from the AND circuit 648 (FIG. 3 g) is also sent to a delay 660 and via an OR circuit 662 and a line 663 to a delay 664 and via a line 665 to the OR circuit 182 (FIG. 3 g). 3 c) in order to feed a signal to the input memory 16 via the line 184 which sets it into operation. This memory is still in the “read” state, and therefore the data in memory 16 are read out via lines 500 at the address stored in MAR-1. It has already been described how this value from the input memory 16 is fed to the AND circuits 512 (FIG. 3 g), but is not allowed to pass in the absence of a signal on line 516.

Das Ausgangssignal des Verzögerers 664 wird über die Leitung 516 gleichzeitig den UND-Schaltungen 512 und einem Verzögerer 666 zugeleitet. Der Wert aus dem Speicher 16 an der MAR-1-Adresse wird also über die Leitungen 514 dem Ergebnisspeicher 24 zugeführt. Das verzögerte Ausgangssignal des Verzögerers 666 gelangt gleichzeitig zu einer ODER-Schaltung 668 und einem Verzögerer 670. Das Ausgangssignal der ODER-Schaltnug 668 wird über eine Leitung 671 der Steuerschaltung für den Ergebnisspeicher 24 zugeführt und gibt so den Wert aus dem Eingabespeicher 16 in dessen MAR-1-Adresse an die MAR-2-Adresse des Ergebnisspeichers 24 ab. Das Ausgangssignal des Verzögerers 670 wird einem Verzögerer 672 und gleichzeitig über eine Leitung 674 und einer ODER-Schaltung 675 zugeführt, um das MAR-2 zu seiner nächsten Adresse weiterzuschalten. Die Leitung 674 verzweigt sich in eine Leitung 676, die an die ODER-Schaltung 189 und die Leitung 190 (F i g. 3 c) angeschlossen ist, um das MAR-1 zur nächsten Adresse weiterzuschalten.The output signal of the delay 664 is simultaneously fed to the AND circuits 512 and a delay 666 via the line 516. The value from the memory 16 at the MAR-1 address is thus fed to the results memory 24 via the lines 514. The delayed output signal of the delay 666 reaches an OR circuit 668 and a delay 670 at the same time. The output signal of the OR circuit 668 is fed via a line 671 to the control circuit for the results memory 24 and thus outputs the value from the input memory 16 in its MAR -1 address to the MAR-2 address of the result memory 24. The output signal of the delay 670 is fed to a delay 672 and at the same time via a line 674 and an OR circuit 675 in order to switch the MAR-2 on to its next address. The line 674 branches into a line 676 which is connected to the OR circuit 189 and the line 190 (FIG. 3 c) in order to switch the MAR-1 on to the next address.

Das verzögerte Ausgangssignal des Verzögerers 672 wird gleichzeitig zwei UND-Schaltungen 678 und 680 zugeführt. Außerdem empfangen diese beiden UND-Schaltungen die Ausgangssignale eines Vergleichers 682, dessen Eingänge die Adresse im Register G (F i g. 3 d) über die Leitungen 372 und die Adresse im MAR-2 über die Leitungen 684 erhalten. Diese Schaltung vergleicht und stellt fest, ob die Adresse im MAR-2 gleich der Adresse im Register G ist. Wenn die beiden Adressen gleich sind, erzeugt die UND-Schaltung 678 ein Ausgangssignal auf einer Leitung 686. Wenn sie nicht gleich sind, erzeugt die UND-Schaltung 680 ein Signal auf Leitung 688. Wenn die Werte gleich sind und ein Signal zur Leitung 686 gelangt, zeigt das an, daß der ganze Raum, der im Ergebnisspeicher 24 für gedehnte oder verdichtete Daten vorgesehen ist, gefüllt ist. Dieser Zustand wird noch näher erläutert.The delayed output of the delay 672 is fed to two AND gates 678 and 680 at the same time. In addition, these two AND circuits receive the output signals of a comparator 682, the inputs of which receive the address in register G (FIG. 3 d) via lines 372 and the address in MAR-2 via lines 684. This circuit compares and determines whether the address in MAR-2 is the same as the address in register G. If the two addresses are the same, AND circuit 678 produces an output signal on line 686. If they are not the same, AND circuit 680 produces a signal on line 688. If the values are the same and a signal is passed on line 686 , this indicates that all of the space allocated in the result memory 24 for expanded or compressed data is filled. This condition will be explained in more detail.

Ein Signal auf Leitung 688 zeigt an, daß nicht der ganze im Ergebnisspeicher 24 vorgesehene Raum gefüllt ist. Dieses Signal auf Leitung 688 wird gleichzeitig einer UND-Schaltung 690 und über eine Leitung 692 einer UND-Schaltung 694 zugeleitet Beide UND-Schaltungen 690 und 694 empfangen außerdem Ausgangssignale eines Vergleichers 696 (F i g. 3 e), der über die Leitungen 413, 462 und 697 zugeführte MAR-1-Adresse mit der Adresse im Register D vergleicht. Dieser Vergleicher 696 zeigt an, ob die Daten im letzten Pufferregister der aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 zu übertragenden Grundtonperiode übertragen worden sind. Wenn sie übertragen sind, gleicht MAR-1 dem Register D, und es wird ein Ausgangssignal auf einer Leitung 698 erzeugt und der UND-Schaltung 694 zugeführt. Wenn MAR-1 nicht gleich Register D ist, wird ein Ausgangssignal auf Leitung 700 zur UND-Schaltung 690 übertragen.A signal on line 688 indicates that not all of the space provided in results memory 24 is filled. This signal on line 688 is simultaneously fed to an AND circuit 690 and via a line 692 to an AND circuit 694. Both AND circuits 690 and 694 also receive output signals from a comparator 696 (FIG , 462 and 697 compares the MAR-1 address supplied with the address in register D. This comparator 696 indicates whether the data in the last buffer register of the fundamental tone period to be transferred from the input memory 16 into the result memory 24 have been transferred. When transmitted, MAR-1 is equal to register D and an output is generated on line 698 and applied to AND gate 694. If MAR-1 is not equal to register D , an output on line 700 is provided to AND circuit 690.

Es sei nun angenommen, daß MAR-1 nicht gleich Register D ist und daß auf Leitung 700 ein Signal empfangen wird, um das Signal auf Leitung 688 durch die UND-Schaltung 690 zu steuern. Das Ausgangssignal der UND-Schaltung 690 auf einer Leitung 7A1 wird der ODER-Schaltung 661 zugeleitet, um einen weiteren Übertragungszyklus einzuleiten, wie es sehen beschrieben worden ist, wodurch Daten aus einem nächsten Pufferregister im Eingabespeicher 16 ilbortragen worden. Nach jeder übertragung von Daten aus dem Speicher 16 in den Ergebnisspeicher 24 bestimmt das Ausgangssignal des Verg!eichers 696, ob ein weiterer Übertragungszyklus eingeleitet werden mu$.Assume now that MAR-1 does not equal register D and that a signal is received on line 700 to control the signal on line 688 through AND gate 690. The output of AND circuit 690 on line 7A1 is applied to OR circuit 661 to initiate another transfer cycle, as has been described, thereby carrying data from a next buffer register in input memory 16. After each transmission of data from the memory 16 to the results memory 24, the output signal of the comparator 696 determines whether a further transmission cycle must be initiated.

Dis Übertragung von Daten aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 wird zyklisch in der beschriebenen Weise fortgesetzt, bis entweder der Vergleicher 696 (F i g. 3 e) anzeigt, daß die Adresse in MAR-1 gleich der Adresse im Re?ister D ist, oder der Vergleicher 682 (F i g. 3 h) anzeigt, daß die Adresse in MAR-Z gleich der Adresse im Register G ist. Wenn MAR-1 dem Register D gleicht, steuert das Ausgangssignal des Vergleichers 696 auf Leitung 698 das Signal auf Leitung 692 durch die UND-Schaltung 694. Dieses Signal wird über eine Leitung 702 der ODER-Schaltung 604 zugeführt, um über die Leitungen 290 und 628 die dann in MAR-2 gespsicherte Adresse in das Register E zu leiten. Die Adressen in den Registern E und F werden wieder subtrahiert, und die Differenz wird in das Register L eingegeben. Dieser Wert wird im Dividierer 616 durch den Wort im Register K dividiert, um wieder das Verhältnis zwischen der Länge der Aufzeichnung im Speicher 24 und der Länge der im Speicher 16 untersuchten Eingangsdaten festzustellen. Diese Verhältniszahl wird wieder im Vergleicher 650 mit der Verhältniszahl im Register H verglichen und festgestellt, ob die eben aus dem Eingabespeicher 16 kopierte Grundtonperiode nochmals in den Ergebnisspeicher 24 eingegeben werden muß. Wenn sie nochmals eingegeben werden muß, wird wieder ein Signal auf Leitung 652 erzeugt, das das zweite Auslesen derselben Grundtonperiode aus dem Speicher 16 einleitet. Wenn der Wert im Register J mindestens so groß ist wie der Wert im Register H, wird ein Ausgangssignal der UND-Schaltung 646 auf Leitung 704 gleichzeitig einem Verzögerer 706 und über eine Leitung 708 einer Gruppe von sechzehn UND-Schaltungen 710 (F i g. 3 e) zugeführt. Dieses Signal auf Leitung 708 steuert die Adresse aus Register D über die Leitungen 481 und die ODER-Schaltungen 420 in das MAX-1 (F i g. 3 c). MAR-1 enthält nun die Anfangsadresse der nächsten zu untersuchenden Grundtonperlode. Wenn das die zweite Grundtonponode ist, entspricht die Adresse in MAR-1 annähernd dem Ort der Linie b in F i g. 2. The transmission of data from the input memory 16 to the results memory 24 is continued cyclically in the manner described until either the comparator 696 (FIG. 3 e) indicates that the address in MAR-1 is the same as the address in re? Ister D or the comparator 682 (Fig. 3h) indicates that the address in MAR-Z is equal to the address in register G. When MAR-1 is equal to register D, the output of comparator 696 on line 698 drives the signal on line 692 through AND gate 694. This signal is applied to OR gate 604 on line 702 for processing on lines 290 and 628 to route the address then saved in MAR-2 into register E. The addresses in registers E and F are subtracted again and the difference is entered into register L. This value is divided in divider 616 by the word in register K in order to again determine the relationship between the length of the recording in memory 24 and the length of the input data examined in memory 16. This ratio is compared again in the comparator 650 with the ratio in the register H and it is determined whether the root period just copied from the input memory 16 must be entered into the results memory 24 again. If it has to be re-entered, a signal is again generated on line 652 , which initiates the second read-out of the same fundamental tone period from memory 16. If the value in register J is at least as large as the value in register H, an output signal from AND circuit 646 on line 704 is simultaneously fed to a delay 706 and, via line 708, to a group of sixteen AND circuits 710 (FIG. 3 e) supplied. This signal on line 708 drives the address from register D via lines 481 and OR circuits 420 into MAX-1 (FIG. 3c). MAR-1 now contains the start address of the next fundamental tone period to be examined. If this is the second fundamental ponode, the address in MAR-1 roughly corresponds to the location of line b in FIG. 2.

Das Ausgangssignal des Verzögerers 'f06 wird über eine Leitung 'f20 den ODER-Schaltungen 422 und 424 in F i g. 3 c zugeführt. Das der ODER-Schaltung 422 zugeleitete Signal ist ebenso wie das oben als aus dem Verzögerer 416 kommend beschriebene Signal wirksam, um die Adresse im MAR-1 über die UND-Schaltung 426 in das Register e einzugeben und über die ODER-Schaltung 424 in das MAR-1 die Summe dieser gleichen Adresse im MAR-1 plus dem Wert im Register P einzugeben. Damit steht nun das MAR-1 auf der Adresse (ungefähr Linie e in F i g. 2), die als Ende der nächsten Grundtonperiode geschätzt worden ist.The output of the delay 'f06 is fed via a line' f20 to the OR circuits 422 and 424 in FIG. 3 c supplied. The signal fed to the OR circuit 422 , like the signal described above as coming from the delay 416, is effective to enter the address in MAR-1 via the AND circuit 426 into the register e and via the OR circuit 424 into the MAR-1 enter the sum of this same address in MAR-1 plus the value in register P. The MAR-1 is now at the address (approximately line e in FIG. 2) which has been estimated as the end of the next fundamental period.

Das Ausgangssignal des Verzögerers 432 (F i g. 3 e) wird, wie schon beschrieben, dem Verzögerer 440 zugeleitet, um von dieser geschätzten Endadresse der Impulsperiede den Wert im Register M zu subtrahieren und die Differenz durch die UND-Schaltungen 452, Leitungen 451 und ODER-Schaltungen 420 (F i g. 3 c) in das MAR-1 einzugeben. MAR-1 enthält nun die Adresse, die den Anfang des Suchfensters W,' bildet. Außerdem wird das Ausgangssignal der Verzögerungsschaltung 440 der Verzögerungsschaltung 454 (F i g. 3 e) zugeführt, um im Vergleicher 470 durch einen Vergleich festzustellen, ob die Adresse im Register B größer ist als die Adresse im MAR-1. Wenn das der Fall ist, wird das Ausgangssignal auf Leitung 474 der UND-Schaltung 466 zugeführt, die ein Ausgangssignal auf Leitung 477 erzeugt, welches wieder das Register Q (F i g. 3 f), den Zähler 484 und über die ODER-Schaltung 484 die bistabile Kippschaltung 490 rückstellt, die Adresse in MAR-1 in das Register D eingibt und über die ODER-Schaltung 482 die Entnahme und die Bewertung von Daten aus dem Eingabespeicher 16 einleitet, wie es oben für die erste Grundtonperiode beschrieben worden ist.As already described, the output signal of the delay 432 (FIG. 3 e) is fed to the delay 440 in order to subtract the value in the register M from this estimated end address of the pulse period and the difference through the AND circuits 452, lines 451 and input OR circuits 420 (Fig. 3c) into the MAR-1. MAR-1 now contains the address which forms the beginning of the search window W, '. In addition, the output signal of the delay circuit 440 is fed to the delay circuit 454 (FIG. 3 e) in order to determine by means of a comparison in the comparator 470 whether the address in register B is greater than the address in MAR-1. If so, the output on line 474 is fed to AND circuit 466, which generates an output on line 477 which again includes register Q (Fig. 3f), counter 484 and through the OR circuit 484 resets the flip-flop circuit 490, enters the address in MAR-1 into the register D and initiates the extraction and evaluation of data from the input memory 16 via the OR circuit 482, as has been described above for the first fundamental tone period.

Diese Untersuchung wird mit jedem in das Register Q eingegebenen höheren positiven Wert fortgesetzt. Die Adresse des auf die höchste positive Spitze folgenden Nulldurchganges wird in das Register D gesteuert durch einen Schaltimpuls über Leitung 600 (F i g. 3 f), die ODER-Schaltung 478 und die Leitung 486 (F i g. 3 e) zu den UND-Schaltungen 488. Wenn das letzte Register im Suchfenster untersucht ist, gleicht der Wert im Zähler 484 (F i g. 3 f) dem Wert im Register N, und das Signal auf Leitung 574 leitet den Verhältnisvergleich ein. Wenn es durch das Verhältnis angezeigt wird, wird die Übertragung der Daten aus der eben geprüften Grundtonperiode aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 eingeleitet.This investigation continues with each higher positive value entered in the Q register. The address of the zero crossing following the highest positive peak is controlled in the register D by a switching pulse via line 600 (FIG. 3 f), the OR circuit 478 and the line 486 (FIG. 3 e) to the AND circuits 488. When the last register in the search window is examined, the value in counter 484 (Fig. 3f) equals the value in register N and the signal on line 574 initiates the ratio comparison. When it is indicated by the ratio, the transfer of the data from the just examined root period from the input memory 16 to the result memory 24 is initiated.

Die Bestimmung aufeinanderfolgender Grundtonperioden und der Vergleich von Verhältnissen und die Übertragung oder Löschung von Grundtonperioden wird fortgesetzt, bis eine von zwei Bedingungen erreicht ist. Bei der ersten wird durch den Vergleicher 592 (F i g. 3 c) festgestellt, daß die Adresse in MAR-1 gleich der Adresse im Register B ist. Das zeigt an, daß die letzte Adresse, in der Eingangsdaten im Eingabespeicher 16 gespeichert worden sind, erreicht ist und daß die Entnahme der Daten, die in den Ergebnisspeicher 24 übertragen worden sind, unter der Voraussetzung eingeleitet werden kann, daß der Vergleicher 682 (F i g. 3 h) ebenfalls anzeigt, daß die Adresse in MAR-2 gleich der im Register G ist. Diese letztgenannte Bedingung deutet an, daß der ganze zugeteilte Raum im Ergebnisspeicher 24 gefüllt ist und daß das gewünschte Dehnungs- oder Verdichtungsverhältnis erreicht worden ist.The determination of successive fundamental periods and the comparison of ratios and the transfer or deletion of fundamental periods continues until one of two conditions is met. In the first, it is determined by the comparator 592 (FIG. 3 c) that the address in MAR-1 is equal to the address in register B. This indicates that the last address at which input data was stored in the input memory 16 has been reached and that the extraction of the data which has been transferred to the result memory 24 can be initiated provided that the comparator 682 (F i g. 3 h) also indicates that the address in MAR-2 is the same as that in register G. This latter condition indicates that all of the allocated space in the results memory 24 is filled and that the desired expansion or compression ratio has been achieved.

Es sei nun angenommen, daß ein im Vergleicher 892 (F i g. 3 c) ausgeführter Vergleich zeigt, daß MAR-1 gleich Register B ist und daß die UND-Schaltung 588 einen Ausgangsimpuls auf Leitung 594 erzeugt. Dieses Ausgangssignal wird einer ODER-Schaltung 724 (F i g. 3 f) zugeleitet. Das Ausgangssignal der ODER-Schaltung 724 auf Leitung 726 wird einer Gruppe von neun ODER-Schaltungen 724 (F i g. 3 d) und über eine Leitung 728 der ODER-Schaltung 604 (F i g. 3 g) zugeführt. Man beachte, daß dasselbe Signal auf Leitung 726 erlangt wird, wenn der Vergleicher 470 (F i g. 3 e) anzeigt, daß der Inhalt des Registers B nicht größer ist als der des MAR-1. Das Ausgangssignal der ODER-Schaltung 604 steuert die Adresse in MAR-2 in das Register E, wodurch die Adresse im Register E und die im Register F subtrahiert und in das Register L weitergeleitet werden. Der Wert im Register L wird durch den Wert im Register K dividiert. Dieser Wert im Register K ist der vorher benutzte Wert, aber da das Register H auf den Maximalwert weitergeschaltet worden ist, kann der frühere Wert des Registers K ohne Fehlerbildung verwendet werden. Da das Register H auf seinen Maximalwert weitergeschaltet worden ist, ist weiterhin der in das Register J eingeführte Wert mit Bestimmtheit kleiner als der Wert im Register H. Daher erzeugt der Vergleicher 650 (F i g. 3 h) ein Ausgangssignal auf Leitung 652, wodurch die Übertragung der zuletzt untersuchten Grundtonperioden aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 bewirkt wird.Assume now that a comparison made in comparator 892 (FIG. 3c) shows that MAR-1 equals register B and that AND gate 588 produces an output pulse on line 594. This output is fed to an OR circuit 724 (Fig. 3f). The output of the OR circuit 724 on line 726 is fed to a group of nine OR circuits 724 (FIG. 3 d) and via a line 728 to the OR circuit 604 (FIG. 3 g). Note that the same signal is obtained on line 726 if comparator 470 (Fig. 3e) indicates that the contents of register B are no greater than those of MAR-1. The output of the OR circuit 604 drives the address in MAR-2 into register E, whereby the address in register E and that in register F are subtracted and passed on to register L. The value in register L is divided by the value in register K. This value in register K is the previously used value, but since register H has been switched to the maximum value, the previous value of register K can be used without error formation. Since register H has been indexed to its maximum value, the value introduced into register J is definitely less than the value in register H. Therefore, comparator 650 ( FIG the transmission of the most recently examined fundamental tone periods from the input memory 16 into the results memory 24 is effected.

Bei jeder Übertragung dieser Grundtonperiode wird wieder das Verhältnis des Registers L zum Register K untersucht und festgestellt, daß es kleiner als das Verhältnis des Registers H ist. Daher wird diese letzte Grundtonperiode im Speicher 16 dupliziert, bis der Vergleicher 682 anzeigt, daß die Adresse im MAR-2 gleich der im Register G ist. Das zeigt an, daß der ganze zugeteilte Raum im Ergebnisspeicher 24 voll und daher das gewünschte Dehnungs- oder Verdichtungsverhältnis erreicht ist. Das über die UND-Schaltung 678 der Leitung 686 zugeführte Ausgangssignal des Vergleichers 682 leitet die Entnahmephase ein.With each transmission of this fundamental tone period, the ratio of the register L to the register K is examined again and it is determined that it is smaller than the ratio of the register H. Therefore, this last root period is duplicated in memory 16 until comparator 682 indicates that the address in MAR-2 is the same as that in register G. This indicates that all of the allocated space in the results memory 24 is full and therefore the desired expansion or compression ratio has been achieved. The output signal of the comparator 682 which is fed to the line 686 via the AND circuit 678 initiates the removal phase.

Bevor nun die Auslesephase beschrieben wird, wird wieder auf den Vergleicher 470 (F i g. 3e) Bezug genommen, welcher die MAR-1-Adresse (W1) mit der Adresse im Register B vergleicht. Wenn die Adresse im Register B kleiner ist, wird ein Ausgangssignal der UND-Schaltung 468 zu den Leitungen 736 und 738 gesendet. Das Signal auf Leitung 736 durchläuft die ODER-Schaltung 724 (F i g. 3 f) und die Leitung 726 und stellt das Register H auf lauter Einsen ein und leitet die oben beschriebenen Vergleichs- und Übertragungszyklen ein.Before the read-out phase is now described, reference is made again to the comparator 470 (FIG. 3e), which compares the MAR-1 address (W1) with the address in register B. If the address in register B is less, an output of AND gate 468 is sent to lines 736 and 738 . The signal on line 736 passes through OR circuit 724 (FIG. 3f) and line 726 and sets register H to all ones and initiates the compare and transfer cycles described above.

Das Signal auf Leitung 738 wird sechzehn UND-Schaltungen 740 zugeführt, um den Inhalt des Registers B in das Register D zu steuern. Das Register D enthält nun die Adresse, die auf die letzte Adresse folgt, wo Eingangsdaten im Speicher 16 gespeichert sind. Dieser Wert wird über Leitungen 608 dem Subtrahierer 606 zugeführt (F i g. 3 g), wie es oben beschrieben ist. Der Wert im Register D wird außerdem dem Vergleicher 696 zugeleitet (F i g. 3 e) und dort nacheinander mit der MAR-1-Adresse verglichen, um in der oben erläuterten Weise bei der Übertragung von Daten aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 und für die Einleitung eines neuen Verhältnisvergleichs bei jeder vollendeten Übertragung einer Grundtonperiode verwendet zu werden.The signal on line 738 is applied to sixteen AND circuits 740 to drive the contents of register B into register D. Register D now contains the address following the last address where input data is stored in memory 16. This value is fed to the subtracter 606 via lines 608 (FIG. 3 g), as described above. The value in register D is also fed to the comparator 696 (FIG. 3 e) and is compared there one after the other with the MAR-1 address in order to transfer data from the input memory 16 to the result memory 24 in the manner explained above and to be used to initiate a new ratio comparison with each completed transmission of a fundamental period.

Wenn eine bestimmte Grundtonperiode aus dem Eingabespeicher 16 in den Ergebnisspeicher 24 übertragen wird und bevor die Übertragung der ganzen Grundtonperiode beendet ist, stellt der Vergleicher 682 (F i g. 3 h) fest, daß MAR-2 dem Register G gleicht, und die Datenübertragung wird automatisch eingestellt, da ein Ausgangssignal der Schaltung 682 über die UND-Schaltung 680 nötig ist, um den nächsten Übertragungszyklus einzuleiten. Bei Feststellung der Gleichheit kommt das Ausgangssignal nicht aus der UND-Schaltung 680, sondern aus der UND-Schaltung 678.When a certain root period is transferred from the input memory 16 to the result memory 24 and before the transfer of the entire root period is complete, the comparator 682 (Fig. 3h) determines that MAR-2 equals register G and the data transfer is automatically set since an output signal from circuit 682 via AND circuit 680 is required to initiate the next transmission cycle. If the equality is determined, the output signal does not come from the AND circuit 680, but from the AND circuit 678.

Das Ausgangssignal der UND-Schaltung 678 (F i g. 3 h) leitet den Auslesevorgang aus dem Ergebniss_neicher 24 ein. Hierzu wird es über die Leitung 686 einem Verzögerer 750 zugeführt. Das verzögerte Ausgangssignal wird parallel über eine Leitung 752 der bistabilen Kippschaltung 110, die dadurch in den 1-Zustand gebracht wird, und über eine Leitung 754 einer Gruppe von achtzehn UND-Schaltungen 756 zugeleitet. Als zweiten Eingang empfangen die UND-Schaltungen 756 über achtzehn Leitungen 757 und 640 die Adresse im Register F, die die Anfangsadresse der im Ergebnisspeicher 24 stehenden Daten ist. Diese Adresse wird über Leitungen 758 in MAR-2 eingegeben. Außerdem stellt das Signal auf Leitung 754 den Ergebnisspeicher 24 in den »Lese«-Zustand, wodurch er für das Auslesen seines Inhalts vorbereitet wird.The output signal of the AND circuit 678 (FIG. 3 h) initiates the read-out process from the result_neicher 24. For this purpose, it is fed to a delay 750 via line 686. The delayed output signal is fed in parallel via a line 752 to the flip-flop circuit 110, which is thereby brought into the 1 state, and via a line 754 to a group of eighteen AND circuits 756. The AND circuits 756 receive the address in register F, which is the start address of the data in the result memory 24, via eighteen lines 757 and 640 as a second input. This address is entered into MAR-2 on lines 758. In addition, the signal on line 754 places the results memory 24 in the "read" state, thereby preparing it for its contents to be read out.

Wenn das Signal auf Leitung 752 die bistabile Kippschaltung 110 in den 1-Zustand stellt, wird das 1-Ausgangssignal einer UND-Schaltung 760 zugeleitet, damit es die 18-kHz-Impulse durchläßt, die der Leitung 176 durch den Impulszähler 62 (F i g. 3 a) zugeführt werden. Das Ausgangssignal der UND-Schaltung 760 wird parallel einem Verzögerer 762 und einer Leitung 764 zugeführt. Das Signal auf Leitung 764 wird über die ODER-Schaltung 668 und die Leitung 671 zur Startsteuerung des Ergebnisspeichers 24 (F i g. 3 g) weitergeleitet, wodurch das Auslesen der Daten von der MAR-2-Adresse ab eingeleitet wird. Das verzögerte Ausgangssignal des Verzögerers 762 wird über eine Leitung 765 einer Gruppe von sechs UND-Schaltungen 766 und über Leitungen 765 und 768 der ODER-Schaltung 675 zugeleitet, um MAR-2 zur nächsten Adresse weiterzuschalten. Das zweite Eingangssignal für die UND-Schaltungen 766 kommt über eine Gruppe von sechs Leitungen 770, die die aus dem Ergebnisspeicher 24 ausgelesenen Daten führen. Dieser Wert wird also durch die UND-Schaltungen 766 in ein Register 722 weitergeleitet und von dort aus einem Digital-Analog-Wandler 774 zugeführt. Das Analogausgangssignal des Wandlers 774 wird über einen Tiefpaß 776 einem Niederfrequenzverstärker 778 zugeleitet. Durch den Tiefpaß 776 mit einer oberen Grenzfrequenz von etwa 10 kHz wird der 18-kHz-Anteil im Signal ausgeschaltet. Als Ausgang des NF-Verstärkers ist ein Lautsprecher 780 dargestellt, es kann aber auch ein Tonbandgerät oder eine andere Ausgabevorrichtung vorgesehen sein.When the signal is on line 752, flip-flop 110 in the 1 state, the 1 output of an AND circuit 760 is supplied so that it passes the 18 kHz pulses, the line 176 by the pulse counter 62 (F i g. 3 a). The output of the AND circuit 760 is fed to a delay 762 and a line 764 in parallel. The signal on line 764 is forwarded via the OR circuit 668 and the line 671 to the start control of the result memory 24 (FIG. 3 g), whereby the reading out of the data is initiated from the MAR-2 address. The delayed output of the delay 762 is fed via line 765 to a group of six AND gates 766 and via lines 765 and 768 to OR gate 675 to advance MAR-2 to the next address. The second input signal for the AND circuits 766 comes via a group of six lines 770 which carry the data read out from the result memory 24. This value is thus forwarded by the AND circuits 766 to a register 722 and fed from there to a digital-to-analog converter 774. The analog output signal of the converter 774 is fed to a low-frequency amplifier 778 via a low-pass filter 776. The low-pass filter 776 with an upper limit frequency of about 10 kHz switches off the 18 kHz component in the signal. A loudspeaker 780 is shown as the output of the LF amplifier, but a tape recorder or another output device can also be provided.

Ein Vergleicher 783 (F i g. 3 h) empfängt die Adresse im Register G über die Leitungen 372 und 784 und über die Leitungen 290 und 786 die Adresse im MAR-2. Die Adresse im MAR-2 erhöht sich beim Auslesen von Daten aus dem Ergebnisspeicher 24 jeweils, bis die MAR-2-Adresse gleich der Adresse des Registers G ist. Dann wird ein Ausgangssignal des Vergleichers 782 einer monostabilen Kippschaltung 788 zugeführt, dessen Ausgangssignal über die ODER-Schaltung 99 an den 0-Eingang der bistabilen Kippschaltung 110 gelegt wird, um diese Schaltung in den 0-Zustand zu bringen und die UND-Schaltung 760 zu sperren, wodurch das Auslesen aus dem Ergebnisspeicher 24 gestoppt wird, indem die Steuerimpulse über die Leitung 764, die ODER-Schaltung 668 und die Leitung 671 zum Speicher 24 unterbrochen werden. Außerdem wird das Ausgangssignal der monostabilen Kippschaltung 788 über eine Leitung 792 zu einer Anzeigevorrichtung 794 geleitet, um die Beendigung des Auslesens des Inhalts des Ergebnisspeichers 42 anzuzeigen. Nach dem Ansprechen dieser Anzeigevorrichtung 794 können neue Eingangssignale in den Eingangsspeicher 16 eingegeben werden.A comparator 783 (Fig. 3h) receives the address in register G over lines 372 and 784 and over lines 290 and 786 the address in MAR-2. The address in MAR-2 increases when data are read out from the result memory 24 until the MAR-2 address is equal to the address of the G register. Then an output signal of the comparator 782 is fed to a monostable multivibrator 788 , the output signal of which is applied via the OR circuit 99 to the 0 input of the bistable multivibrator 110 in order to bring this circuit into the 0 state and the AND circuit 760 to block, whereby the reading from the results memory 24 is stopped by the control pulses via the line 764, the OR circuit 668 and the line 671 to the memory 24 are interrupted. In addition, the output signal of the monostable multivibrator 788 is passed via a line 792 to a display device 794 in order to indicate the completion of the reading out of the contents of the result memory 42. After this display device 794 responds, new input signals can be input into the input memory 16 .

Claims

Claims: 1. Method for the temporal stretching of speech sounds, with the individual according to the desired expansion or compression ratio Parts of the language are repeated or eliminated, but this is not possible n -z e i c h n e t that a period of the fundamental oscillation is repeated or eliminated will.

2. The method according to claim 1, characterized in that the speech sounds converted into electrical analog signals are converted into digital signals and stored in a first memory (16) and that the information from the first memory (16) depends on the result of a comparison between the actual and desired expansion or compression ratio can be transferred to a second memory (24) once or several times or not.

3. Order for implementation of the method according to claims 1 and 2, characterized in that an electroacoustic Converter (12) via an analog-digital converter (14) with a first memory (16) is connected that a fundamental tone period detector (20) in connection with a fundamental tone detector (18) continuously determines the end of each root period and the storage the number of registers in the first memory (16), those of the fundamental period under consideration are assigned, in a register (21) causes a first comparator (22) from the number in register (21) and the number used in the second memory (24) Storage locations determine the actual expansion or compression ratio and that a second comparator (26) depending on the actual and desired Expansion or. Compression ratio the transfer of data from the first memory (16) controls in the second memory.