DE112018007055T5 - Leistungshalbleitereinheit - Google Patents

Leistungshalbleitereinheit Download PDF

Info

Publication number
DE112018007055T5
DE112018007055T5 DE112018007055.7T DE112018007055T DE112018007055T5 DE 112018007055 T5 DE112018007055 T5 DE 112018007055T5 DE 112018007055 T DE112018007055 T DE 112018007055T DE 112018007055 T5 DE112018007055 T5 DE 112018007055T5
Authority
DE
Germany
Prior art keywords
type
epitaxial layer
area
power semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112018007055.7T
Other languages
English (en)
Other versions
DE112018007055B4 (de
Inventor
Tatsuro Watahiki
Yohei YUDA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018007055T5 publication Critical patent/DE112018007055T5/de
Application granted granted Critical
Publication of DE112018007055B4 publication Critical patent/DE112018007055B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Um eine Leistungshalbleitereinheit zur Verfügung zu stellen, bei der ein Leckstrom aufgrund einer Defektschicht reduziert ist und die eine geringe Schwankung einer Schwellenspannung aufweist, weist die Leistungshalbleitereinheit Folgendes auf: ein einkristallines Halbleitersubstrat (1) vom n-Typ; eine epitaxiale Schicht (2) vom n-Typ, die auf einer Oberfläche des einkristallinen Halbleitersubstrats vom n-Typ ausgebildet ist und einen konkaven (ausgesparten) Bereich (50) und einen konvexen (vorstehenden) Bereich (51) aufweist; eine Kathodenelektrode (6), die auf einer Oberfläche auf einer der Oberfläche des einkristallinen Halbleitersubstrats vom n-Typ gegenüberliegenden Seite ausgebildet ist; eine isolierende Schicht (4), die auf einem ersten Bereich (57) in einem oberen Bereich (512) des konvexen (vorstehenden) Bereichs ausgebildet ist; eine Dünnschicht (3) vom p-Typ, die auf einer Oberfläche der isolierenden Schicht und einer Oberfläche der epitaxialen Schicht vom n-Typ ausgebildet ist, so dass ein pn-Übergang zwischen der Dünnschicht vom p-Typ und der epitaxialen Schicht vom n-Typ gebildet wird; sowie eine Anodenelektrode (5), wobei zumindest ein Bereich derselben auf einer Oberfläche der Dünnschicht vom p-Typ ausgebildet ist und ein Bereich derselben durch die Dünnschicht vom p-Typ und die isolierende Schicht hindurch verläuft, so dass in einem zweiten Bereich (56), der durch den ersten Bereich von einem Randbereich (513) des oberen Bereichs getrennt ist, ein Schottky-Übergang zwischen der Anodenelektrode und der epitaxialen Schicht vom n-Typ gebildet wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitereinheit.
  • STAND DER TECHNIK
  • Eine Schottky-Barrieren-Dioden-Struktur (wobei auf eine Schottky-Barrieren-Diode im Folgenden als eine SB-Diode Bezug genommen wird) und eine kombinierte pin/Schottky-Dioden-Struktur (wobei auf eine vereinigte pin/Schottky-Diode im Folgenden als eine MPS-Diode Bezug genommen wird), bei denen ein Schottky-Übergang und ein pn-Übergang angeordnet sind, wurden entwickelt, um die Spannungsfestigkeit und Kapazität eines Dioden-Elements zu erhöhen.
  • Es gibt ein Verfahren, bei dem ein einkristallines Halbleitermaterial mit einer großen Bandlücke verwendet wird, wie beispielsweise Galliumoxid und Aluminiumnitrid, als ein Verfahren, bei dem die Spannungsfestigkeit des Dioden-Elements erhöht wird. Wenn es schwierig ist, das einkristalline Halbleitermaterial mit einer großen Bandlücke mit dem p-Typ herzustellen, gibt es ein Verfahren, bei dem ein pn-Übergang hergestellt wird, indem ein Halbleiter vom p-Typ, der aus einem Material besteht, das sich von einem einkristallinen Halbleiter vom n-Typ mit einer großen Bandlücke unterscheidet, durch einen Hetero-Übergang an den einkristallinen Halbleiter vom n-Typ mit einer großen Bandlücke gebondet wird.
  • Wenn der Hetero-Übergang durch unterschiedliche Materialien erzielt wird, muss ein Graben in einem einkristallinen Halbleitermaterial mit einer großen Bandlücke gebildet werden, bei dem es sich um einen Halbleiter vom n-Typ handeln sollte, und ein Halbleitermaterial vom p-Typ muss in dem Graben eingebettet werden, um effizient eine das elektrische Feld begrenzende Struktur zu erzielen.
  • Eine in dem Patntdokument 1 offenbarte MPS-Diode weist einen Schottky-Übergang und einen pn-Übergang auf, und ein pn-Übergangsbereich führt einen bipolaren Betrieb durch, so dass dadurch ein Spannungsabfall beim Auftreten eines Serge-Stroms reduziert werden kann und ein serge-toleriertes Maß in Durchlassrichtung im Vergleich zu einer SB-Diode verbessert wird.
  • Bei einer Halbleitereinheit in dem Patentdokument 2 ist ein Graben in einem Halbleiter vom n-Typ ausgebildet, und ein Halbleitermaterial vom p-Typ ist in einem unteren Bereich des Grabens eingebettet, so dass ein Hetero-Übergang gebildet wird. Des Weiteren ist eine Oxidschicht in einem oberen Bereich des Grabens angeordnet, und der Halbleiter vom n-Typ in dem oberen Bereich des Grabens und eine Kontaktschicht sind voneinander getrennt, so dass dadurch eine das elektrische Feld begrenzende Struktur erzielt wird.
  • Bei der Halbleitereinheit in dem Patentdokument 2 bilden sich aufgrund eines Ätzprozesses beim Bilden des Grabens Defekte in dem Halbleiter vom n-Typ. Des Weiteren handelt es sich bei der Kristallorientierung einer seitlichen Oberfläche des Grabens nicht um eine Hauptoberfläche, so dass eine Defektdichte im Vergleich zu einem Fall zunimmt, bei dem es sich bei einer Kristallorientierung einer Grenzschicht um eine Hauptoberfläche handelt.
  • Die durch den Ätzprozess verursachten Defekte und die Kristallorientierung der Grenzschicht verursachen eine Zunahme eines Leckstroms. Das heißt, es besteht ein Problem dahingehend, dass in der Nähe einer Oberfläche eines Halbleiters ein Bereich mit einer hohen Defektdichte ausgebildet wird und in der Nähe des Bereichs mit einer hohen Defektdichte eine Schottky-Übergangs-Grenzschicht ausgebildet wird, so dass dadurch eine Schwankung bei einer Schwellenspannung sowie eine Zunahme eines Leckstroms bei der gesamten Einheit auftreten.
  • Bei einer Halbleitereinheit in dem Patentdokument 3 ist eine isolierende Schicht zwischen einer pn-Übergangs-Grenzschicht und einer Anodenelektrode angeordnet, und ein Leckstrom aus der pn-Übergangs-Grenzschicht bei einer Sperrspannung ist reduziert. Bei der Halbleitereinheit in dem Patentdokument 3 besteht jedoch ein Problem dahingehend, dass das Potential auf der Seite des Halbleiters vom n-Typ an der pn-Übergangs-Grenzschicht in Abhängigkeit von einer Schwankung der Potentialdifferenz in dem Schottky-Übergang schwankt, der zwischen dem Halbleiter vom n-Typ und der Anodenelektrode ausgebildet ist, und der Leckstrom zunimmt.
  • DOKUMENTE DES STANDS DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2015-065 469 A
    • Patentdokument 2: Ungeprüfte Japanische Patentanmeldungs-Veröffentlichung (Übersetzung einer PCT-Anmeldung) JP 2008-519 447
    • Patentdokument 3: Japanische Patentanmeldungs-Offenlegungsschrift JP 2013-222 798 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösende Probleme
  • Die vorliegende Erfindung wurde daher konzipiert, um die vorstehenden Probleme zu lösen, und ihre Aufgabe besteht darin, eine Leistungshalbleitereinheit anzugeben, bei der ein Leckstrom aufgrund einer Defektschicht verringert ist und die eine geringe Schwankung einer Schwellenspannung aufweist.
  • Mittel zum Lösen der Probleme
  • Eine Leistungshalbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: ein einkristallines Halbleitersubstrat vom n-Typ; eine epitaxiale Schicht vom n-Typ, die auf einer Oberfläche des einkristallinen Halbleitersubstrats vom n-Typ ausgebildet ist und einen konkaven Bereich (einen ausgesparten Bereich) sowie einen konvexen Bereich (einen vorstehenden Bereich) aufweist; eine Kathodenelektrode, die auf einer Oberfläche auf einer der Oberfläche des einkristallinen Halbleitersubstrats vom n-Typ gegenüberliegenden Seite ausgebildet ist; eine isolierende Schicht, die auf einem ersten Bereich in einem oberen Bereich des konvexen Bereichs (des vorstehenden Bereichs) ausgebildet ist; eine Dünnschicht vom p-Typ, die auf einer Oberfläche der isolierenden Schicht und einer Oberfläche der epitaxialen Schicht vom n-Typ ausgebildet ist, so dass zwischen der Dünnschicht vom p-Typ und der epitaxialen Schicht vom n-Typ ein pn-Übergang ausgebildet ist; sowie eine Anodenelektrode, wobei zumindest ein Bereich derselben auf einer Oberfläche der Dünnschicht vom p-Typ ausgebildet ist und ein Bereich derselben durch die Dünnschicht vom p-Typ und die isolierende Schicht hindurch verläuft, so dass in einem zweiten Bereich, der durch den ersten Bereich von einem Randbereich des oberen Bereichs getrennt ist, ein Schottky-Übergang zwischen der Anodenelektrode und der epitaxialen Schicht vom n-Typ ausgebildet ist.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung kann eine Leistungshalbleitereinheit angegeben werden, bei welcher der Leckstrom aufgrund einer Defektschicht verringert ist und die eine geringe Schwankung der Schwellenspannung aufweist.
  • Figurenliste
  • In den Figuren zeigen:
    • 1A bis 1C Schaubilder der Konfiguration einer Leistungshalbleitereinheit gemäß einer Ausführungsform 1 der vorliegenden Erfindung;
    • 2A bis 2C Querschnittsansichten einer epitaxialen Schicht vom n-Typ gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 3 eine Querschnittsansicht, die einen pn-Übergangsbereich, einen Schottky-Übergangsbereich sowie einen isolierenden Bereich in der Leistungshalbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 4 eine Querschnittsansicht, die einen Hauptbereich der Leistungshalbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 5A bis 5F Schaubilder, die einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung darstellen;
    • 6A und 6B Schaubilder der Konfiguration einer Leistungshalbleitereinheit gemäß einer Ausführungsform 2 der vorliegenden Erfindung;
    • 7A bis 7G Schaubilder, die einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung darstellen;
    • 8A und 8B Schaubilder der Konfiguration einer Leistungshalbleitereinheit gemäß einer Ausführungsform 3 der vorliegenden Erfindung;
    • 9A bis 9F Schaubilder, die einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung darstellen;
    • 10A bis 10C Schaubilder der Konfiguration einer Leistungshalbleitereinheit gemäß einer Ausführungsform 4 der vorliegenden Erfindung;
    • 11A bis 11F Schaubilder, die einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung darstellen.
  • BESCHREIBUNG EINER AUSFÜHRUNGSFORM (VON AUSFÜHRUNGSFORMEN)
  • Ausführungsform 1
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Verwendung der Zeichnungen im Detail beschrieben. Die nachstehend beschriebenen Ausführungsformen sind in sämtlichen Aspekten lediglich illustrativ und schränken die Erfindung nicht ein.
  • Bei den 1A bis 1C handelt es sich jeweils um ein Schaubild der Konfiguration einer Leistungshalbleitereinheit 100 gemäß einer Ausführungsform 1 der vorliegenden Erfindung. In 1A, 1B und 1C sind eine x-Achse, eine y-Achse und eine z-Achse dargestellt, bei denen es sich um die Koordinatenachsen eines rechtwinkligen Koordinatensystems mit drei Achsen handelt. 1A ist eine planare Ansicht der Leistungshalbleitereinheit 100. 1B ist eine Querschnittsansicht der Leistungshalbleitereinheit 100, die einen Querschnitt an einer Oberfläche BB' in 1A zeigt.
  • 1C ist eine Querschnittsansicht der Leistungshalbleitereinheit 100 an einer Oberfläche PP' in 1B (wobei die Oberfläche PP' parallel zu der Oberfläche xz ist).
  • Auf eine positive Richtung der y-Achse wird im Folgenden als eine Richtung nach oben Bezug genommen. Auf eine negative Richtung der y-Achse wird als eine Richtung nach unten Bezug genommen. Ein einkristallines Halbleitersubstrat 1 vom n-Typ ist parallel zu der Oberfläche xz angeordnet.
  • Auf eine Oberfläche jeder Komponente auf einer Seite der positiven Richtung der y-Achse wird als eine obere Oberfläche (eine vordere Oberfläche) Bezug genommen, und auf eine Oberfläche jeder Komponente auf einer Seite der negativen Richtung der y-Achse wird als eine untere Oberfläche Bezug genommen. Auf einen Bereich der Komponente, die eine Grenze nach außen bildet, wird in einigen Fällen als eine außen liegende Oberfläche der Komponente Bezug genommen.
  • Die Leistungshalbleitereinheit 100 ist aus dem einkristallinen Halbleitersubstrat 1 vom n-Typ hergestellt. Auf einer unteren Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ ist eine Kathodenelektrode 6 ausgebildet, und auf einer Oberseite des einkristallinen Halbleitersubstrats 1 vom n-Typ sind eine epitaxiale Schicht 2 vom n-Typ, eine isolierende Schicht 4, eine Dünnschicht 3 vom p-Typ sowie eine Anodenelektrode 5 in Schichten ausgebildet.
  • Die Leistungshalbleitereinheit 100 und die Komponenten oder Bestandteile derselben weisen eine rotationssymmetrische Gestalt auf, die Gestalt ist jedoch nicht auf diese beschränkt. Bei den 2A bis 2C handelt es sich jeweils um eine Querschnittsansicht der epitaxialen Schicht 2 vom n-Typ gemäß Ausführungsform 1. Jede der 2A, 2B und 2C stellt einen Querschnitt an der Oberfläche BB' der epitaxialen Schicht 2 vom n-Typ dar, und jedem Bereich ist ein Bezugszeichen zugeordnet.
  • Im Folgenden ist eine Anordnung für jeden Bereich der epitaxialen Schicht 2 vom n-Typ beschrieben. Eine obere Oberfläche der epitaxialen Schicht 2 vom n-Typ ist in zwei Bereiche unterteilt, und auf die zwei Bereiche wird als ein konkaver (ausgesparter) Bereich 50 und ein konvexer (vorstehender) Bereich 51 Bezug genommen, wie in 2A und 2C dargestellt. In der Oberfläche xz wird auf den konkaven (ausgesparten) Bereich 50 zwischen den konvexen (vorstehenden) Bereichen 51 als ein Nutenbereich Bezug genommen, auf den konkaven (ausgesparten) Bereich 50 zwischen dem konvexen (vorstehenden) Bereich 51 und einem äußeren Rand 514 der epitaxialen Schicht 2 vom n-Typ wird als ein Mesa-Bodenbereich 52 Bezug genommen.
  • 2B stellt einen konkaven (ausgesparten) Bereich 51-1, bei dem es sich um den konkaven (ausgesparten) Bereich 51 handelt, der die Gestalt einer Insel aufweist, und einen konkaven (ausgesparten) Bereich 51-2 dar, bei dem es sich um den konkaven (ausgesparten) Bereich 51 handelt, der eine ringförmige Gestalt aufweist.
  • Hierbei handelt es sich bei dem äußeren Rand 514 um einen Endbereich in der Oberfläche xz der epitaxialen Schicht 2 vom n-Typ, wie in 2C dargestellt. Der konvexe (vorstehende) Bereich 51 steht in Bezug auf den konkaven (ausgesparten) Bereich 50 nach oben hervor. Der konkave Bereich 50 ist in Bezug auf den konvexen Bereich 51 nach unten vertieft. Auf eine äußere Oberfläche, die sich auf der obersten Seite des konvexen Bereichs 51 befindet, wird als ein oberer Bereich 512 Bezug genommen, wie in 2A dargestellt.
  • Bei dem oberen Bereich 512 handelt es sich um eine Oberfläche auf einer oberen Seite des konvexen Bereichs 51, und auf einen Bereich zwischen dem oberen Bereich 512 und dem konkaven Bereich 50 in der äußeren Oberfläche wird als eine seitliche Oberfläche 511 Bezug genommen, wie in 2B dargestellt. Der konvexe Bereich 51 besteht aus dem oberen Bereich 512 und der seitlichen Oberfläche 511.
  • Die seitliche Oberfläche 511 muss nicht zwangsläufig senkrecht zu dem einkristallinen Halbleitersubstrat 1 vom n-Typ sein. Wie in 2C dargestellt, wird auf eine Grenze zwischen dem oberen Bereich 512 und der seitlichen Oberfläche 511 als ein Randbereich 513 Bezug genommen. Vorstehend ist die Anordnung jedes Bereichs der epitaxialen Schicht 2 vom n-Typ beschrieben.
  • 3 ist eine Querschnittsansicht, die einen pn-Übergangsbereich, einen Schottky-Übergangsbereich sowie einen isolierenden Bereich in der Leistungshalbleitereinheit darstellt. 3 stellt eine vergrößerte Ansicht eines Bereichs A in den 1A bis 1C dar und zeigt ferner eine Anordnung jedes Bereichs der epitaxialen Schicht 2 vom n-Typ. Im Folgenden sind eine Anordnung und eine Gestalt der epitaxialen Schicht 2 vom n-Typ, der isolierenden Schicht 4, der Dünnschicht 3 vom p-Typ sowie der Anodenelektrode 5 unter Verwendung der 1A bis 1C, der 2A bis 2C und von 3 beschrieben.
  • Die isolierende Schicht 4 ist auf einem Bereich des oberen Bereichs 512 in der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ ausgebildet. Wie in 3 dargestellt, wird auf einen Bereich einer äußeren Oberfläche der epitaxialen Schicht 2 vom n-Typ, in dem die isolierende Schicht 4 ausgebildet ist, als ein isolierender Bereich 57 (ein erster Bereich) Bezug genommen. Wie in 1B dargestellt, ist die Dünnschicht 3 vom p-Typ auf dem konkaven (ausgesparten) Bereich 50 und der seitlichen Oberfläche 511 der epitaxialen Schicht 2 vom n-Typ ausgebildet.
  • Wie in 3 dargestellt, wird auf einen Bereich der äußeren Oberfläche der epitaxialen Schicht 2 vom n-Typ, auf dem die Dünnschicht 3 vom p-Typ ausgebildet ist, als ein pn-Übergangsbereich 55 Bezug genommen. Die Anodenelektrode 5 ist auf einem Bereich des oberen Bereichs 512 ausgebildet, und zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ ist ein Schottky-Übergang ausgebildet. Wie in 3 dargestellt, wird auf den Bereich des oberen Bereichs 512, auf dem die Anodenelektrode 5 ausgebildet, als ein Schottky-Übergangsbereich 56 (ein zweiter Bereich) Bezug genommen.
  • Wie in 3 dargestellt, trennt der isolierende Bereich 57 den Randbereich 513 und den Schottky-Übergangsbereich 56 auf der äußeren Oberfläche der epitaxialen Schicht 2 vom n-Typ.
  • Als Nächstes wird die äußere Oberfläche der epitaxialen Schicht 2 vom n-Typ detaillierter beschrieben. Wie in 2A dargestellt, ist der konvexe (vorstehende) Bereich 51-1 (der erste konvexe (vorstehende) Bereich), der die Gestalt einer Insel aufweist, auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ ausgebildet, und der Nutenbereich, bei dem es sich um den konkaven (ausgesparten) Bereich 50 handelt, umgibt eine äußere Peripherie des konvexen (vorstehenden) Bereichs 51-1.
  • Der konvexe (vorstehende) Bereich 51-2 (der zweite konvexe (vorstehende) Bereich), der die ringförmige Gestalt aufweist, umgibt eine äußere Peripherie des konkaven (ausgesparten) Bereichs 50, bei dem es sich um den Nutenbereich handelt, und ferner ist der Mesa-Bodenbereich 52, bei dem es sich um den konkaven (ausgesparten) Bereich 50 handelt, zwischen einer äußeren Peripherie des konvexen (vorstehenden) Bereichs 51-2 und dem äußeren Rand 514 ausgebildet. Die Anzahl der konvexen (vorstehenden) Bereiche 51-2, die den konvexen (vorstehenden) Bereich 51-1 umgeben, kann weiter vergrößert werden.
  • Wenn die Anzahl der konvexen (vorstehenden) Bereiche 51-2 vergrößert wird, sind die konvexen (vorstehenden) Bereiche 51-2 so angeordnet, dass sie den konvexen (vorstehenden) Bereich 51-1 doppelt oder mehrfach umgeben, und der Mesa-Bodenbereich 52 ist zwischen dem konvexen (vorstehenden) Bereich 51-2, der an einer Position am nächsten bei dem äußeren Rand 514 angeordnet ist, und dem äußeren Rand 514 angeordnet.
  • Wie in den 1A bis IC, den 2A bis 2C und in 3 dargestellt, sind der Schottky-Übergangsbereich 56 und der isolierende Bereich 57 auf dem oberen Bereich 512 des konvexen (vorstehenden) Bereichs 51-1 ausgebildet. In dem oberen Bereich 512 des konvexen (vorstehenden) Bereichs 51-1 ist der isolierende Bereich 57 so an der äußeren Peripherie des Schottky-Übergangsbereichs 56 angeordnet, dass er den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt.
  • Der Schottky-Übergangsbereich 56 und der isolierende Bereich 57 sind außerdem auf dem oberen Bereich 512 des konvexen (vorstehenden) Bereichs 51-2 ausgebildet. In dem oberen Bereich 512 des konvexen (vorstehenden) Bereichs 51-2 ist der isolierende Bereich 57 so an der inneren Peripherie und der äußeren Peripherie des Schottky-Übergangsbereichs 56 angeordnet, dass der isolierende Bereich 57 den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt.
  • Die Anordnung, bei welcher der isolierende Bereich 57 den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt, kennzeichnet eine Anordnung, bei der ein optionaler Pfad, der durch den oberen Bereich 512 von dem Schottky-Übergangsbereich 56 zu dem Randbereich 513 verläuft, durch den isolierenden Bereich 57 hindurch verläuft.
  • Wenn die Anzahl von konvexen (vorstehenden) Bereichen 51-2 auf zwei oder mehr vergrößert wird, ist es bevorzugt, dass der Schottky-Übergangsbereich 56 und der isolierende Bereich 57 auf sämtlichen der konvexen (vorstehenden) Bereiche 51-2 angeordnet sind und der isolierende Bereich 57 den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt.
  • Auch wenn die Fläche eines Schottky-Übergangs vergrößert wird, um einen elektrischen Widerstand zu reduzieren, ist der isolierende Bereich 57 gemäß einer derartigen Konfiguration in der Nähe jedes Schottky-Übergangsbereichs 56 angeordnet, und auf jeden Schottky-Übergang wirkt ein Effekt ein, durch den ein Leckstrom mittels des isolierenden Bereichs 57 reduziert wird.
  • Das heißt, der Effekt, durch den der Leckstrom mittels des isolierenden Bereichs 57 reduziert wird, kann auf jeden Schottky-Übergangsbereich 56 einwirken. Hierbei weist der konvexe (vorstehende) Bereich 51-2 in den 1A bis 1C eine ringförmige Gestalt auf, die Gestalt desselben ist jedoch nicht auf diese beschränkt, somit kann zum Beispiel auch eine quadratische Gestalt eingesetzt werden.
  • Der Schottky-Übergangsbereich 56 und der isolierende Bereich 57 können entsprechend der Gestalt des konvexen (vorstehenden) Bereichs 51-2 angeordnet werden, und ein Bereich zwischen dem Randbereich 513, bei dem es sich um einen Endbereich des oberen Bereichs 512 handelt, und dem Schottky-Übergangsbereich 56 (dem zweiten Bereich), kann mittels des isolierenden Bereichs 57 (des ersten Bereichs) getrennt werden.
  • Wie in 1B dargestellt, ist die Dünnschicht 3 vom p-Typ auf einer oberen Oberfläche des konkaven (ausgesparten) Bereichs 50 in der epitaxialen Schicht 2 vom n-Typ und auf einer oberen Oberfläche der isolierenden Schicht 4 ausgebildet. Die Anodenelektrode 5 ist auf einer oberen Oberfläche der Dünnschicht 3 vom p-Typ ausgebildet, die auf der oberen Oberfläche des konkaven (ausgesparten) Bereichs 50 ausgebildet ist.
  • Die in dem konkaven (ausgesparten) Bereich 50 ausgebildete Anodenelektrode 5 befindet sich unterhalb des oberen Bereichs 512, und die Anodenelektrode 5 befindet sich in Bezug auf den oberen Bereich 512 im Vergleich hinsichtlich einer Koordinate der y-Achse näher bei einer negativen Seite der y-Achse. Das heißt, es kann befunden werden, dass sich der obere Bereich 512 des konvexen (vorstehenden) Bereichs 51 in der epitaxialen Schicht 2 vom n-Typ über einem Bereich der Anodenelektrode 5 befindet, der auf der Oberfläche der Dünnschicht 3 vom p-Typ ausgebildet ist, die auf der Oberfläche des konkaven (ausgesparten) Bereichs 50 ausgebildet ist.
  • Hierbei besitzt die in dem konkaven (ausgesparten) Bereich 50 ausgebildete Anodenelektrode 5 einen Bereich der Anodenelektrode 5, der auf der oberen Oberfläche der Dünnschicht 3 vom p-Typ ausgebildet ist, die auf der oberen Oberfläche des konkaven (ausgesparten) Bereichs 50 ausgebildet ist. Das heißt, es ist ein Bereich der Anodenelektrode 5 gezeigt, der sich mit einer Linie kreuzt, die sich von einem Punkt auf dem konkaven (ausgesparten) Bereich 50 aus parallel zu der y-Achse erstreckt.
  • Nachstehend wird eine Defektschicht auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ beschrieben. Bei der Herstellung der Leistungshalbleitereinheit 100 wird mittels eines Ätzprozesses eine konvex-konkave Struktur auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ gebildet.
  • 4 ist eine Querschnittsansicht, die einen Hauptbereich der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 darstellt. 4 stellt eine vergrößerte Ansicht des Bereichs A in 1B dar und zeigt eine Defektschicht 8. Die Defektschicht 8 wird durch einen Ätzprozess gebildet und ist bis zu der Oberfläche und in der Nähe der Oberfläche der epitaxialen Schicht 2 vom n-Typ verteilt. Bei der Defektschicht 8 handelt es sich um einen Bereich der epitaxialen Schicht 2 vom n-Typ, und sie weist eine große Menge an Defekten im Vergleich zu einem Bereich der epitaxialen Schicht 2 vom n-Typ auf, der sich von der Defektschicht 8 unterscheidet.
  • Bei einem nachstehend beschriebenen Ätzprozess wird eine Maske auf dem oberen Bereich 512 gebildet, so dass dadurch auf diesem kein Entfernungsprozess durchgeführt wird. Der Entfernungsprozess wird an der seitlichen Oberfläche 511 und dem konkaven (ausgesparten) Bereich 50 mittels eines Ätzprozesses durchgeführt. Somit ist die Defektschicht 8 nicht auf dem oberen Bereich 512 ausgebildet, an dem der Ätzprozess nicht durchgeführt wird, und die Defektschicht 8 ist auf der seitlichen Oberfläche 511 und dem konkaven (ausgesparten) Bereich 50 ausgebildet.
  • Es wird ein Faktor bei der Bildung von Defekten beschrieben, der sich von jenem bei einem Ätzprozess unterscheidet. Die epitaxiale Schicht 2 vom n-Typ weist häufig eine Hauptoberfläche in der Richtung der y-Achse auf, und eine äußere Oberfläche der seitlichen Oberfläche 511 ist senkrecht zu der Hauptoberfläche oder ist geneigt in Bezug auf dieselbe. Somit variiert eine Ebenenrichtung, die sich auf der äußeren Oberfläche der epitaxialen Schicht 2 vom n-Typ zeigt, in Abhängigkeit von einer Position.
  • Hierbei handelt es sich bei der Ebenenrichtung um eine Richtung senkrecht zu einer Kristalloberfläche der äußeren Oberfläche. Die Ebenenrichtung, die gemäß der Position variiert, verursacht die Erzeugung von Defekten in der seitlichen Oberfläche 511. In der Nähe der Oberfläche der seitlichen Oberfläche 511 zeigt sich ein Bereich mit einer hohen Defektdichte.
  • Als Nächstes wird beschrieben, wie der Leckstrom in der Leistungshalbleitereinheit 100 reduziert wird. Eine Potentialdifferenz zwischen der Anodenelektrode 5 und der Kathodenelektrode 6 ist als eine Potentialdifferenz in Durchlassrichtung definiert. Auf einen Zustand, in dem das Potential der Anodenelektrode 5 höher als jenes der Kathodenelektrode 6 ist, wird als eine Durchlassspannung Bezug genommen.
  • Die Dünnschicht 3 vom p-Typ oder die isolierende Schicht 4 ist auf einer äußeren Oberfläche der Defektschicht 8 ausgebildet. Nicht abgesättigte oder offene Bindungen (Dangling Bonds) an der äußeren Oberfläche der Defektschicht 8 sind an nicht abgesättigte oder offene Bindungen der Dünnschicht 3 vom p-Typ oder der isolierenden Schicht 4 gebondet, und die Defekte wirken nicht als Donatoren oder Akzeptoren. Die Defekte in der Defektschicht 8 sind inaktiviert, und die Defektdichte ist reduziert, so dass dadurch ein Leckstrom in Durchlassrichtung und ein Leckstrom in Sperrrichtung, die durch die Defektschicht 8 verursacht werden, reduziert werden.
  • Der Effekt der Reduktion des Leckstroms, der durch die Inaktivierung der Defekte bewirkt wird, wirkt sowohl in Bezug auf die Durchlassspannung als auch die Sperrspannung ein. Als Nächstes wird der Zeitraum mit einer geringen Sperrspannung beschrieben. Die geringe Sperrspannung zeigt einen Fall an, in dem eine Potentialdifferenz in Sperrrichtung geringer als mehrere Volt bis mehrere zehn Volt ist (ein spezifischer Spannungswert variiert in Abhängigkeit von Material und Struktur. Ein numerischer Wert ist als ein Beispiel gezeigt).
  • Bei einer geringen Sperrspannung wird die Bildung einer Verarmungsschicht, die durch die Dünnschicht 3 vom p-Typ auf der seitlichen Oberfläche 511 verursacht wird, mittels der Defektschicht 8 verhindert, und es ist nicht möglich, dass die Verarmungsschicht bis zu einem Bereich um den Schottky-Übergangsbereich 56 herum reicht. Somit handelt es sich bei der Verarmungsschicht um den Schottky-Übergangsbereich 56 herum um eine Verarmungsschicht, die von dem Schottky-Übergang herrührt, und es handelt sich um eine Verarmungsschicht, die sich mit einer geringen Breite und einer geringen Ausbreitung bildet. Die Breite der Verarmungsschicht zeigt hierbei eine Breite in der Richtung der x-Achse und der Richtung der y-Achse an.
  • Bei einer herkömmlichen Leistungshalbleitereinheit wird die Intensität eines elektrischen Felds, das durch den Schottky-Übergang verursacht wird, in einem Endbereich des Schottky-Übergangs aus dem Grund hoch, dass die Breite der vorstehend beschriebenen Verarmungsschicht gering ist. Darüber hinaus tritt aufgrund der Defektschicht 8 ein Rekombinationsstrom auf, und der Leckstrom in Sperrrichtung fließt über den Schottky-Übergang.
  • Bei der Leistungshalbleitereinheit 100 ist die Defektdichte der Defektschicht 8 durch die isolierende Schicht 4 reduziert, wie vorstehend beschrieben, so dass der Rekombinationsstrom dadurch kaum auftritt. Des Weiteren ist die Dünnschicht 3 vom p-Typ auf der oberen Oberfläche der isolierenden Schicht 4 ausgebildet, so dass sich dadurch gemäß einer Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ in dem isolierenden Bereich 57 eine Verarmungsschicht bildet.
  • Bei der Leistungshalbleitereinheit 100 breitet sich die Verarmungsschicht, die durch die Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ verursacht wird, bis zu dem Schottky-Übergangsbereich 56 aus, so dass dadurch der Leckstrom in Sperrrichtung bei einer geringen Sperrspannung reduziert wird.
  • Wenn die Spannung bei der Sperrspannung in der Leistungshalbleitereinheit 100 weiter zunimmt, verarmt die Defektschicht 8 gemäß der Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ, so dass dadurch der Einfluss des Leckstroms unterbunden werden kann, der über die Defekte bei einer hohen Spannung erzeugt wird.
  • Als Nächstes wird ein Betrieb beschrieben, wenn die Sperrspannung eine hohe Spannung aufweist. Hierbei wird auf einen Zustand, in dem die Potentialdifferenz in Sperrrichtung über mehrere hundert Volt hinausgeht, als eine hohe Sperrspannung beschrieben (ein spezifischer Spannungswert variiert in Abhängigkeit von Material und Struktur. Ein numerischer Wert ist als ein Beispiel gezeigt).
  • Wenn die Sperrspannung eine hohe Spannung aufweist, breitet sich eine Verarmungsschicht, die sich in der pn-Übergangs-Grenzschicht des konkaven (ausgesparten) Bereichs 50 bildet, zu einer Seite des konvexen (vorstehenden) Bereichs 51 aus. Das elektrische Feld in dem Schottky-Übergang wird durch die Verarmungsschicht reduziert, und der Leckstrom in Sperrrichtung wird reduziert. Als Nächstes wird ein Betrieb im Zeitraum der Durchlassspannung beschrieben.
  • Ein Spannungswert zu einem Zeitpunkt, wenn der Wert eines in dem Schottky-Übergang in Durchlassrichtung fließenden Stroms in einem Fall, in dem die Potentialdifferenz in der Durchlassrichtung zunimmt, über einen spezifizierten Wert hinausgeht, ist im Folgenden als ein Schwellenwert definiert, wenn nichts anderes angemerkt ist. Zum Beispiel kann ein Stromwert, der in der Leistungshalbleitereinheit 100 so bestimmt wird, dass er über eine obere Grenze des Leckstroms hinausgeht und von einem Nicht-Leitungszustand in einen Leitungszustand wechselt, als ein spezifizierter Wert gewählt werden.
  • In einer ähnlichen Weise wie bei einer geringen Sperrspannung bildet sich gemäß der Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ, die auf der oberen Oberfläche der isolierenden Schicht 4 ausgebildet ist, und der epitaxialen Schicht 2 vom n-Typ in dem isolierenden Bereich 57 eine Verarmungsschicht, wenn die Durchlassspannung eine geringe Spannung aufweist. Die Verarmungsschicht verringert sich, wenn die Potentialdifferenz in der Durchlassrichtung groß wird.
  • Das elektrische Feld breitet sich von dem Schottky-Übergangsbereich 56 aus, wenn die Potentialdifferenz in Durchlassrichtung groß wird, und reicht bis zu der seitlichen Oberfläche 511. Wenn die Potentialdifferenz in Durchlassrichtung geringer als ein Schwellenwert ist und die Potentialdifferenz in Durchlassrichtung geringer als die Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ ist, fließt in dem pn-Übergang kein Strom.
  • Wenn sich das elektrische Feld ausbreitet und in einem solchen Zustand bis zu der Defektschicht 8 auf der seitlichen Oberfläche 511 reicht, tritt dementsprechend bei der herkömmlichen Leistungshalbleitereinheit ein Rekombinationsstrom auf, der von den Defekten herrührt. Bei der Leistungshalbleitereinheit 100 der vorliegenden Erfindung befindet sich die seitliche Oberfläche 511 indessen benachbart zu der Dünnschicht 3 vom p-Typ, und die Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ ist größer als die Potentialdifferenz zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ.
  • Somit kann eine Erhöhung der Feldintensität an der Grenzschicht zwischen der isolierenden Schicht 4 und dem oberen Bereich 512 in einem Zustand unterbunden werden, in dem die Potentialdifferenz in Durchlassrichtung geringer als der Schwellenwert ist und die Potentialdifferenz in Durchlassrichtung geringer als die Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ ist.
  • Die Erhöhung der Feldintensität an der Grenzschicht zwischen der isolierenden Schicht 4 und dem oberen Bereich 512 wird unterbunden, und eine Elektroneninjektion wird unterbunden, so dass dadurch der Leckstrom in Durchlassrichtung reduziert wird, der über die Defektschicht 8 in dem Schottky-Übergang fließt, wie beispielsweise der Rekombinationsstrom. Das heißt, der Leckstrom in Durchlassrichtung wird reduziert, bis der Durchlassstrom, der in dem Schottky-Übergang fließt, ausreichend hoch wird. Eine Schwankung der Schwellenspannung aufgrund des Einflusses der Defektschicht 8 kann unterbunden werden.
  • Wenn ferner die Durchlassspannung hoch wird und der Durchlassstrom, der in dem Schottky-Übergang fließt, ausreichend hoch wird, fließt der Strom durch das elektrische Feld, das sich aufgrund der an dem Schottky-Übergang anliegenden Spannung von der Schottky-Übergangs-Grenzschicht zu dem oberen Bereich 512 ausbreitet.
  • Es wird eine Konfiguration der Leistungshalbleitereinheit 100 beschrieben, welche die Dünnschicht 3 vom p-Typ anstelle der isolierenden Schicht 4 an einer Position aufweist, an der sich die isolierende Schicht 4 in der Leistungshalbleitereinheit 100 befindet, um einen Effekt zu beschreiben, der durch die isolierende Schicht 4 in der Leistungshalbleitereinheit 100 verursacht wird.
  • Bei der Konfiguration, bei der die Dünnschicht 3 vom p-Typ an der Position ausgebildet ist, an der sich die isolierende Schicht 4 befindet, ist die Defektdichte der Defektschicht 8 nicht reduziert, so dass dadurch der Effekt gering ist, durch den die Erhöhung des Potentials aufgrund des pn-Übergangs in der Nähe des Schottky-Übergangsbereichs 56 unterbunden wird. Somit fließt der Rekombinationsstrom, der von der Defektschicht 8 herrührt, in den Schottky-Übergangsbereich 56, und der Leckstrom nimmt zu.
  • Wie vorstehend beschrieben, kann durch die Leistungshalbleitereinheit 100 gemäß der vorliegenden Erfindung der Leckstrom reduziert und eine Schwankung der Schwellenspannung sowohl im Fall der Durchlassspannung als auch im Fall der Sperrspannung unterbunden werden. Es ist möglich, den Leckstrom zu reduzieren, der durch die Defektschicht 8 verursacht wird, die durch die Bildung der konvex-konkaven Struktur mittels eines Ätzprozesses oder den Unterschied zwischen der Kristallebenenrichtung der Grenzschicht und jener der Hauptoberfläche erzeugt wird.
  • Durch den Unterschied des Fermi-Niveaus der epitaxialen Schicht 2 vom n-Typ und der Austrittsarbeit der Anodenelektrode 5 bildet sich ein Diffusionspotential zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ. Wenn somit ein Material der Anodenelektrode 5 und ein Material der Dünnschicht 3 vom p-Typ gewählt werden, kann bewirkt werden, dass die Potentialdifferenz zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ größer als die Potentialdifferenz zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ wird.
  • Bei der Leistungshalbleitereinheit 100 ist eine Dreischicht-Struktur, die aus der Dünnschicht 3 vom p-Typ, der isolierenden Schicht 4 und der epitaxialen Schicht 2 vom n-Typ besteht, zwischen dem pn-Übergang, der in der durch Anordnen der konvex-konkaven Struktur gebildeten Defektschicht 8 ausgebildet ist, und dem Schottky-Übergangsbereich 56 ausgebildet. Das Diffusionspotential zwischen der epitaxialen Schicht 2 vom n-Typ und der Dünnschicht 3 vom p-Typ ist größer als jenes zwischen der epitaxialen Schicht 2 vom n-Typ und der Anodenelektrode 5.
  • Somit kann der Leckstrom sowohl im Zeitraum der Durchlassspannung als auch im Zeitraum der Sperrspannung reduziert werden, und die Schwankung der Schwellenspannung im Zeitraum der Durchlassspannung kann unterbunden werden. Wie vorstehend beschrieben, kann der Leckstrom bei der Leistungshalbleitereinheit 100 im Zeitraum der Durchlassspannung und im Zeitraum der Sperrspannung reduziert werden, und die Schwankung der Schwellenspannung kann unterbunden werden. Der Rekombinationsstrom, der von der Defektschicht 8 herrührt, kann reduziert werden.
  • Die Anordnung, bei welcher der isolierende Bereich 57 den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt, ruft den vorstehend beschriebenen Effekt hervor. Der Effekt wird außerdem durch eine Anordnung erzielt, bei welcher der isolierende Bereich 57 einen Teil eines Bereichs zwischen dem Schottky-Übergangsbereich 56 und dem Randbereich 513 trennt. Der größere Effekt wird erzielt, wenn der isolierende Bereich 57 in der Nähe eines Bereichs mit einer großen Menge an Defekten angeordnet ist, wie zum Beispiel in einer spezifischen Ebenenrichtung. Ein noch größerer Effekt wird erzielt, wenn der isolierende Bereich 57 in sämtlichen Bereichen zwischen dem Schottky-Übergangsbereich 56 und dem Randbereich 513 angeordnet ist.
  • Als Nächstes wird ein Verfahren zur Herstellung der Leistungshalbleitereinheit 100 beschrieben. Jede der 5A bis 5F stellt einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 dar. Bei einem Material des einkristallinen Halbleitersubstrats 1 vom n-Typ handelt es sich um ein Material mit einer großen Bandlücke, das eine größere Bandlücke als Si aufweist.
  • Als Material mit einer großen Bandlücke können zum Beispiel Galliumoxid (Ga2O3) und Aluminiumgalliumnitrid verwendet werden, das Aluminiumnitrid enthält (Al1-xGaxN, wobei 0 ≤ x ≤ 1).
  • Es ist schwierig, zu bewirken, dass ein derartiges Material mit einer großen Bandlücke den p-Typ annimmt, und der pn-Übergang muss erzielt werden, indem Materialien, die zu unterschiedlichen Materialsystemen gehören, mittels eines Hetero-Übergangs gebondet werden, so dass die Defekte leicht an der Hetero-Übergangs-Grenzschicht entstehen. Somit wirkt der Effekt der vorliegenden Erfindung in einem großen Ausmaß in einem Material, das kaum vom p-Typ sein kann, im Vergleich zu einem Material, das leicht vom p-Typ sein kann.
  • Das einkristalline Halbleitersubstrat 1 vom n-Typ gemäß Ausführungsform 1 besteht aus Galliumoxid (Ga2O3). Das Galliumoxid-Substrat vom n-Typ kann hergestellt werden, indem das Substrat aus einem Einkristall-Block aus β-Ga2O3 geschnitten wird, der mittels eines Schmelz-Aufwachsverfahrens in der Form des Substrats hergestellt wird. Als Galliumoxid-Substrat vom n-Typ kann zum Beispiel ein Substrat verwendet werden, das aus Silicium (Si) oder Zinn (Sn) bestehende Störstellen vom n-Typ enthält.
  • Das Galliumoxid-Substrat vom n-Typ zeigt gemäß Sauerstoff-Defekten in einem Kristall eine Leitfähigkeit vom n-Typ, somit kann auch ein Substrat verwendet werden, das keine Störstellen vom n-Typ enthält. Die Konzentration von Ladungsträgern des n-Typs des Galliumoxid-Substrats vom n-Typ ist gleich einer Summe der Konzentration von Sauerstoff-Defekten und der Konzentration von Störstellen des n-Typs. Der Wert der Konzentration von Ladungsträgern des n-Typs kann als ein Beispiel gleich oder größer als 1 × 1017 cm-3 sein.
  • Außerdem kann eine Erhöhung der Störstellenkonzentration des Galliumoxid-Substrats vom n-Typ eingesetzt werden, um die Konzentration von Ladungsträgern des n-Typs zu erhöhen und den Kontaktwiderstand zwischen dem Galliumoxid-Substrat vom n-Typ und der Anodenelektrode 5 zu reduzieren.
  • Wenn das einkristalline Halbleitersubstrat 1 vom n-Typ aus Galliumoxid besteht, kann es sich bei der epitaxialen Schicht 2 vom n-Typ um eine epitaxiale Galliumoxid-Schicht vom n-Typ handeln. Die epitaxiale Galliumoxid-Schicht vom n-Typ kann mittels eines Molekularstrahlepitaxie(MBE)-Verfahrens oder eines Halogen-Gasphasen-Epitaxie(HVPE)-Verfahrens gebildet werden.
  • Die epitaxiale Galliumoxid-Schicht vom n-Typ wird auf der oberen Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ gebildet. Wenn ein Material, bei dem es sich um das gleiche wie jenes des einkristallinen Halbleitersubstrats 1 vom n-Typ handelt, als Material für die epitaxiale Schicht 2 vom n-Typ gewählt wird, kann eine Grenzschicht mit weniger Defekten gebildet werden. Bei der epitaxialen Galliumoxid-Schicht vom n-Typ handelt es sich um einen Oxid-Halbleiter vom n-Typ, der aus einkristallinem Ga2O3 besteht, und es handelt sich bevorzugt um einen Oxid-Halbleiter vom n-Typ, der aus einkristallinem β-Ga2O3 besteht.
  • Die Konzentration von Ladungsträgern des n-Typs der epitaxialen Galliumoxid-Schicht vom n-Typ ist bevorzugt geringer als die Konzentration von Ladungsträgern des n-Typs des Galliumoxid-Substrats vom n-Typ. Die Konzentration von Ladungsträgern des n-Typs der epitaxialen Galliumoxid-Schicht vom n-Typ kann zum Beispiel gleich oder größer als 1 × 1014 cm-3 und gleich oder geringer als 1 × 1017 cm-3 sein.
  • Auf einer unteren Oberfläche des Galliumoxid-Substrats vom n-Typ wird mittels eines Abscheidungsverfahrens oder eines Sputterverfahrens ein Metallmaterial abgeschieden, um die Kathodenelektrode 6 zu bilden. 5A ist eine Querschnittsansicht, die einen Zustand nach der Bildung der epitaxialen Schicht 2 vom n-Typ und der Kathodenelektrode 6 auf dem einkristallinen Halbleitersubstrat 1 vom n-Typ darstellt.
  • Die Kathodenelektrode 6 wird mittels eines ohmschen Übergangs an das einkristalline Halbleitersubstrat 1 vom n-Typ gebondet, so dass es bevorzugt ist, ein Metall mit einer geringeren Austrittsarbeit als jener des einkristallinen Halbleitersubstrats 1 vom n-Typ zu verwenden. Als Material für die Kathodenelektrode 6 ist ein Metallmaterial mit Eigenschaften dahingehend bevorzugt, dass der Kontaktwiderstand zwischen dem einkristallinen Halbleitersubstrat 1 vom n-Typ und der Kathodenelektrode 6 reduziert wird, indem nach dem Bilden der Kathodenelektrode 6 auf der unteren Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ eine thermische Behandlung durchgeführt wird.
  • Zum Beispiel kann Titan (Ti) als Metallmaterial für die Kathodenelektrode 6 verwendet werden. Die Kathodenelektrode 6 kann durch Bilden einer Mehrzahl von Materialmaterialien in Schichten hergestellt werden. Wenn es sich bei einem Metallmaterial, das sich in Kontakt mit einer rückwärtigen Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ befindet, zum Beispiel um ein leicht oxidierbares Material handelt, kann auch eine Konfiguration eingesetzt werden, bei der ein Metallmaterial, das beständig gegenüber einer Oxidation ist, auf der unteren Oberfläche des leicht oxidierbaren Metallmaterials ausgebildet ist, um eine Kathodenelektrode 6 mit einer Schichtstruktur zu bilden, so dass dadurch eine Oxidation der Oberfläche verhindert wird, die sich in Kontakt mit Luft befindet.
  • Zum Beispiel wird Titan mittels Elektronenstrahlverdampfung (EB-Verdampfung) mit einer Dicke von 100 Nanometern (nm) auf der unteren Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ abgeschieden. Des Weiteren wird Ag mittels Elektronenstrahlverdampfung mit einer Dicke von 300 Nanometern auf einer unteren Oberfläche des Titan abgeschieden, um die Kathodenelektrode 6 mit einer Zweischicht-Struktur zu bilden. Anschließend wird über fünf Minuten hinweg eine thermische Behandlung bei 550 °C in einer Stickstoff-Atmosphäre oder einer Sauerstoff-Atmosphäre durchgeführt, so dass dadurch die Kathodenelektrode 6 mit einer Schichtstruktur gebildet werden kann.
  • Als Nächstes wird die isolierende Schicht 4 auf einem Bereich der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ gebildet. Die isolierende Schicht 3 besteht bevorzugt aus einem Material, das eine hohe elektronische Barriere gegenüber Ga2O3 aufweist, das die epitaxiale Schicht 2 vom n-Typ bildet. 5B ist eine Zeichnung, die eine Querschnittsstruktur nach der Bildung der isolierenden Schicht 4 darstellt.
  • Siliciumdioxid (SiO2), Siliciumnitrid (SiN) sowie Aluminiumoxid (Al2O3) sind zum Beispiel als Materialien für die isolierende Schicht 4 mit einer hohen elektronischen Barriere gegenüber Ga2O3 bevorzugt.
  • Als Nächstes wird ein Ätzprozess durchgeführt, um die konvex-konkave Struktur zu bilden. Zunächst wird mittels Photolithographie ein Maskenmaterial gebildet, und anschließend wird der Ätzprozess mittels eines Nassätzprozesses unter Verwendung von Fluorwasserstoffsäure oder mittels eines Trockenätzprozesses unter Verwendung von Kohlenstofftetrafluorid (CF4) durchgeführt, um die isolierende Schicht 4 zu strukturieren. 5C ist eine Zeichnung, die eine Querschnittsstruktur nach dem Ätzprozess darstellt.
  • Die konvex-konkave Struktur, die eine Mesa-Struktur aufweist, wird mittels eines Ätzprozesses auf der epitaxialen Schicht 2 vom n-Typ gebildet. Als Verfahren zur Bildung der konvex-konkaven Struktur ist ein Trockenätzverfahren unter Verwendung eines Gases effektiv, wie beispielsweise Bortrichlorid (BCl3).
  • Die konvex-konkave Struktur kann auch unter Verwendung der gebildeten isolierenden Schicht 4 als Maske gebildet werden. Wenn jedoch eine Ätzselektivität nicht in dem erforderlichen Maß sichergestellt werden kann oder wenn die isolierende Schicht 4 dünn gebildet werden soll, kann zuvor für die Durchführung des Ätzprozesses eine Metallmaske auf der oberen Oberfläche der isolierenden Schicht 4 gebildet werden. Wenn die Metallmaske gebildet wird, wird das Metall nach Beendigung des Ätzprozesses entfernt.
  • Wie in 5D dargestellt, wird als Nächstes eine mikrokristalline Schicht vom p-Typ gebildet, die zu der Dünnschicht 3 vom p-Typ werden soll. Gemäß der vorliegenden Ausführungsform befindet sich die Dünnschicht 3 vom p-Typ in einem mikrokristallinen Zustand, der Zustand derselben ist jedoch nicht auf die mikrokristalline Struktur beschränkt, sondern es kann auch ein amorphes Material eingesetzt werden. Als Material für die Dünnschicht 3 vom p-Typ kann ein Oxid-Halbleiter vom p-Typ verwendet werden. Der Oxid-Halbleiter vom p-Typ zeigt eine Leitfähigkeit vom p-Typ, auch wenn keine Störstellen vom p-Typ hinzugefügt werden.
  • Die Oberfläche der epitaxialen Schicht 2 vom n-Typ wird mittels eines Ätzprozesses gebildet, so dass sich dadurch an der Oberfläche der epitaxialen Schicht 2 vom n-Typ verschiedene Kristallorientierungen zeigen. Wenn die Dünnschicht 3 vom p-Typ polykristallin oder einkristallin ist, ändert sich ein Zustand der Grenzschicht zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ in Abhängigkeit von der Kristallorientierung an der Oberfläche der epitaxialen Schicht 2 vom n-Typ. Die Dünnschicht 3 vom p-Typ befindet sich bevorzugt in einem mikrokristallinen Zustand mit einem kleinen Kristallkorn-Durchmesser oder in einem amorphen Zustand.
  • Beispiele für den Oxid-Halbleiter vom p-Typ umfassen ein Material, wie beispielsweise Kupfer-I-Oxid (Cu2O), Silber-I-Oxid (Ag2O), Nickeloxid (NiO) sowie Zinn-I-Oxid (SnO). Beispiele für den Oxid-Halbleiter vom p-Typ enthalten ferner ein Material, das vorstehend als das Halbleitermaterial vom p-Typ beschrieben wurde, als eine Hauptkomponente mit dem höchsten Anteil in der Zusammensetzung, und enthalten außerdem ein Material vom p-Typ, welches das andere Material mit einem geringeren Anteil in der Zusammensetzung als Material der Hauptkomponente enthält.
  • Hierbei wird auf ein Material, in dem es sich bei einem Ladungsträger, der eine elektrische Ladung trägt, um ein positives Loch (ein Loch) handelt, als Material vom p-Typ Bezug genommen. Beispiele für ein Material, bei dem das andere Material hinzugefügt ist, umfassen Kupferaluminiumoxid (CuAlO2), bei dem Aluminium zu Kupfer-I-Oxid hinzugefügt ist. Im Folgenden sind Eigenschaften der Dünnschicht 3 vom p-Typ in Bezug auf die elektrische Leitfähigkeit beschrieben, wobei Kupfer-I-Oxid als ein Beispiel eingesetzt wird.
  • Bei Kupfer(Cu)-Atomen, die in Kupfer-I-Oxid (Cu2O) enthalten sind, bildet ein 3d-Orbit ein oberes Ende eines Valenzbands, bei dem eine Löcherleitung angenommen wird. Die positiven Löcher treten aufgrund von Cu-Defekten in Kupfer-I-Oxid (Cu2O) auf, auch wenn keine Störstellen hinzugefügt werden, und Kupfer-I-Oxid zeigt eine Leitfähigkeit vom p-Typ. Kupfer-I-Oxid (Cu2O) wird indessen zu Kupfer-II-Oxid (CuO) verändert, wenn Kupfer-I-Oxid weiter oxidiert wird.
  • Der 3d-Orbit von Kupfer bildet in Kupfer-II-Oxid (CuO) kein oberes Ende eines Valenzbands, so dass Kupfer-II-Oxid keine Leitfähigkeit vom p-Typ aufweist. Bei dem Oxid-Halbleiter vom p-Typ, der als Material ein Metalloxid aufweist, wird die Leitfähigkeit vom p-Typ durch eine Oxidation in einer Weise ähnlich wie bei Kupfer-I-Oxid (Cu2O) reduziert, so dass es bevorzugt ist, die mikrokristalline Schicht vom p-Typ bei dem Herstellungsprozess nicht zu oxidieren.
  • Der Oxid-Halbleiter vom p-Typ, zu dem Störstellen vom p-Typ hinzugefügt worden sind, kann als Dünnschicht 3 vom p-Typ verwendet werden. Wenn es sich bei dem Oxid-Halbleiter vom p-Typ um Kupfer-I-Oxid (Cu2O) handelt, kann Stickstoff (N) für die Störstellen vom p-Typ verwendet werden. Wenn die Störstellen vom p-Typ zu dem Oxid-Halbleiter vom p-Typ hinzugefügt werden, summieren sich die Konzentration der Metallatom-Defekte und die Konzentration der Störstellen vom p-Typ zu der Konzentration von Ladungsträgern des p-Typs.
  • Wenn es sich bei der epitaxialen Schicht 2 vom n-Typ um ein Nitrid handelt, besteht die Dünnschicht 3 vom p-Typ bevorzugt auch aus einem Nitrid, wie beispielsweise Galliumnitrid. Die epitaxiale Schicht 2 vom n-Typ und die Dünnschicht 3 vom p-Typ bestehen aus dem gleichen Nitrid, so dass es dadurch möglich ist, dass die Grenzschicht zwischen diesen weniger Defekte aufweist.
  • Die vorstehend beschriebene Dünnschicht 3 vom p-Typ wird auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ und der Oberfläche der isolierenden Schicht 4 gebildet. Wenn die Materialien der Komponenten oder Bestandteile in einer geeigneten Weise gewählt werden, so dass das Diffusionspotential, das durch die Dünnschicht 3 vom p-Typ und die epitaxiale Schicht 2 vom n-Typ erzeugt wird, größer als die Differenz zwischen dem Potential der Anodenelektrode 5 und dem Potential der epitaxialen Schicht 2 vom n-Typ ist, kann der Effekt verstärkt werden, durch den der Leckstrom reduziert wird.
  • Gemäß der vorliegenden Ausführungsform ist eine Differenz zwischen der Austrittsarbeit vieler Metalle und der Elektronenaffinität von Galliumoxid gleich oder kleiner als 1,5 eV, so dass das Diffusionspotential kleiner als 1,5eV ist. Somit ist das Diffusionspotential, das zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ erzeugt wird, bevorzugt gleich oder größer als 1,5 eV.
  • Gemäß einer derartigen Konfiguration kann die Potentialdifferenz, die größer als die Differenz zwischen den Materialien der epitaxialen Schicht 2 vom n-Typ und der Anodenelektrode 5 ist, so zwischen der epitaxialen Schicht 2 vom n-Typ und der Dünnschicht 3 vom p-Typ erzeugt werden, dass der Effekt verstärkt wird, durch den der Leckstrom reduziert wird.
  • Wie in 5E dargestellt, wird als Nächstes ein Öffnungsbereich 515 gebildet, der von der oberen Oberfläche der Dünnschicht 3 vom p-Typ bis zu dem oberen Bereich 512 der epitaxialen Schicht 2 vom n-Typ reicht. Der Öffnungsbereich 515 verläuft durch die Dünnschicht 3 vom p-Typ und die isolierende Schicht 4 hindurch, die auf der oberen Oberfläche des konvexen (vorstehenden) Bereichs 51 ausgebildet sind, und reicht bis zu dem oberen Bereich 512 der epitaxialen Schicht 2 vom n-Typ.
  • Um den Öffnungsbereich 515 zu bilden, wird zunächst eine Schicht, die aus einem Maskenmaterial besteht, auf der oberen Oberfläche der Dünnschicht 3 vom p-Typ gebildet. Als Nächstes wird unter Verwendung von Photolithographie eine Strukturierung durchgeführt, und das Maskenmaterial, das sich an einer Position befindet, an welcher der Öffnungsbereich 515 gebildet werden soll, wird entfernt, und anschließend wird ein Ätzprozess durchgeführt.
  • Außerdem kann als Prozess für eine Bildung des Öffnungsbereichs 515 ein Liftoff-Prozess verwendet werden. Bei dem Liftoff-Prozess wird im Vorfeld vor der Bildung der Dünnschicht 3 vom p-Typ unter Verwendung von Photolithographie ein Resist an einer Position gebildet, an welcher der Öffnungsbereich 515 der Dünnschicht 3 vom p-Typ gebildet werden soll.
  • Als Nächstes wird die Dünnschicht 3 vom p-Typ gebildet, und das Resist, das an der Position gebildet wurde, an welcher der Öffnungsbereich 515 gebildet werden soll, wird zusammen mit der Dünnschicht 3 vom p-Typ auf dem Resist entfernt. Als Nächstes wird die isolierende Schicht 4 mittels eines Verfahrens ähnlich jenem gebildet, das in 5C beschrieben ist.
  • Als Nächstes wird die isolierende Schicht 4, die auf dem Öffnungsbereich 515 ausgebildet ist, mittels eines Nassätzprozesses oder eines Trockenätzprozesses unter Verwendung der Dünnschicht 3 vom p-Typ als Maske geätzt, um einen Öffnungsbereich mit einer Tiefe zu bilden, die bis zu dem konvexen (vorstehenden) Bereich 51 der epitaxialen Schicht 2 vom n-Typ reicht. Vorstehend ist der Prozess unter Verwendung des Liftoff-Prozesses beschrieben.
  • Als Nächstes wird die Anodenelektrode 5 gebildet, wie in 5F beschrieben. Zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ wird ein Schottky-Übergang gebildet, so dass die Anodenelektrode 5 bevorzugt aus einem Metallmaterial gebildet wird, das eine höhere Austrittsarbeit aufweist als das Fermi-Niveau der epitaxialen Schicht 2 vom n-Typ.
  • Die Anodenelektrode 5 wird mittels eines ohmschen Übergangs an die Dünnschicht 3 vom p-Typ gebondet, so dass die Anodenelektrode 5 bevorzugt mittels eines Metallmaterials gebildet wird, das eine geringere Austrittsarbeit aufweist als das Fermi-Niveau des Halbleitermaterials vom p-Typ, das die Dünnschicht 3 vom p-Typ bildet. Beispiele für ein derartiges Metallmaterial umfassen Platin (Pt), Nickel (Ni), Gold (Au) oder Palladium (Pd).
  • Die Anodenelektrode 5 kann eine Schichtstruktur aufweisen, indem in einer ähnlichen Weise wie bei der Kathodenelektrode 6 eine Mehrzahl von Materialien verwendet wird. Zum Beispiel kann auch die Bildung eines Metallmaterials, das für den Schottky-Übergang zu dem konvexen (vorstehenden) Bereich 51 der epitaxialen Schicht 2 vom n-Typ geeignet ist, als eine erste Schicht auf dem konvexen (vorstehenden) Bereich 51 der epitaxialen Schicht 2 vom n-Typ und die Bildung eines anderen Metallmaterials als eine zweite Schicht auf einer oberen Oberfläche der ersten Schicht eingesetzt werden, um die aus zwei Schichten bestehende Anodenelektrode 5 zu bilden.
  • Wenn die aus den zwei Schichten bestehende Anodenelektrode 5 gebildet wird, wird das Material der zweiten Schicht der Anodenelektrode 5, das sich in einem direkten Kontakt mit der Dünnschicht 3 vom p-Typ befindet, bevorzugt so gewählt, dass zwischen der zweiten Schicht und der Dünnschicht 3 vom p-Typ ein stabiler ohmscher Übergang gebildet wird, der nicht in Abhängigkeit von einer Nutzungsumgebung und einem Prozess Schwankungen zeigt.
  • Dabei ist es außerdem geeignet, ein Metallmaterial für die erste Schicht so zu wählen, dass zwischen der ersten Schicht und der epitaxialen Schicht 2 vom n-Typ ein Schottky-Übergang mit einer geringen Schwellenspannung gebildet wird.
  • Die zweite Schicht der Anodenelektrode 5 befindet sich in Kontakt mit der Dünnschicht 3 vom p-Typ, so dass sich im Zeitraum der Sperrspannung zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ eine Verarmungsschicht bildet. Die Verarmungsschicht breitet sich von der seitlichen Oberfläche 511 und dem Nutenbereich der epitaxialen Schicht 2 vom n-Typ in einen inneren Bereich des konvexen (vorstehenden) Bereichs 51 hinein aus.
  • Die Verarmungsschicht breitet sich bis zu dem Schottky-Übergangsbereich 56 aus, so dass die Intensität des elektrischen Felds an dem Schottky-Übergangsbereich 56 reduziert wird und der Leckstrom reduziert wird. Des Weiteren werden die Dünnschicht 3 vom p-Typ und die zweite Schicht der Anodenelektrode 5 mittels des ohmschen Übergangs gebondet, so dass ein hoher Strom in Durchlassrichtung fließen kann.
  • Vorstehend ist das Verfahren zur Herstellung der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 beschrieben.
  • Wie vorstehend beschrieben, weist die Leistungshalbleitereinheit 100 Folgendes auf: das einkristalline Halbleitersubstrat 1 vom n-Typ, die epitaxiale Schicht 2 vom n-Typ, die auf der Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ ausgebildet ist und den konkaven (ausgesparten) Bereich 50 sowie den konvexen (vorstehenden) Bereich 51 aufweist, und die Kathodenelektrode 6, die auf der Oberfläche auf der der Oberfläche des einkristallinen Halbleitersubstrats vom n-Typ gegenüberliegenden Seite ausgebildet ist.
  • Die Leistungshalbleitereinheit 100 weist ferner die isolierende Schicht 4, die in dem isolierenden Bereich 57 (dem ersten Bereich) in dem oberen Bereich 512 des konvexen (vorstehenden) Bereichs 51 ausgebildet ist, sowie die Dünnschicht 3 vom p-Typ auf, die auf der Oberfläche der isolierenden Schicht 4 und der Oberfläche der epitaxialen Schicht 2 vom n-Typ ausgebildet ist, so dass der pn-Übergang zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ erzeugt wird.
  • Die Leistungshalbleitereinheit 100 weist ferner die Anodenelektrode 5 auf. Die Anodenelektrode 5 ist auf der Oberfläche der Dünnschicht 3 vom p-Typ ausgebildet, und ein Bereich derselben verläuft durch die Dünnschicht 3 vom p-Typ und die isolierende Schicht 4 hindurch. Die Anodenelektrode 5 bildet den Schottky-Übergang zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ in dem Schottky-Übergangsbereich 56 (dem zweiten Bereich) in dem oberen Bereich 512, der durch den isolierenden Bereich 57 (den ersten Bereich) von dem Randbereich 513 des oberen Bereichs 512 getrennt ist.
  • Gemäß der vorliegenden Ausführungsform kann eine Leistungshalbleitereinheit angegeben werden, bei welcher der durch eine Defektschicht verursachte Leckstrom reduziert ist und die eine geringe Schwankung der Schwellenspannung aufweist. Des Weiteren kann eine Leistungshalbleitereinheit angegeben werden, die sowohl im Fall der Durchlassspannung als auch im Fall der Sperrspannung einen geringen Leckstrom, der durch eine Defektschicht verursacht wird, sowie eine geringe Schwankung der Schwellenspannung aufweist.
  • Ausführungsform 2
  • Eine Konfiguration einer Leistungshalbleitereinheit 100a gemäß einer Ausführungsform 2 unterscheidet sich von der Konfiguration der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 dahingehend, dass die isolierende Schicht 4 auf der seitlichen Oberfläche 511 der epitaxialen Schicht 2 vom n-Typ ausgebildet ist. Bei den 6A und 6B handelt es sich jeweils um ein Schaubild einer Konfiguration der Leistungshalbleitereinheit 100a gemäß Ausführungsform 2.
  • In 6A und 6B sind eine x-Achse, eine y-Achse und eine z-Achse dargestellt, bei denen es sich um die Koordinatenachsen eines rechtwinkligen Koordinatensystems mit drei Achsen handelt. 6A ist eine planare Ansicht der Leistungshalbleitereinheit 100a. 6B ist eine Querschnittsansicht der Leistungshalbleitereinheit 100a, die einen Querschnitt an einer Oberfläche DD' in 6A darstellt.
  • Die Anordnungen für Bereiche der epitaxialen Schicht 2 vom n-Typ sind jeweils die gleichen wie jene bei der Ausführungsform 1. Die Komponenten oder Bestandteile sowie die Anordnung für jeden Bereich sind durch Zeichnen einer Leitlinie nur an einer Position dargestellt, auch wenn sie in eine Mehrzahl von Bereichen aufgeteilt sind.
  • Die Leistungshalbleitereinheit 100a besteht in einer ähnlichen Weise wie die Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 aus dem einkristallinen Halbleitersubstrat 1 vom n-Typ. Die Kathodenelektrode 6 ist auf der unteren Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ ausgebildet, und die epitaxiale Schicht 2 vom n-Typ, die isolierende Schicht 4, die Dünnschicht 3 vom p-Typ sowie die Anodenelektrode 5 sind in Schichten auf der Oberseite des einkristallinen Halbleitersubstrats 1 vom n-Typ ausgebildet.
  • Die isolierende Schicht 4 ist bei der Leistungshalbleitereinheit 100a auf der seitlichen Oberfläche 511 ausgebildet, wie in 6B dargestellt. Diese Konfiguration unterscheidet sich von jener der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1. Die Dünnschicht 3 vom p-Typ ist auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ und der oberen Oberfläche der isolierenden Schicht 4 ausgebildet. Die Anodenelektrode 5 ist auf der oberen Oberfläche der Dünnschicht 3 vom p-Typ ausgebildet.
  • Ein Bereich der Anodenelektrode 5 verläuft durch die Dünnschicht 3 vom p-Typ und die isolierende Schicht 4 hindurch, erstreckt sich in der negativen Richtung der y-Achse und reicht bis zu dem oberen Bereich 512. Die in dem konkaven (ausgesparten) Bereich 50 ausgebildete Anodenelektrode 5 befindet sich unterhalb des oberen Bereichs 512 der epitaxialen Schicht 2 vom n-Typ. Das heißt, die Anodenelektrode 5 befindet sich in der negativen Richtung der y-Achse.
  • Hierbei besitzt die in dem konkaven (ausgesparten) Bereich 50 ausgebildete Anodenelektrode 5 einen Bereich der Anodenelektrode 5, der auf der oberen Oberfläche der Dünnschicht 3 vom p-Typ ausgebildet ist, die auf der oberen Oberfläche des konkaven (ausgesparten) Bereichs 50 ausgebildet ist. Den gleichen Komponenten oder Bestandteilen wie jenen, die in den 1A bis 1C gemäß Ausführungsform 1 dargestellt sind, sind die gleichen Bezugszeichen zugewiesen, und eine wiederholende Beschreibung ist weggelassen.
  • Im Folgenden ist ein Betrieb der Leistungshalbleitereinheit 100a beschrieben. Die Leistungshalbleitereinheit 100a weist einen Effekt auf, durch den mittels eines Betriebsprinzips ähnlich jenem bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 der Leckstrom im Zeitraum der Durchlassspannung und der Sperrspannung reduziert wird und eine Schwankung der Schwellenspannung unterbunden wird.
  • Die isolierende Schicht 4 ist bei der Leistungshalbleitereinheit 100a auf der seitlichen Oberfläche 511 ausgebildet. Somit werden eine Komponente oder ein Bestandteil sowie Störstellen, die in der Dünnschicht 3 vom p-Typ enthalten sind, durch die isolierende Schicht 4 blockiert, die auf der seitlichen Oberfläche 511 ausgebildet ist, und es kann verhindert werden, dass diese die seitliche Oberfläche 511 durchqueren und in den inneren Bereich des konvexen (vorstehenden) Bereichs 51 der epitaxialen Schicht 2 vom n-Typ hinein diffundieren.
  • Die Diffusion der Störstellen in den inneren Bereich der epitaxialen Schicht 2 vom n-Typ hinein wird unterbunden, so dass das Fermi-Niveau der epitaxialen Schicht 2 vom n-Typ nicht in Abhängigkeit von der Position schwankt, sondern in dem inneren Bereich der epitaxialen Schicht 2 vom n-Typ konstant gehalten wird. Somit wird eine Schwankung der Schwellenspannung unterbunden.
  • Es werden die isolierende Schicht 4 und die Defektschicht 8 gemäß der vorliegenden Ausführungsform beschrieben. In der Defektschicht 8 ist im Vergleich zu einem Bereich der epitaxialen Schicht 2 vom n-Typ, der sich von der Defektschicht 8 unterscheidet, eine große Menge an Defekten einer Atomanordnung vorhanden, die zum Beispiel durch Löcher verursacht werden. Die Diffusion von Störstellen über die Defekte wird auf der inneren Seite der Defektschicht 8 hervorgerufen, sodass die Diffusionsgeschwindigkeit der Störstellen in der Defektschicht 8 höher als in dem Teil des inneren Bereichs der epitaxialen Schicht 2 vom n-Typ ist, der sich von der Defektschicht 8 unterscheidet.
  • Die Störstellen diffundieren leicht in den inneren Bereich der epitaxialen Schicht 2 vom n-Typ in dem inneren Bereich der Defektschicht 8. Des Weiteren bilden Atome in der Dünnschicht 3 vom p-Typ, die in den inneren Bereich der epitaxialen Schicht 2 vom n-Typ hinein diffundiert sind, eine elektrische Ladung, und die elektrische Ladung lässt das Fermi-Niveau der epitaxialen Schicht 2 vom n-Typ schwanken und verursacht eine Schwankung der Schwellenspannung.
  • Wie vorstehend beschrieben, inaktiviert die auf der Oberfläche der Defektschicht 8 ausgebildete isolierende Schicht 4 die Defektschicht 8 und dient als eine Barrierenschicht, welche die Diffusion der Atome verhindert, die in der Dünnschicht 3 vom p-Typ enthalten sind. Die Diffusion der Störstellen aus der Dünnschicht 3 vom p-Typ in die epitaxiale Schicht 2 vom n-Typ hinein wird unterbunden.
  • Die Diffusion der Störstellen wird unterbunden, so dass das Fermi-Niveau der epitaxialen Schicht 2 vom n-Typ konstant gehalten wird und die Schwankung der Schwellenspannung unterbunden wird. Hierbei muss die isolierende Schicht 3 nicht zwangsläufig die gesamte seitliche Oberfläche 511 bedecken, wie in den 6A und 6B dargestellt, sondern die isolierende Schicht 4 dient als die Barrierenschicht, solange ein Bereich der seitlichen Oberfläche 511 durch die isolierende Schicht 4 bedeckt ist, und weist den Effekt der vorliegenden Erfindung auf.
  • Hierbei ist eine Konfiguration, bei der die isolierende Schicht 4 einen Bereich der seitlichen Oberfläche 511 näher bei dem Schottky-Übergangsbereich 56 bedeckt, gegenüber einer Konfiguration bevorzugt, bei der die isolierende Schicht 4 einen Bereich der seitlichen Oberfläche 511 näher bei dem konkaven (ausgesparten) Bereich 50 bedeckt, so dass die isolierende Schicht 4 die Funktion als Barrierenschicht erfüllt.
  • Als Nächstes wird ein Verfahren zur Herstellung der Leistungshalbleitereinheit 100a beschrieben. Jede der 7A bis 7G stellt einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit 100a gemäß Ausführungsform 2 dar. Es ist ein Fall beschrieben, bei dem in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 Galliumoxid und eine mikrokristalline Schicht vom p-Typ als das einkristalline Halbleitersubstrat 1 vom n-Typ und die Dünnschicht 3 vom p-Typ verwendet werden.
  • Bei der Beschreibung der 7 bis 7G wird eine detaillierte Beschreibung weggelassen, die sich mit der Beschreibung der 5A bis 5F gemäß Ausführungsform 1 überschneidet. Nach der Bildung der Kathodenelektrode 6 in 7A werden die Mesa-Struktur und die konvex-konkave Struktur in der epitaxialen Schicht 2 vom n-Typ gebildet, wie in 7B dargestellt. Wie in 7C dargestellt, wird als Nächstes die isolierende Schicht 4 auf der gesamten oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ gebildet.
  • Wie in 7D dargestellt, wird als Nächstes die isolierende Schicht 4 in einem Teil eines Bereichs in dem konkaven (ausgesparten) Bereich 50 in der epitaxialen Schicht 2 vom n-Typ entfernt. Nach der Entfernung der isolierenden Schicht 4 wird bewirkt, dass die auf der seitlichen Oberfläche 511 ausgebildete isolierende Schicht 4 verbleibt. Des Weiteren wird bewirkt, dass die auf dem oberen Bereich 512 ausgebildete isolierende Schicht 4 verbleibt, so dass die Diffusion von Störstellen aus der Dünnschicht 3 vom p-Typ in den Bereich in der Nähe des Schottky-Übergangsbereichs 56 hinein unterbunden wird.
  • Die isolierende Schicht 4 wird bevorzugt auf der gesamten Oberfläche der seitlichen Oberfläche 511 gebildet, der Effekt der vorliegenden Erfindung wird jedoch auch erzielt, wenn die isolierende Schicht 4 innerhalb eines Bereichs gebildet wird, der sich von dem Bereich in der Nähe des konkaven (ausgesparten) Bereichs 50 in der seitlichen Oberfläche 511 unterscheidet. 7E stellt einen Prozess dar, bei dem die Dünnschicht 3 vom p-Typ gebildet wird, 7F stellt einen Prozess dar, bei dem der Öffnungsbereich 515 gebildet wird, und 7G stellt einen Prozess dar, bei dem die Anodenelektrode 5 gebildet wird.
  • Die Prozesse in 7E, 7F und 7G sind die gleichen wie jene bei der Beschreibung der 5A bis 5F gemäß Ausführungsform 1, so dass eine erneute detaillierte Beschreibung weggelassen wird.
  • Wie vorstehend beschrieben, kann die Leistungshalbleitereinheit 100a eine solche Leistungshalbleitereinheit zur Verfügung stellen, bei welcher der durch die Defektschicht verursachte Leckstrom reduziert ist und eine Schwankung der Schwellenspannung gering ist. Die Leistungshalbleitereinheit, bei welcher der Leckstrom sowie eine Schwankung der Schwellenspannung reduziert ist, kann sowohl in dem Fall der Durchlassspannung als auch in dem Fall der Sperrspannung zur Verfügung gestellt werden.
  • Des Weiteren ist die isolierende Schicht 4 zwischen der seitlichen Oberfläche 511 und der Dünnschicht 3 vom p-Typ angeordnet, so dass die Defektschicht 8 inaktiviert ist, und darüber hinaus dient die isolierende Schicht 4 als Barrierenschicht, so dass eine Diffusion der Störstellen in den inneren Bereich der epitaxialen Schicht 2 vom n-Typ hinein unterbunden wird und eine Schwankung der Schwellenspannung unterbunden wird.
  • Ausführungsform 3
  • Bei einer Leistungshalbleitereinheit 100b gemäß einer Ausführungsform 3 handelt es sich um eine SB-Diode (eine Schottky-Barrieren-Diode), bei der ein pn-Übergang als ein Schutzring um den Schottky-Übergangsbereich 56 herum angeordnet ist.
  • Bei den 8A und 8B handelt es sich jeweils um ein Schaubild einer Konfiguration der Leistungshalbleitereinheit 100b gemäß Ausführungsform 3. In 8A und 8B sind eine x-Achse, eine y-Achse und eine z-Achse dargestellt, bei denen es sich um die Koordinatenachsen eines rechtwinkligen Koordinatensystems mit drei Achsen handelt.
  • 8A ist eine planare Ansicht der Leistungshalbleitereinheit 100b. 8B ist eine Querschnittsansicht der Leistungshalbleitereinheit 100b, die einen Querschnitt an einer Oberfläche EE' in 8A darstellt.
  • Die Leistungshalbleitereinheit 100b besteht aus dem einkristallinen Halbleitersubstrat 1 vom n-Typ. Die Kathodenelektrode 6 ist auf der unteren Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ ausgebildet, und die epitaxiale Schicht 2 vom n-Typ, die isolierende Schicht 4, die Dünnschicht 3 vom p-Typ sowie die Anodenelektrode 5 sind in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 in Schichten auf der Oberseite des einkristallinen Halbleitersubstrats 1 vom n-Typ ausgebildet.
  • Die Defektschicht 8 ist in 8B aufgrund des Ätzprozesses und der Orientierung der Kristalloberfläche in einer ähnlichen Weise wie bei Ausführungsform 1 auf der seitlichen Oberfläche 511 und dem Mesa-Bodenbereich 52 ausgebildet. Anders als bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 besteht die obere Oberfläche der epitaxialen Schicht 2 vom n-Typ lediglich aus dem konvexen (vorstehenden) Bereich 51 und dem Mesa-Bodenbereich 52, und als konkaver (ausgesparter) Bereich 50 ist nur der Mesa-Bodenbereich 52 ausgebildet, und der Nutenbereich ist nicht ausgebildet.
  • Das heißt, auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ sind der konvexe (vorstehende) Bereich 51, der die Gestalt einer Insel aufweist, und der Mesa-Bodenbereich 52 ausgebildet, der zwischen dem konvexen (vorstehenden) Bereich 51, der die Gestalt einer Insel aufweist, und dem äußeren Rand 514 angeordnet ist, wie in 8B dargestellt. Den gleichen Komponenten oder Bestandteilen wie jenen, die in den 1A bis 1C gemäß Ausführungsform 1 dargestellt sind, sind die gleichen Bezugszeichen zugewiesen, und die detaillierte Beschreibung ist weggelassen.
  • In 8B ist der pn-Übergang in der seitlichen Oberfläche 511 ausgebildet, die Anodenelektrode 5 verläuft durch die Dünnschicht 3 vom p-Typ und die isolierende Schicht 4 hindurch und erstreckt sich in der negativen Richtung der y-Achse, und der sich erstreckende Bereich reicht bis zu dem oberen Bereich 512. Der isolierende Bereich 57 ist so angeordnet, dass er den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt.
  • Somit kann die Leistungshalbleitereinheit 100b eine Leistungshalbleitereinheit zur Verfügung stellen, bei welcher in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 der durch die Defektschicht verursachte Leckstrom unterbunden wird und die eine geringe Schwankung der Schwellenspannung aufweist. Es kann eine Leistungshalbleitereinheit zur Verfügung gestellt werden, die sowohl in dem Fall der Durchlassspannung als auch in dem Fall der Sperrspannung eine geringe Schwankung der Schwellenspannung aufweist.
  • In der Leistungshalbleitereinheit 100b ist kein Nutenbereich angeordnet, so dass die Fläche des Schottky-Übergangsbereichs 56, bei der es sich um eine Fläche (eine Fläche in der Oberfläche xz) handelt, die zu einer Leistungsverteilung beiträgt, unter der Annahme, dass Außenabmessungen gleich sind, im Vergleich zu der Leistungshalbleitereinheit 100 vergrößert werden kann.
  • Somit kann eine Leistungshalbleitereinheit zur Verfügung gestellt werden, die einen geringen Widerstand aufweist, so dass ein hoher Strom fließen kann, und die eine geringe Schwankung der Schwellenspannung aufweist.
  • Bei der Leistungshalbleitereinheit 100b kann außerdem die Diffusion von Störstellen aus der Dünnschicht 3 vom p-Typ in die epitaxiale Schicht 2 vom n-Typ hinein unterbunden werden, wenn die isolierende Schicht 4 wie im Fall der Leistungshalbleitereinheit 100a gemäß Ausführungsform 2 auf der seitlichen Oberfläche 511 ausgebildet ist.
  • Als Nächstes wird ein Verfahren zur Herstellung der Leistungshalbleitereinheit 100b beschrieben. Jede der 9A bis 9F stellt einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit 100b gemäß Ausführungsform 3 dar.
  • Für das Halbleitersubstrat 1 und die Dünnschicht 3 vom p-Typ wird in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 Galliumoxid und eine mikrokristalline Schicht vom p-Typ verwendet, bei der es sich um den Oxid-Halbleiter vom p-Typ handelt. Wie in 9A dargestellt, werden die Kathodenelektrode 6 und die epitaxiale Schicht 2 vom n-Typ gebildet, und auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ wird die isolierende Schicht 4 gebildet, wie in 9B dargestellt.
  • Wie in 9C dargestellt, wird als Nächstes unter Verwendung der isolierenden Schicht 4 als Maske ein Ätzprozess durchgeführt, um die Mesa-Struktur in der epitaxialen Schicht 2 vom n-Typ zu bilden. 9D stellt einen Prozess zur Bildung der Dünnschicht 3 vom p-Typ dar, und 9E stellt einen Prozess zur Bildung des Öffnungsbereichs 515 dar. Die Prozesse in 9D und 9F sind ähnlich wie jene gemäß Ausführungsform 1, somit ist eine erneute detaillierte Beschreibung weggelassen. Vorstehend ist der Prozess zur Herstellung der Leistungshalbleitereinheit 100b beschrieben.
  • Wie vorstehend beschrieben, kann gemäß der vorliegenden Ausführungsform eine Leistungshalbleitereinheit zur Verfügung gestellt werden, bei welcher der durch die Defektschicht verursachte Leckstrom unterbunden wird und die eine geringe Schwankung der Schwellenspannung aufweist. Die Leistungshalbleitereinheit, die eine geringe Schwankung der Schwellenspannung aufweist, kann sowohl im Fall der Durchlassspannung als auch im Fall der Sperrspannung zur Verfügung gestellt werden.
  • Des Weiteren kann eine Leistungshalbleitereinheit zur Verfügung gestellt werden, die einen geringen Widerstand aufweist, so dass ein hoher Strom fließen kann, und die eine geringe Schwankung der Schwellenspannung aufweist.
  • Ausführungsform 4
  • Bei einer Leistungshalbleitereinheit 100c gemäß einer Ausführungsform 4 handelt es sich wie im Fall der Leistungshalbleitereinheit 100b um eine SB-Diode (eine Schottky-Barrieren-Diode). Bei der Leistungshalbleitereinheit 100b ist der isolierende Bereich 57 um den Schottky-Übergangsbereich 56 herum angeordnet, und der pn-Übergang ist um den isolierenden Bereich 57 herum angeordnet.
  • Bei der Leistungshalbleitereinheit 100c ist der pn-Übergang indessen um den Schottky-Übergangsbereich 56 herum angeordnet. Der pn-Übergang dient als ein Schutzring, der die Verarmungsschicht bis zu einer Seite der Schottky-Elektrode und außerhalb vergrößert, um das elektrische Feld in dem Endbereich der Schottky-Elektrode und der Schottky-Übergangs-Grenzschicht zu reduzieren.
  • Wenn der isolierende Bereich 57 um den pn-Übergang herum ausgebildet ist und eine Feldplattenstruktur über die isolierende Schicht 4 ausgebildet ist, wird die Verarmungsschicht weiter vergrößert, so dass dadurch das elektrische Feld in dem Endbereich der Schottky-Elektrode reduziert wird und die Spannungsfestigkeit der Leistungshalbleitereinheit 100c verbessert wird. Bei den 10A bis 10C handelt es sich jeweils um ein Schaubild einer Konfiguration der Leistungshalbleitereinheit 100c gemäß Ausführungsform 4.
  • 10A ist eine planare Ansicht der Leistungshalbleitereinheit 100c. 10B und 10C sind Querschnittsansichten der Leistungshalbleitereinheit 100c, die jeweils einen Querschnitt an einer Oberfläche FF' in 10A darstellen. In 10A, 10B und 10C sind eine x-Achse, eine y-Achse und eine z-Achse dargestellt, bei denen es sich um die Koordinatenachsen eines rechtwinkligen Koordinatensystems mit drei Achsen handelt.
  • 10B und 10C sind dargestellt, um einfach die Bezugszeichen und die Leitlinien zu zeigen. Einige der Bezugszeichen und der Leitlinien sind lediglich in einer von 10B und 10C gezeigt und sind in der anderen weggelassen. Den gleichen Komponenten oder Bestandteilen oder den entsprechenden Komponenten oder Bestandteilen wie jenen, die in den 1A bis 1C gemäß Ausführungsform 1 dargestellt sind, sind die gleichen Bezugszeichen zugewiesen.
  • Die Leistungshalbleitereinheit 100c ist aus dem einkristallinen Halbleitersubstrat 1 vom n-Typ hergestellt. Die Kathodenelektrode 6 ist auf der unteren Oberfläche des einkristallinen Halbleitersubstrats 1 vom n-Typ ausgebildet, und auf der Oberseite des einkristallinen Halbleitersubstrats 1 vom n-Typ ist in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 die epitaxiale Schicht 2 vom n-Typ ausgebildet. Die epitaxiale Schicht 2 vom n-Typ weist den konkaven (ausgesparten) Bereich 50 und den konvexen (vorstehenden) Bereich 51 auf.
  • Die isolierende Schicht 4 ist in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 auf einem Teil des oberen Bereichs 512 des konvexen (vorstehenden) Bereichs 51 ausgebildet. Auf einen Bereich der epitaxialen Schicht 2 vom n-Typ, in dem die isolierende Schicht 4 ausgebildet ist, wird als der isolierende Bereich 57 Bezug genommen. Die Dünnschicht 3 vom p-Typ ist auf der Oberfläche der isolierenden Schicht 4 und der Oberfläche der epitaxialen Schicht 2 vom n-Typ ausgebildet und bildet den pn-Übergang zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ.
  • Auf den Bereich der epitaxialen Schicht 2 vom n-Typ, in dem der pn-Übergang zwischen der epitaxialen Schicht 2 vom n-Typ und der Dünnschicht 3 vom p-Typ ausgebildet ist, wird wie im Fall der Ausführungsform 1 als der pn-Übergangsbereich 55 Bezug genommen.
  • Die Anodenelektrode 5 ist jeweils auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ, der Dünnschicht 3 vom p-Typ und der isolierenden Schicht 4 ausgebildet. Ein Bereich der Anodenelektrode 5 verläuft durch die Dünnschicht 3 vom p-Typ und die isolierende Schicht 4 hindurch und bildet den Schottky-Übergang zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ in dem Schottky-Übergangsbereich 56. Der pn-Übergangsbereich 55 befindet sich zwischen dem Schottky-Übergangsbereich 56 und dem isolierenden Bereich 57, und der pn-Übergangsbereich 55 ist so angeordnet, dass er den Schottky-Übergangsbereich 56 und den isolierenden Bereich 57 trennt.
  • Die Defektschicht 8 bildet sich in 10B und 10C aufgrund eines Zustands, in dem bei dem Herstellungsprozess ein Ätzprozess durchgeführt wird und die Kristallebenenrichtung in einem Bereich der Oberfläche der epitaxialen Schicht 2 vom n-Typ, der nicht parallel zu der Oberfläche xz ist, eine Richtung ist, in der die Defekte leicht auftreten, wenn zum Beispiel die epitaxiale Schicht 2 vom n-Typ an das andere Material gebondet wird, in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 auf der seitlichen Oberfläche 511 und dem Mesa-Bodenbereich 52.
  • Anders als bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 besteht die obere Oberfläche der epitaxialen Schicht 2 vom n-Typ bei der Leistungshalbleitereinheit 100c lediglich aus dem konvexen (vorstehenden) Bereich 51 und dem Mesa-Bodenbereich 52, und der Nutenbereich ist nicht enthalten.
  • Das heißt, der konvexe (vorstehende) Bereich 51, der die Gestalt einer Insel aufweist, ist auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ ausgebildet, und der Mesa-Bodenbereich 52 ist zwischen dem konvexen (vorstehenden) Bereich 51 und dem äußeren Rand 514 ausgebildet, wie in 10B und 10C dargestellt. In 10B ist die isolierende Schicht 4 auf der seitlichen Oberfläche 511 und dem Mesa-Bodenbereich 52 ausgebildet. Des Weiteren sind die Dünnschicht 3 vom p-Typ und isolierende Schicht 4 auf dem oberen Bereich 512 des konvexen (vorstehenden) Bereichs 51 ausgebildet.
  • Die Anodenelektrode 5 ist jeweils auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ, der isolierenden Schicht 4 und der Dünnschicht 3 vom p-Typ ausgebildet. Ein Bereich der Anodenelektrode 5 verläuft durch die Dünnschicht 3 vom p-Typ und die isolierende Schicht 4 hindurch, erstreckt sich in der negativen Richtung der y-Achse von der oberen Oberfläche der Dünnschicht 3 vom p-Typ aus und reicht bis zu dem oberen Bereich 512 der epitaxialen Schicht 2 vom n-Typ. Der Schottky-Übergangsbereich 56 ist in einem Übergangsbereich zwischen der Anodenelektrode 5 und der epitaxialen Schicht 2 vom n-Typ ausgebildet.
  • Der pn-Übergangsbereich 55, bei dem es sich um einen Übergangsbereich zwischen der Dünnschicht 3 vom p-Typ und der epitaxialen Schicht 2 vom n-Typ handelt, ist in der Oberfläche xz um den Schottky-Übergangsbereich 56 herum ausgebildet. Der isolierende Bereich 57 ist so ausgebildet, dass er den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt. Die Anodenelektrode 5 ist auf der oberen Oberfläche der isolierenden Schicht 4 auf einem Bereich der oberen Oberfläche der seitlichen Oberfläche 511 und einem Bereich der oberen Oberfläche des Mesa-Bodenbereichs 52 ausgebildet.
  • Der Bereich der Anodenelektrode 5 auf der oberen Oberfläche der isolierenden Schicht 4, die auf der seitlichen Oberfläche 511 und dem Mesa-Bodenbereich 52 ausgebildet ist, dient als eine Feldplatte. Das heißt, dieser Bereich der Anodenelektrode 5 zieht Elektronen, die sich als Ladungsträger in dem inneren Bereich der epitaxialen Schicht 2 vom n-Typ befinden, zu einer Seite der isolierenden Schicht 4 und trägt im Zeitraum der Sperrspannung zu einer Vergrößerung der Verarmungsschicht in dem inneren Bereich der epitaxialen Schicht 2 vom n-Typ bei. Die Verarmungsschicht breitet sich von dem Schottky-Übergangsbereich 56 zu der seitlichen Oberfläche 511 und weiter zu dem Mesa-Bodenbereich 52 aus. Im Ergebnis kann die Feldintensität in dem Schottky-Übergangsbereich 56 reduziert werden.
  • Der isolierende Bereich 57 ist so ausgebildet, dass er den Schottky-Übergangsbereich 56 und den Randbereich 513 trennt, so dass der Leckstrom reduziert werden kann, der durch die auf der seitlichen Oberfläche 511 ausgebildete Defektschicht 8 verursacht wird. Somit kann die Leistungshalbleitereinheit 100c in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100 gemäß Ausführungsform 1 eine Leistungshalbleitereinheit zur Verfügung stellen, bei welcher der durch die Defektschicht 8 verursachte Leckstrom unterbunden wird und die eine geringe Schwankung der Schwellenspannung aufweist. Die Leistungshalbleitereinheit, bei welcher eine Schwankung der Schwellenspannung reduziert ist, kann sowohl im Fall der Durchlassspannung als auch im Fall der Sperrspannung zur Verfügung gestellt werden.
  • Der pn-Übergangsbereich 55 befindet sich benachbart zu dem Schottky-Übergangsbereich 56, so dass die Verarmungsschicht bei einer Sperrspannung vergrößert wird. Bei einer geringen Durchlassspannung weisen die isolierende Schicht 4 und die Dünnschicht 3 vom p-Typ einen Effekt auf, durch den die Ausbreitung des elektrischen Felds im inneren Bereich der epitaxialen Schicht 2 vom n-Typ in die seitliche Oberfläche 511 hinein unterbunden wird und der Leckstrom reduziert wird, der durch die auf der seitlichen Oberfläche 511 ausgebildete Defektschicht 8 verursacht wird. Der vorstehend beschriebene pn-Übergang verstärkt diesen Effekt, so dass er einen Effekt aufweist, durch den der Leckstrom weiter reduziert wird.
  • Als Nächstes wird ein Prozess zur Herstellung der Leistungshalbleitereinheit 100c beschrieben. Jede der 11A bis 11F stellt einen Zustand nach jedem Herstellungsschritt der Leistungshalbleitereinheit 100c gemäß Ausführungsform 4 dar. In den 1 1A bis 11F ist kein Koordinatensystem dargestellt, der Herstellungsprozess wird jedoch unter der Annahme beschrieben, dass in 11A bis 11F Koordinatenachsen dargestellt sind, die jeweils die gleiche Richtung wie die Koordinatenachsen in 10B aufweisen.
  • Für das einkristalline Halbleitersubstrat 1 vom n-Typ bzw. die Dünnschicht 3 vom p-Typ werden in einer ähnlichen Weise wie bei der Leistungshalbleitereinheit 100b gemäß Ausführungsform 3 Galliumoxid und eine mikrokristalline Schicht vom p-Typ verwendet. Bei der mikrokristallinen Schicht vom p-Typ handelt es sich um den Oxid-Halbleiter vom p-Typ. Wie in 11A dargestellt, werden die Kathodenelektrode 6 und die epitaxiale Schicht 2 vom n-Typ auf der Unterseite bzw. der Oberseite des einkristallinen Halbleitersubstrats 1 vom n-Typ gebildet. Dann wird die isolierende Schicht 4 auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ gebildet, wie in 11B dargestellt.
  • Wie in 11C dargestellt, wird als Nächstes ein Öffnungsbereich 516 gebildet, der durch die isolierende Schicht 4 hindurch verläuft und von einem Bereich der oberen Oberfläche der isolierenden Schicht 4, der auf dem konvexen (vorstehenden) Bereich 51 ausgebildet ist, bis zu der epitaxialen Schicht 2 vom n-Typ reicht. Wie in 11D dargestellt, wird darüber hinaus die Dünnschicht 3 vom p-Typ auf dem gesamten Öffnungsbereich 516 und der oberen Oberfläche der isolierenden Schicht 4 gebildet.
  • Wie in 11E dargestellt, wird des Weiteren ein Öffnungsbereich 517, der eine Tiefe derart aufweist, dass er bis zu der epitaxialen Schicht 2 vom n-Typ reicht, in der Dünnschicht 3 vom p-Typ gebildet, die auf dem konvexen (vorstehenden) Bereich 51 ausgebildet ist. Der Öffnungsbereich 517 ist in der Oberfläche xz in dem Öffnungsbereich 516 enthalten. Das heißt, der Öffnungsbereich 517 ist so ausgebildet, dass sich der gesamte Öffnungsbereich 517 bei einer Betrachtung aus der Richtung der y-Achse innerhalb des Öffnungsbereichs 516 befindet. Zur gleichen Zeit wird die Dünnschicht 3 vom p-Typ entfernt, die auf dem Mesa-Bodenbereich 52 und der seitlichen Oberfläche 511 ausgebildet ist.
  • Wie in 11F dargestellt, wird des Weiteren die Anodenelektrode 5 auf der oberen Oberfläche der isolierenden Schicht 4 dort, wo der Öffnungsbereich 517 ausgebildet ist, und auf der oberen Oberfläche der epitaxialen Schicht 2 vom n-Typ gebildet. Der Prozess für die Bildung der Anodenelektrode 5 ist ähnlich wie jener gemäß Ausführungsform 1, so dass eine detaillierte Beschreibung weggelassen ist. Vorstehend ist der Prozess zur Herstellung der Leistungshalbleitereinheit 100c beschrieben.
  • Wie vorstehend beschrieben, kann gemäß der vorliegenden Ausführungsform auch bei der Konfiguration, welche die Feldplattenstruktur einführt, eine Leistungshalbleitereinheit zur Verfügung gestellt werden, bei welcher der durch die Defektschicht verursachte Leckstrom unterbunden wird und die eine geringe Schwankung der Schwellenspannung aufweist. Die Leistungshalbleitereinheit, die eine geringe Schwankung der Schwellenspannung aufweist, kann sowohl im Fall der Durchlassspannung als auch im Fall der Sperrspannung zur Verfügung gestellt werden.
  • Die vorstehend beschriebenen Ausführungsformen können auch in Kombination miteinander eingesetzt werden.
  • Bezugszeichenliste
    • 1
    einkristallines Halbleitersubstrat vom n-Typ
    2
    epitaxiale Schicht vom n-Typ
    3
    Dünnschicht vom p-Typ
    4
    isolierende Schicht
    5
    Anodenelektrode
    6
    Kathodenelektrode
    50
    konkaver (ausgesparter) Bereich
    51
    konvexer (vorstehender) Bereich
    56
    Schottky-Übergangsbereich
    57
    isolierender Bereich
    100
    Leistungshalbleitereinheit
    100a
    Leistungshalbleitereinheit
    100b
    Leistungshalbleitereinheit
    100c
    Leistungshalbleitereinheit
    511
    seitliche Oberfläche
    512
    oberer Bereich
    513
    Randbereich
    514
    äußerer Rand
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015065469 A [0009]
    • JP 2008519447 [0009]
    • JP 2013222798 A [0009]

Claims (12)

  1. Leistungshalbleitereinheit, die Folgendes aufweist: - ein einkristallines Halbleitersubstrat vom n-Typ; - eine epitaxiale Schicht vom n-Typ, die auf einer Oberfläche des einkristallinen Halbleitersubstrats vom n-Typ ausgebildet ist und einen konkaven (ausgesparten) Bereich sowie einen konvexen (vorstehenden) Bereich aufweist; - eine Kathodenelektrode, die auf einer Oberfläche auf einer der Oberfläche des einkristallinen Halbleitersubstrats vom n-Typ gegenüberliegenden Seite ausgebildet ist; - eine isolierende Schicht, die auf einem ersten Bereich in einem oberen Bereich des konvexen (vorstehenden) Bereichs ausgebildet ist; - eine Dünnschicht vom p-Typ, die auf einer Oberfläche der isolierenden Schicht und einer Oberfläche der epitaxialen Schicht vom n-Typ ausgebildet ist, so dass ein pn-Übergang zwischen der Dünnschicht vom p-Typ und der epitaxialen Schicht vom n-Typ gebildet ist; und - eine Anodenelektrode, wobei zumindest ein Bereich derselben auf einer Oberfläche der Dünnschicht vom p-Typ ausgebildet ist und ein Bereich derselben durch die Dünnschicht vom p-Typ und die isolierende Schicht hindurch verläuft, so dass in einem zweiten Bereich, der durch den ersten Bereich von einem Randbereich des oberen Bereichs getrennt ist, ein Schottky-Übergang zwischen der Anodenelektrode und der epitaxialen Schicht vom n-Typ gebildet ist.
  2. Leistungshalbleitereinheit nach Anspruch 1, wobei ein erster konvexer (vorstehender) Bereich, der die Gestalt einer Insel aufweist, und ein ringförmiger zweiter konvexer (vorstehender) Bereich oder eine Mehrzahl derselben, die den ersten konvexen (vorstehenden) Bereich umgeben, auf der Oberfläche der epitaxialen Schicht vom n-Typ ausgebildet sind, der konkave (ausgesparte) Bereich zwischen dem ersten konvexen (vorstehenden) Bereich und dem zweiten konvexen (vorstehenden) Bereich oder zwischen dem zweiten konvexen (vorstehenden) Bereich und dem zweiten konvexen (vorstehenden) Bereich ausgebildet ist und der konkave (ausgesparte) Bereich zwischen einer äußeren Peripherie des zweiten konvexen (vorstehenden) Bereichs, der sich an einer Position am nächsten bei einem äußeren Rand der epitaxialen Schicht vom n-Typ befindet, und dem äußeren Rand ausgebildet ist.
  3. Leistungshalbleitereinheit nach Anspruch 1, wobei der erste konvexe (vorstehende) Bereich, der die Gestalt einer Insel aufweist, auf der Oberfläche der epitaxialen Schicht vom n-Typ ausgebildet ist und der konkave (ausgesparte) Bereich auf der Oberfläche der epitaxialen Schicht vom n-Typ zwischen dem ersten konkaven (ausgesparten) Bereich und einem äußeren Rand der epitaxialen Schicht vom n-Typ ausgebildet ist.
  4. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 3, wobei sich der obere Bereich des konvexen (vorstehenden) Bereichs der epitaxialen Schicht vom n-Typ über einem Bereich der Anodenelektrode befindet, der auf der Oberfläche der Dünnschicht vom p-Typ ausgebildet ist, die auf einer Oberfläche des konkaven (ausgesparten) Bereichs ausgebildet ist.
  5. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 4, wobei die isolierende Schicht in Kontakt mit einer seitlichen Oberfläche des konvexen (vorstehenden) Bereichs ausgebildet ist.
  6. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 5, wobei das einkristalline Halbleitersubstrat vom n-Typ und die epitaxiale Schicht vom n-Typ aus einem identischen Material gebildet sind.
  7. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 6, wobei zwischen der Dünnschicht vom p-Typ und der epitaxialen Schicht vom n-Typ ein Hetero-Übergang ausgebildet ist und der Hetero-Übergang um den Schottky-Übergang herum auf einer oberen Oberfläche der epitaxialen Schicht vom n-Typ ausgebildet ist.
  8. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 7, wobei die epitaxiale Schicht vom n-Typ aus Galliumoxid besteht.
  9. Leistungshalbleitereinheit nach Anspruch 8, wobei die Dünnschicht vom p-Typ eines von Kupfer-I-Oxid, Silber-I-Oxid, Nickeloxid und Zinn-I-Oxid enthält oder eines von Kupfer-I-Oxid, Silber-I-Oxid, Nickeloxid und Zinn-I-Oxid als eine Hauptkomponente mit dem höchsten Anteil in der Zusammensetzung enthält und ferner ein weiteres Material enthält, das einen geringeren Anteil in der Zusammensetzung aufweist als die Hauptkomponente.
  10. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 9, wobei sich die Dünnschicht vom p-Typ in einem mikrokristallinen Zustand oder einem amorphen Zustand befindet.
  11. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 10, wobei die Differenz des Diffusionspotentials zwischen der Dünnschicht vom p-Typ und der epitaxialen Schicht vom n-Typ größer als die Differenz zwischen der Austrittsarbeit der Anodenelektrode und dem Fermi-Niveau der epitaxialen Schicht vom n-Typ ist.
  12. Leistungshalbleitereinheit nach einem der Ansprüche 1 bis 11, wobei das Diffusionspotential zwischen der Dünnschicht vom p-Typ und der epitaxialen Schicht vom n-Typ größer als 1,5 eV ist.
DE112018007055.7T 2018-02-09 2018-12-18 Leistungshalbleitereinheit Active DE112018007055B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-022222 2018-02-09
JP2018022222 2018-02-09
PCT/JP2018/046578 WO2019155768A1 (ja) 2018-02-09 2018-12-18 電力用半導体装置

Publications (2)

Publication Number Publication Date
DE112018007055T5 true DE112018007055T5 (de) 2020-10-22
DE112018007055B4 DE112018007055B4 (de) 2024-02-01

Family

ID=67549525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018007055.7T Active DE112018007055B4 (de) 2018-02-09 2018-12-18 Leistungshalbleitereinheit

Country Status (5)

Country Link
US (1) US11251282B2 (de)
JP (1) JP6884235B2 (de)
CN (1) CN111656532B (de)
DE (1) DE112018007055B4 (de)
WO (1) WO2019155768A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894468B2 (en) * 2018-11-06 2024-02-06 Cornell University High voltage gallium oxide (Ga2O3) trench MOS barrier schottky and methods of fabricating same
JP7516827B2 (ja) 2020-04-07 2024-07-17 トヨタ自動車株式会社 ｐｎ接合ダイオード
WO2022209778A1 (ja) * 2021-03-29 2022-10-06 京セラ株式会社 半導体素子、半導体装置及び半導体素子の製造方法
JP2023044337A (ja) * 2021-09-17 2023-03-30 株式会社タムラ製作所 ｐｎ接合ダイオード
JP2023094888A (ja) * 2021-12-24 2023-07-06 株式会社タムラ製作所 ジャンクションバリアショットキーダイオード及びその製造方法
WO2024029001A1 (ja) * 2022-08-03 2024-02-08 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP2024083005A (ja) * 2022-12-09 2024-06-20 株式会社タムラ製作所 ジャンクションバリアショットキーダイオード及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201070A (en) * 1981-06-05 1982-12-09 Seiko Epson Corp Semiconductor device
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US7189610B2 (en) * 2004-10-18 2007-03-13 Semiconductor Components Industries, L.L.C. Semiconductor diode and method therefor
DE102004053760A1 (de) 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
US8013414B2 (en) * 2009-02-18 2011-09-06 Alpha & Omega Semiconductor, Inc. Gallium nitride semiconductor device with improved forward conduction
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5106604B2 (ja) * 2010-09-07 2012-12-26 株式会社東芝 半導体装置およびその製造方法
US8816468B2 (en) * 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
JP5999678B2 (ja) * 2011-12-28 2016-09-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP5753814B2 (ja) 2012-04-16 2015-07-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
JPWO2016185645A1 (ja) * 2015-05-21 2018-03-15 パナソニック株式会社 窒化物半導体装置
JP6485303B2 (ja) * 2015-09-18 2019-03-20 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
CN105405897B (zh) 2015-10-29 2019-02-05 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
JP6668847B2 (ja) * 2016-03-15 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6667712B2 (ja) * 2017-02-14 2020-03-18 三菱電機株式会社 電力用半導体装置
DE112018003362B4 (de) * 2017-06-29 2023-08-10 Mitsubishi Electric Corporation Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten

Also Published As

Publication number Publication date
CN111656532B (zh) 2023-05-09
JP6884235B2 (ja) 2021-06-09
DE112018007055B4 (de) 2024-02-01
US11251282B2 (en) 2022-02-15
WO2019155768A1 (ja) 2019-08-15
US20210074826A1 (en) 2021-03-11
CN111656532A (zh) 2020-09-11
JPWO2019155768A1 (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
DE112018007055B4 (de) Leistungshalbleitereinheit
DE112018003362B4 (de) Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE112019004179T5 (de) Oxid-halbleitereinheit und verfahren zur herstellung derselben
DE3339805A1 (de) Feldeffekt-transistor und damit aufgebaute integrierte schaltung
DE102015112350A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102010002798A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode und Verfahren zu deren Fertigung
DE112018008178T5 (de) Halbleitereinheit
DE102010054722A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102014115177A1 (de) Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung
DE102021125928A1 (de) Halbleitervorrichtung
DE4320780A1 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE112019007009B4 (de) Halbleitereinheit
DE102016104446B4 (de) Kontakt mit geringem Widerstand für Halbleiter-Einheiten
DE10152922B4 (de) Nitrid-basierendes Halbleiterbauelement
WO2017215910A1 (de) Optoelektronisches halbleiterbauelement
DE19930781B4 (de) Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung
WO2005024961A1 (de) Strahlungemittierendes halbleiterbauelement
DE10346605B4 (de) Strahlungemittierendes Halbleiterbauelement
DE60133707T2 (de) Durchbruchsdiode und verfahren zur herstellung
DE102015105801A1 (de) Halbleitereinrichtung
DE2430379C3 (de) Photoelektronenemissionshalbleitervorrichtung
DE112022001382T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division