DE112018001242T5

DE112018001242T5 - Ratiometrischer gegenkapazität-in-code-wandler

Info

Publication number: DE112018001242T5
Application number: DE112018001242.5T
Authority: DE
Inventors: Andriy Maharyta
Original assignee: Cypress Semiconductor Corp
Current assignee: Cypress Semiconductor Corp
Priority date: 2017-03-08
Filing date: 2018-02-20
Publication date: 2019-12-12
Also published as: WO2018164832A1; US10162467B2; CN110418970A; CN110418970B; US20180260076A1

Abstract

Eine Ausführungsform einer Kapazitätserfassungsschaltung umfasst einen Satz Brückenschalter, der mit einer Referenzzelle und einer Sensorzelle gekoppelt ist. Der Satz Brückenschalter ist konfiguriert, um während einer ersten Phase eine Spannungsdifferenz zwischen einem ersten Modulationskondensator und einem zweiten Modulationskondensator zu erhöhen und während einer zweiten Phase die Spannungsdifferenz in einem Maße, das einer Differenz zwischen einer Kapazität der Sensorzelle und einer Kapazität der Referenzzelle entspricht, zu verringern. Die Kapazitätserfassungsschaltung umfasst auch einen Komparator, der konfiguriert ist, um basierend auf einem Vergleichen einer ersten Spannung des ersten Modulationskondensators mit einer zweiten Spannung des zweiten Modulationskondensators einen Ausgang zu erzeugen und als Reaktion auf das Vergleichen einen Wechsel zwischen der ersten Phase und der zweiten Phase zu initiieren.

Description

VERWANDTE PATENTANMELDUNGEN
Diese Patentanmeldung ist eine internationale Patentanmeldung der US-Patentanmeldung Nummer 15/625,339 , eingereicht am 16. Juni 2017, die die Priorität der provisorischen US-Patentanmeldung Nr. 62/468,656 , eingereicht am 8. März 2017, beansprucht, die hierin alle durch Bezugnahme in ihrer Gesamtheit einbezogen sind.
GEBIET DER ERFINDUNG
Diese Offenbarung betrifft das Gebiet der Kapazitätserfassung und insbesondere Kapazität-in-Code-Wandler.
STAND DER TECHNIK
Rechenvorrichtungen, wie etwa Notebook-Computer, Personal Data Assistants (PDA), Kioske und Mobiltelefone, weisen Benutzerschnittstellenvorrichtungen auf, die auch als HID-Schnittstellenvorrichtungen (HID = Human Interface Device) bekannt sind. Eine Art einer Benutzerschnittstellenvorrichtung ist ein Berührungssensor-Pad (auch gemeinhin als ein Touchpad bezeichnet), das verwendet werden kann, um die Funktion einer Maus eines Personal Computers (PC) zu emulieren. Ein Berührungssensor-Pad repliziert die X/Y-Bewegung einer Maus, indem es zwei definierte Achsen verwendet, die eine Sammlung von Sensorelektroden enthalten, die die Position eines oder mehrerer Objekte, wie etwa eines Fingers oder Stifts, erkennen. Das Berührungssensor-Pad stellt eine Benutzerschnittstellenvorrichtung bereit, um Funktionen wie etwa das Positionieren eines Zeigers oder das Auswählen eines Gegenstands auf einer Anzeige durchzuführen. Eine andere Art einer Benutzerschnittstellenvorrichtung ist ein Berührungsbildschirm. Berührungsbildschirme, auch als Touchscreens, Berührungsfenster, Berührungsfelder oder Touchscreen-Felder bekannt, sind transparente Anzeigeauflagen, die es einer Anzeige gestatten, als eine Eingabevorrichtung verwendet zu werden, sodass die Tastatur und/oder die Maus als die primäre Eingabevorrichtung für eine Interaktion mit den Inhalten der Anzeige entfernt werden. Andere Benutzerschnittstellenvorrichtungen umfassen Tasten, Schieber usw., die verwendet werden können, um Berührungen, Tippbewegungen, Ziehbewegungen und andere Gesten zu erkennen.
Für die Implementierung dieser und anderer Arten von Benutzerschnittstellenvorrichtungen werden zunehmend Kapazitätserfassungssysteme verwendet, die funktionieren, indem sie an Elektroden erzeugte elektrische Signale, die Änderungen der Kapazität widerspiegeln, erfassen. Solche Änderungen der Kapazität können ein Berührungsereignis oder das Vorhandensein eines leitfähigen Objekts, wie etwa eines Fingers, nahe den Elektroden anzeigen. Die Kapazitätsänderungen der Erfassungselektroden können dann von einer elektrischen Schaltung gemessen werden, die die an den kapazitiven Erfassungselementen gemessenen Kapazitäten in digitale Werte umwandelt, damit diese von einer Host-Vorrichtung interpretiert werden. Jedoch kann die Genauigkeit bestehender Kapazitätsmessschaltungen durch Rauschen und Fluktuationen verschlechtert werden, die die Treibspannungen, Stromquellenausgänge, Schaltfrequenzen und andere Signale innerhalb der Messschaltung beeinflussen. Eine solche Messungenauigkeit kann in einer ungenauen Positionierung oder Berührungserkennung in einer kapazitätsbasierten Benutzerschnittstellevorrichtung resultieren.
Figurenliste
Die vorliegende Offenbarung ist in den Figuren der begleitenden Zeichnungen beispielhaft und nicht begrenzend illustriert.

1 ist ein Blockdiagramm, das eine Ausführungsform eines elektronischen Systems, das Kapazitäten misst, illustriert.
2A illustriert eine Ausführungsform einer Kapazitätsmessschaltung.
2B ist ein Zeitverlaufsdiagramm, das verschiedene Signale in einer Kapazitätsmessschaltung gemäß einer Ausführungsform illustriert.
3A illustriert eine Ausführungsform einer Kapazitätsmessschaltung.
3B ist ein Zeitverlaufsdiagramm, das verschiedene Signale in einer Kapazitätsmessschaltung gemäß einer Ausführungsform illustriert.
4A illustriert eine Ausführungsform einer Kapazitätsmessschaltung.
4B ist ein Zeitverlaufsdiagramm, das verschiedene Signale in einer Kapazitätsmessschaltung gemäß einer Ausführungsform illustriert.
5 illustriert eine Ausführungsform einer Kapazitätsmessschaltung.
6 illustriert einen Prozess zum Messen einer Kapazität gemäß einer Ausführungsform.

DETAILLIERTE BESCHREIBUNG
Die folgende Beschreibung legt zahlreiche spezifische Details dar, wie etwa Beispiele spezifischer Systeme, Komponenten, Verfahren und so weiter, um ein gutes Verständnis diverser Ausführungsformen des beanspruchten Gegenstands bereitzustellen. Es wird einem Fachmann jedoch klar sein, dass mindestens einige Ausführungsformen ohne diese spezifischen Details ausgeübt werden können. In anderen Fällen werden hinlänglich bekannte Komponenten oder Verfahren nicht im Detail beschrieben oder werden in einem einfachen Blockdiagrammformat präsentiert, um ein unnötiges Verschleiern des beanspruchten Gegenstands zu vermeiden. Die dargelegten spezifischen Details sind daher lediglich beispielhaft. Bestimmte Implementierungen können von diesen beispielhaften Details abweichen und trotzdem als im Geist und Umfang des beanspruchten Gegenstands enthalten angesehen werden.
In Anwendungen mit kapazitiver Erfassung ist ein Basisliniensignal ein Signal, das in einer Kapazitätserfassungsschaltung erzeugt wird, auch wenn eine gewünschte Eingabe, wie etwa eine Fingerberührung oder die Nähe eines leitfähigen Objekts, an den erfassten Elektroden nicht vorhanden ist. Solche Basisliniensignale können durch Faktoren wie etwa die Leistungsversorgungsspannung, eine Taktfrequenz, eine Referenzspannung und einen Strom eines Strom-Digital-Analog-Wandlers (IDAC) der Kapazitätserfassungsschaltung beeinflusst werden und können auch durch Variationen der Sensorkapazität, die aus Änderungen der Temperatur resultieren, beeinflusst werden.
Kapazitive Erfassungsanwendungen, die einen niedrigen Leistungsverbrauch und eine hohe Empfindlichkeit verlangen, sind besonders intolerant gegenüber hohen Variationen des Basisliniensignals. Einige Kapazitätserfassungssysteme kompensieren Basislinienvariationen, indem sie in einer Firmware eine Prozedur zur Basisliniennachverfolgung implementieren, die Variationen des Basisliniensignals über die Zeit nachverfolgt. Jedoch kann eine solche Lösung in kapazitiven Erfassungsanwendungen mit niedriger Leistung, in denen eine Prozessorunterstützung begrenzt ist, nicht praktisch umsetzbar sein. Ferner arbeiten kapazitive Erfassungsanwendungen mit hoher Empfindlichkeit mit einem niedrigen Signal-RauschVerhältnis (SNR, Signal-to-Noise Ratio), was Firmware-Prozeduren zur Basisliniennachverfolgung verkomplizieren kann.
Eine Ausführungsform einer Kapazitätsmessschaltung implementiert einen ratiometrischen Gegenkapazität-in-Code-Wandler, der Eigenschaften von Ladungstransfer- und Sigma-Delta-Differentialwandlern kombiniert und gegenüber Variationen der Taktfrequenz, des IDAC-Stroms, der Versorgungsspannung und der Referenzspannung unempfindlich ist und eine hohe Immunität gegenüber externem Rauschen aufweist. Eine solche Kapazitätsmessschaltung erzeugt einen Ausgangsbitstrom, der einen mittleren Tastgrad aufweist, der zu der Gegenkapazität einer Sensorzelle, die gemessen wird, direkt proportional ist.
1 illustriert ein Blockdiagramm eines elektronischen Systems 100, das einen ratiometrischen Gegenkapazität-in-Code-Wandler in einem Kapazitätssensor 101 zum Erfassen von Kapazitäten von Elektroden in einer Anordnung 121 kapazitiver Sensoren gemäß einer Ausführungsform implementiert. Das elektronische System 100 umfasst eine Berührungserfassungsoberfläche 116 (z. B. einen Fingerabdrucksensor, eine Touchscreen-Vorrichtung, ein Touchpad oder einen anderen anordnungsdefinierten Kapazitätssensor), die mit der Verarbeitungsvorrichtung 110 und einem Host 150 gekoppelt ist. In einer Ausführungsform ist die Berührungserfassungsoberfläche 116 eine zweidimensionale Benutzerschnittstelle, die eine Sensoranordnung 121 verwendet, um Berührungen oder Merkmale auf der Oberfläche 116 zu erkennen.
In einer Ausführungsform umfasst die Sensoranordnung 121 Sensorelektroden 121(1)-121(N) (wobei N eine positive ganze Zahl ist), die als eine zweidimensionale Matrix (auch als XY-Matrix bezeichnet) angeordnet sind. Die Sensoranordnung 121 ist über einen oder mehrere analoge Busse 115, die mehrere Signale transportieren, mit Stiften 113(1)-113(N) der Verarbeitungsvorrichtung 110 gekoppelt. In dieser Ausführungsform ist jede Sensorelektrode 121(1)-121(N) als ein Kondensator dargestellt.
Der Kapazitätssensor 101 umfasst einen Schaltkreis zum Umwandeln von Kapazitäten in gemessene Werte. Die Verarbeitungsvorrichtung 110 kann ferner Softwarekomponenten umfassen, um einen Ausgangsbitstrom des Kapazitätssensors 101 in eine Sensorelektroden-Erkennungsentscheidung (auch als Schalter-Erkennungsentscheidung bezeichnet) oder einen digitalen Wert, der eine relative Größenordnung anzeigt, umzuwandeln.
In einer Ausführungsform umfasst die Verarbeitungsvorrichtung 110 ferner eine Verarbeitungslogik 102. Operationen der Verarbeitungslogik 102 können in Firmware implementiert sein; alternativ kann sie in Hardware (z. B. in einer dedizierten Logik) oder Software implementiert sein. Die Verarbeitungslogik 102 kann Signale von dem Kapazitätssensor 101 empfangen und den Zustand der Sensoranordnung 121, etwa ob ein Objekt (z. B. ein Finger) auf oder in der Nähe der Sensoranordnung 121 erkannt wird, bestimmen (z. B. das Vorhandensein des Fingers bestimmen), wobei sie die Bewegung eines Objekts basierend auf den empfangenen Signalen oder anderen Informationen, die ein an dem Berührungssensor erkanntes Objekt betreffen, nachverfolgt.
In einer anderen Ausführungsform kann die Verarbeitungsvorrichtung 110, anstatt die Operationen der Verarbeitungslogik 102 in der Verarbeitungsvorrichtung 110 durchzuführen, die rohen Daten oder die teilweise verarbeiteten Daten an den Host 150 senden. Der Host 150 kann, wie in 1 illustriert, eine Entscheidungslogik 151 umfassen, die einige oder alle der Operationen der Verarbeitungslogik 102 durchführt. Operationen der Entscheidungslogik 151 können in Firmware, Hardware, Software oder einer Kombination daraus implementiert sein. Der Host 150 kann eine High-Level-Anwendungsprogrammierschnittstelle (API, Application Programmable Interface) in Anwendungen 152 umfassen, die Routinen an den empfangen Daten durchführen, wie etwa das Kompensieren von Empfindlichkeitsdifferenzen, andere Kompensationsalgorithmen, Basislinien-Update-Routinen, Start- und/oder Initialisierungsroutinen, Interpolationsoperationen oder Skalierungsoperationen. Die mit Bezug auf die Verarbeitungslogik 102 beschriebenen Operationen können in der Entscheidungslogik 151, den Anwendungen 152 oder in anderer Hardware, Software und/oder Firmware, die sich außerhalb der Verarbeitungsvorrichtung 110 befindet, implementiert sein. In einigen anderen Ausführungsformen ist die Verarbeitungsvorrichtung 110 der Host 150.
In einer anderen Ausführungsform kann die Verarbeitungsvorrichtung 110 auch einen Block 103 mit nicht erfassenden Aktionen umfassen. Dieser Block 103 kann verwendet werden, um Daten zu verarbeiten und/oder von dem Host 150 zu empfangen/an diesen zu übertragen. Beispielsweise können zusätzliche Komponenten implementiert sein, um neben der Sensoranordnung 121 mit der Verarbeitungsvorrichtung 110 zu arbeiten (z. B. Tastatur, Tastenfeld, Maus, Trackball, LEDs, Anzeigen oder andere periphere Vorrichtungen).
Die Verarbeitungsvorrichtung 110 kann sich auf einem gemeinsamen Trägersubstrat befinden, wie etwa beispielsweise einem Die-Substrat mit integrierter Schaltung (IC, Integrated Circuit) oder einem Multi-Chip-Modulsubstrat. Alternativ können die Komponenten der Verarbeitungsvorrichtung 110 eine oder mehrere separate integrierte Schaltungen und/oder diskrete Komponenten sein. In einer Ausführungsform kann die Verarbeitungsvorrichtung 110 die PSoC™(Programmable System on a Chip)-Verarbeitungsvorrichtung, die von Cypress Semiconductor Corporation, San Jose, Kalifornien entwickelt wurde, sein. Alternativ kann die Verarbeitungsvorrichtung 110 eine oder mehrere andere Verarbeitungsvorrichtungen sein, die durchschnittlichen Fachleuten bekannt sind, wie etwa ein Mikroprozessor oder eine zentrale Verarbeitungseinheit, ein Controller, Spezialprozessor, digitaler Signalprozessor (DSP), eine anwendungsspezifische integrierte Schaltung (ASIC), eine im Feld programmierbare Gatteranordnung (FPGA) oder eine andere programmierbare Vorrichtung. In einer alternativen Ausführungsform kann die Verarbeitungsvorrichtung 110 beispielsweise ein Netzwerkprozessor sein, der mehrere Prozessoren, die eine Kerneinheit und mehrere Mikro-Engines umfassen, aufweist. Zusätzlich kann die Verarbeitungsvorrichtung 110 eine beliebige Kombination aus allgemeinen Verarbeitungsvorrichtung(en) und Spezialverarbeitungsvorrichtung(en) umfassen.
In einer Ausführungsform ist das elektronische System 100 in einer Vorrichtung implementiert, die die Berührungserfassungsoberfläche 116 als die Benutzerschnittstelle umfasst, wie etwa tragbaren Elektronikgeräten, portablen Telefonen, Mobiltelefonen, Notebook-Computern, Personal Computern, Personal Data Assistants (PDAs), Kiosken, Tastaturen, Fernsehern, Fernsteuerungen, Bildschirmen, tragbaren Multi-Media-Vorrichtungen, tragbaren Video-Abspielgeräten, Gaming-Vorrichtungen, Steuerfeldern von Haushalts- oder Industriegeräten oder anderen peripheren oder Eingabevorrichtungen von Computern. Alternativ kann das elektronische System 100 in anderen Arten von Vorrichtungen verwendet werden. Es sei angemerkt, dass die Komponenten des elektronischen Systems 100 alle oben beschriebenen Komponenten umfassen können. Alternativ kann das elektronische System 100 nur einige der oben beschriebenen Komponenten umfassen oder zusätzliche Komponenten umfassen, die hierin nicht aufgeführt sind.
2 illustriert eine Kapazitätserfassungsschaltung 200 zum Messen einer Gegenkapazität einer Sensorzelle gemäß einer Ausführungsform. Die Gegenkapazität einer Sensorzelle kann die Gegenkapazität zwischen zwei sich schneidenden Sensorelektroden in der Sensoranordnung 121 sein. Eine Sensorzelle kann auch als eine Einheitszelle der Sensoranordnung 121 bezeichnet werden. In der Kapazitätserfassungsschaltung 200 ist diese Gegenkapazität als Cm 204 dargestellt. Die Schaltung 200 umfasst auch die Kondensatoren Cmod 205 und Ctank 206, die unter Verwendung von Festwertkondensatoren implementiert sein können. Während einer Reset-Phase sind die Schalter 201-2 und 202-2 zusammen mit dem Reset-Schalter 207 geschlossen, sodass beide von den Kondensatoren Cmod 205 und Ctank 206 auf die Spannung Vref geladen werden. Während der Messphase wird die Sensorzellenkapazität Cm verwendet, um alternierend den Ctank-Kondensator 206 zu entladen und den Cmod-Kondensator 205 zu laden. Die Schalter 201-1, 201-2 und 201-3 (d. h. die Schalter 201-X) sind geschlossen, um den Cmod 205 durch das Anlegen der Spannung VDDA an den Tx-Knoten 203 und das Verbinden von Cm 204 mit Cmod 205 zu laden. Dann werden die Schalter 201-X geöffnet und die Schalter 202-1, 202-2 und 203-2 (d. h. die Schalter 202-X) geschlossen, um den Ctank 206 durch das Verbinden des Tx-Knotens 203 mit Masse und das gleichzeitige Verbinden von Cm 204 mit Ctank 206 zu entladen.
Die Stromquelle 208 liefert einen Strom Ibal_p, um den Ctank-Kondensator 206 zu laden, während die Senkenstromquelle 209 einen Strom Ibal_n senkt, um die in dem Cmod-Kondensator 205 gespeicherte Ladung zu reduzieren. Ein Spannungskomparator 210 steuert über die Logik 211 die Schalter 201-3 und 202-3, um die Ströme Ibal_p und Ibal_n zu unterbrechen, falls die Spannung VCmod des Cmod-Kondensators 205 oder die Spannung VCtank des Ctank-Kondensators 206 höher als Vref sind.
2B ist ein Zeitverlaufsdiagramm, das Signale an Hauptknoten in der in 1 illustrierten Ausführungsform der Erfassungsschaltung 200 illustriert. Wie in 2B illustriert, werden komplementäre, nicht überlappende Signale an die Schalter 201-X und 202-X angelegt; diese Schaltsignale weisen eine Frequenz von Fsw auf. Die VCtank-Spannung zeigt immer dann, wenn die Schalter 202-X geschlossen sind, um den Ctank-Kondensator 206 zu entladen, eine periodische Verringerung der Spannung. Die VCmod-Spannung zeigt immer dann, wenn die Schalter 201-X geschlossen sind, um den Cmod-Kondensator 205 zu laden, eine periodische Erhöhung der Spannung. Diese Erhöhungen und Verringerungen spiegeln sich in der Spannung Vbal am negativen Eingang des Komparators 210 wider. Die Ströme Ibal_p und Ibal_n werden an diesen Knoten angelegt, um die Spannungen Vbal, VCmod und VCtank nach den Lade- und Entladeereignissen wieder auf die Referenzspannung Vref zurückzubringen.
Während der Messphase ist der Ausgang des Komparators 210 ein Sigma-Delta-modulierter Strom an Ausgang 212, der einen Tastgrad aufweist, der durch die unten stehende Gleichung 1 beschrieben wird: $D C = 2 \cdot F_{s w} \cdot \frac{V_{T x}}{I b a l} \cdot C_{m}$
Der resultierende Rohzählwert, der die Kapazität Cm 204 anzeigt, wird durch die unten stehende Gleichung 2 beschrieben: $R o h z ä h l u n g e n = D C \cdot N_{r e s} = 2 \cdot F_{s w} \cdot \frac{V_{T x}}{I b a l} \cdot N_{r e s} \cdot C_{m}$
In den oben stehenden Gleichungen 1 und 2 ist Fsw die Schaltfrequenz der Schalter 201-X und 202-X, ist V_TX die Spannung (d. h. VDDA), die an den Tx-Knoten 203 angelegt wird, stellt Ibal den von den Stromquellen 208 und 209 gelieferten Strom dar (d. h. den absoluten Wert von Ibal_p oder lbal_n) und stellt Nres die Anzahl an Taktzyklen dar, über die die Rohzählungen gemessen werden. Wie in Gleichung 2 gezeigt, hängt der Rohzählwert, der die Gegenkapazität Cm anzeigt, von Fsw, Ibal und VTx ab; deshalb kann der für Cm 204 gemessene Wert durch Rauschen und andere Variationen dieser Werte beeinflusst werden.
3A illustriert eine Ausführungsform einer Kapazitätserfassungsschaltung 300. Die Kapazitätserfassungsschaltung 300 ist eine Architektur eines ratiometrischen Gegenkapazität-in-Code-Wandlers, die gegenüber Variationen der Taktfrequenz, des IDAC-Stroms, der Versorgungsspannung und der Referenzspannung unempfindlich ist und eine hohe Immunität gegenüber externem Rauschen aufweist.
Die Kapazitätserfassungsschaltung 300 umfasst eine Referenzzelle 321 und eine kapazitive Sensorzelle 322. Insbesondere stellt die kapazitive Sensorzelle 322 einen Schnittpunkt zwischen zwei Sensorelektroden in der Sensoranordnung 121 dar. Demgemäß stellt eine Gegenkapazität Cm 304-1 der Sensorzelle 322 die Kapazität zwischen den zwei Elektroden dar, während die äquivalente parasitäre Kapazität Cps 304-2 die Kapazitäten zwischen den Sensorelektroden und Masse darstellt. In alternativen Ausführungsformen kann die Sensorzelle 322 eine andere Struktur als einen Schnittpunkt zwischen Elektroden in der Anordnung 121 darstellen; beispielsweise kann die Sensorzelle 322 alternativ Elektroden in einer kapazitiven Taste, einem Drucksensor oder einer anderen Vorrichtung, in der eine Gegenkapazität gemessen wird, darstellen. Die Referenzzelle 321 umfasst einen Referenzgegenkondensator Cmref 307-1 und eine parasitäre Referenzkapazität Cpref 307-2. Die Gegenkapazität Cmref 307-1 der Referenzzelle 321 ist größer als die Gegenkapazität Cm 304-1 der Sensorzelle 322.
Die Kapazitätserfassungsschaltung 300 umfasst einen Übertragungs(Tx)-Treiber 320, der an jede von der Referenzzelle 321 und der Sensorzelle 322 ein Tx-Signal liefert. Der Tx-Treiber 320 erzeugt das Tx-Signal, indem er die Schalter 301-1 und 302-2 bei einer Taktfrequenz Ftx auf eine komplementäre und nicht überlappende Art und Weise betätigt (d. h. die Schalter 301-1 und 302-2 werden gemäß einer Weise „Unterbrechen vor dem Einrichten“ betätigt, um eine Totzone zwischen Schalterschließungen bereitzustellen, und sind deshalb an keinem Punkt in dem Schaltzyklus simultan geschlossen). Als Resultat wird der Tx-Treiber-Ausgangsknoten 303 alternierend zwischen einer Quellenspannung VDDA und einer Massespannung hin- und hergeschaltet.
Die Kapazitätserfassungsschaltung 300 umfasst auch eine Vollbrücke 323, die die Referenzzelle 321 und die Sensorzelle 322 mit einem ersten Modulationskondensator Cmod1 305 und einem zweiten Modulationskondensator Cmod2 306 des Sigma-Delta-Differentialmodulators 324 verbindet. Die Vollbrücke 323 umfasst einen Satz Brückenschalter 301-2, 302-2, 301-3 und 302-3. Insbesondere verbindet der Schalter 301-2 die Referenzzelle 321 selektiv mit dem zweiten Modulationskondensator Cmod2 306. Der Schalter 302-2 verbindet die Referenzzelle 321 selektiv mit dem ersten Modulationskondensator Cmod1 305. Der Schalter 301-3 verbindet die Sensorzelle 322 selektiv mit dem ersten Modulationskondensator Cmod1 305. Der Schalter 302-3 verbindet die Sensorzelle 322 selektiv mit dem zweiten Modulationskondensator Cmod2 306. Die Kapazitätserfassungsschaltung 300 weist eine Schaltfrequenz Fsw zum Betätigen der Schalter der Brücke 323 auf, die gleich einer Sensorerregungsfrequenz (d. h. der Tx-Signalfrequenz) Ftx zum Betätigen des Tx-Treibers 320 ist. Beide der Frequenzen Fsw und Ftx werden aus der Modulationsfrequenz Fmod erzeugt. Die Brücke 323 arbeitet in zwei Phasen: einer nicht ausgleichenden Phase und einer ausgleichenden Phase. Im Verlauf einer nicht ausgleichenden Phase erhöht die Brücke 323 eine Spannungsdifferenz zwischen dem ersten Modulationskondensator Cmod1 305 und dem zweiten Modulationskondensator Cmod2 306. Im Verlauf einer ausgleichenden Phase verringert die Brücke 323 die Spannungsdifferenz zwischen Cmod1 305 und Cmod2 306 in einem Maße, das einer Differenz zwischen der Gegenkapazität Cm 304-1 der Sensorzelle 322 und der Gegenkapazität 307-1 der Referenzzelle 321 entspricht.
Während der nicht ausgleichenden Phase erhöht die Brücke 323 die Spannungsdifferenz zwischen dem ersten und dem zweiten Modulationskondensator Cmod1 305 und Cmod2 306 unter Verwendung der Sensorzelle 322, während die Referenzzelle 321 inaktiv bleibt. Die Kapazität des ersten Modulationskondensators Cmod1 305 und die Kapazität des zweiten Modulationskondensators Cmod2 306 können jeweils größer als das 100fache einer Summe der Gegenkapazität Cmref 307-1 und der parasitären Kapazität Cpref 307-2 der Referenzzelle 321 sein. Gleichermaßen können die Kapazität des ersten Modulationskondensators Cmod1 305 und die Kapazität des zweiten Modulationskondensators Cmod2 306 jeweils größer als das 100fache einer Summe der Gegenkapazität Cm 304-1 und der parasitären Kapazität Cps 304-2 der Sensorzelle 322 sein. Diese Beziehungen sind in den unten stehenden Gleichungen 3-6 ausgedrückt. $\frac{C_{m o d 1}}{C_{m} + C_{p s}} > 100$
$\frac{C_{m o d 2}}{C_{m} + C_{p s}} > 100$
$\frac{C_{m o d 1}}{C_{m r e f} + C_{p r e f}} > 100$
$\frac{C_{m o d 2}}{C_{m r e f} + C_{p r e f}} > 100$
Die Brücke 323 schaltet in Zusammenarbeit mit den Schaltern 301-1 und 302-1 des Tx-Treibers 320; genauer werden die Schalter 301-X zusammen geöffnet und geschlossen, während die Schalter 302-X gemeinsam geöffnet und geschlossen werden. Demgemäß lädt die Brücke 323, während ein Ausgangsknoten 303 des TX-Treibers 320 über den Schalter 301-1 mit VDDA verbunden ist, den ersten Modulationskondensator Cmod1 305 durch das Schließen des Schalters 301-3, um die Sensorzelle mit Cmod1 305 zu verbinden. Zu diesem Zeitpunkt ist die Tx-Ausgangsspannung VDDA höher als die Spannung Vi1 des Kondensators Cmod1 305, sodass Vi1 erhöht wird, während Cmod1 305 geladen wird.
Während der Ausgangsknoten 303 des Tx-Treibers 320 über den Schalter 302-1 mit Masse verbunden ist, entlädt die Brücke 323 den zweiten Modulationskondensator Cmod2 306 durch das Schließen des Schalters 302-3, um die Sensorzelle mit Cmod2 306 zu verbinden. Zu diesem Zeitpunkt ist die Tx-Ausgangsspannung niedriger als die Spannung Vi2 des Kondensators Cmod2 306, sodass Vi2 verringert wird, während Cmod2 306 entladen wird. Am Ende der nicht ausgleichenden Phase ist die Spannungsdifferenz zwischen Cmod1 305 und Cmod2 306 relativ zu dem Beginn der nicht ausgleichenden Phase erhöht.
Während der ausgleichenden Phase verringert die Brücke 323 die Spannungsdifferenz zwischen dem ersten und dem zweiten Modulationskondensator Cmod1 305 und Cmod2 306 unter Verwendung der Kapazitäten von sowohl der Sensorzelle 322 als auch der Referenzzelle 321. Demgemäß lädt die Brücke 323, während der Ausgangsknoten 303 des TX-Treibers 320 über den Schalter 301-1 mit VDDA verbunden ist, den ersten Modulationskondensator Cmod1 305 durch das Schließen des Schalters 301-3, um die Sensorzelle 322 mit Cmod1 305 zu verbinden. Der Schalter 301-2 wird auch geschlossen, um die Referenzzelle 321 mit Cmod2 306 zu verbinden, sodass Cmod2 306 simultan mit Cmod1 305 geladen wird. Zu diesem Zeitpunkt ist die Tx-Ausgangsspannung VDDA höher als sowohl Vi1 als auch Vi2, sodass sowohl Vi1 als auch Vi2 erhöht werden, während die jeweiligen Modulationskondensatoren Cmod1 305 und Cmod2 306 geladen werden. Während der Ausgangsknoten 303 des Tx-Treibers 320 über den Schalter 302-1 mit Masse verbunden ist, entlädt die Brücke 323 den zweiten Modulationskondensator Cmod2 306 durch das Schließen des Schalters 302-3, um die Sensorzelle mit Cmod2 306 zu verbinden. Der Schalter 302-2 wird auch geschlossen, um die Referenzzelle 321 mit Cmod1 305 zu verbinden, sodass Cmod1 305 simultan mit Cmod2 306 entladen wird. Zu diesem Zeitpunkt ist die Ausgangsspannung des Tx-Treibers 320 niedriger als die Spannungen Vi1 und Vi2, sodass Vi1 und Vi2 verringert werden, während Cmod1 305 und Cmod2 306 entladen werden. Am Ende der ausgleichenden Phase ist die Spannungsdifferenz zwischen Cmod1 305 und Cmod2 306 relativ zu dem Beginn der ausgleichenden Phase verringert.
Die Differenz zwischen Vi1 und Vi2 verringert sich im Verlauf der ausgleichenden Phase, da die Gegenkapazität Cmref 307-1 der Referenzzelle 321 größer als die Gegenkapazität Cm 304-1 der Sensorzelle ist. Die Spannungsdifferenz zwischen der Spannung Vi1 des Cmod1 305 und der Spannung Vi2 des Cmod2 306 verringert sich in einem Maße, das einer Differenz zwischen der Gegenkapazität Cm 304-1 der Sensorzelle 322 und der Gegenkapazität 307-1 der Referenzzelle 321 entspricht. Da die größere Gegenkapazität Cmref 307-1 verwendet wird, um Cmod2 306 zu laden, und die kleinere Gegenkapazität Cm 304-1 verwendet wird, um Cmod2 306 zu entladen, erhöht sich während der ausgleichenden Phase über die Zeit die in Cmod2 306 gespeicherte Ladung (und somit die Spannung Vi2). Da die größere Gegenkapazität Cmref 307-1 verwendet wird, um Cmod1 305 zu entladen, und die kleinere Gegenkapazität Cm 304-1 verwendet wird, um Cmod1 305 zu laden, verringert sich während der ausgleichenden Phase über die Zeit die in Cmod1 305 gespeicherte Ladung (und somit die Spannung Vi1).
Die Modulationskondensatoren Cmod1 305 und Cmod2 306 in dem Sigma-Delta-Differentialmodulator 324 sind jeweils mit dem positiven und negativen Eingang eines Komparators 310, der die Spannungen Vi1 und Vi2 vergleicht, verbunden. Basierend auf einem Vergleichen von Vi1 und Vi2 erzeugt der Komparator 310 einen Ausgang und initiiert als Reaktion auf den Vergleich Wechsel zwischen der nicht ausgleichenden und der ausgleichenden Phase. Insbesondere erzeugt der Komparator einen Ausgang Vaus, der als hoch aktiviert ist, wenn Vi1 größer als Vi2 ist. Da das Maß, mit dem die Spannungen Vi1 und Vi2 konvergieren, von der Gegenkapazität Cm 304-1 der Sensorzelle 322 abhängt, spiegelt der von dem Komparator 310 erzeugte Ausgang Vaus den Wert der Gegenkapazität Cm 304-1 wider (d. h. die Gegenkapazität zwischen einem Paar Sensorelektroden in der Sensoranordnung 121). Da die Erfassungsschaltung 300 differentiell ist, kann Gleichtaktrauschen durch eine symmetrische Führung der Signalpfade abgeschwächt werden. Der Sigma-Delta-Differentialmodulator 324 umfasst ein D-Flip-Flop 309, das basierend auf dem Ausgang Vaus des Komparators 310 einen Ausgangsbitstrom 312 erzeugt. Das Flip-Flop 309 wird durch das Taktsignal 313, das eine Frequenz Fmod aufweist, getaktet; deshalb ist der an dem Q-Ausgang des Flip-Flops 309 erzeugte Ausgangsbitstrom 312 mit dem Taktsignal 313 synchronisiert.
Der Q-Ausgang des Flip-Flops 309 wird an eine Ablaufsteuerung in dem Sigma-Delta-Differentialmodulator 324 angelegt. Die Ablaufsteuerungskomponenten umfassen ein BBM-Modul (BBM = Break-Before-Make, Unterbrechen vor dem Einrichten) 308 und zwei UND-Gatter 311-1 und 311-2. Aus dem Q-Ausgang des Flip-Flops 309 und dem Taktsignal 313 erzeugt und gibt die Ablaufsteuerung während der nicht ausgleichenden Phase eine erste Sequenz von Schaltsignalen zum Betätigen des Satzes Brückenschalter 323 aus und gibt während der ausgleichenden Phase eine zweite Sequenz von Schaltsignalen zum Betätigen des Satzes Brückenschalter 323 aus.
Während der nicht ausgleichenden Phase ist der Q-Ausgang des Flip-Flops 309 deaktiviert, sodass die Ausgänge der UND-Gatter 311-1 und 311-2 (die den Schaltsignalen Ph0fb und Ph1fb entsprechen) deaktiviert sind. Die Schaltsignale Ph0fb und Ph1fb steuern jeweils die Schalter 301-2 und 302-2; somit bleiben diese Schalter während der nicht ausgleichenden Phase offen, um die Referenzzelle 321 von dem Cmod1 305 und dem Cmod2 306 getrennt zu halten. Währenddessen werden die Schaltsignale Ph1 und Ph0, die die Schalter 301-3 und 302-3 steuern, von dem BBM-Modul 308 erzeugt. Das BBM-Modul modifiziert das Taktsignal 313, um Ph0 und Ph1 als zwei komplementäre und nicht überlappende Signale zu erzeugen. Als solche wird jedes von Ph0 und Ph1 deaktiviert, bevor das jeweils andere aktiviert wird, und Ph0 und Ph1 sind nicht simultan während eines Abschnitts des Taktzyklus aktiviert. Da die Schalter 301-3 und 302-3 jeweils durch die Schaltsignale Ph0 und Ph1 gesteuert werden, arbeiten diese Schalter während der nicht ausgleichenden Phase, um die Spannungsdifferenz zwischen Vi1 und Vi2 zu erhöhen, wie zuvor beschrieben.
Während der ausgleichenden Phase werden die Ph0- und Ph1-Signale auf eine ähnliche Art und Weise erzeugt wie während der nicht ausgleichenden Phase. Im Gegensatz zu der nicht ausgleichenden Phase wird jedoch der Q-Ausgang des Flip-Flops 309 an den Eingängen der UND-Gatter 311-2 und 311-1 aktiviert, was die PhOfb- und Ph1fb-Schaltsignale effektiv freigibt. Die UND-Gatter 311-1 und 311-2 empfangen auch jeweils einen Eingang von den Schaltsignalen Ph1 und Ph0; demgemäß ist Ph1fb mit Ph1 und Ph0fb mit Ph0 synchronisiert. Während der ausgleichenden Phase erzeugen das BBM-Modul 308 und die UND-Gatter 311-1 und 311-2 zwei Paare komplementärer, nicht überlappender Schaltsignale: (Ph0, Ph1) und (PhOfb, Ph1fb) basierend auf der Modulationsfrequenz Fmod.
Wechsel zwischen der nicht ausgleichenden Phase und der ausgleichenden Phase erfolgen somit als Reaktion auf den Vergleich von Vi1 und Vi2 durch den Komparator 310. Wenn der Komparator 310 bestimmt, dass Vi1 größer als Vi2 ist, dann wird sein Ausgang aktiviert. Bei der nächsten steigenden Taktflanke aktiviert das Flip-Flop 309 seinen Q-Ausgang und aktiviert ein Bit in dem Bitstrom 312 und gibt die Ph0fb- und Ph1fb-Schaltsignale frei. Die Schaltung arbeitet in der ausgleichenden Phase, wenn die PhOfb- und Ph1fb-Schaltsignale freigegeben sind. Wenn der Komparator 310 bestimmt, dass Vi1 geringer als Vi2 ist, dann wird sein Ausgang deaktiviert. Bei der nächsten steigenden Taktflanke deaktiviert das Flip-Flop 309 seinen Q-Ausgang und sperrt die PhOfb- und Ph1fb-Schaltsignale. Die Schaltung arbeitet in der nicht ausgleichenden Phase, wenn die PhOfb- und Ph1fb-Schaltsignale gesperrt sind.
3B ist ein Zeitverlaufsdiagramm, das Hauptsignale in der Kapazitätserfassungsschaltung 300 gemäß einer Ausführungsform illustriert. Wie in 3B illustriert, weisen das Taktsignal Fmod und das Tx-Signal Ftx die gleiche Frequenz auf und sind synchronisiert. Die Schaltsignale Ph0, Ph1, Ph0fb und Ph1fb werden durch die Ablaufsteuerungskomponenten 308, 311-1 und 311-2 erzeugt. Wie illustriert, werden Ph0fb und Ph1fb während der nicht ausgleichenden Phase 351 deaktiviert gehalten. Während der ausgleichenden Phase 352 sind Ph0fb und Ph1fb jeweils mit Ph0 und Ph1 synchronisiert.
Die Spannungen Vi1 und Vi2 der jeweiligen Modulationskondensatoren Cmod1 305 und Cmod2 306 sind zusammen in einem Graphen abgebildet, um zu illustrieren, wie sich diese Signale im Verlauf der nicht ausgleichenden Phase 351 und der ausgleichenden Phase 352 relativ zueinander ändern. Vi1 ist als eine durchzogene Linie dargestellt und Vi2 ist als eine gestrichelte Linie dargestellt. 3B illustriert auch eine Differenz ΔVm, die berechnet wird, indem Vi1 von Vi2 subtrahiert wird. Wenn ΔVm negativ ist, ist der Ausgang Vaus des Komparators 310 aktiviert, und wenn ΔVm positiv ist, ist der Ausgang Vaus des Komparators 310 deaktiviert. Die Änderung spiegelt sich bei der nächsten steigenden Taktflanke, die an den Takteingang des Flip-Flops 309 angelegt wird, in dem Ausgangsbitstrom 312 wider.
Der resultierende Ausgangsbitstrom 312 weist einen mittleren Tastgrad auf, der zu der Gegenkapazität Cm 304-1 der Sensorzelle im Wesentlichen proportional ist. Unter den in den Gleichungen 3-6 ausgedrückten Bedingungen und wenn Cmref größer als Cm ist und Ftx gleich Fmod ist, ergibt sich der mittlere Tastgrad DC (DC = Duty Cycle) durch die unten stehende Gleichung 7: $D C = \frac{C_{m}}{C_{m r e f}}, w o b e i 0 < D C < 1$
Die Quellenspannung VDDA und die Frequenz Fmod sind in Gleichung 7 nicht vorhanden; somit wird der mittlere Tastgrad durch Variationen dieser Parameter aufgrund von Rauschen, Umgebungsfaktoren usw. nicht beeinflusst. Ferner beeinflusst auch eine Diskrepanz zwischen den Kapazitäten Cmod1 und Cmod2 den Tastgrad des resultierenden Ausgangsbitstroms nicht.
Der Tastgrad DC kann in einen Rohzählwert umgewandelt werden, der zur Verwendung in der Verarbeitungslogik 102 geeignet ist. Die unten stehende Gleichung 8 beschreibt die Umwandlung des Tastgrads in einen Rohzählwert. $R o h z ä h l u n g e n = D C \cdot N_{r e s}$
wobei

0 < DC < 1 und
N_res = F_mod · T_mea

In Gleichung 8 ist Fmod die Frequenz des an den Eingang 313 angelegten Taktsignals und ist Tmea die Messzeit oder die Zeit, über die die Rohzählungen aufgezeichnet werden. Miteinander multipliziert definieren die Fmod- und Tmea-Werte eine Auflösung Nres für die Wandlerschaltung. Das Wandlerausgangsresultat hängt nicht von der Frequenz Fmod, aber von der Anzahl an Taktzyklen ab. Demgemäß kann in alternativen Ausführungsformen das Taktsignal frequenzgespreizt, zufällig, pseudozufällig oder eine Festfrequenzsequenz mit einer durch Nres definierten festen Anzahl an Takten sein.
In alternativen Ausführungsformen kann die Frequenz Fmod höher als Ftx sein, um die Auflösung Nres des Wandlers zu erhöhen, während die Messzeit Tmea beibehalten wird. 4A illustriert eine Ausführungsform einer Kapazitätserfassungsschaltung 400, in der die Modulationsfrequenz Fmod höher als die Tx-Signalfrequenz Ftx ist. Ähnlich wie die Kapazitätserfassungsschaltung 300 umfasst auch die Kapazitätserfassungsschaltung 400 einen Tx-Treiber 420, eine Referenzzelle 421, eine Sensorzelle 422, Vollbrückenschalter 423 und einen Sigma-Delta-Differentialmodulator 424. Diese Module arbeiten jeweils in ähnlicher Weise wie der Tx-Treiber 320, die Referenzzelle 321, die Sensorzelle 322, die Vollbrückenschalter 323 und der Sigma-Delta-Differentialmodulator 324. Die Kapazitätserfassungsschaltung 400 umfasst auch einen Decimator und eine Steuerungslogik 425, die die Schaltsignale Ph0, Ph1, Ph0fb und Ph1fb für die Schaltung 400 erzeugt.
Ein Taktteiler 414 dividiert die anfängliche Taktfrequenz Fmod durch einen Faktor zwei, um Ftx zu erzeugen. Die komplementären, nicht überlappenden Schaltsignale Ph0 und Ph1 werden dann basierend auf Ftx durch das BBM-Modul 408 erzeugt. Das UND-Gatter 411-1 empfängt Ph1, Fmod und den Ausgangsbitstrom 412 als Eingänge und aktiviert, wenn all diese Signale aktiviert sind, seinen Ausgang, um Ph1fb zu erzeugen. Ph0fb wird ähnlich basierend auf den Eingängen Ph0, Fmod und dem Ausgangsbitstrom 412 durch das UND-Gatter 411-2 erzeugt.
Der mittlere Tastgrad DC für den Ausgangsbitstrom 412 wird gemäß Gleichung 9 wie folgt berechnet: $D C = \frac{C_{m}}{N_{d i v} \cdot C_{m r e f}}$
wobei 0 < DC < 1 und F_mod = N_div · F_Tx In Gleichung 9 ist Cm die Gegenkapazität der Sensorzelle 422, Cmref die Gegenkapazität der Referenzzelle und Ndiv der Divisor des Teilers 414.
Der Ausgangsbitstrom 412 wird durch den Rohzähler 415, einen Abtast-Timer 416 und ein monostabiles Modul 417 in einen Rohzählwert 418 umgewandelt. Der Rohzähler 415 empfängt ein Taktsignal 413 an seinem Takteingang. Der Ausgangsbitstrom 412 ist mit dem Taktfreigabeeingang En_Clock des Rohzählers 415 verbunden, sodass an dem Takteingang empfangene Taktimpulse nur aufgezeichnet werden, wenn der Ausgangsbitstrom 412 aktiviert ist. Während einer Abtastperiode, die durch den Abtast-Timer 416 bestimmt wird, zeichnet der Rohzähler 415 die Anzahl an Taktzyklen auf, die auftreten, während der Ausgangsbitstrom 412 aktiviert ist. Am Ende der Abtastperiode aktiviert der Abtast-Timer 416 den Capture-Eingang des Rohzählers 415. Der Rohzähler 415 gibt den Rohzählwert 418 aus. Am Ende der Abtastperiode triggert der Abtast-Timer 416 auch das monostabile Modul 417, das wiederum den Teiler 414 und den Rohzähler 415 zurücksetzt. Der Rohzähler 415 kann dann beginnen, Taktzyklen für die nächste Abtastperiode zu zählen.
4B ist ein Zeitverlaufsdiagramm, das Hauptsignale in der Kapazitätserfassungsschaltung 400 illustriert, wenn die Modulationsfrequenz Fmod zweimal so hoch wie die Tx-Schaltfrequenz Ftx ist. Die Tx-Schaltfrequenz Ftx wird erzeugt, indem die Frequenz Fmod in dem Frequenzteiler 414 durch zwei dividiert wird. Als Resultat beträgt die resultierende Ftx-Frequenz die Hälfte der ursprünglichen Fmod-Frequenz, wie in 4B illustriert.
Die nicht überlappenden, komplementären Schaltsignale Ph0 und Ph1 werden aus dem Ftx-Signal durch die jeweils positiven und negativen Ausgänge des BBM-Moduls 408 erzeugt. Ph0 und Ph1 weisen deshalb die gleiche Frequenz wie Ftx auf. Die Schaltsignale Ph0fb und Ph1fb werden jeweils durch die UND-Gatter 411-2 und 411-1 erzeugt. Ph0fb ist aktiviert, wenn Ph0, Fmod 413 und der Ausgangsbitstrom 412 am Eingang des UND-Gatters 411-2 alle aktiviert sind. Ph1fb wird ähnlich basierend auf Ph1, Fmod 413 und dem Ausgangsbitstrom 412 erzeugt.
Die Spannungen Vi1 und Vi2 sind zusammen in einem Graphen abgebildet, um zu illustrieren, wie sich diese Signale im Verlauf der nicht ausgleichenden Phasen (z. B. Phase 451) und ausgleichenden Phasen (z. B. Phase 452) relativ zueinander ändern. Vi1 ist als eine durchzogene Linie dargestellt und Vi2 ist als eine gestrichelte Linie dargestellt. 4B illustriert auch eine Differenz ΔVm, die berechnet wird, indem Vi1 von Vi2 subtrahiert wird. Wenn ΔVm negativ ist, ist der Ausgang Vaus des Komparators 310 aktiviert, und wenn ΔVm positiv ist, ist der Ausgang Vaus des Komparators 310 deaktiviert. Die Änderung spiegelt sich bei der nächsten steigenden Taktflanke von Fmod, die an das Flip-Flop 409 angelegt wird, in dem Ausgangsbitstrom 412 wider. Der resultierende Ausgangsbitstrom 412 weist einen Tastgrad DC auf, der zu der Gegenkapazität Cm der Sensorzelle 422 im Wesentlichen proportional ist.
5 illustriert eine Ausführungsform einer Kapazitätserfassungsschaltung 500, die einen ratiometrischen Gegenkapazität-in-Code-Wandler implementiert, der eine vollständig differentielle Integratorschaltung umfasst. Ähnlich wie die Kapazitätserfassungsschaltung 300 umfasst auch die Kapazitätserfassungsschaltung 500 einen Tx-Treiber 520, eine Referenzzelle 521, eine Sensorzelle 522, Vollbrückenschalter 523 und einen Sigma-Delta-Differentialmodulator 524. Diese Module arbeiten jeweils in ähnlicher Weise wie der Tx-Treiber 320, die Referenzzelle 321, die Sensorzelle 322, die Vollbrückenschalter 323 und der Sigma-Delta-Differentialmodulator 324.
In der Kapazitätserfassungsschaltung 500 sind die Modulationskondensatoren Cmod1 505 und Cmod2 506 in einer differentiellen Integratorschaltung verbunden. Insbesondere ist Cmod1 505 zwischen einem positiven Eingang und einem negativen Ausgang des Differentialverstärkers 511 der Integratorschaltung verbunden, während Cmod2 506 zwischen einem negativen Eingang und einem positiven Ausgang des Differentialverstärkers 511 verbunden ist. Die Kondensatoren Cmod1 505 und Cmod2 506 sind jeweils parallel zu den Reset-Schaltern 507 und 508 verbunden, die geschlossen werden können, um die Kondensatoren Cmod1 505 und Cmod2 506 zu entladen. Der negative Eingang des Differentialverstärkers 511 ist über den Schalter 501-2 mit der Referenzzelle 521 und über den Schalter 502-3 mit der Sensorzelle 522 verbunden. Der positive Eingang des Differentialverstärkers 511 ist über den Schalter 502-2 mit der Referenzzelle 521 und über den Schalter 501-3 mit der Sensorzelle 522 verbunden. Der positive Ausgang des Differentialverstärkers 511 ist mit dem negativen Eingang des Komparators 510 verbunden, während der negative Ausgang des Differentialverstärkers 511 mit dem positiven Eingang des Komparators 510 verbunden ist.
Die Einbeziehung der Modulationskondensatoren Cmod1 505 und Cmod2 506 in eine vollständig differentielle Integratorschaltung gestattet es diesen Kondensatoren, verglichen mit den Modulationskondensatoren Cmod1 305 und Cmod2 306 in der Erfassungsschaltung 300 viel kleinere Kapazitätswerte aufzuweisen. Für die vollständig differentielle Integratorimplementierung sind die Kapazität des ersten Modulationskondensators Cmod1 505 und die Kapazität des zweiten Modulationskondensators Cmod2 506 jeweils größer als das 2fache einer Summe der Gegenkapazität Cmref 507-1 und der parasitären Kapazität Cpref 507-2 der Referenzzelle 521. Gleichermaßen sind die Kapazität des ersten Modulationskondensators Cmod1 505 und die Kapazität des zweiten Modulationskondensators Cmod2 506 jeweils größer als das 2fache einer Summe der Gegenkapazität Cm 504-1 und der parasitären Kapazität Cps 504-2 der Sensorzelle 322. Diese Beziehungen sind in den unten stehenden Gleichungen 10-13 ausgedrückt. $\frac{C_{m o d 1}}{C_{m} + C_{p s}} > 2$
$\frac{C_{m o d 2}}{C_{m} + C_{p s}} > 2$
$\frac{C_{m o d 1}}{C_{m r e f} + C_{p r e f}} > 2$
$\frac{C_{m o d 2}}{C_{m r e f} + C_{p r e f}} > 2$
6 ist ein Ablaufdiagramm, das einen Prozess zur Erfassung einer Gegenkapazität unter Verwendung eines ratiometrischen Gegenkapazität-in-Code-Wandlers gemäß einer Ausführungsform illustriert. Die Operationen in dem Kapazitätserfassungsprozess 600 werden in einer Kapazitätserfassungsschaltung, wie etwa der Kapazitätserfassungsschaltung 300, durchgeführt. Alternativ kann der Prozess 600 auch durch die Erfassungsschaltung 400 oder die Erfassungsschaltung 500 durchgeführt werden.
Im Allgemeinen alterniert die Kapazitätserfassungsschaltung 300, die den Erfassungsprozess 600 durchführt, zwischen einem Arbeiten in einer nicht ausgleichenden Phase 630 und einem Arbeiten in einer ausgleichenden Phase 640. Während der nicht ausgleichenden Phase 630 erhöht die Erfassungsschaltung 300 eine Spannungsdifferenz zwischen einer ersten Spannung Vi1 eines ersten Modulationskondensators Cmod1 305 und einer zweiten Spannung Vi2 eines zweiten Modulationskondensators Cmod2 306. Als Reaktion darauf, dass der Komparator 310 bestimmt, dass Vi1 größer als Vi2 ist, wechselt die Erfassungsschaltung 300 von der nicht ausgleichenden Phase 630 in die ausgleichende Phase 640. Während der ausgleichenden Phase 640 verringert die Erfassungsschaltung 300 die Spannungsdifferenz zwischen Vi1 und Vi2 in einem Maße, das einer Differenz zwischen der Gegenkapazität Cm der Sensorzelle 322 und der Gegenkapazität Cmref der Referenzzelle 321 entspricht. Als Reaktion darauf, dass der Komparator 310 bestimmt, dass Vi2 größer als Vi1 ist, wechselt die Erfassungsschaltung 300 von der ausgleichenden Phase 640 wieder zu einem Arbeiten in der nicht ausgleichenden Phase 630. Der Prozess 600 des Ladens und Entladens der Modulationskondensatoren Cmod1 305 und Cmod2 306 unter Verwendung der Referenzzelle 321 und der Sensorzelle 322 erzeugt einen Ausgangsbitstrom 312, der zu der Gegenkapazität Cm der Sensorzelle 322 proportional ist.
Genauer gesagt erhöht die Schaltung 300, die in der nicht ausgleichenden Phase 630 arbeitet, die Differenz zwischen Vi1 und Vi2, indem sie die Operationen der Blöcke 601-611 durchführt. In Block 601 erzeugen die Ablaufsteuerungskomponenten in der Erfassungsschaltung 300 die komplementären, nicht überlappenden Signale Ph0 und Ph1. Insbesondere werden Ph0 und Ph1 durch das BBM-Modul 308 basierend auf dem Taktsignal 313 erzeugt. Das BBM-Modul 308 erzeugt ein Ph0-Signal, das dem Taktsignal 313 ähnlich ist, und ein Ph1-Signal, das dem Kehrwert des Taktsignals 313 ähnlich ist, und fügt zwischen den Zeitpunkten, zu denen eines dieser Signale aktiviert und das andere deaktiviert wird, eine Verzögerung hinzu. Während der nicht ausgleichenden Phase ist der Ausgangsbitstrom 312 deaktiviert, sodass auch die PhOfb- und Ph1fb-Schaltsignale für die Dauer der nicht ausgleichenden Phase über die UND-Gatter 311-1 und 311-2 deaktiviert sind.
In Block 603 gibt die Ablaufsteuerung (d. h. das BBM-Modul 308) die erzeugte Sequenz von Schaltsignalen Ph0 und Ph1 aus, damit diese während der nicht ausgleichenden Phase 630 zum Betätigen der Brückenschalter 323 und des Tx-Treibers 320 verwendet werden kann. Die Schaltsignale Ph0 und Ph1 werden verwendet, um jeweils die Schalter 301-1 und 302-1 des Tx-Treibers 320 zu steuern, wobei diese Schalter geschlossen sind, wenn ihre entsprechenden Signale aktiviert sind. Der Tx-Treiber-Ausgangsknoten 303 wird somit alternierend zwischen einer hohen Spannung VDDA und einer niedrigen Massespannung hin- und hergeschaltet. Der Tx-Treiber-Ausgangsknoten 303 legt das resultierende Tx-Signal an die Referenzzelle 321 und die Sensorzelle 322 an, wie in Block 605 vorgesehen.
In Block 607 ist, wenn der Tx-Ausgangsknoten 303 mit VDDA verbunden ist, die Spannung des Tx-Signals höher als Vi1. Während dieser Zeit wird der Modulationskondensator Cmod1 305 durch das Schließen des Brückenschalters 301-3 geladen. Der Schalter 301-3 ist geschlossen, da Ph0 aktiviert ist, und verbindet die Sensorzelle 322 mit dem Modulationskondensator Cmod1 305. Der Schalter 302-3 ist offen, da Ph1 deaktiviert ist. In dieser Konfiguration bilden die Gegenkapazität Cm 304-1 der Sensorzelle 322 und der Modulationskondensator Cmod1 305 einen kapazitiven Teiler zwischen VDDA und Masse und laden so Cmod1 305 durch Cm 304-1.
In Block 609 ist, wenn der Tx-Ausgangsknoten 303 mit Masse verbunden ist, die Spannung des Tx-Signals niedriger als Vi2. Während dieser Zeit wird der Modulationskondensator Cmod2 306 durch das Schließen des Brückenschalters 302-3 entladen. Der Schalter 302-3 ist geschlossen, da Ph1 aktiviert ist, und verbindet die Sensorzelle 322 mit dem Modulationskondensator Cmod2 306. Der Schalter 301-3 ist offen, da Ph0 deaktiviert ist. In dieser Konfiguration ist die Spannung Vi2 des Modulationskondensators Cmod2 306 durch die Gegenkapazität Cm 304-1 der Sensorzelle 322 mit Masse gekoppelt, sodass Cmod2 306 durch Cm 304-1 entladen wird.
In Block 611 kehrt, wenn der Komparator 310 bestimmt, dass Vi1 nicht größer als Vi2 ist, die Schaltung 300 zu Block 601 zurück, um die Operationen 601-611 der nicht ausgleichenden Phase 630 zu wiederholen. In Block 611 beginnt, wenn der Komparator 310 bestimmt, dass Vi1 größer als Vi2 ist, die Schaltung 300 damit, von der nicht ausgleichenden Phase 630 in die ausgleichende Phase 640 zu wechseln. In Block 613 empfängt das Flip-Flop 309 den Ausgang Vaus des Komparators 310, um den Ausgangsbitstrom 312 zu erzeugen. Wenn Vi1 größer als Vi2 ist, ist der Ausgang Vaus des Komparators 310 aktiviert. Wenn der Ausgang Vaus des Komparators 310 aktiviert ist, wenn das Flip-Flop 309 getaktet wird, dann aktiviert das Flip-Flop 309 den Ausgangsbitstrom 312 über seinen Q-Ausgang. Somit erzeugt das Flip-Flop 309 den Ausgangsbitstrom basierend auf dem Ausgang des Komparators 310, wie in Block 613 vorgesehen.
Beim Arbeiten in der ausgleichenden Phase 640 verringert die Erfassungsschaltung 300 die Differenz zwischen Vi1 und Vi2 in einem Maße, das einer Differenz zwischen der Gegenkapazität Cm 304-1 der Sensorzelle 322 und der Gegenkapazität Cmref 307-1 der Referenzzelle 321 entspricht, indem sie die Operationen der Blöcke 615-625 durchführt. In Block 615 erzeugen die Ablaufsteuerungskomponenten in der Erfassungsschaltung 300 zwei Paare komplementärer, nicht überlappender Signale: (Ph0, Ph1) und (Ph0fb, Ph1fb). Ph0 und Ph1 werden durch das BBM-Modul 308 erzeugt, das das Taktsignal 313 empfängt. Das BBM-Modul 308 erzeugt ein Ph0-Signal, das dem Taktsignal 313 ähnlich ist, und ein Ph1-Signal, das dem Kehrwert des Taktsignals 313 ähnlich ist, und fügt zwischen den Zeitpunkten, zu denen eines dieser Signale aktiviert und das andere deaktiviert wird, eine Verzögerung hinzu. Ph0fb und Ph1fb werden jeweils durch die UND-Gatter 311-2 und 311-1 erzeugt. Während der ausgleichenden Phase ist der Ausgangsbitstrom 312 aktiviert, sodass die PhOfb- und Ph1fb-Schaltsignale an den Ausgängen der UND-Gatter 311-2 und 311-1 auch jeweils zusammen mit Ph0 und Ph1 aktiviert und deaktiviert werden.
In Block 617 geben die Ablaufsteuerungskomponenten (d. h. das BBM-Modul 308 und die UND-Gatter 311-1 und 311-2) die erzeugte Sequenz von Schaltsignalen Ph0, Ph1, Ph0fb und Ph1fb aus, damit diese während der ausgleichenden Phase 640 zum Betätigen der Brückenschalter 323 und des Tx-Treibers 320 verwendet werden kann. Die Schaltsignale Ph0 und Ph1 werden verwendet, um jeweils die Schalter 301-1 und 302-1 des Tx-Treibers 320 zu steuern, wobei diese Schalter geschlossen sind, wenn ihre entsprechenden Signale aktiviert sind. Der Tx-Treiber-Ausgangsknoten 303 ist somit alternierend mit einer hohen Spannung VDDA und einer niedrigen Massespannung verbunden. Der Tx-Treiber-Ausgangsknoten 303 legt das resultierende Tx-Signal an die Referenzzelle 321 und die Sensorzelle 322 an, wie in Block 619 vorgesehen.
In Block 621 ist, wenn der Tx-Ausgangsknoten 303 mit VDDA verbunden ist, die Spannung des Tx-Signals höher als sowohl Vi1 als auch Vi2. Während dieser Zeit wird der Modulationskondensator Cmod1 305 durch das Schließen des Brückenschalters 301-3 geladen, während der Modulationskondensator Cmod2 306 durch das Schließen des Brückenschalters 301-2 geladen wird. Die Schalter 301-3 und 301-2 sind geschlossen, da Ph0 und Ph0fb aktiviert sind. Im geschlossenen Zustand verbindet der Schalter 301-3 die Sensorzelle 322 mit dem Kondensator Cmod1 305 und verbindet der Schalter 301-2 die Referenzzelle mit dem Kondensator Cmod2 306. Die Schalter 302-3 und 302-2 sind offen, da Ph1 und Ph1fb deaktiviert sind. In dieser Konfiguration bilden die Gegenkapazität Cm 304-1 der Sensorzelle 322 und der Modulationskondensator Cmod1 305 einen kapazitiven Teiler zwischen VDDA und Masse und laden so Cmod1 305 durch Cm 304-1. Auch die Gegenkapazität Cmref 307-1 der Referenzzelle 321 und der Modulationskondensator Cmod2 306 bilden einen kapazitiven Teiler zwischen VDDA und Masse und laden so Cmod2 306 durch Cmref 307-1. Da Cmref größer als Cm ist, empfängt Cmod2 306 aufgrund der Operationen in Block 621 eine größere Menge an Ladung als Cmod1 305.
In Block 623 ist, wenn der Tx-Ausgangsknoten 303 mit Masse verbunden ist, die Spannung des Tx-Signals niedriger als sowohl Vi1 als auch Vi2. Während dieser Zeit wird der Modulationskondensator Cmod1 305 durch das Schließen des Brückenschalters 302-2 entladen, während der Modulationskondensator Cmod2 306 durch das Schließen des Brückenschalters 302-3 entladen wird. Die Schalter 302-2 und 302-3 sind geschlossen, da Ph1fb und Ph1 jeweils aktiviert sind. Der Schalter 302-2 verbindet die Referenzzelle 321 mit dem Modulationskondensator Cmod1 305. Der Schalter 302-3 verbindet die Sensorzelle 322 mit dem Modulationskondensator Cmod2 306. Die Schalter 301-3 und 301-2 sind offen, da Ph0 und Ph0fb jeweils deaktiviert sind. In dieser Konfiguration ist die Spannung Vi1 des Modulationskondensators Cmod1 305 durch die Gegenkapazität Cmref 307-1 der Referenzzelle 321 mit Masse gekoppelt, sodass Cmod1 305 durch Cmref 307-1 entladen wird. Die Spannung Vi2 des Modulationskondensators Cmod2 306 ist durch die Gegenkapazität Cm 304-1 der Sensorzelle 322 mit Masse gekoppelt, sodass Cmod2 306 durch Cm 304-1 entladen wird. Da Cmref größer als Cm ist, verliert Cmod1 305 aufgrund der Operationen in Block 623 eine größere Menge an Ladung als Cmod2 306.
In Block 625 kehrt, wenn der Komparator 310 bestimmt, dass Vi2 nicht größer als Vi1 ist, die Schaltung 300 zu Block 615 zurück, um die Operationen 615-625 der ausgleichenden Phase 640 zu wiederholen. In Block 625 beginnt, wenn der Komparator 310 bestimmt, dass Vi2 größer als Vi1 ist, die Schaltung 300 damit, von der ausgleichenden Phase 640 in die nicht ausgleichende Phase 630 zu wechseln. In Block 627 empfängt das Flip-Flop 309 den Ausgang Vaus des Komparators 310, um den Ausgangsbitstrom 312 zu erzeugen. Wenn Vi2 größer als Vi1 ist, ist der Ausgang Vaus des Komparators 310 deaktiviert. Wenn der Ausgang Vaus des Komparators 310 deaktiviert ist, wenn das Flip-Flop 309 getaktet wird, dann deaktiviert das Flip-Flop 309 den Ausgangsbitstrom 312 über seinen Q-Ausgang. Somit erzeugt das Flip-Flop 309 den Ausgangsbitstrom basierend auf dem Ausgang des Komparators 310, wie in Block 627 vorgesehen.
Somit wiederholt die Kapazitätsmessschaltung 300 die Operationen des Prozesses 600 in einer Schleife, um die Gegenkapazität Cm 304-1 der Sensorzelle 322 kontinuierlich zu messen. Obwohl die Blöcke in 6 zur Klarheit als Sequenz illustriert sind, versteht es sich, dass in einigen Ausführungsformen zumindest einige der in den Blöcken dargestellten Operationen gleichzeitig miteinander durchgeführt werden können. Beispielsweise werden während der nicht ausgleichenden Phase 630 die Operationen der Blöcke 601, 603, 605 und 611 simultan zu den Operationen von Block 607 oder Block 609 durchgeführt, da diese Blöcke Operationen darstellen, die gleichzeitig durch verschiedene Schaltungselemente durchgeführt werden. Ähnlich werden während der ausgleichenden Phase 640 die Operationen der Blöcke 615, 617, 619 und 625 simultan zu den Operationen von Block 621 oder Block 623 durchgeführt. Die Erzeugung des Ausgangsbitstroms 312, wie durch die Blöcke 613 und 627 dargestellt, kann auch durch die Schaltung 300 gleichzeitig mit den anderen Operationen des Prozesses 600 durchgeführt werden.
Die Ausführung des Prozesses 600 durch die Kapazitätsmessschaltung 300 resultiert in einem Ausgangsbitstrom 312, der einen Tastgrad aufweist, der proportional zu der Gegenkapazität Cm 304-1 der Sensorzelle 322 variiert und von Variationen der Taktfrequenz, der Stromquelle und der Versorgungs- und Referenzspannung unabhängig ist. Zusätzlich benutzt die Erfassungsschaltung 300 keine Referenzspannungsquelle oder Stromquellen und weist deshalb verglichen mit herkömmlichen Lösungen einen reduzierten Leistungsbedarf auf. Die differentielle Architektur der Schaltung 300 gestattet auch eine Abschwächung von Gleichtaktrauschen. Die Kapazitätsmessschaltungen 400 und 500 bieten zumindest ähnliche Vorteile wie die Schaltung 300.
An den vorausgehenden Ausführungsformen können verschiedene Modifizierungen vorgenommen werden; beispielsweise können Signale, die als mit einer hohen Spannung aktiviert beschrieben sind, stattdessen mit einer niedrigen Spannung aktiviert sein, oder können spezifizierte Komponenten durch andere Komponenten, die eine ähnliche Funktionalität aufweisen, ersetzt werden. Wie hierin beschrieben, können leitfähige Elektroden, die „elektrisch verbunden“ oder „elektrisch gekoppelt“ sind, so gekoppelt sein, dass zwischen den leitfähigen Elektroden ein leitfähiger Pfad mit einem relativ niedrigen Widerstand besteht. Quantitäten, Maße oder andere Werte, die als „im Wesentlichen“ gleich beschrieben sind, können nominell gleich sein, müssen aber nicht exakt gleich sein (mit Variationen aufgrund von Fertigungstoleranzen, Umgebungsbedingungen, Quantisierungs- oder Rundungsfehlern und/oder anderen Faktoren) oder können ausreichend dicht an gleich sein, um einen beabsichtigten Effekt oder Nutzen zu erzielen.
Hierin beschriebenen Ausführungsformen umfassen verschiedene Operationen. Diese Operationen können durch Hardwarekomponenten, Software, Firmware oder eine Kombination daraus durchgeführt werden. Wie hierin verwendet, kann der Begriff „gekoppelt mit“ das direkte oder indirekte Koppeln durch eine oder mehrere dazwischenliegende Komponenten bedeuten. Alle Signale, die über verschiedene, hierin beschriebene Busse bereitgestellt werden, können mit anderen Signalen per Zeitmultiplex zusammengefasst und über einen oder mehrere gemeinsame Busse bereitgestellt werden. Zusätzlich kann die Querverbindung zwischen Schaltungskomponenten oder Blöcken als Busse oder als einzelne Signalleitungen gezeigt sein. Jeder der Busse kann alternativ eine oder mehrere einzelne Signalleitungen sein und jede der einzelnen Signalleitungen kann alternativ ein Bus sein.
Gewisse Ausführungsformen können als ein Computerprogrammprodukt implementiert sein, das auf einem computerlesbaren Medium gespeicherte Anweisungen umfassen kann. Diese Anweisungen können verwendet werden, um einen allgemeinen oder Spezialprozessor so zu programmieren, dass dieser die beschriebenen Operationen durchführt. Ein computerlesbares Medium umfasst einen beliebigen Mechanismus zum Speichern oder Übertragen von Informationen in einer Form (z. B. Software, Verarbeitungsanwendung), die von einer Maschine (z. B. einem Computer) gelesen werden kann. Das computerlesbare Speichermedium kann, ohne darauf begrenzt zu sein, Folgendes umfassen: ein magnetisches Speichermedium (z. B. Diskette); ein optisches Speichermedium (z. B. CD-ROM); ein magneto-optisches Speichermedium; einen Festspeicher (ROM); einen Arbeitsspeicher (RAM); einen löschbaren programmierbaren Speicher (z. B. EPROM und EEPROM); einen Flash-Speicher oder eine andere Art von Medium, die für das Speichern elektronischer Anweisungen geeignet ist.
Zusätzlich können einige Ausführungsformen in Distributed-Computing-Umgebungen ausgeübt werden, in denen das computerlesbare Medium auf mehr als einem Computersystem gespeichert und/oder von mehr als einem Computersystem ausgeführt wird. Zusätzlich können die zwischen Computersystemen übermittelten Informationen entweder per Pull oder per Push über das Übertragungsmedium, das die Computersysteme verbindet, übermittelt werden.
Obwohl die Operationen des/der Verfahren(s) hierin in einer bestimmten Reihenfolge gezeigt und beschrieben sind, kann die Reihenfolge der Operationen jedes Verfahrens verändert werden, sodass gewisse Operationen in einer umgekehrten Reihenfolge durchgeführt werden können oder sodass eine gewisse Operation zumindest teilweise gleichzeitig mit anderen Operationen durchgeführt werden kann. In einer anderen Ausführungsform können Anweisungen oder Sub-Operationen individueller Operationen in einer intermittierenden und/oder alternierenden Art und Weise stattfinden.
In der vorausgehenden Patentbeschreibung wurde der beanspruchte Gegenstand mit Bezug auf spezifische Ausführungsbeispiele desselben beschrieben. Es wird jedoch offenkundig sein, dass verschiedene Modifikationen und Änderungen daran vorgenommen werden können, ohne von dem breiteren Geist und Umfang der Erfindung, wie in den angehängten Ansprüchen dargelegt, abzuweichen. Demgemäß sind die Patentbeschreibung und die Zeichnungen eher in einem illustrativen als in einem einschränkenden Sinn zu betrachten.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 15625339 [0001]
US 62468656 [0001]

Claims

Eine Kapazitätserfassungsschaltung, die Folgendes beinhaltet: einen Satz Brückenschalter, der mit einer Referenzzelle und eine Sensorzelle gekoppelt ist, wobei der Satz Brückenschalter für Folgendes konfiguriert ist: Erhöhen, während einer ersten Phase, einer Spannungsdifferenz zwischen einem ersten Modulationskondensator und einem zweiten Modulationskondensator und Verringern, während einer zweiten Phase, der Spannungsdifferenz in einem Maße, das einer Differenz zwischen einer Kapazität der Sensorzelle und einer Kapazität der Referenzzelle entspricht; und einen Komparator, der für Folgendes konfiguriert ist: Erzeugen eines Ausgangs basierend auf einem Vergleichen einer ersten Spannung des ersten Modulationskondensators mit einer zweiten Spannung des zweiten Modulationskondensators und Initiieren eines Wechsels zwischen der ersten Phase und der zweiten Phase als Reaktion auf das Vergleichen.
Kapazitätserfassungsschaltung gemäß Anspruch 1, wobei der Satz Brückenschalter einen ersten Schalter, der die Referenzzelle mit dem zweiten Modulationskondensator koppelt, einen zweiten Schalter, der die Referenzzelle mit dem ersten Modulationskondensator koppelt, einen dritten Schalter, der die Sensorzelle mit dem ersten Modulationskondensator koppelt, und einen vierten Schalter, der die Sensorzelle mit dem zweiten Modulationskondensator koppelt, beinhaltet.
Kapazitätserfassungsschaltung gemäß Anspruch 1, ferner beinhaltend einen Übertragungs(TX)-Treiber, der konfiguriert ist, um an jede von der Referenzzelle und der Sensorzelle ein TX-Signal zu liefern.
Kapazitätserfassungsschaltung gemäß Anspruch 3, wobei der Satz Brückenschalter während der zweiten Phase ferner für Folgendes konfiguriert ist: während eine Ausgangsspannung des TX-Treibers höher als sowohl die erste Spannung als auch die zweite Spannung ist, Laden des ersten Modulationskondensators durch das Schließen des dritten Schalters, um die Sensorzelle mit dem ersten Modulationskondensator zu verbinden, und simultanes Laden des zweiten Modulationskondensators durch das Schließen des ersten Schalters, um die Referenzzelle mit dem zweiten Modulationskondensator zu verbinden; und während die Ausgangsspannung des TX-Treibers niedriger als sowohl die erste Spannung als auch die zweite Spannung ist, Entladen des ersten Modulationskondensators durch das Schließen des zweiten Schalters, um die Referenzzelle mit dem ersten Modulationskondensator zu verbinden, und simultanes Entladen des zweiten Modulationskondensators durch das Schließen des vierten Schalters, um die Sensorzelle mit dem zweiten Modulationskondensator zu verbinden.
Kapazitätserfassungsschaltung gemäß Anspruch 1, ferner beinhaltend einen Übertragungs(TX)-Treiber, der konfiguriert ist, um ein TX-Signal an die Sensorzelle zu liefern, wobei der Satz Brückenschalter während der ersten Phase ferner für Folgendes konfiguriert ist: während eine Ausgangsspannung des TX-Treibers höher als die erste Spannung ist, Laden des ersten Modulationskondensators durch das Schließen des dritten Schalters, um die Sensorzelle mit dem ersten Modulationskondensator zu verbinden; und während die Ausgangsspannung des TX-Treibers niedriger als die zweite Spannung ist, Entladen des zweiten Modulationskondensators durch das Schließen des vierten Schalters, um die Sensorzelle mit dem zweiten Modulationskondensator zu verbinden.
Kapazitätserfassungsschaltung gemäß Anspruch 1, wobei die Kapazität der Referenzzelle größer als die Kapazität der Sensorzelle ist.
Kapazitätserfassungsschaltung gemäß Anspruch 1, ferner beinhaltend eine Ablaufsteuerung, die für Folgendes konfiguriert ist: Ausgeben einer ersten Sequenz von Schaltsignalen zum Betätigen des Satzes Brückenschalter während der ersten Phase; Wechseln zwischen der ersten Phase und der zweiten Phase als Reaktion auf das Vergleichen Bestimmen, dass die erste Spannung größer als die zweite Spannung ist; Ausgeben einer zweiten Sequenz von Schaltsignalen zum Betätigen des Satzes Brückenschalter während der zweiten Phase; und Wechseln zwischen der zweiten Phase und der ersten Phase als Reaktion auf das Vergleichen Bestimmen, dass die zweite Spannung größer als die erste Spannung ist.
Kapazitätserfassungsschaltung gemäß Anspruch 7, wobei die Ablaufsteuerung ferner ein Unterbrechen-vor-dem-Einrichten-Modul beinhaltet, das konfiguriert ist, um basierend auf einer Modulationsfrequenz zwei Paare komplementärer, nicht überlappender Schaltsignale zu erzeugen.
Kapazitätserfassungsschaltung gemäß Anspruch 8, wobei der TX-Treiber konfiguriert ist, um das TX-Signal durch das alternierende Schalten eines TX-Treiberausgangs zwischen einer ersten Spannung und einer zweiten Spannung bei einer Taktfrequenz zu erzeugen, und wobei die Taktfrequenz niedriger als die Modulationsfrequenz ist.
Kapazitätserfassungsschaltung gemäß Anspruch 1, ferner beinhaltend ein Flip-Flop, das konfiguriert ist, um basierend auf dem Ausgang des Komparators einen Ausgangsbitstrom zu erzeugen, wobei ein mittlerer Tastgrad des Ausgangsbitstroms zu der Kapazität der Sensorzelle im Wesentlichen proportional ist.
Kapazitätserfassungsschaltung gemäß Anspruch 1, ferner beinhaltend eine vollständig differentielle Integratorschaltung, wobei der erste Modulationskondensator mit einem positiven Eingang und einem negativen Ausgang eines Differentialverstärkers der Integratorschaltung verbunden ist und der zweite Modulationskondensator zwischen einem negativen Eingang und einem positiven Ausgang des Differentialverstärkers verbunden ist.
Ein Kapazitätserfassungsverfahren, das Folgendes beinhaltet: Erhöhen, während einer ersten Phase, einer Spannungsdifferenz zwischen einer ersten Spannung eines ersten Modulationskondensators und einer zweiten Spannung eines zweiten Modulationskondensators; Verringern, während einer zweiten Phase, der Spannungsdifferenz in einem Maße, das einer Differenz zwischen einer Kapazität der Sensorzelle und einer Kapazität der Referenzzelle entspricht; Vergleichen der ersten Spannung mit der zweiten Spannung; und als Reaktion auf das Vergleichen, Wechseln zwischen der ersten Phase und der zweiten Phase.
Kapazitätserfassungsverfahren gemäß Anspruch 12, das während der zweiten Phase ferner Folgendes beinhaltet: Liefern eines TX-Signals an jede von der Referenzzelle und der Sensorzelle, während eine Spannung des TX-Signals höher als sowohl die erste Spannung als auch die zweite Spannung ist, Laden des ersten Modulationskondensators durch das Schließen des dritten Schalters, um die Sensorzelle mit dem ersten Modulationskondensator zu verbinden, und simultanes Laden des zweiten Modulationskondensators durch das Schließen des ersten Schalters, um die Referenzzelle mit dem zweiten Modulationskondensator zu verbinden, während die Spannung des TX-Signals niedriger als sowohl die erste Spannung als auch die zweite Spannung ist, Entladen des ersten Modulationskondensators durch das Schließen des zweiten Schalters, um die Referenzzelle mit dem ersten Modulationskondensator zu verbinden, und simultanes Entladen des zweiten Modulationskondensators durch das Schließen des vierten Schalters, um die Sensorzelle mit dem zweiten Modulationskondensator zu verbinden.
Kapazitätserfassungsverfahren gemäß Anspruch 12, das während der ersten Phase ferner Folgendes beinhaltet: Liefern eines TX-Signals an die Sensorzelle; während eine Spannung des TX-Signals höher als die erste Spannung ist, Laden des ersten Modulationskondensators durch das Schließen des dritten Schalters, um die Sensorzelle mit dem ersten Modulationskondensator zu verbinden; und während die Spannung des TX-Signals niedriger als die zweite Spannung ist, Entladen des zweiten Modulationskondensators durch das Schließen des vierten Schalters, um die Sensorzelle mit dem zweiten Modulationskondensator zu verbinden.
Kapazitätserfassungsverfahren gemäß Anspruch 12, das ferner Folgendes beinhaltet: Ausgeben einer ersten Sequenz von Schaltsignalen zum Betätigen des Satzes Brückenschalter während der ersten Phase; Wechseln zwischen der ersten Phase und der zweiten Phase als Reaktion auf das Vergleichen Bestimmen, dass die erste Spannung größer als die zweite Spannung ist; Ausgeben einer zweiten Sequenz von Schaltsignalen zum Betätigen des Satzes Brückenschalter während der zweiten Phase; und Wechseln zwischen der zweiten Phase und der ersten Phase als Reaktion auf das Vergleichen Bestimmen, dass die zweite Spannung größer als die erste Spannung ist.
Kapazitätserfassungsverfahren gemäß Anspruch 15, ferner beinhaltend das Erzeugen von zwei Paaren komplementärer, nicht überlappender Schaltsignale basierend auf einer Modulationsfrequenz.
Kapazitätserfassungsverfahren gemäß Anspruch 12, ferner beinhaltend das Erzeugen eines Ausgangsbitstroms basierend auf dem Ausgang des Komparators, wobei ein mittlerer Tastgrad des Ausgangsbitstroms zu der Kapazität der Sensorzelle im Wesentlichen proportional ist.
Ein Kapazitätserfassungssystem, das Folgendes beinhaltet: eine kapazitive Sensorzelle; eine Referenzzelle; einen Übertragungs(TX)-Treiber, der konfiguriert ist, um an jede von der Referenzzelle und der kapazitiven Sensorzelle ein TX-Signal zu liefern; einen ersten Modulationskondensator; einen zweiten Modulationskondensator; einen Satz Brückenschalter, der mit der Referenzzelle und der kapazitiven Sensorzelle gekoppelt ist und für Folgendes konfiguriert ist: Erhöhen, während einer ersten Phase, einer Spannungsdifferenz zwischen einer ersten Spannung des ersten Modulationskondensators und einer zweiten Spannung des zweiten Modulationskondensators und Verringern, während einer zweiten Phase, der Spannungsdifferenz in einem Maße, das einer Differenz zwischen einer Kapazität der kapazitiven Sensorzelle und einer Kapazität der Referenzzelle entspricht; und einen Komparator, der für Folgendes konfiguriert ist: Erzeugen eines Ausgangs basierend auf einem Vergleichen der ersten Spannung mit der zweiten Spannung und Initiieren eines Wechsels zwischen der ersten Phase und der zweiten Phase als Reaktion auf das Vergleichen.
Kapazitätserfassungssystem gemäß Anspruch 18, wobei eine Kapazität des ersten Modulationskondensators und eine Kapazität des zweiten Modulationskondensators jeweils größer als das 100fache einer Summe der Kapazität der Referenzzelle und einer parasitären Kapazität der Referenzzelle ist und wobei die Kapazität der Referenzzelle größer als die Kapazität der kapazitiven Sensorzelle ist.
Kapazitätserfassungssystem gemäß Anspruch 18, wobei die kapazitive Sensorzelle ein Paar Sensorelektroden beinhaltet und wobei die Kapazität der kapazitiven Sensorzelle eine Gegenkapazität zwischen dem Paar Sensorelektroden ist und wobei der von dem Komparator erzeugte Ausgang die Gegenkapazität zwischen dem Paar Sensorelektroden anzeigt.
Kapazitätserfassungssystem gemäß Anspruch 18, ferner beinhaltend ein Flip-Flop, das konfiguriert ist, um basierend auf dem von dem Komparator erzeugten Ausgang einen Ausgangsbitstrom zu erzeugen, wobei der TX-Treiber konfiguriert ist, um das TX-Signal durch das alternierende Schalten eines TX-Treiberausgangs zwischen einer Quellenspannung und einer Massespannung bei einer Taktfrequenz zu erzeugen, wobei ein Tastgrad des Ausgangsbitstroms zu der Kapazität der Sensorzelle im Wesentlichen proportional ist und von der Quellenspannung und der Taktfrequenz unabhängig ist.