DE112014003203T5 - Halbleitereinheit und Verfahren zur Herstellung derselben - Google Patents

Halbleitereinheit und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112014003203T5
DE112014003203T5 DE112014003203.4T DE112014003203T DE112014003203T5 DE 112014003203 T5 DE112014003203 T5 DE 112014003203T5 DE 112014003203 T DE112014003203 T DE 112014003203T DE 112014003203 T5 DE112014003203 T5 DE 112014003203T5
Authority
DE
Germany
Prior art keywords
semiconductor
wire
layer
wires
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014003203.4T
Other languages
English (en)
Other versions
DE112014003203B4 (de
Inventor
Koji Yamazaki
Takeshi Araki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013144181 priority Critical
Priority to JP2013-144181 priority
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2014/058852 priority patent/WO2015004956A1/ja
Publication of DE112014003203T5 publication Critical patent/DE112014003203T5/de
Application granted granted Critical
Publication of DE112014003203B4 publication Critical patent/DE112014003203B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004Wire welding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006Ag as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • C22C5/06Alloys based on silver
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/43Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733Manufacturing methods by local deposition of the material of the layer connector in solid form
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32505Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/4516Iron (Fe) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499Material of the auxiliary connecting means
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48507Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • H01L2224/49173Radial fan-out arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83014Thermal cleaning, e.g. decomposition, sublimation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/8309Vacuum
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314Guiding structures outside the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858Bonding techniques
    • H01L2224/85801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01026Iron [Fe]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01031Gallium [Ga]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01083Bismuth [Bi]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10254Diamond [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/206Length ranges
    • H01L2924/2064Length ranges larger or equal to 1 micron less than 100 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/206Length ranges
    • H01L2924/20641Length ranges larger or equal to 100 microns less than 200 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20751Diameter ranges larger or equal to 10 microns less than 20 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20752Diameter ranges larger or equal to 20 microns less than 30 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20754Diameter ranges larger or equal to 40 microns less than 50 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20755Diameter ranges larger or equal to 50 microns less than 60 microns
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

Das Ziel besteht darin, eine intermetallische Verbindung mit einem hohen Schmelzpunkt in einem Zustand mit reduzieren Hohlräumen in einem Bond-Bereich zu bilden, in dem ein Bonden zwischen Bond-Objekten durchgeführt wird. Eine Halbleitereinheit (30) der vorliegenden Erfindung weist eine Legierungsschicht (13) auf, die sandwichartig zwischen einer ersten Ag-Schicht (4), die auf einer Montageplatte oder einer Leiterplatte (12) ausgebildet ist, und einer zweiten Ag-Schicht (10) eingefügt ist, die auf einem Halbleiterelement (9) ausgebildet ist, wobei die Legierungsschicht 13 eine intermetallische Verbindung aus Ag3Sn enthält, die von Ag-Komponenten der ersten Ag-Schicht (4) und der zweiten Ag-Schicht (10) sowie Sn gebildet wird, und wobei eine Vielzahl von Drähten (5), die Ag enthalten, so angeordnet ist, dass sie sich von einem nach außen gewandten Randbereich der Legierungsschicht (13) aus erstrecken.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit sowie auf ein Verfahren zur Herstellung einer Halbleitereinheit und bezieht sich insbesondere auf ein Metall-Bonden zwischen einer Montageplatte zum Montieren eines Halbleiterelements und dem Halbleiterelement etc. sowie auf ein Metall-Bonden zwischen einem Halbleiterelement und einem Leiteranschluss etc.
  • STAND DER TECHNIK
  • In den letzten Jahren gibt es zunehmend steigende Anforderungen bezüglich der Zuverlässigkeit bei Halbleitereinheiten, und es gibt insbesondere stark zunehmende Anforderungen, um die Zuverlässigkeit für einen Bond-Bereich zwischen einem Halbleiterelement und einer Leiterplatte mit einem großen Unterschied der thermischen Ausdehnungskoeffizienten dazwischen zu verbessern. Bislang wurden häufig Halbleiterelemente verwendet, deren Grundmaterialien Silicium (Si) und Galliumarsenid (GaAs) sind, und ihre Betriebstemperaturen betragen etwa 100°C bis 125°C.
  • Als Lotmaterialien für das Bonden der Halbleiterelemente an Elektroden von elektronischen Schaltkreisen wird 95Pb-5Sn (Massenprozent) für Si-Einheiten, 80Au-20Sn (Massenprozent) für Galliumarsenid-Einheiten und dergleichen unter folgenden Gesichtspunkten verwendet: Rissbeständigkeit gegenüber wiederholten thermischen Spannungen aufgrund von Unterschieden der thermischen Ausdehnungen zwischen einem Halbleiterelement und einer Leiterplatte; hoher Schmelzpunkt, um ein mehrstufiges Lot-Bonden zum Zeitpunkt des Zusammenbaus zu realisieren; und ferner Kontaminations-Toleranz der Einheiten. Unter dem Aspekt des Reduzierens der Umgebungsbelastung ist 95Pb-5Sn, das eine große Menge an schädlichem Blei (Pb) enthält, jedoch problematisch, und unter dem Gesichtspunkt von Kosten und Reserven an Edelmetallen besteht ferner eine starke Nachfrage nach einem Ersatz für 80Au-20Sn.
  • Auf der anderen Seite befanden sich unter dem Aspekt einer Energieeinsparung Einheiten, deren Grundmaterialien Siliciumcarbid (SiC) und Galliumnitrid (GaN) sind, als Einheiten der nächsten Generation in aktiver Entwicklung. Unter dem Aspekt der Reduktion von Energieverlusten ist es erforderlich, dass sie Betriebstemperaturen von 175°C oder mehr aufweisen, und es besteht die Erwartung, dass die Temperatur in Zukunft 300°C betragen wird.
  • Um mit den vorstehenden Anforderungen fertig zu werden, ist ein Hochtemperatur-Lotmaterial (eine Hochtemperatur-Lotlegierung) erforderlich, das bzw. die eine überragende thermische Beständigkeit sowie einen hohen Schmelzpunkt aufweist.
  • Eine derartige Lotlegierung war bislang eine Lotlegierung auf der Basis von Pb mit einer Schmelztemperatur von ungefähr 300°C. Deren Beispiele schließen Pb-10Sn (Massenprozent), Pb-5Sn (Massenprozent), Pb-2Ag-8Sn (Massenprozent), Pb-5Ag (Massenprozent) und dergleichen ein, und demzufolge ist Pb vorwiegend als Hauptkomponente angegeben.
  • Die Solidustemperatur von Pb-10Sn beträgt 268°C, und seine Liquidustemperatur beträgt 302°C. Die Solidustemperatur von Pb-5Sn beträgt 307°C, und seine Liquidustemperatur beträgt 313°C. Die Solidustemperatur von Pb-2Ag-8Sn beträgt 275°C, und seine Liquidustemperatur beträgt 346°C. Die Solidustemperatur von Pb-5Ag beträgt 304°C, und seine Liquidustemperatur beträgt 365°C.
  • Währenddessen wurde unter dem Aspekt des Umweltschutzes neuerdings allgemein in der Löttechnologie gefordert, eine Pb-freie Lotlegierung anstelle der Lotlegierung mit Pb-Reihen zu verwenden. Selbstverständlich wurde in Bezug auf das vorstehend erwähnte Hochtemperatur-Lot mit Pb-Sn-Reihen, die für herkömmliche Halbleitereinheiten verwendet wurden, ebenfalls gefordert, stattdessen eine Pb-freie Lotlegierung zu verwenden.
  • Während bislang eine Vielzahl von Pb-freien Lotlegierungen vorgeschlagen worden ist, bestehen sie jedoch vorwiegend aus Sn, so dass es keine Hochtemperatur-Lotlegierung gibt, deren Solidustemperatur 260°C oder mehr beträgt. Bei einer Lotlegierung mit einer Sn-Ag-Reihe, deren Solidustemperatur (eutektische Temperatur) 221°C beträgt, steigt zum Beispiel die Liquidustemperatur mit zunehmendem Anteil von Ag an, die Solidustemperatur steigt jedoch nicht an.
  • Wenn bei einer Lotlegierung mit einer Sn-Sb-Reihe, deren Solidustemperatur 227°C beträgt, Sb extrem erhöht wird, um die Solidustemperatur zu erhöhen, wird auch die Liquidustemperatur extrem höher. Ferner ist sie auch dann nicht in der Lage, derartige Eigenschaften zu ändern, wenn ein weiteres Element zu diesen hinzugefügt wird. So wird üblicherweise angenommen, dass es keine Pb-freie Lotlegierung gibt, die selbst bei 300°C nicht schmilzt und somit als Lot einsetzbar ist.
  • Aus diesem Grund stand eine Bond-Technologie ohne Verwendung einer Hochtemperatur-Lotlegierung zur Diskussion. Was bislang als Bond-Technologie ohne Verwendung einer Hochtemperatur-Lotlegierung in Betracht gezogen wurde, sind Bond-Verfahren mit der Verwendung einer intermetallischen Verbindung, die eine Schmelztemperatur aufweist, die höher als jene des Pb-freien Lots ist, das überwiegend aus Sn besteht.
  • Bei diesen ist insbesondere ein Bond-Verfahren mit einer intermetallischen Verbindung aus Ag und Sn (Ag3Sn) erfolgversprechend, bei der Ag verwendet wird, das rasch in Sn hinein diffundiert, um dadurch die intermetallische Verbindung bei einer relativ niedrigen Temperatur zu bilden.
  • Im Patentdokument 1 ist zum Beispiel ein Komposit-Lot beschrieben, das Pb-frei ist und bei einem temperatur-hierarchischen Bonden für ein Lot-Bonden auf der Hochtemperaturseite verwendet werden kann. Im Patentdokument 1 weist das Komposit-Lot eine Konfiguration auf, bei der ein Metallnetz, das aus Cu besteht, sandwichartig zwischen zwei Lot-Folien angeordnet und unter Druck gebondet wird, und es ist eine solche Situation gezeigt, dass dann, wenn das Metallnetz und die Lot-Folien so gestapelt und einer Pressformung unterzogen werden, das Sn der Lot-Folien in Öffnungen des Metallnetzes eindringt, so dass nach einem Erwärmen eine intermetallische Verbindung aus Cu und Sn (Cu3Sn, Cu6Sn5) gebildet wird, um dadurch eine Verbesserung der thermischen Beständigkeit zu erzielen.
  • Ferner ist im Patentdokument 1 gezeigt, dass ein Netz aus Ag als Alternative für Cu in ähnlicher Weise ein wichtiger Kandidat ist und eine Ag3Sn-Verbindung, die eine intermetallische Verbindung mit einem hohen Schmelzpunkt ist, eine Verbindung ermöglicht, die selbst bei 280°C nicht schmilzt. Es ist außerdem gezeigt, dass eine Cu-Sn-Reihe (zum Beispiel Cu6Sn5) als eine weitere Legierungsreihe, die hart ist und einen niedrigen Schmelzpunkt wie die vorstehende aufweist, in einer ähnlichen Weise geeignet sein kann.
  • Als ein weiteres Beispiel ist im Patentdokument 2 ein Bond-Flächenkörper beschrieben, um einen Chip (ein Halbleiterelement) und ein Substrat zusammen zu bonden. Der Bond-Flächenkörper im Patentdokument 2 weist einen Ag-Flächenkörper mit geformten Nuten oder einen gitterartigen Flächenkörper mit einem Kett- und Schuss-Wirken von Ag-Drähten auf.
  • Auf der Oberfläche des Ag-Flächenkörpers wird eine Sn-Plattierung mit einer Dicke von 0,3 bis 2,0 μm angebracht, so dass dieser bei einer Einwirkung von Pressen und Erwärmen aufgrund eines Schmelzvorgangs oder einer Diffusion zum Zeitpunkt des Erwärmens sukzessive Ag aus dem Ag-Flächenkörper als einem Kern zugeführt wird.
  • Somit hat sich gezeigt, dass der Bond-Flächenkörper im Patentdokument 2 in der Lage ist, den Schmelzpunkt einer schlussendlich gebildeten Ag-Sn-Schicht auf 470°C oder mehr anzuheben, um dadurch einen thermisch äußerst beständigen Bond-Bereich zu liefern. Des Weiteren ist gezeigt, dass der Ag-Flächenkörper, der Zwischenräume in Nuten aufweist, so weich ist, dass er thermische Verformungen aufnimmt, um dadurch die Zuverlässigkeit zu verbessern.
  • LITERATURLISTE
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2004-174 522 A (Absätze [0024] bis [0053], [0069]; 1, und 8)
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2012-004 594 A (Absätze [0058] bis [0060]; 13, und 14)
  • KURZBESCHREIBUNG DER ERFINDUNG
  • MIT DER ERFINDUNG ZU LÖSENDE PROBLEME
  • In einem Fall, in dem ein Ag-Netz in dem Komposit-Lot gemäß Patentdokument 1 verwendet wird, interdiffundiert Ag jedoch mit Sn zur Bildung von Ag3Sn mit einem hohen Schmelzpunkt zum Zeitpunkt des Schmelzens von Sn lediglich an den Stellen, an denen das Ag-Netz existiert, so dass Sn räumlich in vier Richtungen von diesem Ag3Sn umgeben ist, und ferner schmilzt dessen Teil zum Zeitpunkt des Schmelzens von Sn, während Luft mitgenommen wird. Dies resultiert in Hohlräumen, die im Inneren in keinem geringen Ausmaß existieren.
  • Darüber hinaus entsteht eine Volumenkontraktion, wenn Ag3Sn gebildet wird, so dass es schwierig ist, diese Hohlräume vollständig zu eliminieren. Wenn die Hohlräume in dem geschmolzenen Sn in vier Richtungen von Ag3Sn umgeben sind, das einen hohen Schmelzpunkt aufweist, werden sie immobil, als ob sie von Wänden eingeschlossen wären, so dass die Hohlräume auch dann nicht vollständig verschwinden, wenn eine Leiterplatte und ein Halbleiterelement etc. in einem Vakuum zusammen gebondet werden, so dass ein Bond-Bereich mit vielen Hohlräumen gebildet wird.
  • Das gleiche gilt auch für das Patentdokument 2, das heißt, wenn Hohlräume in vier Richtungen von Ag3Sn umgeben sind, das einen hohen Schmelzpunkt aufweist, werden keine Routen geschaffen, durch welche die Hohlräume verschwinden, so dass es wahrscheinlich ist, dass viele Hohlräume vorhanden sein werden.
  • Andererseits ist ein solches Verfahren vorstellbar, bei dem zur Bildung einer intermetallischen Verbindung mit einem hohen Schmelzpunkt in einem Bond-Bereich zwischen einer Leiterplatte und einem Halbleiterelement etc. anstelle der Verwendung eines Ag-Netzes feine Ag-Partikel verteilt sind; selbst wenn jedoch die Ag-Partikel vormals gleichmäßig verteilt waren, fließt Sn jedoch zum Zeitpunkt des Schmelzens in keinem geringen Ausmaß, so dass es wahrscheinlich ist, dass die Ag-Partikel verlagert werden, wobei der Bond-Bereich ungleichmäßig wird. Dies macht es schwierig, für eine thermische Widerstandsfähigkeit des Bond-Bereichs zu sorgen, da Ag3Sn teilweise in dem Bond-Bereich gebildet wird, während in dem Bond-Bereich teilweise ein Bereich entsteht, der nur aus Sn besteht.
  • Die vorliegende Erfindung wurde konzipiert, um die Probleme zu lösen, wie sie vorstehend beschrieben sind, und ihre Aufgabe besteht darin, in einem Bond-Bereich, in dem ein Bonden zwischen Bond-Objekten durchgeführt wird, eine intermetallische Verbindung mit einem hohen Schmelzpunkt in einem Zustand mit reduzierten Hohlräumen zu bilden.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Eine Halbleitereinheit der vorliegenden Erfindung zeichnet sich dadurch aus, dass sie eine Legierungsschicht aufweist, die sandwichartig zwischen einer ersten Ag-Schicht, die auf einer Montageplatte ausgebildet ist, und einer zweiten Ag-Schicht eingefügt ist, die auf einem Halbleiterelement ausgebildet ist, wobei die Legierungsschicht eine intermetallische Verbindung aus Ag3Sn enthält, die von Ag-Komponenten der ersten Ag-Schicht und der zweiten Ag-Schicht sowie Sn gebildet wird, und eine Vielzahl von Drähten, die Ag enthalten, so angeordnet ist, dass sie sich von einem nach außen gewandten Randbereich der Legierungsschicht aus erstrecken.
  • AUSWIRKUNG DER ERFINDUNG
  • Gemäß der Erfindung weist die Halbleitereinheit eine Struktur auf, bei der die Vielzahl von Drähten, die Ag enthalten, derart mit der Legierungsschicht verbunden ist, welche die intermetallische Legierung aus Ag3Sn enthält, dass in Bezug auf Hohlräume, die zum Zeitpunkt des Bildens der Legierungsschicht in keinem geringen Ausmaß erzeugt worden wären, Routen zwischen den Drähten geschaffen werden, mit deren Hilfe die Hohlräume beseitigt werden. Somit ist es möglich, die intermetallische Verbindung mit einem hohen Schmelzpunkt in einem Zustand mit reduzierten Hohlräumen in dem Bond-Bereich zu bilden, in dem ein Bonden zwischen den Bond-Objekten durchgeführt wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen zeigen in
  • 1A eine Schnittansicht einer Halbleitereinheit gemäß Ausführungsform 1 der Erfindung;
  • 1B eine Draufsicht einer Halbleitereinheit gemäß Ausführungsform 1 der Erfindung;
  • 2 ein Diagramm, das eine Legierungsschicht der Erfindung darstellt;
  • 3 eine Tabelle, die grundlegende Eigenschaften einer intermetallischen Verbindung aus Ag3Sn zeigt;
  • 4A ein Diagramm, das ein Verfahren zur Herstellung einer Halbleitereinheit gemäß Ausführungsform 1 der Erfindung darstellt;
  • 4B ein Diagramm, das ein Verfahren zur Herstellung einer Halbleitereinheit gemäß Ausführungsform 1 der Erfindung darstellt;
  • 5 ein Diagramm, das Positionen eines Halbleiterelements und eines Drahts gemäß Ausführungsform 1 der Erfindung darstellt;
  • 6 ein Diagramm, das weitere Positionen des Halbleiterelements und des Drahts gemäß Ausführungsform 1 der Erfindung darstellt;
  • 7 ein Diagramm, das Positionen eines Halbleiterelements und eines Drahts gemäß einem Vergleichsbeispiel darstellt;
  • 8 ein Diagramm, das weitere Positionen des Halbleiterelements und des Drahts gemäß dem Vergleichsbeispiel darstellt;
  • 9 ein Diagramm, das ein Schnittbild und ein Resultat der Analyse einer Zusammensetzung eines typischen Bond-Bereichs zeigt, der in einem Beispiel der Erfindung gezeigt ist;
  • 10 eine Tabelle, die Eigenschaften in Beispielen der Erfindung und in Vergleichsbeispielen zeigt;
  • 11 eine Tabelle, die Eigenschaften in weiteren Beispielen der Erfindung und in weiteren Vergleichsbeispielen zeigt;
  • 12 eine Tabelle, die eine Dicke der intermetallischen Verbindung aus Ag3Sn der Erfindung bei jeder Temperatur und zu jedem Zeitpunkt zeigt;
  • 13 ein Diagramm, das eine Anordnung von Drähten gemäß Ausführungsform 2 der Erfindung zeigt;
  • 14 ein Diagramm, das Positionen eines Halbleiterelements und von Drähten gemäß Ausführungsform 2 der Erfindung darstellt;
  • 15 eine Schnittansicht einer Halbleitereinheit gemäß Ausführungsform 2 der Erfindung.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • AUSFÜHRUNGSFORM 1
  • 1A und 1B zeigen eine Schnittansicht bzw. eine Draufsicht einer Halbleitereinheit gemäß Ausführungsform 1 der Erfindung. 1A ist die Schnittansicht der Halbleitereinheit, und 1B ist die Draufsicht der Halbleitereinheit. Eine Halbleitereinheit 30 weist eine Legierungsschicht 13 auf, die sandwichartig zwischen einer Ag-Schicht 10, die auf einem Halbleiterelement 9 ausgebildet ist, das Silicium (Si) oder ein Halbleitermaterial mit einer breiten Bandlücke, wie beispielsweise Siliciumcarbid (SiC) oder dergleichen, als ein Basismaterial verwendet, und einer Ag-Schicht 4 eingefügt ist, die auf einer Leiterplatte 12 ausgebildet ist. Datei enthält die Legierungsschicht 13 eine intermetallische Verbindung aus Ag3Sn, die durch Ag-Komponenten der Ag-Schicht 4 und der Ag-Schicht 10 sowie Sn gebildet wird, und die Vielzahl von Drähten 5, die Ag enthalten, ist so angeordnet, dass sie sich von dem nach außen gewandten Randbereich der Legierungsschicht 13 aus erstreckt.
  • Die Leiterplatte 12 als Montageplatte zum Montieren des Halbleiterelements 9 ist eine DBC-Platte (DBC, Direct Bonded Copper) und weist ein isolierendes Element 2, eine obere Elektrode 1, die auf der Oberseite des isolierenden Elements 2 ausgebildet ist, sowie eine untere Elektrode 3 auf, die auf der Unterseite des isolierenden Elements 2 ausgebildet ist. Die Legierungsschicht 13 besteht aus einer intermetallischen Verbindung, zum Beispiel Ag3Sn. Um die Legierungsschicht 13 zu bilden, ist eine Drahtstruktur 20, in der die Vielzahl von Drähten 5 angeordnet ist, auf der Ag-Schicht 4 der Leiterplatte 12 ausgebildet. Die Vielzahl von Drähten 5 ist so angeordnet, dass sie sich in der gleichen Richtung von dem nach außen gerichteten Randbereich der Legierungsschicht 13 aus erstrecken.
  • Die Drahtstruktur 20 ist auf einem Gebiet ausgebildet, das breiter als eine Breite c1 in X-Richtung und eine Breite c2 in Z-Richtung des Halbleiterelements 9 ist. Die Drahtstruktur 20 weist eine Breite b3 in X-Richtung und eine Breite b2 in Z-Richtung auf. In 1B sind sieben Drähte 5a, 5b, 5c, 5d, 5e, 5f und 5g unter der Vielzahl von Drähten 5 explizit dargestellt. Ein Rastermaß, in dem die Vielzahl von Drähten 5 angeordnet ist, wird mit b1 bezeichnet. Es ist anzumerken, dass die Ziffer 5 in Bezug auf die Bezugszeichen für die Drähte kollektiv verwendet wird und die Bezugszeichen 5a bis 5g verwendet werden, wenn die Drähte individuell beschrieben werden.
  • Jeder der Drähte 5, welche die Drahtstruktur 20 bilden, ist mit einem Biegungsbereich 11 auf der linken Seite in 1A und 1B ausgebildet. Mit dem Draht 5 ist eine Bond-Kugel 6 an einer Position ausgebildet, die sich um genau eine Länge a2 nach links außen beabstandet von der Montageposition des Halbleiterelements 9 befindet, und ein Stitch-Bond 7 ist an einer Position ausgebildet, die sich um genau eine Länge a3 nach rechts außen beabstandet von der Montageposition des Halbleiterelements 9 befindet.
  • Es ist anzumerken, dass obwohl sich der Biegungsbereich 11 auf einer beliebigen Höhe befinden kann, sich der Biegungsbereich 11 schlussendlich an einer höchsten Position befindet, wenn die Schlingenbildung ausgeführt ist. Eine Länge a1 ist eine Länge, die aus dem Addieren der Länge a2 und der Länge a3 zu der Länge c1 des Halbleiterelements 9 in der X-Richtung resultiert. Die Bond-Kugel 6 ist größer als die Drahtabmessung bzw. die Drahtstärke des Drahts 5, und der Abstand von dem linken äußeren Ende der Bond-Kugel 6 bis zu dem rechten äußeren Ende des Stitch-Bonds 7 beträgt b3.
  • Als nächstes wird theoretisch aufgezeigt, dass gemäß dem Bond-Verfahren der Erfindung die intermetallische Verbindung aus Ag3Sn gebildet wird und Sn nicht in der Legierungsschicht 13 verbleibt, wenn die Legierungsschicht 13 in dem Bond-Bereich gebildet wird, in dem das Halbleiterelement 9 und die Leiterplatte 12 zusammen gebondet werden. Um zu vermeiden, dass Sn innerhalb des Bond-Bereichs verbleibt, sind bei der Herstellungsbedingung optimale Werte anzugeben. Was in den Patentdokumenten 1 und 2 gezeigt ist, ist letztlich lediglich, dass Ag3Sn gebildet wird, und somit ist nicht theoretisch aufgezeigt, dass Sn nicht innerhalb des Bond-Bereichs verbleibt. Es sind nämlich die beschränkten Bereiche von Werten, die in den Patentdokumenten 1 und 2 genannt sind, als Basis für ein Aufzeigen, dass Sn nicht verbleibt, nicht ausreichend.
  • 2 ist ein Diagramm, das die Legierungsschicht der Erfindung darstellt, und 3 ist eine Tabelle, die grundlegende Eigenschaften der intermetallischen Verbindung aus Ag3Sn zeigt. Als erstes werden unter Verwendung von 3 die grundlegenden Eigenschaften von Ag, Sn und Ag3Sn beschrieben. In 3 sind in einer Ag-Spalte Werte für Ag in Ag3Sn gezeigt, in einer Sn-Spalte sind Werte für Sn in Ag3Sn gezeigt, und in einer Gesamtspalte sind Werte für Ag3Sn gezeigt.
  • Das Verhältnis der Zusammensetzung von Ag und Sn in Ag3Sn beträgt 3:1 Atomprozent (At.%), so dass Ag 75 At.%:Sn 25 At.% gegeben ist. Um dies in Massenprozent (Gew.%) umzuwandeln, wird eine Berechnung auf der Basis durchgeführt, dass das Atomgewicht von Ag 108 g/mol beträgt und das Atomgewicht von Sn 119 g/mol beträgt, so dass Ag 73 Gew.%:Sn 27 Gew.% gegeben ist.
  • Um dies weiter in Volumenprozent (Vol.%) umzuwandeln, wird eine Berechnung auf der Basis durchgeführt, dass die Dichte von Ag 10,5 g/cm3 beträgt und die Dichte von Sn 7,4 g/cm3 beträgt, so dass Ag 66 Vol.%:Sn 34 Vol.% gegeben ist. Selbst wenn nämlich Sn endlos um Ag herum vorhanden ist, beträgt dessen Anteil, der zu Ag3Sn wird, etwa die Hälfte des Volumens von Ag (34/66 = 0,52 ≈ 0,5), und Sn, bei dem es sich nicht um jenen Anteil handelt, diffundiert nicht und verbleibt. Von einem anderen Gesichtspunkt aus resultiert dies, wenn Ag zu Ag3Sn wird, in einer Zunahme des Volumens lediglich um etwa das 0,5-fache von dem Volumen von Ag (das Volumen wird zum 1,5-fachen).
  • Unter Verwendung eines schematischen Modells in Bezug auf den Bond-Bereich gemäß der Erfindung, in dem das Halbleiterelement 9 und die Leiterplatte 12 zusammen gebondet werden, wird aufgezeigt, dass Sn nicht innerhalb des Bond-Bereichs verbleibt. Die aus Ag bestehenden Drähte 5c und 5d (als Ag-Drähte bezeichnet, falls zutreffend) sind innerhalb einer Sn-Schicht 8 angeordnet, die Ag-Schicht 10 ist auf der Oberseite der Sn-Schicht 8 angeordnet, und die Ag-Schicht 4 ist auf der Unterseite der Sn-Schicht 8 angeordnet.
  • Dieses Modell zeigt schematisch eine solche Konfiguration, in der Folgendes gilt: eine Ag-Plattierung wird an den Bond-Objekten der Erfindung (Halbleiterelement 9, obere Elektrode 1) angebracht; Ag-Drähte werden in einer Ebene nur in einer Richtung verteilt und so gebondet, dass sie zum Zeitpunkt des Schmelzens des Lots nicht herausfließen; und Ag3Sn (Schmelzpunkt beträgt etwa 470°C) wird durch Schmelzen von Sn von der Oberseite der Drähte gebildet.
  • Die Ag-Schichten 10, 4, die jeweils eine Dicke von z aufweisen, sind auf der Oberseite und der Unterseite der Sn-Schicht 8 platziert, in der die Ag-Drähte 5c, 5d eingeschlossen sind, die einen Drahtdurchmesser von x aufweisen, und die Ag-Drähte 5c, 5d sind Seite an Seite mit einem Abstand eines gegebenen Rastermaßes y angeordnet.
  • In 2 gilt Folgendes: ein Punkt ”a” ist ein Kontaktpunkt zwischen einem Kreis des Ag-Drahts 5c und der Ag-Schicht 10, und ein Punkt ”c” ist ein Kontaktpunkt zwischen dem Kreis des Ag-Drahts 5c und der Ag-Schicht 4. In 2 ist ein Punkt ”b” ein Kontaktpunkt zwischen einem Kreis des Ag-Drahts 5d und der Ag-Schicht 10, und ein Punkt ”d” ist ein Kontaktpunkt zwischen dem Kreis des Ag-Drahts 5d und der Ag-Schicht 4.
  • Das Rastermaß für die Ag-Drähte 5 ist in einem gewissen Maß durch die Draht-Bond-Vorrichtung beschränkt, so dass das Rastermaß y relativ zu der Drahtabmessung x (Drahtdurchmesser x) auf ungefähr y = 2,5x begrenzt ist. Ein derartiger vorrichtungsbezogener Grenzwert des Rastermaßes y ist hier als eine Formel (1) definiert. Somit ist für das Rastermaß y eine Bedingung erforderlich, die durch die Formel (2) angegeben ist. Wenn das Rastermaß geringer als dieser Wert gemacht wird, stellt die Draht-Bond-Vorrichtung einen Kontakt zu dem Draht her, der zu diesem benachbart ist. Zum Beispiel ist im Fall eines Ag-Drahts von ∅ gleich 12 μm das Rastermaß mit 30 μm gegeben, und im Fall eines Ag-Drahts von ∅ gleich 20 μm ist das Rastermaß 50 μm gegeben. y = 2,5x (1) y ≥ 2,5x (2).
  • Es ist erforderlich, dass Ag3Sn in einem Bereich A1 innerhalb der Sn-Schicht 8, der von den Punkten a, b, c und d umgeben ist, wie in 2 gezeigt, durch Diffusion von umgebendem Ag in diesen Bereich gebildet wird. Im Hinblick auf das Resultat, dass dann, wenn Ag in die Sn-Schicht 8 hinein wandert, um zu Ag3Sn zu werden, dies eine Zunahme des Volumens von nur dem 0,5-fachen von dem Volumen von Ag ergibt, wie vorstehend erwähnt, wird die folgende Relationsformel in Bezug auf einen begrenzten Wert erstellt, der Ag3Sn unterliegt. Ag zugeführte Menge x 0,5 ≥ von a, b, c, d umgebener Bereich A1 (3).
  • Eine Berechnungsformel, die diese Formel (3) spezifisch auf den Querschnitt in 2 anwendet, lässt sich wie folgt darstellen. 0,5 × (2yz + π(x/2)2) ≥ (xy – π(x/2)2) (4).
  • Hierbei entspricht ”2yz” auf der linken Seite einem Gesamtgebiet eines Bereichs A2 und eines Bereichs A3, und ”π(x/2)2” auf der linken Seite entspricht einem Gesamtgebiet eines halbkreisförmigen Bereichs A4 und eines halbkreisförmigen Bereichs A5. Die rechte Seite entspricht einem Gebiet des Bereichs A1.
  • Ein Umformen der Formel (4) liefert eine Formel (6) mittels einer Formel (5). yz + 1/8πx2 ≥ xy – 2/8πx2 (5) yz + 3/8πx2 ≥ xy (6).
  • Wenn hierbei die Formel (1), die maßgeblich für den vorstehend erwähnten vorrichtungsbezogenen Grenzwert des Rastermaßes y ist, auf die Formel (6) angewendet wird, so wird eine Formel (11) durch die Formeln (7) bis (10) erzielt. 2,5xz + 3/8πx2 ≥ 2,5x2 (7) 2,5z + 3/8πx ≥ 2,5x (8) 2,5z ≥ (2,5 – 3/8π)x (9) z ≥ ((2,5 – 3/8π)/2,5)x (10) z ≥ 0,53x (11).
  • Wenn die Formel (1), die maßgeblich für den vorstehend erwähnten vorrichtungsbezogenen Grenzwert des Rastermaßes y ist, auf die Formel (11) angewendet wird, so wird eine Formel (12) geliefert. z ≥ 0,21y (12).
  • Um die vorstehenden Resultate zusammenzufassen, werden die folgenden drei Formeln für den Durchmesser x des Ag-Drahts, das Rastermaß y und die Dicke z der Ag-Schicht erstellt. y = 2,5x (1) z ≥ 0,53x (11) z ≥ 0,21y (12).
  • Des Weiteren ist es möglich, eine erforderliche Menge an Sn zu berechnen. In Anbetracht der Zuführungsmethode, mit der Sn von der folienartigen Sn-Schicht 8 zugeführt wird, wird die erforderliche Dicke t der Sn-Schicht 8 wie folgt berechnet. t ≈ (xy – π(x/2)2)/y (13).
  • Ein Anwenden der Formel (1) auf die Formel (13), um y oder x zu eliminieren, liefert eine Formel (14) und eine Formel (15). t ≈ 0,68x (14) t ≈ 0,27y (15).
  • Tatsächlich entweicht Sn auch nach außen, und Sn ist somit notwendigerweise mit einer Dicke bereitzustellen, die etwas dicker als diejenige gemäß der Formel (14) und der Formel (15) ist.
  • Basierend auf den vorstehenden Resultaten werden Proben hergestellt, bei denen die Abmessung x des Ag-Drahts, das Rastermaß y und die Dicke z der Sn-Schicht variiert werden. Ein spezielles Verfahren zum Herstellen der Proben wird unter Bezugnahme auf 1A, 1B sowie 4A, 4B beschrieben.
  • Als erstes wurde eine kommerziell erhältliche DBC-Platte mit einer Abmessung von 30 mm × 30 mm und einer Dicke von 1,12 mm als Leiterplatte 12 bereitgestellt. Die Dicken der aus Cu bestehenden oberen Elektrode 1, des aus Si3N4 bestehenden isolierenden Elements 2 und der aus Cu bestehenden unteren Elektrode 3 betrugen 0,4 mm, 0,32 mm beziehungsweise 0,4 mm. Was die Ag-Schicht 4 für die Leiterplatte 12 betrifft, wurde eine Ag-Plattierung mit bis zu 6,5 μm darauf angebracht. Solche DBC-Platten sind zum Beispiel von Denki Kagaku Kogyo Kabushiki Kaisha, Japan erhältlich.
  • Die Ag-Plattierung kann zum Beispiel bei Taiyo Manufacturing Co., Ltd, Japan ausgeführt werden. Danach wurde eine kommerziell erhältliche Sn-Folie mit einer Abmessung von 100 mm × 100 mm, einer Dicke von 9 μm und einer Reinheit von 99,5 Gew.% als Sn-Schicht 8 angebracht. Solche Sn-Folien sind zum Beispiel von Fukuda Metal Foil & Powder Co., Ltd, Japan erhältlich. Danach wurde ein SiC-Element mit einer Abmessung von 7 mm × 7 mm und einer Dicke von 0,25 mm als das Halbleiterelement 9 angebracht. Auf die Rückseite des SiC-Elements wurden 6,5 μm Ag metallisiert, um die Ag-Schicht 10 zu bilden. Derartige SiC-Elemente sind zum Beispiel von Nippon Steel & Sumitomo Metal Corporation, Japan erhältlich.
  • Dann wurde ein Ag-Draht 5 mit ∅ gleich 12 μm, einer Wickellänge von 100 m und einer Reinheit von 99,99 Gew.% angebracht. Ein solcher Ag-Draht ist zum Beispiel von Noge Electric Industries Co., Ltd, Japan erhältlich. Der Ag-Draht wurde unter Verwendung einer kommerziell erhältlichen Draht-Bond-Vorrichtung an die Ag-Schicht 4 auf der Leiterplatte 12 gebondet. Die Draht-Bond-Vorrichtung kann zum Beispiel FB-910 von Kaijo Corporation, Japan oder UTC-5000 von Shinkawa Ltd, Japan sein.
  • Es werden Details des Draht-Bondens (Draht-Verbindungs-Schritt) beschrieben. Während Stickstoff-Gas, das 5% Wasserstoff enthält, auf ein Ende des Drahts 5 geblasen wird, so wird dort durch eine Entladung unter entsprechenden Entladungsbedingungen (Entladungsstrom, Zeitspanne, geblasene Gasmenge), unter denen eine richtige sphärische Kugel stabil gebildet werden kann, als erstes eine Kugel gebildet, die ungefähr 1,5-Mal bis 1,8-Mal größer als die Abmessung des Drahts ist, und dann wird die Bond-Kugel 6 durch die Anwendung einer Ultraschallwelle und eines Drucks auf der Ag-Schicht 4 auf der Leiterplatte 12 an einer Position gebildet, die sich um a2 = 2 mm nach außen beabstandet von der Montageposition des Halbleiterelements 9 befindet.
  • Wenn zu diesem Zeitpunkt eine richtige sphärische Kugel nicht stabil gebildet wird, so dass eine Exzentrizität verursacht wird, so wird das Bonden nicht ordnungsgemäß durchgeführt, da der Druck zum Zeitpunkt des Bondens nicht gleichmäßig darauf angewendet wird. Somit sollte achtgegeben werden, um damit fertig zu werden. Im Fall einer Exzentrizität ist ferner das Rastermaß nicht stabil gegeben, da ein Bonden nicht an einer angestrebten Position durchgeführt werden kann. Somit muss darauf geachtet werden, dass dies berücksichtigt wird.
  • Nach dem Bilden des Biegungsbereichs 11 wird der Draht 5 dann bis zu der Länge a1 = 10 mm ausgedehnt, die länger als die Elementabmessung c1 = 7 mm des Halbleiterelements 9 ist, und dann wird der Stitch-Bond 7 durch die Anwendung einer Ultraschallwelle und eines Drucks an einer Position gebildet, die sich um a3 = 1 mm beabstandet von der Montageposition des Halbleiterelements 9 befindet.
  • Es ist anzumerken, dass sich, obwohl sich der Biegungsbereich 11 auf einer beliebigen Höhe befinden kann, der Biegungsbereich 11 schlussendlich an einer höchsten Position befindet, wenn die Schlingenbildung ausgeführt ist, so dass die Schlingenhöhe d1 so eingestellt ist, dass sie 50 μm beträgt, was bei der kommerziell erhältlichen Vorrichtung eine Grenze darstellt.
  • Des Weiteren ist eine beliebige Schlingenhöhe d2 an der Montageposition des Elements so eingestellt, dass sie 80% oder weniger von d1 beträgt. Dies liegt daran, dass ein Draht 16, wenn eine maximale Schlingenhöhe innerhalb der Montageposition vorliegt, wie in 7 und 8 gezeigt, zerbricht, wenn er sich selbst überlappt, wenn zum Zeitpunkt des folgenden Bondens ein Druck darauf angewendet wird, und dies ist nicht erstrebenswert. 7 und 8 sind Diagramme, die jeweils die Positionen des Halbleiterelements und des Drahts gemäß einem Vergleichsbeispiel darstellen. 7 zeigt einen Zustand, bevor das Halbleiterelement 9 einen Kontakt mit dem Draht 16 herstellt, und 8 zeigt einen Zustand, in dem das Halbleiterelement 9 gegen den Draht 16 drückt.
  • Es wurde experimentell bestätigt, dass die Montageposition außerhalb von der maximalen Schlingenhöhe zu halten ist, damit der Draht nicht mit sich selbst überlappt, und wenn sie sich in einem Bereich mit einer Höhe befindet, die zumindest auf 80% der maximalen Schlingenhöhe verringert ist, dann ist es möglich, ein Überlappen zu unterbinden, wie in 5 und 6 gezeigt.
  • 5 und 6 sind Schaubilder, die jeweils die Positionen des Halbleiterelements und des Drahts gemäß Ausführungsform 1 der Erfindung darstellen. 5 zeigt einen Zustand, bevor das Halbleiterelement 9 einen Kontakt mit dem Draht 5 herstellt, und 6 zeigt einen Zustand, in dem das Halbleiterelement 9 gegen den Draht 5 drückt.
  • Der vorstehend beschriebene Draht-Verbindungs-Schritt wurde bei dem Rastermaß b1 = 30 μm in der Y-Richtung und über einem Gebiet bis zur Länge b2 wiederholt, die länger als die Elementabmessung c2 ist. Im Ergebnis wurden die Ag-Drähte auf der Ag-Schicht 4 auf der Leiterplatte 12 im ganzen Bereich (Gebiet durch a1 und b2) verteilt, das breiter als die Elementabmessung (ein Chip-Bond-Bereich 15) des Halbleiterelements 9 ist, um dadurch die Drahtstruktur 20 zu bilden (Draht-Struktur-Bildungs-Schritt).
  • Eine Struktur, bei der die Drahtstruktur 20 auf der Ag-Schicht 4 auf der Leiterplatte 12 ausgebildet ist, wird als eine Leiterplatte 21 mit angebrachten Drähten bezeichnet. Der Chip-Bond-Bereich 15 ist ein Bereich, der gleich dem Gebiet der Montageoberfläche des Halbleiterelements 9 ist.
  • Dann wurden auf der Leiterplatte 21 mit angebrachten Drähten mit den überall verteilten Ag-Drähten 5 und auf den Bereichen der Drähte 5 mit der Höhe von 80% oder weniger der maximalen Schlingenhöhe d1 sukzessive die Sn-Schicht 8 und das Halbleiterelement 9 montiert, auf dem die Ag-Schicht 10 gebildet wurde (Halbleiterelement-Montage-Schritt). Dieses Zwischenprodukt wurde einer Wärmebehandlung in einer durch Ameisensäure erzeugten Reduktivons-Atmosphäre bei 180°C während 10 Minuten unterzogen, um dadurch Oxidationsschichten auf den Oberflächen der jeweiligen Elemente zu entfernen. Danach wurde es einem Absaugen unterzogen, gefolgt von einer Wärmebehandlung bei 300°C für eine Dauer von 10 Minuten, während ein Druck von 1 MPa darauf angewendet wurde, wobei eine vereinfachte Druckschablone verwendet wurde (Legierungsschicht-Bildungs-Schritt).
  • Es folgt eine Beschreibung hinsichtlich des angewendeten Drucks. In diesem Fall wurde ein Druck von 1 MPa angewendet. Da die Abmessungen des Halbleiterelements 9 Werte von 7 mm × 7 mm besaß und das Bond-Gebiet somit 49 mm2 beträgt, reicht es aus, eine Last von 4,9 kgf ≈ 5 kg anzuwenden, um 1 MPa, nämlich eine Last von 49 N darauf anzuwenden. Für dieses Maß an Last ist eine großtechnische Anlage, wie beispielsweise eine Pressmaschine, nicht erforderlich, und sie ist unter Verwendung einer vereinfachten Schablone ohne Weiteres erzielbar, in der eine Feder mit einem Anschlag angebracht ist. Es ist anzumerken, dass ein Design bzw. ein Erwerben der Feder zum Beispiel bei der Firma von Tokaibane Mfg. Co., Ltd, Japan möglich ist. Die Druckschablone, die eine solche Feder verwendet, kann zum Beispiel von Kishida Engineering Co. Ltd, Japan hergestellt werden.
  • Dann wird das Zwischenprodukt nach der Beendigung des Bondens abgekühlt und danach herausgenommen, und der Querschnitt des Bond-Bereichs wurde unter Verwendung eines Rasterelektronenmikroskops (REM) beobachtet. Im Ergebnis wurde bestätigt, dass der Bond-Bereich nur aus Ag und Ag3Sn gebildet war und sich keine Phaset nur mit Sn darin befand. Das Schnittbild und das Resultat der Analyse der Zusammensetzung eines typischen Bond-Bereichs sind in 9 gezeigt. In 9 sind ein Schnittbild 41 des Bond-Bereichs, eine Verteilung 42 des Elements Ag sowie eine Verteilung 43 des Elements Sn gezeigt.
  • Das Schnittbild 41 des Bond-Bereichs zeigt deutlich Grenzen zwischen dem Halbleiterelement 9, der Legierungsschicht 13 und der oberen Elektrode 1 in dem REM-Schnittbild des Bond-Bereichs, der die Legierungsschicht 13 einschließt. Ein Maßstab 45 zeigt eine Länge von 10 μm an. Die Bezeichnungen L1, L2, L3 und L4 zeigen Bereiche von Detektionsniveaus in vier Stufen für das Element Ag oder das Element Sn an, und L1 bis L4 entsprechen in dieser Reihenfolge den Bereichen, die hinsichtlich der Detektionsmenge von geringer bis höher sortiert sind.
  • In der Verteilung 42 des Elements Ag ist der Bereich L4 eine Phase nur mit Ag, und der Bereich L3 ist eine Ag3Sn-Phase, in der Ag3Sn gebildet wird. Die Phase nur mit Ag entspricht dem Bereich L1 in der Verteilung 43 des Elements Sn, in dem kein Element Sn detektiert wird. Die Ag3Sn-Phase entspricht dem Bereich L2 in der Verteilung 43 des Elements Sn. Es ist anzumerken, dass in der Verteilung 42 des Elements Ag ein dünner Bereich L3 jeweils in dem oberen und dem unteren Zwischenraum vorhanden war, die jeweils zwischen dem Bereich L1 und dem Bereich L4 platziert waren; um die Figur jedoch nicht kompliziert zu machen, ist er hier weggelassen.
  • Wenn der Bond-Bereich unter Verwendung eines Transmissions-Röntgengerätes beobachtet wurde und durch Binarisierung des Transmissions-Röntgenbildes eine Hohlraum-Rate berechnet wurde, war indessen die Hohlraum-Rate mit 4% ausgezeichnet im Vergleich zu einer Soll-Hohlraum-Rate von 10% oder weniger. Die so hergestellte Probe ist als Beispiel 1 definiert.
  • Dann wurden unter Verwendung der gleichen Prozesse wie den vorstehend beschriebenen neun Proben hergestellt, bei denen die Drahtabmessung (also der Drahtdurchmesser) x des Ag-Drahts 5 von 12 μm bis 50 μm variiert wurde und das Rastermaß y variiert wurde, wie in 10 gezeigt. Die jeweiligen Proben sind als Beispiele 2 bis 10 definiert. 10 ist eine Tabelle, die Eigenschaften von Beispielen gemäß der Erfindung und von Vergleichsbeispielen zeigt.
  • Bei den Beispielen 2 bis 10 ist das Rastermaß y in Bezug auf jede Drahtabmessung als 2,5x gegeben, was aus der Formel (1) berechnet wurde, und die Ag-Schicht 10 des Halbleiterelements 9 und die Ag-Schicht 4 der Leiterplatte 21 mit angebrachten Drähten sind jeweils mit der Dicke z angegeben, die innerhalb der Bereiche liegt, die aus den Formeln (11) und (12) berechnet worden sind.
  • Für jedes der Beispiele 2 bis 10 wurde unter Verwendung des REM ein legierungsbildender Zustand beobachtet, und die Hohlraum-Rate wurde aus dem Transmissions-Röntgenbild berechnet. Im Ergebnis war der legierungsbildende Zustand in den Beispielen 2 bis 10 ausgezeichnet, wie in 10 gezeigt, und die Hohlraum-Rate betrug 4% oder weniger und war somit ausgezeichnet.
  • In 10 sind Herstellungsbedingungen der jeweiligen Proben und als Resultate der Beobachtung jeder legierungsbildende Zustand und jede Hohlraum-Rate angegeben. Bei ”Richtung der Drahtausdehnung” ist gezeigt, ob eine einzige Richtung oder Mehrfach-Richtungen von zwei oder mehr Richtungen vorliegen. Bei ”erforderliche Plattierungsdicke” ist eine Dicke z von jeder der Ag-Schichten 4 und 10 gezeigt, welche die Formel (11) und die Formel (12) erfüllt.
  • Bei ”tatsächliche Plattierungsdicke z” ist eine Dicke von jeder der Ag-Schichten 4 und 10 in jeder Probe gezeigt. Bei ”Kompatibilität mit der theoretischen Formel” ist gezeigt, ob die Formel (2), die Formel (11) und die Formel (12) als theoretische Formeln erfüllt sind (Angabe ”OK”) oder nicht (Angabe ”NG”). Bei ”erforderliche Dicke der Sn-Folie” ist eine Dicke t der Sn-Schicht 8 gezeigt, welche die Formel (14) und die Formel (15) erfüllt. Bei ”tatsächliche Dicke t der Sn-Folie” ist eine Dicke der Sn-Schicht 8 in jeder Probe gezeigt.
  • Bei ”Legierungsbildung” ist gezeigt, ob die Legierungsschicht 13 in dem Bond-Bereich ausgezeichnet ist oder nicht. Eine Angabe ”OK” ist gegeben, wenn die Legierungsbildung ausgezeichnet ist, was zeigt, dass der Bond-Bereich nur aus Ag und Ag3Sn gebildet ist und keine Phase nur mit Sn vorliegt. Eine Angabe ”NG” ist gegeben, wenn die Legierungsbildung nicht ausgezeichnet ist.
  • Wenn die Dicke der Sn-Schicht 8 die erforderliche Dicke aufwies oder dicker war und die Bedingungen erfüllt waren, die durch die Formel (1), die Formel (11) und die Formel (12) dargestellt sind, war jeder legierungsbildende Zustand und jede Hohlraum-Rate ausgezeichnet, wie in den Beispielen 1 bis 10 in 10 gezeigt.
  • Als nächstes wird eine Beschreibung hinsichtlich der Vergleichsbeispiele 1 bis 4 vorgenommen, die in 10 gezeigt sind. Unter Verwendung der gleichen Prozesse wie den vorstehend beschriebenen wurden vier Proben hergestellt, bei denen die Drahtabmessung x des Ag-Drahts 5 von 12 μm bis 50 μm variiert wurde und das Rastermaß y von 30 μm bis 125 μm variiert wurde, was aus der Formel (1) berechnet wurde. In den Vergleichsbeispielen 1 bis 4 ist das Rastermaß y in Bezug auf jede Drahtabmessung mit 2,5x gegeben, was mit der Formel (1) berechnet worden ist, und die Ag-Schicht 10 des Halbleiterelements 9 und die Ag-Schicht 4 der Leiterplatte 21 mit angebrachten Drähten sind jeweils mit der Dicke z angegeben, die außerhalb der Bereiche liegt, die mit den Formeln (11) und (12) berechnet worden sind.
  • Für jedes der Vergleichsbeispiele 1 bis 4 wurde unter Verwendung des REM ein legierungsbildender Zustand beobachtet, und die Hohlraum-Rate wurde aus dem Transmissions-Röntgenbild berechnet. Im Ergebnis war die Hohlraum-Rate in den Vergleichsbeispielen 1 bis 4, wie in 10 gezeigt, ausgezeichnet, da geringer als der Sollwert von 10%; der legierungsbildende Zustand war jedoch nicht ausgezeichnet (NG), da eine Phase nur mit Sn teilweise verblieb.
  • Als nächstes wird eine Beschreibung hinsichtlich der Beispiele 11 bis 14 vorgenommen, die in 11 gezeigt sind. 11 ist eine Tabelle, die Eigenschaften in diesen Beispielen der Erfindung und in Vergleichsbeispielen zeigt. Unter Verwendung der gleichen Prozesse wie den vorstehend beschriebenen wurden vier Proben hergestellt, bei denen die Drahtabmessung x des Ag-Drahts 5 von 12 μm bis 50 μm variiert wurde und das Rastermaß y von 40 μm bis 140 μm variiert wurde, was die Formel (2) erfüllt.
  • In den Beispielen 11 bis 14 ist das Rastermaß y in Bezug auf jede Drahtabmessung als ein Wert gegeben, der größer als 2,5x ist und somit die Formel (2) erfüllt, und die Ag-Schicht 10 des Halbleiterelements 9 sowie die Ag-Schicht 4 der Leiterplatte 21 mit angebrachten Drähten ist jeweils mit der Dicke z angegeben, die innerhalb der Bereiche liegt, die mit den Formeln (11) und (12) berechnet worden sind.
  • Für jedes der Beispiele 11 bis 14 wurde unter Verwendung des REM ein legierungsbildender Zustand beobachtet, und die Hohlraum-Rate wurde aus dem Transmissions-Röntgenbild berechnet. Im Ergebnis war der legierungsbildende Zustand in den Beispielen 11 bis 14 ausgezeichnet, wie in 11 gezeigt, und die Hohlraumrate betrug 4% oder weniger und war somit ausgezeichnet.
  • Als nächstes wird eine Beschreibung hinsichtlich der Vergleichsbeispiele 5 und 6 vorgenommen, die den Patentdokumenten 1 und 2 entsprechen. Bisher wurden Auswertungen hinsichtlich eines dargebotenen Zustands der Erfindung durchgeführt, bei dem die Ag-Drähte 5 in einer Richtung verteilt sind. Andererseits wurde eine solche Probe hergestellt, bei der die Ag-Drähte 5 in zwei Richtungen verteilt waren (X-Richtung, Y-Richtung). Zunächst war die Anwendung der gleichen Prozesse wie den vorstehend beschriebenen auch die gleiche wie beim Beispiel 7, wobei die Drahtabmessung x mit 30 μm vorgegeben war, und das Rastermaß y war mit 75 μm vorgegeben, und die Dicke z der Ag-Schichten 4 und 10 war mit 16,5 μm vorgegeben, und dann wurden die Drähte 5 in X-Richtung verteilt.
  • Danach wurde die Leiterplatte 12 um 90° gedreht, und die anderen Drähte 5 wurden in Y-Richtung weiter darauf gebondet, während sie geeignet justiert wurden, um keinen Kontakt zwischen Drähten zu verursachen. Dann wurden auf den Bereichen der Drähte 5 bei der Höhe von 80% oder weniger der maximalen Schlingenhöhe d1 sukzessive die Sn-Schicht 8 und das Halbleiterelement 9 montiert, auf dem die Ag-Schicht 10 ausgebildet war (Halbleiterelement-Montage-Schritt).
  • Dieses Zwischenprodukt wurde den gleichen Prozessen wie denen bei den Beispielen 1 bis 14 unterzogen, um dadurch jedes der Vergleichsbeispiele 5 und 6 herzustellen. Der Unterschied zwischen dem Vergleichsbeispiel 5 und dem Vergleichsbeispiel 6 liegt in der Dicke der Sn-Schicht 8, und die Dicke betrug 50 μm im Fall des Vergleichsbeispiels 5 und 40 μm im Fall des Vergleichsbeispiels 6.
  • Für jedes der Vergleichsbeispiele 5 und 6 wurde bei Verwendung des REM ein legierungsbildender Zustand beobachtet, und die Hohlraum-Rate wurde aus dem Transmissions-Röntgenbild berechnet. Im Ergebnis war in dem Vergleichsbeispiel 5, bei dem die Dicke der Sn-Schicht 8 einen Wert von 50 μm besaß, eine Phase nur mit Sn vorhanden, und somit war der legierungsbildende Zustand nicht ausgezeichnet; und darüber hinaus betrug die Hohlraum-Rate 15% und konnte die Soll-Bedingung von 10% oder weniger nicht erreichen. Im Vergleichsbeispiel 6, bei dem die Dicke der Sn-Schicht 8 40 μm betrug, ist der legierungsbildende Zustand ausgezeichnet; die Hohlraum-Rate war jedoch sehr viel schlechter, so dass sie 20% betrug, da die Menge an Sn nicht ausreichend war und die Hohlräume nicht vollständig verschwanden.
  • Bei der Halbleitereinheit 30 gemäß Ausführungsform 1 wird eine intermetallische Ag-Sn-Verbindung aus Ag3Sn (der Schmelzpunkt beträgt etwa 470°C), die sogar bei 300°C nicht schmilzt, in dem Bond-Bereich zwischen der Leiterplatte 12 und dem Halbleiterleiterelement 9 etc. gebildet, und zwar in einem Bond-Bereich, in dem ein Bonden zwischen den Bond-Objekten derart durchgeführt wird, dass die Legierungsschicht 13 gebildet werden kann, die einen hohen Schmelzpunkt aufweist.
  • Bei der Halbleitereinheit 30 gemäß Ausführungsform 1 sind die Ag-Schichten 4, 10 auf den Bond-Objekten ausgebildet, wie beispielsweise auf der Leiterplatte 12, dem Halbleiterelement 9 und dergleichen, und auf der Ag-Schicht 4 der Leiterplatte 12, die eines der Bond-Objekte ist, ist eine Vielzahl von Ag-Drähten 5 auf einer Ebene lediglich in einer Richtung verteilt, so dass die Drahtstruktur 20 gebildet wird, die derart gebondet wird, dass verhindert wird, dass ihre Ag-Drähte 5 zum Zeitpunkt des Bondens heraus fließen.
  • Die Halbleitereinheit 30 gemäß Ausführungsform 1 ist dadurch charakterisiert, dass sie eine Legierungsschicht 13, die aus der intermetallischen Verbindung aus Ag3Sn besteht (der Schmelzpunkt beträgt ungefähr 470°C), und Ag aufweist, die durch Schmelzen von Sn auf der Leiterplatte 21 mit angebrachten Drähten erhalten wird, in der die Drahtstruktur 20 auf der Ag-Schicht 4 auf der Leiterplatte 12 ausgebildet ist.
  • Bei der Halbleitereinheit 30 gemäß Ausführungsform 1 ist es möglich, eine intermetallische Verbindung aus Ag3Sn mit einem hohen Schmelzpunkt in einem Zustand mit reduzierten Hohlräumen in dem Bond-Bereich zwischen der Leiterplatte 12 und dem Halbleiterelement 9 etc. zu bilden, und zwar in dem Bond-Bereich, in dem ein Bonden zwischen den Bond-Objekten durchgeführt wird.
  • Bei der Halbleitereinheit 30 gemäß Ausführungsform 1 sind die Ag-Drähte 5 in einer Richtung verteilt, so dass in Bezug auf Hohlräume, die in keinem geringen Ausmaß erzeugt worden wären, wenn Sn geschmolzen wurde, um die intermetallische Verbindung Ag3Sn zu bilden, die Routen geschaffen wurden, durch welche die Hohlräume verschwinden. So wird es möglich, die Hohlräume im Vergleich zu dem Fall eines Drahtnetzes zu reduzieren, bei dem Ag-Drähte in der X-Richtung und der Y-Richtung verteilt sind.
  • Da die Ag-Drähte 5 verwendet werden, wird ferner dem Bond-Bereich zwischen der Leiterplatte 12 und dem Halbleiterelement 9 etc. eine ausreichende Menge an Ag von den Drähten 5 und den Ag-Schichten zugeführt, so dass es möglich ist, die intermetallische Verbindung aus Ag3Sn mit einer ausreichenden Dicke zu bilden und somit eine Bond-Dicke, und zwar die Dicke der Legierungsschicht 13, gleichmäßig zu machen.
  • Da bei der Halbleitereinheit 30 gemäß Ausführungsform 1 in dem Bond-Bereich zwischen der Leiterplatte 12 und dem Halbleiterelement 9 etc. kein Bereich mit einer äußerst geringen Bond-Dicke entsteht, liegt ein Effekt dahingehend vor, dass das Entstehen eines Risses bei dem Bond-Bereich unterbunden wird.
  • Es ist anzumerken, dass die Atmosphäre zum Zeitpunkt des Bondens nicht auf die von Ameisensäure beschränkt ist und es auch eine Atmosphäre aus Essigsäure, Zitronensäure, Toluolsäure oder Wasserstoff sein kann. Bei den momentan beschriebenen Experimenten war die Abmessung des Ag-Drahts (Drahtdurchmesser x) mit 12 μm bis 50 μm gegeben. Es wurde angenommen, dass ihre Grenze in der herkömmlichen Draht-Bond-Vorrichtung bei ungefähr 50 μm liegt; wenn die Bond-Vorrichtung jedoch so angepasst werden kann, dass sie in der Lage ist, einen Draht zu bonden, der stärker als 50 μm ist, dann ist die Abmessung des Ag-Drahts nicht auf 12 μm bis 50 μm beschränkt.
  • Wenn jedoch die Drahtabmessung größer als 50 μm gemacht wird, dann wird das Rastermaß y notwendigerweise größer, und somit nimmt das Volumen zu, das von Ag3Sn zu bedecken ist, so dass es erforderlich ist, dass die Ag-Schichten 4 und 10 viel dicker sind. Dies verursacht eine Zunahme der Kosten und ist somit nicht erstrebenswert. Des Weiteren erhöht dies die Herstellungskosten und verlängert die Taktzeit, da die Temperatur und die Zeit für ein Bilden von Ag3Sn höher und länger sein müssen, was somit nicht erstrebenswert ist.
  • Wenn im Gegensatz dazu die Abmessung des Ag-Drahts kleiner als 12 μm ist, dann ist es schwierig, die Drähte stabil auszudehnen, womit eine Möglichkeit geschaffen wird, dass der Draht zum Zeitpunkt des Ausdehnens der Drähte oder des Draht-Bondens bricht, und somit ist dies nicht erstrebenswert. Dementsprechend haben die Abmessungen des Ag-Drahts bevorzugt Werte von 12 μm bis 50 μm.
  • Der Druck, der zum Zeitpunkt des Bondens anzuwenden ist, muss nur den schwebenden Draht 5 ordnungsgemäß herunterdrücken, und ähnliche Effekte können bei 0,1 MPa oder mehr erzielt werden. Wenn der angewendete Druck geringer als 0,1 MPa ist, dann ist es schwierig, eine Last ordnungsgemäß anzuwenden, so dass die Bond-Dicke instabil wird. Wenn indessen ein Anwendungsdruck von etwa 1 MPa nach dem Bonden des Ag-Drahts, jedoch vor dem Bonden in der reduktiven Atmosphäre bereits einmal angewendet worden ist, wird die Form jedes Ag-Drahts zum Zeitpunkt des Bondens stabiler, und somit ist dies erstrebenswert.
  • Die Temperatur und die Zeitdauer zum Zeitpunkt des Bondens sind beliebige Bedingungen, die angewendet werden, bis Ag und Sn ihre Interdiffusion beenden. Die Wachstumsraten von Ag3Sn wurden aus Experimenten ermittelt, deren Resultate in 12 gezeigt sind. 12 ist eine Tabelle, welche die Dicke bei jeder Temperatur und jeder Zeitdauer der intermetallischen Verbindung aus Ag3Sn der Erfindung zeigt.
  • Proben wurden jeweils hergestellt, indem ein 300 μm dickes Sn-Kügelchen auf einer 1 mm dicken Ag-Platte von 10 mm × 10 mm Abmessungen angebracht wurde und diese einer Wärmebehandlung unter beliebigen Bedingungen hinsichtlich Temperatur und Zeitdauer in der durch Ameisensäure reduktiven Atmosphäre unterzogen wurden. Danach wurde unter Verwendung des REM eine Beobachtung des Querschnitts ausgeführt, um die Dicke von Ag3Sn zu untersuchen. Die Resultate sind in 12 gezeigt, und die unter den Bedingungen von 250°C und 1 Minute wärmebehandelten Proben wiesen im Durchschnitt sogar eine Dicke von 3,8 μm auf.
  • Für Referenzzwecke wurde ein 300 μm dickes Sn-Kügelchen auf einer 1 mm dicken Cu-Platte mit Abmessungen von 10 mm × 10 mm angebracht, und sie wurden unter beliebigen Bedingungen in der durch Ameisensäure erzeugten Reduktions-Atmosphäre einer Wärmebehandlung unterzogen, und danach wurde unter Verwendung des REM eine Beobachtung des Querschnitts ausgeführt, um die Dicke einer Legierungsschicht aus Cu und Sn zu untersuchen. Daraus ergab sich die Bestätigung, dass die Dicke etwa 0,7 μm betrug und somit die Diffusion von Ag 5-Mal bis 6-Mal schneller ist.
  • Bei den vorstehend beschriebenen Fällen wurde eine Schicht mit 100% Sn als folienartige Sn-Schicht 8 verwendet; dies ist jedoch nicht einschränkend. Zum Beispiel kann in Sn zumindest eine von den Substanzen Ag, Cu, Sb, Bi, In, Zn, Mg, Si, P, Ga, Ni, Co und Ge enthalten sein.
  • Als ein Material für die Drähte 5 ist Ag bevorzugt; aber abgesehen von Ag kann ein ähnlicher Effekt auch mit Ni, Cu, Fe oder Au erzielt werden. Wenn das Material der Drähte 5 ein anderes als Ag ist, werden anstelle der Ag-Schicht 4 und der Ag-Schicht 10 Schichten aus einem Material verwendet, die dem der Drähte 5 entsprechen. Ferner kann bei dem Ag der Drähte 5 zumindest eine Substanz von Pd, Ni, Cu, Fe, Au, Pt, Al, Sn, Sb, Ti und P hinzugefügt werden.
  • Des Weiteren ist der Bond-Bereich nicht auf einen Bond-Bereich zwischen einem Halbleiterelement 9 und einer Leiterplatte 12 beschränkt und kann als ein Bond-Bereich zum Beispiel zwischen der Leiterplatte 12 und einer Wärmeabführungsplatte, die darunter angeordnet ist, oder dem Halbleiterelement 9 und einem Leiterrahmen verwendet werden.
  • Wenngleich das Halbleiterelement 9 ein übliches Element aus einem Silicium-Wafer als einem Basiselement sein kann, kann gemäß der Erfindung ein sogenanntes Halbleitermaterial mit einer breiten Bandlücke angewendet werden, das eine breitere Bandlücke als Silicium aufweist, wie beispielsweise Siliciumcarbid (SiC), ein Material aus einer Galliumnitrid(GaN)-Reihe oder Diamant. Während es nicht erforderlich ist, den Typ der Einheit des Halbleiterelements 9 zu beschränken, kann ein Schaltelement, wie beispielsweise ein IGBT (Insulated Gate Bipolar Transistor, Bipolartransistor mit isoliertem Gate) und ein MOSFET (Metal Oxide Semiconductor Field-Effect-Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor), oder ein Gleichrichterelement montiert werden, wie beispielsweise eine Diode.
  • Wenn zum Beispiel Siliciumcarbid (SiC), ein Material mit einer Galliumnitrid(GaN)-Reihe oder Diamant für das Halbleiterelement 9 verwendet wird, das als ein Schaltelement oder ein Gleichrichterelement dient, wird es möglich, die Effizienz eines Leistungsmoduls zu verbessern, da seine Leistungsverlust geringer als bei einem herkömmlicherweise verwendeten Element ist, das aus Silicium (Si) gebildet ist.
  • Da ferner seine Spannungsfestigkeitseigenschaft groß ist und seine zulässige Stromdichte ebenfalls hoch ist, wird es möglich, ein entsprechendes Leistungsmodul zu verkleinern. Des Weiteren ist die Wärmebeständigkeit des Halbleiterelements mit breiter Bandlücke hoch und ermöglicht somit einen Betrieb bei hoher Temperatur, so dass dies ein Verkleinern von Wärmeabführungs-Rippen und eine Substitution eines wassergekühlten Teils durch einen luftgekühlten Typ ermöglicht. Somit wird es möglich, ein mit einer Wärmeabführungs-Rippe versehenes Leistungsmodul weiter zu verkleinern.
  • Wie vorstehend beschrieben, ist bei der Halbleitereinheit 30 gemäß Ausführungsform 1 dieses dadurch charakterisiert, dass sie eine Legierungsschicht 13 aufweist, die sandwichartig zwischen der ersten Ag-Schicht 4, die auf der Montageplatte (der Leiterplatte 12) ausgebildet ist, und der zweiten Ag-Schicht 10 eingefügt ist, die auf dem Halbleiterelement 9 ausgebildet ist, wobei die Legierungsschicht 13 eine intermetallische Verbindung aus Ag3Sn enthält, die durch Ag-Komponenten der ersten Ag-Schicht und der zweiten Ag-Schicht sowie Sn gebildet wird, und dass sie eine Vielzahl von Drähten 5 aufweist, die Ag enthalten und die so angeordnet ist, dass sie sich von dem nach außen gewandten Randbereich der Legierungsschicht 13 aus erstrecken.
  • Und zwar weist sie eine Struktur auf, bei der die Vielzahl von Drähten 5, die Ag enthalten, mit der Legierungsschicht 13 verbunden ist, welche die intermetallische Verbindung aus Ag3Sn enthält, so dass in Bezug auf Hohlräume, die zum Zeitpunkt des Bildens der Legierungsschicht 13 in keinem geringen Ausmaß erzeugt worden wären, Routen zwischen den Drähten 5 geschaffen werden, mit welchen die Hohlräume verschwinden. Somit ist es möglich, eine intermetallische Verbindung mit einem hohen Schmelzpunkt in einem Zustand mit reduzierten Hohlräumen in dem Bond-Bereich zu bilden, in dem ein Bonden zwischen den Bond-Objekten durchgeführt wird.
  • Des Weiteren ist das Verfahren zur Herstellung der Halbleitereinheit 30 gemäß Ausführungsform 1 dadurch charakterisiert, dass es Folgendes aufweist:
    einen Drahtstruktur-Bildungs-Schritt zum Bilden der Drahtstruktur 20, bei der die Vielzahl von Drähten 5, die Ag enthalten, in parallelen oder in radialen Richtungen auf der ersten Ag-Schicht 4 angeordnet wird, die auf der Montageplatte (der Leiterplatte 12) ausgebildet ist;
    einen Halbleiterelement-Montage-Schritt, um auf der Drahtstruktur 20 durch die Sn-Schicht 8 das Halbleiterelement 9 zu montieren, dessen Montageoberfläche ein Gebiet aufweist, das kleiner als das umrissene Gebiet der Drahtstruktur 20 ist und in dem die zweite Ag-Schicht 10 auf der Montageoberfläche ausgebildet ist; und
    einen Legierungsschicht-Bildungs-Schritt zum Durchführen einer Wärmebehandlung nach dem Halbleiterelement-Montage-Schritt, um so die Legierungsschicht 13, die eine intermetallische Verbindung aus Ag3Sn enthält, in dem Bond-Bereich zu bilden, in dem die Montageplatte (die Leiterplatte 12) und das Halbleiterelement 9 zusammen gebondet werden.
  • Somit können in Bezug auf Hohlräume, die bei dem Legierungsschicht-Bildungs-Schritt in keinem geringen Ausmaß erzeugt werden, Routen geschaffen werden, durch welche die Hohlräume beseitigt werden. Somit ist es möglich, in dem Bond-Bereich, in dem ein Bonden zwischen den Bond-Objekten durchgeführt wird, eine intermetallische Verbindung mit einem hohen Schmelzpunkt in einem Zustand mit reduzierten Hohlräumen zu bilden.
  • AUSFÜHRUNGSFORM 2
  • Die angeordnete Form der Ag-Drähte 5 ist nicht auf die in Ausführungsform 1 gezeigte angeordnete Form beschränkt und kann zum Beispiel eine solche angeordnete Form sein, bei der die Drähte radial angeordnet sind, wie in 13 gezeigt. 13 ist ein Diagramm, das die Anordnung der Drähte gemäß Ausführungsform 2 der Erfindung zeigt.
  • Die Drahtstruktur 20, die in 13 gezeigt ist, bietet ein Beispiel, bei dem Bereiche, die durch vier Drähte 5a1, 5a2, 5a3, 5a4 unterteilt sind, hinsichtlich der Form gleich sind. Der Einfachheit halber ist ein Bereich, der zwischen dem Draht 5a1 und dem Draht 5a2 gezeigt ist, als ”ein erster Bereich” bezeichnet, derjenige zwischen dem Draht 5a2 und dem Draht 5a3 ist als ”ein zweiter Bereich” bezeichnet, derjenige zwischen dem Draht 5a3 und dem Draht 5a4 ist als ”ein dritter Bereich” bezeichnet und derjenige zwischen dem Draht 5a4 und dem Draht 5a1 ist als ”ein vierter Bereich” bezeichnet.
  • Der Draht 5a1 und der Draht 5a3 sind kollinear angeordnet, und der Draht 5a2 und der Draht 5a4 sind kollinear angeordnet. Der Draht 5a2 ist senkrecht zu dem Draht 5a1 und dem Draht 5a3 angeordnet, und der Draht 5a4 ist ebenfalls senkrecht zu dem Draht 5a1 und dem Draht 5a3 angeordnet. In dem ersten Bereich ist ein Draht 5b1 derart angeordnet, dass seine Winkel in Bezug auf den Draht 5a1 und den Draht 5a2 die gleichen sind.
  • In ähnlicher Weise ist ein Draht 5b2 in dem zweiten Bereich derart angeordnet, dass seine Winkel in Bezug auf den Draht 5a2 und den Draht 5a3 gleich sind; in dem dritten Bereich ist ein Draht 5b3 derart angeordnet, dass seine Winkel in Bezug auf den Draht 5a3 und den Draht 5a4 gleich sind; und in dem vierten Bereich ist ein Draht 5b4 derart angeordnet, dass seine Winkel in Bezug auf den Draht 5a4 und den Draht 5a1 gleich sind.
  • Es folgt eine Beschreibung hinsichtlich der Anordnung der anderen Drähte, wobei der erste Bereich als ein Beispiel angeführt wird. Ein Draht 5c1 ist derart angeordnet, dass seine Winkel in Bezug auf den Draht 5a1 und den Draht 5bl gleich sind. In ähnlicher Weise ist ein Draht 5c2 derart angeordnet, dass seine Winkel in Bezug auf den Draht 5b1 und den Draht 5a2 gleich sind. Ein Draht 5d1 ist zwischen dem Draht 5a1 und dem Draht 5c1 angeordnet, und ein Draht 5d2 ist zwischen dem Draht 5c2 und dem Draht 5a2 angeordnet.
  • Ein Draht 5e1 ist zwischen dem Draht 5c1 und dem Draht 5b1 angeordnet, und ein Draht 5e2 ist zwischen dem Draht 5b1 und dem Draht 5c2 angeordnet. Bei der Drahtstruktur 20, die in 13 gezeigt ist, wird die Form eines Außenumfangs, die durch die Anzahl von zweiunddreißig Drähten 5 entsteht, als eine abgerundete viereckige Form gegeben.
  • 14 ist ein Diagramm, das die Positionen des Halbleiterelements und der Drähte gemäß Ausführungsform 2 der Erfindung darstellt, und 15 ist eine Schnittansicht der Halbleitereinheit gemäß Ausführungsform 2 der Erfindung. In 14 und 15 sind Querschnitte gezeigt, wenn ein Schnitt bei dem Draht 5a1 und dem Draht 5a3 durchgeführt wird. 14 zeigt einen Zustand, bevor das Halbleiterelement 9 einen Kontakt mit den Drähten 5 der Leiterplatte 21 mit angebrachten Drähten herstellt. Es ist anzumerken, dass die Drähte 5 in 14 und 15, mit Ausnahme des Drahts 5a1 und des Drahts 5a3, in der Darstellung weggelassen sind.
  • Für die Halbleitereinheit 30 gemäß Ausführungsform 2 besteht bei dem Draht-Verbindungs-Schritt in dem Drahtstruktur-Bildungs-Schritt ein Unterschied dahingehend, dass die Drähte 5 von außen in Richtung zu der Mitte draht-gebondet werden; die anderen Schritte sind jedoch die gleichen. Bei dem Halbleiterelement-Montage-Schritt wird das Halbleiterelement 9 wie bei der Ausführungsform 1 an einer Stelle des Drahts 5 montiert, an der seine Schlingenhöhe d2 einen Wert von 80% oder weniger von d1 an der Montageposition des Elements besitzt. Bei der Halbleitereinheit 30 ist die Vielzahl von Drähten 5 so angeordnet, dass sie sich radial von dem nach außen gewandten Randbereich der Legierungsschicht 13 aus erstrecken.
  • Bei der Drahtstruktur 20 gemäß Ausführungsform 2 verschwinden Hohlräume, die zu dem Zeitpunkt, in dem Sn geschmolzen wird, um die intermetallische Verbindung aus Ag3Sn zu bilden, in keinem geringen Ausmaß erzeugt werden, von der Mitte in Richtung zu dem äußeren Randbereich hin.
  • Selbst bei einer Konfiguration, wie sie in 13 gezeigt ist, werden in Bezug auf die Hohlräume, die zu dem Zeitpunkt, zu dem Sn geschmolzen wird, um die intermetallische Verbindung aus Ag3Sn zu bilden, in keinem geringen Ausmaß erzeugt werden, Routen geschaffen, durch welche die Hohlräume verschwinden, so dass in ähnlicher Weise wie bei der Ausführungsform 1 ein ausgezeichnetes Bonden erzielt wird, und zwar mit einer reduzierten Anzahl von Hohlräumen.
  • Es ist anzumerken, dass bei den Konfigurationen in 13 bis 15 veranschaulicht ist, dass jeder Stitch-Bond 7 nahezu in der Mitte der Drahtstruktur 20 platziert ist; dies ist jedoch nicht beschränkend, und es ist lediglich erforderlich, dass der Stitch-Bond 7 innerhalb der Drahtstruktur 20 platziert wird.
  • Es ist anzumerken, dass im Rahmen der vorliegenden Erfindung auch Kombinationen der jeweiligen Ausführungsformen und geeignete Modifikation der angegebenen Ausführungsformen sowie Weglassungen von Merkmalen liegen, ohne den Schutzumfang der Erfindung zu verlassem.
  • Bezugszeichenliste
  • 4
    Ag-Schicht
    5, 5a
    Drähte
    5b, 5c
    Drähte
    5d, 5e
    Drähte
    5f, 5g
    Drähte
    5a1, 5a2
    Drähte
    5a3, 5a4
    Drähte
    5b1, 5b2
    Drähte
    5b3, 5b4
    Drähte
    5c1, 5c2
    Drähte
    5d1, 5d2
    Drähte
    5e1, 5e2
    Drähte
    8
    Sn-Schicht
    9
    Halbleiterelement
    10
    Ag-Schicht
    11
    Biegungsbereich
    12
    Leiterplatte
    13
    Legierungsschicht
    20
    Drahtstruktur
    30
    Halbleitereinheit

Claims (22)

  1. Halbleitereinheit, bei der ein Halbleiterelement an eine Montageplatte gebondet ist, wobei die Halbleitereinheit Folgendes aufweist: – eine Legierungsschicht, die sandwichartig zwischen einer ersten Ag-Schicht, die auf der Montageplatte ausgebildet ist, und einer zweiten Ag-Schicht eingefügt ist, die auf dem Halbleiterelement ausgebildet ist; – wobei die Legierungsschicht eine intermetallische Verbindung aus Ag3Sn enthält, die durch Ag-Komponenten der ersten Ag-Schicht und der zweiten Ag-Schicht sowie Sn gebildet ist, und eine Vielzahl von Drähten aufweist, die Ag enthalten, so angeordnet ist, dass sie sich von einem nach außen gewandten Randbereich der Legierungsschicht aus erstrecken.
  2. Halbleitereinheit nach Anspruch 1, wobei die Drähte so angeordnet sind, dass sie sich in der gleichen Richtung erstrecken.
  3. Halbleitereinheit nach Anspruch 1, wobei die Drähte so angeordnet sind, dass sie sich von dem nach außen gewandten Randbereich der Legierungsschicht aus radial erstrecken.
  4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei in den Drähten, abgesehen von Ag, zumindest eine von den Substanzen Pd, Ni, Cu, Fe, Au, Pt, Al, Sn, Sb, Ti und P hinzugefügt ist.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei das Halbleiterelement aus einem Halbleitermaterial mit einer breiten Bandlücke gebildet ist.
  6. Halbleitereinheit nach Anspruch 5, wobei das Halbleitermaterial mit einer breiten Bandlücke eines von Siliciumcarbid, einem Material aus einer Galliumnitrid-Reihe und Diamant ist.
  7. Verfahren zur Herstellung einer Halbleitereinheit, um eine Halbleitereinheit herzustellen, bei der ein Halbleiterelement an eine Montageplatte gebondet wird, wobei das Verfahren zur Herstellung einer Halbleitereinheit Folgendes aufweist: – einen Drahtstruktur-Bildungs-Schritt, um eine Drahtstruktur zu bilden, bei der eine Vielzahl von Drähten, die Ag enthalten, parallel oder radial auf einer ersten Ag-Schicht angeordnet werden, die auf der Montageplatte gebildet wird; – einen Halbleiterelement-Montage-Schritt, um auf der Drahtstruktur durch eine Sn-Schicht das Halbleiterelement zu montieren, dessen Montageoberfläche ein Gebiet aufweist, das kleiner als ein umrissenes Gebiet der Drahtstruktur ist und in dem eine zweite Ag-Schicht auf der Montageoberfläche gebildet wird; und – einen Legierungsschicht-Bildungs-Schritt, um nach dem Halbleiterelement-Montage-Schritt eine Wärmebehandlung durchzuführen, um so eine Legierungsschicht, die eine intermetallische Verbindung aus Ag3Sn enthält, in einem Bond-Bereich zu bilden, in dem die Montageplatte und das Halbleiterelement zusammen gebondet werden.
  8. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 7, wobei die Drahtstruktur in dem Drahtstruktur-Bildungs-Schritt so gebildet wird, dass sie an der Seite ihres äußeren Randbereichs einen Biegungsbereich aufweist, der eine maximale Höhe der Drahtstruktur liefert; und wobei das Halbleiterelement in dem Halbleiterelement-Montage-Schritt auf einem Bereich der Drahtstruktur bei einer Höhe montiert wird, die niedriger als 80% der maximalen Höhe ist.
  9. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 7 oder 8, wobei der Drahtstruktur-Bildungs-Schritt einen Draht-Verbindungs-Schritt aufweist, um die Drähte derart mit der ersten Ag-Schicht zu verbinden, dass die Drähte parallel zueinander sind.
  10. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 7 oder 8, wobei der Drahtstruktur-Bildungs-Schritt einen Draht-Verbindungs-Schritt aufweist, um die Drähte mit der ersten Ag-Schicht zu verbinden, während sich die Drähte von einer äußeren Seite zu einer inneren Seite der Drahtstruktur erstrecken.
  11. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 9, wobei, wenn die Dicke von jeder von der ersten Ag-Schicht und der zweiten Ag-Schicht mit z angegeben ist, der Drahtdurchmesser der Drähte mit x angegeben ist und das Rastermaß, mit dem die Drähte angeordnet sind, mit y angegeben ist, die folgenden Relationen erfüllt sind: y = 2,5x, z ≥ 0,53x, z ≥ 0,21y.
  12. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 11, wobei, wenn die Dicke der Sn-Schicht mit t angegeben ist, die folgenden Relationen erfüllt sind: t ≥ 0,68x, t ≥ 0,27y.
  13. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 7 bis 12, wobei der Drahtdurchmesser der Drähte 12 μm oder mehr, jedoch 50 μm oder weniger beträgt.
  14. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 7 bis 12, wobei die Dicke von jeder von der ersten Ag-Schicht und der zweiten Ag-Schicht 6,3 μm oder mehr, jedoch 26,3 μm oder weniger beträgt.
  15. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 9, 11 und 12, wobei das Rastermaß, mit dem die Drähte angeordnet sind, 30 μm oder mehr, jedoch 125 μm oder weniger beträgt.
  16. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 12, wobei die Dicke der Sn-Schicht 9 μm oder mehr, jedoch 37 μm oder weniger beträgt.
  17. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 7 bis 16, wobei eine Atmosphäre, bei welcher der Legierungsschicht-Bildungs-Schritt ausgeführt wird, eine von den Substanzen Ameisensäure, Essigsäure, Zitronensäure, Toluolsäure und Wasserstoff enthält.
  18. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 7 bis 16, wobei in dem Legierungsschicht-Bildungs-Schritt ein angewendeter Druck, mit dem das Halbleiterelement in Richtung zu der Montageplatte hin gepresst wird, 0,1 MPa oder mehr beträgt.
  19. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 7 bis 16, wobei in der Sn-Schicht, abgesehen von Sn, zumindest eine von den Substanzen Ag, Cu, Sb, Bi, In, Zn, Mg, Si, P, Ga, Ni, Co und Ge enthalten ist.
  20. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 7 bis 16, wobei in den Drähten, abgesehen von Ag, zumindest eine von den Substanzen Pd, Ni, Cu, Fe, Au, Pt, Al, Sn, Sb, Ti und P hinzugefügt wird.
  21. Verfahren zur Herstellung einer Halbleitereinheit nach einem der Ansprüche 7 bis 20, wobei das Halbleiterelement aus einem Halbleitermaterial mit breiter Bandlücke gebildet wird.
  22. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 21, wobei das Halbleitermaterial mit einer breiten Bandlücke eines von Siliciumcarbid, einem Material aus einer Galliumnitrid-Reihe und Diamant ist.
DE112014003203.4T 2013-07-10 2014-03-27 Halbleitereinheit und Verfahren zur Herstellung derselben Active DE112014003203B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013144181 2013-07-10
JP2013-144181 2013-07-10
PCT/JP2014/058852 WO2015004956A1 (ja) 2013-07-10 2014-03-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE112014003203T5 true DE112014003203T5 (de) 2016-04-07
DE112014003203B4 DE112014003203B4 (de) 2019-08-01

Family

ID=52279654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014003203.4T Active DE112014003203B4 (de) 2013-07-10 2014-03-27 Halbleitereinheit und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (1) US9536855B2 (de)
JP (1) JP6029756B2 (de)
CN (1) CN105247666B (de)
DE (1) DE112014003203B4 (de)
WO (1) WO2015004956A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017140639A (ja) * 2016-02-12 2017-08-17 国立大学法人大阪大学 接合材、接合材の製造方法、接合構造体の作製方法
WO2018008168A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 半導体装置及びその製造方法
US10763192B2 (en) 2017-12-07 2020-09-01 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3347279B2 (ja) 1997-12-19 2002-11-20 三菱電機株式会社 半導体装置およびその製造方法
US6822331B2 (en) * 2001-06-14 2004-11-23 Delphi Technologies, Inc. Method of mounting a circuit component and joint structure therefor
JP3836349B2 (ja) 2001-09-27 2006-10-25 株式会社東芝 半導体装置およびその製造方法
JP2004174522A (ja) 2002-11-25 2004-06-24 Hitachi Kyowa Engineering Co Ltd 複合はんだ、その製造方法および電子機器
JP2005032834A (ja) * 2003-07-08 2005-02-03 Toshiba Corp 半導体チップと基板との接合方法
JP2005236019A (ja) 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
CN101432095B (zh) * 2006-04-28 2013-01-16 株式会社电装 泡沫焊锡和电子器件
JP2009164261A (ja) 2007-12-28 2009-07-23 Seiko Epson Corp 半導体装置および電子機器
EP2506299A4 (de) * 2009-11-27 2014-09-17 Toyota Motor Co Ltd Halbleiterbauelement und verfahren zu seiner herstellung
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8592986B2 (en) * 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP5444299B2 (ja) 2011-09-02 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN105247666B (zh) 2017-12-01
WO2015004956A1 (ja) 2015-01-15
US9536855B2 (en) 2017-01-03
DE112014003203B4 (de) 2019-08-01
CN105247666A (zh) 2016-01-13
US20160035691A1 (en) 2016-02-04
JP6029756B2 (ja) 2016-11-24
JPWO2015004956A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP5613914B2 (ja) パワーモジュール用基板
JP6307832B2 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
CN202454546U (zh) 半导体器件
JP5585746B2 (ja) 高温鉛フリーはんだ合金
US9968012B2 (en) Heat-sink-attached power module substrate, heat-sink-attached power module, and method for producing heat-sink-attached power module substrate
CN105189109B (zh) 接合体、功率模块用基板及自带散热器的功率模块用基板
US6563225B2 (en) Product using Zn-Al alloy solder
KR101083618B1 (ko) 파워 모듈용 기판의 제조 방법, 파워 모듈용 기판, 및 파워 모듈
TWI243082B (en) Electronic device
JP6111764B2 (ja) パワーモジュール用基板の製造方法
US5227662A (en) Composite lead frame and semiconductor device using the same
JP5369682B2 (ja) フォームはんだおよび電子部品
US7482685B2 (en) Ceramic circuit board, method for making the same, and power module
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
KR100684240B1 (ko) 반도체 장치 및 그 제조 방법
US8242387B2 (en) Electronic component storing package and electronic apparatus
JP4964009B2 (ja) パワー半導体モジュール
US7355853B2 (en) Module structure and module comprising it
KR20120032497A (ko) 반도체장치 및 그 제조방법
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
WO2013094213A1 (ja) セラミックス銅回路基板とそれを用いた半導体装置
US8039317B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
US9425168B2 (en) Stud bump and package structure thereof and method of manufacturing the same
JP2006179735A (ja) 半導体装置およびその製造方法
US8247911B2 (en) Wire bonding structure and method for forming same

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final