DE112004003046B4 - Power semiconductor devices - Google Patents

Power semiconductor devices

Info

Publication number
DE112004003046B4
DE112004003046B4 DE112004003046.3T DE112004003046T DE112004003046B4 DE 112004003046 B4 DE112004003046 B4 DE 112004003046B4 DE 112004003046 T DE112004003046 T DE 112004003046T DE 112004003046 B4 DE112004003046 B4 DE 112004003046B4
Authority
DE
Germany
Prior art keywords
trench
gate
trenches
gate electrode
plurality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112004003046.3T
Other languages
German (de)
Inventor
Joseph A. Yedinak
Nathan Lawrence Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US53379003P priority Critical
Priority to US60/533,790 priority
Priority to US58884504P priority
Priority to US60/588,845 priority
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Application granted granted Critical
Publication of DE112004003046B4 publication Critical patent/DE112004003046B4/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41741Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • H01L2924/13034Silicon Controlled Rectifier [SCR]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Halbleitervorrichtung (3300) mit: Semiconductor device (3300) with:
– einem Driftbereich (3306) von einem ersten Leitfähigkeitstyp, - a drift region (3306) of a first conductivity type,
– einem Wannenbereich (p), der sich über dem Driftbereich (3306) erstreckt und einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, - extending a well region (p), which extends over the drift region (3306) and having a second conductivity type which is opposite to the first conductivity type,
– einer Mehrzahl von aktiven Gräben (3302), die sich durch den Wannenbereich (p) und in den Driftbereich (3306) erstrecken, wobei innerhalb eines jeden der Mehrzahl von aktiven Gräben (3302) gebildet sind: - a plurality of active trenches (3302) extending through the well region (p) and into the drift region (3306) being formed within each of the plurality of active trenches (3302):
– eine erste leitfähige Gate-Elektrode (3310), die entlang einer ersten Grabenseitenwand angeordnet und gegenüber dieser isoliert ist, - a first conductive gate electrode (3310) disposed along a first grave side wall and insulated from this,
– eine zweite leitfähige Gate-Elektrode (3310), die entlang einer zweiten Grabenseitenwand angeordnet und gegenüber dieser isoliert ist, - a second conductive gate electrode (3310) disposed along a second grave side wall and insulated from this,
– eine leitfähige Abschirmelektrode (3311), die zwischen der ersten (3310) und der zweiten (3310) leitfähigen Gate-Elektrode angeordnet ist, wobei die Abschirmelektrode (3311) gegenüber der ersten (3310) und der zweiten (3310) Gate-Elektrode isoliert ist und sich tiefer in den Graben (3302) erstreckt als die erste (3310) und die zweite (3310) Gate-Elektrode, wobei sich das leitfähige Abschirm-Poly vertikal bis zu der Siliziumoberfläche entlang der Höhe des Grabens erstreckt, bis oberhalb einer Hohe der ersten und zweiten leitfähigen Gate-Elektroden, - a conductive shield electrode (3311), the conductive gate electrode is arranged between the first (3310) and second (3310), wherein the shield electrode (3311) opposite the first (3310) and second (3310) gate electrode isolated and deeper into the trench (3302) than the first (3310) and the second (3310) gate electrode, wherein the conductive shield poly up to the silicon surface along the height of the trench extends vertically to above a height the first and second conductive gate electrodes,
– Source-Bereichen (n + ) mit dem ersten Leitfähigkeittyp, die innerhalb des Wannenbereichs (p) und benachbart zu der Mehrzahl von aktiven Gräben (3302) gebildet sind, und - source regions (n +) of the first conductivity type formed within the well region (p) and adjacent the plurality of active trenches (3302), and
– einem Umfangsgraben (2603A, 3213), der sich zumindest teilweise um die Mehrzahl von aktiven Gräben (3302) erstreckt, so dass zumindest einige der Gräben (3302) der Mehrzahl von aktiven Gräben (3302) senkrecht zu dem Umfangsgraben (2603A, 3213) sind, - a perimeter trench (2603a, 3213) which extends at least partially around the plurality of active trenches (3302), so that at least some of the trenches (3302) of the plurality of active trenches (3302) perpendicular to the perimeter trench (2603a, 3213) are,
wobei die leitfähige Abschirmelektrode (3311) mit der Source-Metallisierung elektrisch leitend verbunden ist, wobei der Umfangsgraben (2603A, 3213) mit einem Dielektrikum (2605A) ausgekleidet und mit leitfähigem Material (2607A) gefüllt ist, wherein the conductive shield electrode (3311) is electrically conductively connected to the source metallization of the perimeter trench (2603a, 3213) lined with a dielectric (2605a) and with a conductive material (2607a) is filled,
wobei die erste leitfähige Gate-Elektrode (3310) und die zweite leitfähige Gate-Elektrode (3310) entlang einer dritten Dimension innerhalb der Mehrzahl von aktiven Gräben (3302) verbunden sind. wherein the first conductive gate electrode (3310) and the second conductive gate electrode (3310) along a third dimension within the plurality of active trenches (3302) are connected.

Description

  • HINTERGRUND DER ERFINDUNG BACKGROUND OF THE INVENTION
  • Die vorliegende Erfindung betrifft im Allgemeinen Halbleitervorrichtungen und im Besonderen verschiedene Ausführungsformen für verbesserte Leistungshalbleitervorrichtungen, wie etwa Transistoren und Dioden, und deren Herstellungsverfahren, einschließlich Packages und Schaltungen, die selbige enthalten. The present invention relates generally to semiconductor devices and, in particular, various embodiments for improved performance semiconductor devices such as transistors and diodes, and the manufacturing method thereof, including packages and circuits containing same.
  • Die Schlüsselkomponente in Leistungselektronikanwendungen ist der Festkörperschalter. The key component in power electronic applications is the solid state switch. Von der Zündsteuerung in Kraftfahrzeuganwendungen bis hin zu batteriebetriebenen elektronischen Geräten von Endverbrauchern sowie zu Leistungsumwandlern in industriellen Anwendungen gibt es einen Bedarf für einen Leistungsschalter, der die Anforderungen der besonderen Anwendung optimal erfüllt. From the ignition control in automotive applications to battery-powered electronic devices by end users as well as power converters in industrial applications there is a need for a power switch that best meets the requirements of the particular application. Festkörperschalter, die beispielsweise den Leistungs-Metalloxid-Halbleiter-Feldeffekttransistor (Leistungs-MOSFET), den Bipolar-Transistor mit isoliertem Gate (IGBT) und verschiedene Arten von Thyristoren umfassen, haben sich fortlaufend weiterentwickelt, um diesen Bedarf zu erfüllen. Solid-state switch, for example, the power metal oxide semiconductor field effect transistor (power MOSFET), the bipolar transistor with insulated gate (IGBT) include and various types of thyristors have been continuously developed to meet this need. Im Fall des Leistungs-MOSFET sind beispielsweise doppelt diffundierte Strukturen (DMOS) mit lateralem Kanal (z. B. In the case of the power MOSFET, for example, double-diffused structures (DMOS) (with a lateral channel z. B. US 4 682 405 A US 4,682,405 A für Blanchard et al.), Trench-Gate-Strukturen (z. B. (Blanchard et al.), The trench-gate structures z. B. US Patent Nr. 6,429,481 US Pat. No. 6,429,481 für Mo et al.) und verschiedene Techniken zum Ladungsausgleich im Transistordriftbereich (zB (Mo et al.) And various techniques for charge balancing in the transistor drift region for example, US 4 941 026 A US 4941026 A für Temple for Temple US 5 216 275 A US 5216275 A für Chen und Chen and US 6 081 009 A US 6081009 A für Neilson) neben vielen anderen Techniken entwickelt worden, um die differierenden und häufig im Widerstreit stehenden Leistungsanforderungen anzusprechen. designed for Neilson), among many other techniques to address the differing and often standing in conflict with performance requirements.
  • Einige der definierenden Leistungseigenschaften für den Leistungsschalter sind sein Ein-Widerstand, die Durchbruchspannung und die Schaltgeschwindigkeit. Some of the defining performance characteristics for the power switch are its on-resistance, breakdown voltage and switching speed. Abhängig von den Anforderungen einer besonderen Anwendung wird eine unterschiedliche Betonung auf jedes dieser Leistungsfähigkeitskriterien gelegt. Depending on the requirements of a particular application, a different emphasis is placed on each of these performance criteria. Beispielsweise für Leistungsanwendungen von größer als ungefähr 300–400 Volt zeigt der IGBT einen inhärent niedrigeren Ein-Widerstand im Vergleich mit dem Leistungs-MOSFET, aber seine Schaltgeschwindigkeit ist aufgrund seiner langsameren Ausschaltkennlinien niedriger. For example, for power applications greater than about 300-400 volts, the IGBT shows an inherently lower on-resistance in comparison with the power MOSFET, but its switching speed is lower due to its slower turn-off characteristics. Deshalb ist der IGBT für Anwendungen von mehr als 400 Volt mit niedrigen Schaltfrequenzen, die einen niedrigen Ein-Widerstand erfordern, der bevorzugte Schalter, wohingegen der Leistungs-MOSFET häufig die Vorrichtung der Wahl für relativ höherfrequentige Anwendungen ist. Therefore, the IGBT for applications greater than 400 volts with low switching frequencies requiring low on-resistance, the preferred switch while the power MOSFET is often the device of choice for relatively höherfrequentige applications. Wenn die Frequenzanforderungen einer gegebenen Anwendung die Art von Schalter, die verwendet wird, vorschreiben, bestimmen die Spannungsanforderungen die konstruktive Ausbildung des besonderen Schalters. If the frequency requirements of a given application, the type of switch used dictate, the voltage requirements determine the structural design of the particular switch. Beispielsweise im Fall des Leistungs-MOSFET stellt die Verbesserung des Spannungsleistungsvermögens des Transistors, während ein niedriger R DSon aufrechterhalten wird, wegen der proportionalen Beziehung zwischen dem Drain-Source-Ein-Widerstand R DSon und der Durchbruchspannung eine Herausforderung dar. Um diese Herausforderung anzusprechen, sind verschiedene Ladungsausgleichsstrukturen in dem Transistordriftbereich mit unterschiedlichen Graden an Erfolg entwickelt worden. For example, in the case of the power MOSFET, improving the voltage performance of the transistor while maintaining a low RDSon, because of the proportional relationship between the drain-source on-resistance R DSon and the breakdown voltage of a challenge. To address this challenge, various charge balancing structures have been developed in the transistor drift region with varying degrees of success.
  • Die Leistungsfähigkeitsparameter der Vorrichtung werden auch durch den Fertigungsprozess und das Verpacken des Chips beeinflusst. The performance parameters of the device are also influenced by the manufacturing process and packaging of the chip. Es sind Versuche unternommen worden, einige dieser Herausforderung durch Entwickeln einer Vielfalt von verbesserten Verarbeitungs- und Verpackungstechniken anzusprechen. Attempts have been made to address some of these challenges by developing a variety of improved processing and packaging techniques.
  • Ob dies nun in besonders tragbaren elektronischen Geräten für Endverbraucher oder Routern und Hubs in Kommunikationssystemen ist, wachsen die Arten von Anwendungen für den Leistungsschalter weiterhin mit der Ausbreitung der elektronischen Industrie an. Whether this is in particularly portable electronic devices for end users or routers and hubs in communication systems, the types of applications for the circuit breaker will continue to grow with the spread of electronic industry. Der Leistungsschalter bleibt deshalb eine Halbleitervorrichtung mit einem hohen Entwicklungspotenzial. Therefore, the circuit breaker remains a semiconductor device with a high development potential.
  • Halbleitervorrichtungen der eingangs genannten Art sind beispielsweise aus der Semiconductor devices of the type mentioned, for example, from the US 2003/0197220 A1 US 2003/0197220 A1 , der , the WO 03/023861 A2 WO 03/023861 A2 , der , the EP 1 369 927 A2 EP 1369927 A2 , der , the US 5 998 833 A US 5998833 A , der , the US 6 037 628 A US 6037628 A , der , the EP 1 168 455 A2 EP 1168455 A2 , der , the US 2003/0 006 452 A1 US 2003/0 006 452 A1 , der , the US 2003/0 080 378 A1 US 2003/0 080 378 A1 , der , the US 2003/0 047 776 A1 US 2003/0 047 776 A1 , und der , and the DE 100 38 177 A1 DE 100 38 177 A1 bekannt geworden. known.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG BRIEF SUMMARY OF THE INVENTION
  • Die vorliegende Erfindung stellt verschiedene Ausführungsformen für Leistungsvorrichtungen für eine breite Vielfalt von Leistungselektronikanwendungen bereit. The present invention provides various embodiments for power devices for a wide variety of power electronics applications. Im weiteren Sinn kombiniert ein Aspekt der Erfindung eine Anzahl von Ladungsausgleichstechniken und andere Techniken, zum Reduzieren parasitärer Kapazität, um zu verschiedenen Ausführungsformen für Leistungsvorrichtungen mit verbessertem Spannungsleistungsvermögen, höherer Schaltgeschwindigkeit und niedrigerem Ein-Widerstand zu gelangen. In a broader sense, one aspect of the invention combines a number of charge equalization techniques, and other techniques for reducing parasitic capacitance to achieve various embodiments for power devices with improved voltage performance, a higher switching speed and lower on-resistance. Ein anderer Aspekt der Erfindung stellt verbesserte Terminierungsstrukturen für Nieder-, Mittel- und Hochspannungsvorrichtungen bereit. Another aspect of the invention provides improved termination structures for low, medium and high voltage devices. Gemäß einem anderen Aspekt der Erfindung umfassen Leistungsvorrichtungen mit Ladungsausgleich Temperatur- und Strommesselemente, wie etwa Dioden, auf dem gleichen Chip. According to another aspect of the invention, power devices comprise charge-balanced temperature and current measuring elements, such as diodes, on the same chip. Andere Aspekte der Erfindung verbessern den Ersatzreihenwiderstand (ESR) oder Gate-Widerstand für Leistungsvorrichtungen. improve other aspects of the invention, the equivalent series resistance (ESR) or gate resistor for power devices.
  • Diese und andere Aspekte der Erfindung werden nachstehend ausführlicher in Verbindung mit den begleitenden Zeichnungen beschrieben. These and other aspects of the invention will be described in more detail below in conjunction with the accompanying drawings.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN BRIEF DESCRIPTION OF DRAWINGS
  • 1 1 zeigt eine Querschnittsansicht eines Abschnittes eines beispielhaften mit n-leitendem Trench-Leistungs-MOSFET; shows a cross-sectional view of a portion of an exemplary n-type trench power MOSFET;
  • 2A 2A zeigt eine beispielhafte Ausführungsform eines Doppel-Trench-Leistungs-MOSFET; shows an exemplary embodiment of a dual-trench power MOSFET;
  • 2B 2 B zeigt eine beispielhafte Ausführungsform für einen MOSFET mit planarem Gate und einer Source-Abschirm-Grabenstruktur; shows an exemplary embodiment of a MOSFET with a planar gate and a source shielding grave structure;
  • 3A 3A zeigt einen Teil einer beispielhaften Ausführungsform eines Trench-Leistungs-MOSFET mit abgeschirmtem Gate; shows part of an exemplary embodiment of a trench power MOSFET with shielded gate;
  • 3B 3B veranschaulicht eine alternative Ausführungsform für einen Trench-Leistungs-MOSFET mit abgeschirmtem Gate, der die Doppel-Trench(Graben)struktur von illustrates an alternative embodiment for a trench power MOSFET with shielded gate of the double trench (trench) structure of 2A 2A mit der abgeschirmten Gate-Struktur von with the shielded gate structure of 3A 3A kombiniert; combined;
  • 4A 4A ist ein vereinfachtes partielles Diagramm einer beispielhaften Ausführungsform eines Doppel-Gate-Trench-Leistungs-MOSFET; is a simplified partial diagram of an exemplary embodiment of a dual gate trench power MOSFET;
  • 4B 4B zeigt einen beispielhaften Leistungs-MOSFET, der eine planare Doppel-Gate-Struktur mit Trench-Elektroden zur vertikalen Ladungssteuerung kombiniert; shows an exemplary power MOSFET that combines a planar dual gate structure with trench electrodes for vertical charge control;
  • 4C 4C zeigt eine beispielhafte Implementierung eines Leistungs-MOSFET, der die Techniken mit Doppel-Gate und abgeschirmtem Gate innerhalb des gleichen Grabens (Trench) kombiniert; shows an exemplary implementation of a power MOSFET that combines the techniques of double-gate and shielded gate within the same trench (trench);
  • 4D 4D und and 4E 4E sind Querschnittsdiagramm von alternativen Ausführungsformen für einen Leistungs-MOSFET mit einer tiefen Body-Struktur; are cross-sectional diagram of alternative embodiments for a power MOSFET with a deep body structure;
  • 4F 4F und and 4G 4G veranschaulichen den Einfluss von mit einem Graben versehenen tiefen Body-Strukturen auf die Verteilung von Potenziallinien innerhalb des Leistungs-MOSFETs in der Nähe der Gate-Elektrode; illustrate the effect of trench provided with a deep body structures on the distribution of potential lines within the power MOSFET in the vicinity of the gate electrode;
  • 6 6 zeigt eine vereinfachte Querschnittsansicht eines Leistungs-MOSFET, der eine beispielhafte vertikale Ladungssteuerstruktur mit einer abgeschirmten Gate-Struktur kombiniert; shows a simplified cross-sectional view of a power MOSFET that combines an exemplary vertical charge control structure with a shielded gate structure;
  • 7 7 zeigt eine vereinfachte Querschnittsansicht eines anderen Leistungs-MOSFET, der eine beispielhafte vertikale Ladungssteuerstruktur mit einer Doppel-Gate-Struktur kombiniert; shows a simplified cross-sectional view of another power MOSFET that combines an exemplary vertical charge control structure with a double-gate structure;
  • 12 12 zeigt eine beispielhafte Ausführungsform für Leistungs-MOSFETs, die Techniken mit abgeschirmtem Gate und Doppel-Gate jeweils mit Ladungsausgleich über eine vergrabene Diode kombinieren; shows an exemplary embodiment of power MOSFETs, the techniques shielded gate and dual gate combine each charge balanced over a buried diode;
  • 14 14 zeigt eine vereinfachte Ausführungsform eines beispielhaften Leistungstransistors vom Akkumulationsmodus mit abwechselnden Leitfähigkeitsbereichen, die parallel zum Stromfluss angeordnet sind; shows a simplified embodiment of an exemplary power transistor accumulation mode with alternate conductivity regions arranged in parallel to the current flow;
  • 15 15 ist ein vereinfachtes Diagramm einer anderen Vorrichtung vom Akkumulationsmodus mit Trench-Elektroden zu Ladungsausbreitungszwecken; is a simplified diagram of another device of the accumulation mode with trench electrode to charge spreading purposes;
  • 16 16 ist ein vereinfachtes Diagramm einer beispielhaften Doppel-Trench-Vorrichtung vom Akkumulationsmodus; is a simplified diagram of an exemplary dual-trench device accumulation mode;
  • 24 24 zeigt eine beispielhafte Ausführungsform für Super-Junction-Leistungs-MOSFETs mit Doppel-Gate bzw. abgeschirmten Gate-Strukturen; shows an exemplary embodiment for super-junction power MOSFET with double gate or shielded gate structures;
  • 25A 25A zeigt eine Draufsicht eines aktiven und Terminierungsgraben-Layouts für einen Trench-Transistor; shows a plan view of an active and termination trench layout for a trench transistor;
  • 25B 25B - 25F 25F zeigen vereinfachte Layoutansichten von alternativen Ausführungsformen für Trench-Terminierungsstrukturen; show simplified layout views of alternative embodiments for trench termination structures;
  • 26A 26A - 26C 26C sind Querschnittsansichten von beispielhaften Trench-Terminierungsstrukturen; are cross-sectional views of exemplary trench termination structures;
  • 27 27 zeigt eine beispielhafte Vorrichtung mit Terminierungsgräben, die große Krümmungsradien aufweisen; shows an exemplary device with termination trenches having large radii of curvature;
  • 30A 30A zeigt ein Beispiel einer Randkontaktierung für Trench-Vorrichtungen; shows an example of edge contacting for trench devices;
  • 30B 30B - 30F 30F zeigen beispielhafte Prozessschritte beim Bilden der Randkontaktierungsstruktur für eine Trench-Vorrichtung; show exemplary processing steps in forming the Randkontaktierungsstruktur for a trench device;
  • 31A 31A ist ein Beispiel einer Kontaktstruktur für einen aktiven Bereich für mehrere vergrabene Poly-Schichten; is an example of a contact structure for an active region for multiple buried poly layers;
  • 31B 31B - 31M 31M zeigen einen beispielhaften Prozessablauf zum Bilden einer Abschirmkontaktstruktur einer aktiven Fläche für einen Graben; show an exemplary process flow for forming a Abschirmkontaktstruktur an active area for a trench;
  • 31N 31N ist eine Querschnittsansicht einer alternativen Ausführungsform für eine Abschirmungskontaktstruktur einer aktiven Fläche; is a cross-sectional view of an alternative embodiment of a shielding structure of an active contact surface;
  • 32A 32A und and 32B 32B sind Layout-Ansichten einer beispielhaften Trench-Vorrichtung mit einer Abschirmkontaktstruktur einer aktiven Fläche; are layout views of an exemplary trench device with a Abschirmkontaktstruktur an active area;
  • 32C 32C - 32D 32D sind vereinfachte Layout-Diagramme von zwei Ausführungsformen zum Herstellen eines Kontaktes mit dem Umfangsgraben in einer Trench-Vorrichtung mit einer gebrochenen Trench-Struktur; are simplified layout diagrams of two embodiments for making contact to the perimeter trench in a trench device with a broken trench structure;
  • 33A 33A ist eine alternative Ausführungsform zum Kontaktieren von Trench-Abschirm-Poly-Schichten in der aktiven Fläche; is an alternative embodiment for contacting trench shield poly layers in the active area;
  • 33B 33B - 33M 33M zeigen ein Beispiel eines Prozessablaufes zum Kontaktieren einer Abschirmstruktur einer aktiven Fläche von dem in show an example of a process flow for contacting a shield of an active area of ​​the in 33A 33A gezeigten Typ; Type shown;
  • 60 60 ist ein vereinfachtes Diagramm eines MOSFET mit einer Strommessvorrichtung; is a simplified diagram of a MOSFET having a current measuring device;
  • 61A 61A ist ein Beispiel eines Ladungsausgleichs-MOSFET mit einer planaren Gate-Struktur und einer isolierten Strommessstruktur; is an example of a charge balance MOSFET having a planar gate structure and isolated current measurement of a structure;
  • 61B 61B zeigt ein Beispiel eines Integrierens einer Strommesseinrichtung mit einem Trench-MOSFET; shows an example of integrating a power measurement device with a trench MOSFET;
  • 62A 62A - 62C 62C zeigen alternative Ausführungsformen für einen MOSFET mit Reihen-Temperaturmessdioden; show alternative embodiments for a MOSFET with series temperature sensing diodes;
  • 63A 63A und and 63B 63B zeigen alternative Ausführungsformen für einen MOSFET mit ESD-Schutz; show alternative embodiments for a MOSFET with ESD protection;
  • 64A 64A - 64D 64D zeigen Beispiele von ESD-Schutzschaltkreisen; show examples of ESD protection circuits;
  • 65 65 zeigt einen beispielhaften Prozess zum Bilden von Leistungsvorrichtungen mit Ladungsausgleich und niedrigerem ESR. shows an exemplary process for forming of power devices with charge compensation and lower ESR.
  • Die FIG. The FIG. sind nicht fortlaufend nummeriert. are not numbered consecutively.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG DETAILED DESCRIPTION OF THE INVENTION
  • Der Leistungsschalter kann durch irgendein Bauelement einem von Leistungs-MOSFET, einem IGBT, verschiedenen Arten von Thyristoren und dergleichen implementiert sein. The circuit breaker can be implemented by power MOSFET, IGBT, various types of thyristors and the like by any component one. Viele der neuartigen hierin vorgestellten Techniken sind zu Veranschaulichungszwecken im Zusammenhang mit dem Leistungs-MOSFET beschrieben. Many featured the novel techniques described herein are described for illustrative purposes in connection with the power MOSFET. Es ist jedoch zu verstehen, dass die verschiedenen Ausführungsformen der hierin beschriebenen Erfindung nicht auf den Leistungs-MOSFET beschränkt sind und auf viele andere Arten von Leistungsschalttechnologien angewandt werden können, die beispielsweise IGBTs und andere Arten von bipolaren Schaltern, und verschiedenen Arten von Thyristoren sowie Dioden umfassen. However, it is to be understood that the various embodiments of the invention described herein are not limited to the power MOSFET and can be applied to many other types of power switching technologies, for example, IGBTs and other types of bipolar switches and various types of thyristors and diodes include. Weiter sind die verschiedenen Ausführungsformen der Erfindung zu Veranschaulichungszwecken so gezeigt, dass sie spezifische p- und n-leitende Bereiche umfassen. Further, the various embodiments of the invention for purposes of illustration are shown to include specific p and n type regions. Fachleuten werden verstehen, dass die Lehren hierin gleichermaßen auf Vorrichtungen anwendbar sind, in denen die Leitfähigkeiten der verschiedenen Bereiche umgekehrt sind. Those skilled will understand that the teachings herein are equally applicable to devices in which the conductivities of the various regions are reversed.
  • In In 1 1 ist eine Querschnittsansicht eines Abschnitts eines beispielhaften n-Leistungs-MOSFET is a cross-sectional view of a portion of an exemplary n-power MOSFET 100 100 mit n-leitendem Graben (Trench) zu sehen. seen with n-type trench (trench). Wie bei allen anderen hierin beschriebenen Figuren ist zu verstehen, dass die relativen Abmessungen und Größen von verschiedenen Elementen und Komponenten, die in den Figuren dargestellt sind, nicht exakt die tatsächlichen Abmessungen wiederspiegeln und lediglich zu Darstellungszwecken dienen. As with all other figures described herein is to be understood that the relative dimensions and sizes of various elements and components depicted in the figures do not exactly reflect actual dimensions and are intended for illustrative purposes. Der Trench-MOSFET The trench MOSFET 100 100 umfasst eine Gate-Elektrode, die innerhalb von Gräben comprises a gate electrode within trenches 102 102 gebildet ist, die sich von der oberen Oberfläche des Substrats durch eine p-leitende Wanne oder einen Body-Bereich is formed, extending from the upper surface of the substrate by a p-type well or a body region 104 104 erstrecken und in einem n-leitenden Drift- oder Epitaxiebereich and extend in an n-type drift or epitaxial region 106 106 enden. end up. Die Gräben the trenches 102 102 sind mit dünnen Dielektrikumschichten are with thin dielectric layers 108 108 ausgekleidet und mit leitfähigem Material and lined with conductive material 110 110 , wie etwa dotiertem Polysilizium, im Wesentlichen gefüllt. Such as doped polysilicon, is substantially filled. N-leitende Source-Bereiche N-type source regions 112 112 sind innerhalb des Body-Bereichs are inside the body region 104 104 benachbart zu den Gräben adjacent to the trenches 102 102 gebildet. educated. Ein Drain-Anschluss für MOSFET A drain of MOSFET 100 100 ist an der Rückseite des Substrats gebildet, die mit einem stark dotierten n+ Substratbereich is formed on the backside of the substrate, with a heavily doped n + substrate region 114 114 verbunden ist. connected is. Die in In the 1 1 gezeigte Struktur ist viele Male auf einem gemeinsamen Substrat wiederholt, das beispielsweise aus Silizium hergestellt ist, um ein Array von Transistoren zu bilden. Structure shown is repeated many times on a common substrate, which is made for example of silicon, to form an array of transistors. Das Array kann in verschiedenen in der Technik gebildeten zellulären oder streifenförmigen Architekturen konfiguriert sein. The array may be configured in various formed in art cellular or stripe-shaped architectures. Wenn der Transistor eingeschaltet ist, wird zwischen den Source-Bereichen When the transistor is turned on, between the source regions 112 112 und dem Drift-Bereich and the drift region 106 106 entlang der Wände der Gate-Gräben along the walls of the gate trenches 102 102 vertikal ein leitender Kanal gebildet. a conductive channel formed vertically.
  • Wegen seiner vertikalen Gate-Struktur ermöglicht der MOSFET Because of its vertical gate structure of the MOSFET enables 100 100 eine höhere Packungsdichte im Vergleich mit einer Vorrichtung mit planarem Gate, und die höhere Packungsdichte ergibt einen relativ niedrigen Ein-Widerstand. a higher packing density in comparison with a device with a planar gate and the higher packing density yields a relatively low on-resistance. Um das Durchbruchspannungs-Leistungsvermögen dieses Transistors zu verbessern, ist ein starker p+ Body-Bereich In order to improve the breakdown-voltage performance of this transistor, a p + heavy body region is 118 118 innerhalb der p– Wanne within the p-well 104 104 derart gebildet, dass an der Grenzfläche zwischen dem starken p+ Body formed such that at the interface between the p + heavy body 118 118 und der p– Wanne and the p-well 104 104 ein abrupter Übergang gebildet ist. an abrupt transition is formed. Indem die Tiefe des starken p+ Bodys By the depth of the p + heavy bodys 118 118 relativ zu der Grabentiefe und der Tiefe der Wanne gesteuert wird, werden elektrische Felder, die erzeugt werden, wenn Spannung an dem Transistor angelegt wird, von den Gräben weg bewegt. is controlled relative to the grave depth and the depth of the well, electric fields which are generated when voltage is applied to the transistor, moved away from the trenches. Dies erhöht die Lawinenstrom-Handhabungsfähigkeit des Transistors. This increases the avalanche current handling capability of the transistor. Abwandlungen dieser verbesserten Struktur und dieser verbesserten Prozesse zum Bilden des Transistors und insbesondere des abrupten Übergangs sind ausführlicher in der Variations of this improved structure and these improved processes for forming the transistor, and in particular the abrupt transition are described more fully in the US 6 429 481 B1 US 6,429,481 B1 für Mo et al. Mo et al. beschrieben. described.
  • Obwohl ein vertikaler Trench-MOSFET Although a vertical trench MOSFET 100 100 mit einen guten Ein-Widerstand und eine verbesserte Rauheit zeigt, weist er eine relativ hohe Eingangskapazität auf. shows with a good on-resistance and an improved surface roughness, it has a relatively high input capacitance. Die Eingangskapazität für den Trench-MOSFET The input capacitance for the trench MOSFET 100 100 besitzt zwei Komponenten: Gate-Source-Kapazität Cgs und Gate-Drain-Kapazität Cgd. has two components: gate-source capacitance Cgs and gate-drain capacitance Cgd. Die Gate-Source-Kapazität Cgs resultiert aus der Überlappung zwischen dem leitfähigem Material The gate-source capacitance Cgs results from the overlap between the conductive material 110 110 des Gates und den Source-Bereichen the gate and the source regions 112 112 in der Nähe der Oberseite des Grabens. near the top of the trench. Die Kapazität, die zwischen dem Gate und dem invertierten Kanal in dem Body gebildet ist, trägt auch zu Cgs bei, da in typischen Leistungsschaltanwendungen der Body und die Source-Elektroden des Transistors miteinander kurzgeschlossen sind. The capacitance formed between the gate and the inverted channel in the body also contributes to Cgs since shorted together in typical power switching applications the body and source electrodes of the transistor. Die Gate-Drain-Kapazität Cgd resultiert aus der Überlappung zwischen dem leitenden Material The gate-drain capacitance Cgd results from the overlap between the conductive material 110 110 des Gates am Boden jedes Grabens und dem Driftbereich the gate at the bottom of each trench and the drift region 106 106 , der mit der Drain verbunden ist. Which is connected to the drain. Die Gate-Drain-Kapazität Cgd oder die Miller-Kapazität, begrenzt die Übergangszeit des Transistors V DS . The gate-drain capacitance Cgd, or Miller capacitance, limits the transition time of the transistor V DS. Deshalb führen höhere Cgs und Cgd zu merklichen Schaltverlusten. Therefore higher Cgs and Cgd lead to significant switching losses. Diese Schaltverluste werden zunehmend wichtiger, da sich Leistungsmanagementanwendungen in Richtung höherer Schaltfrequenzen bewegen. These switching losses are increasingly important as performance management applications move toward higher switching frequencies.
  • Eine Möglichkeit, die Gate-Source-Kapazität Cgs zu verringern, ist, die Kanallänge des Transistors zu verringern. One way to reduce the gate-source capacitance Cgs is to reduce the channel length of the transistor. Eine kürzere Kanallänge verringert direkt die Gate-Kanal-Komponente von Cgs. A shorter channel length directly reduces the gate-channel component of Cgs. Eine kürzere Kanallänge ist auch direkt proportional zu R DSon und ermöglicht das Erhalten der gleichen Vorrichtungsstromfähigkeit mit weniger Gate-Gräben. A shorter channel length is also directly proportional to R DSon and enables obtaining the same device current capacity with fewer gate trenches. Dies verringert sowohl Cgs als auch Cgd, indem der Betrag an Gate-Source- und Gate-Drain-Überlappung verringert wird. This reduces both Cgs and Cgd by the amount of gate-source and gate-drain overlap is reduced. Eine kürzere Kanallänge macht jedoch die Vorrichtung anfällig gegenüber Punch-Through, wenn die Verarmungsschicht, die infolge des in Sperrrichtung vorgespannten Body-Drain-Übergangs gebildet wird, sich tief in den Body-Bereich schiebt und den Source-Bereichen annähert. However, a shorter channel length makes the device vulnerable to punch through when the depletion layer is formed as a result of the biased reverse biased body-drain junction, pushes deep into the body region and approaching the source regions. Ein Verringern der Dotierungskonzentration des Driftbereiches, so dass er mehr von der Verarmungsschicht trägt, hat den unerwünschten Effekt, dass der Ein-Widerstand R DSon des Transistors erhöht wird. Decreasing the doping concentration of the drift region, so that it carries more of the depletion layer has the undesirable effect that the on-resistance R DSon is increased of the transistor.
  • Eine Verbesserung der Transistorstruktur, die eine Verringerung der Kanallänge zulässt und auch wirksam ist, um die obigen Nachteile anzusprechen, verwendet zusätzliche ”Abschirm”-Gräben, die seitlich von Gate-Gräben beabstandet sind. An improvement of the transistor structure which allows a reduction in the channel length and is also effective in order to address the above drawbacks, uses additional "shielding" trenches are spaced laterally from gate trenches. In In 2A 2A ist eine beispielhafte Ausführungsform eines Doppel-Trench-MOSFET is an exemplary embodiment of a dual trench MOSFET 200 200 gezeigt. shown. Die Terminologie ”Doppel-trench” bezieht sich auf den Transistor, der zwei unterschiedliche Arten von Gräben im Gegensatz zur Gesamtzahl von ähnlichen Gräben aufweist. The terminology "double-trench" refers to the transistor having two different types of trenches as opposed to the total number of similar grooves. Zusätzlich zu den konstruktiven Merkmalen, die dem MOSFET von In addition to the structural features that the MOSFET 1 1 gemeinsam sind, umfasst der Doppel-Trench-MOSFET are common, includes the dual trench MOSFET 200 200 Abschirmgräben Abschirmgräben 220 220 , die zwischen den benachbarten Gate-Gräben That between the adjacent gate trenches 202 202 angeordnet sind. are arranged. In der in In the in 2A 2A gezeigten beispielhaften Ausführungsform erstrecken sich die Abschirmgräben exemplary embodiment shown, the Abschirmgräben extend 220 220 von der Oberfläche durch p+ Bereich from the surface through p + region 218 218 , Body-Bereich , Body region 204 204 und in den Driftbereich and the drift region 206 206 deutlich unter die Tiefe der Gate-Gräben well below the depth of the gate trenches 202 202 . , Die Gräben the trenches 220 220 sind mit einem dielektrischen Material are with a dielectric material 222 222 ausgekleidet und sind mit leitfähigem Material and lined with conductive material 224 224 , wie etwa dotiertem Polysilizium, im Wesentlichen gefüllt. Such as doped polysilicon, is substantially filled. Eine Metallschicht A metal layer 216 216 verbindet das leitfähige Material connecting the conductive material 224 224 innerhalb der Gräben within the trenches 220 220 elektrisch mit n+ Source-Bereichen electrically connected to n + source regions 212 212 und starken p+ Body-Bereichen and p + heavy body regions 218 218 . , In dieser Ausführungsform können die Gräben deshalb als Source-Abschirmgräben bezeichnet werden. In this embodiment, the trenches can therefore be described as source Abschirmgräben. Ein Beispiel dieser Art von Doppel-Trench-MOSFET und ein Prozess zum Herstellen und Schaltkreisanwendungen für selbige sind ausführlicher in der An example of this type of dual trench MOSFET and a process for producing and circuit applications for selbige are more fully described in the US 2004/0 021 173 A1 US 2004/0 021 173 A1 mit dem Titel ”Dual Trench Power MOSFET” von Steven Sapp beschrieben. and entitled "Dual Trench Power MOSFET" by Steven Sapp.
  • Die Bedeutung von tieferen Source-Abschirmgräben The importance of deeper source Abschirmgräben 220 220 ist, die Verarmungsschicht, die infolge des in Sperrrichtung vorgespannten Body-Drain-Übergangs gebildet wird, tiefer in den Driftbereich is the depletion layer formed as a result of the biased in the reverse direction body-drain junction deeper into the drift region 206 206 zu schieben. to push. Somit kann ein breiterer Verarmungsbereich resultieren, ohne das elektrische Feld zu erhöhen. Thus, a wider depletion region result without increasing the electric field. Dies lässt zu, dass der Driftbereich höher dotiert sein kann, ohne die Durchbruchspannung abzusenken. This suggests that the drift region can be doped higher without lowering the breakdown voltage. Ein höher dotierter Driftbereich verringert den Ein-Widerstand des Transistors. A higher doped drift region reduces the on-resistance of the transistor. Darüber hinaus lässt das reduzierte elektrische Feld in der Nähe des Body-Drain-Übergangs zu, dass die Kanallänge wesentlich verringert wird, was den Ein-Widerstand des Transistors weiter verringert und die Gate-Source-Kapazität Cgs weiter verringert. In addition, allows the reduced electric field in the vicinity of the body to drain junction, that the channel length is substantially reduced, further reducing the on-resistance of the transistor, and the gate-source capacitance Cgs further reduced. Auch im Vergleich mit dem MOSFET von Even compared with the MOSFET 1 1 ermöglicht der Doppel-Trench-MOSFET das Erhalten der gleichen Transistorstromfähigkeit mit weit weniger Gate-Gräben. the dual trench MOSFET enables obtaining the same transistor current capability with far fewer gate trenches. Dies verringert die Gate-Source- und Gate-Drain-Überlappungskapazitäten signifikant. This reduces the gate-source and gate-drain overlapping capacity significantly. Es ist anzumerken, dass in der beispielhaften in It is to be noted that in the exemplary in 2A 2A gezeigten Ausführungsform die leitfähige Schicht Embodiment shown, the conductive layer 210 210 des Gate-Grabens innerhalb des Grabens vergraben ist, wodurch die Notwendigkeit für die Zwischenschicht-Dielektrikum-Kuppel beseitigt wird, die oberhalb der Gräben the gate trench is buried within the trench, thereby eliminating the need for the intermediate layer dielectric dome, above the trenches 102 102 in dem in where in 1 1 gezeigten MOSFET MOSFET shown 100 100 vorhanden ist. is available. Auch ist die Verwendung von Source-Abschirmgräben, wie es hierin angedacht ist, nicht auf Trench-Gate-MOSFETs begrenzt, und ähnliche Vorteile werden erhalten, wenn Source-Abschirmgräben in planaren MOSFETs angewandt werden, bei denen das Gate horizontal auf der oberen Oberfläche des Substrats gebildet ist. Also, the use of source Abschirmgräben as contemplated herein is not limited to trench-gate MOSFETs, and similar advantages are obtained when source Abschirmgräben be applied in planar MOSFETs in which the gate horizontally on the upper surface of the is formed substrate. Eine beispielhafte Ausführungsform für einen MOSFET mit planarem Gate und Source-Abschirm-Grabenstruktur ist in An exemplary embodiment for a planar MOSFET having the gate and source shielding structure is in grave 2B 2 B gezeigt. shown.
  • Um die Eingangskapazität weiter zu vermindern, können zusätzliche konstruktive Verbesserungen vorgenommen werden, die sich darauf fokussieren, die Gate-Drain-Kapazität Cgd zu verringern. In order to reduce the input capacitance further, additional structural improvements can be made that focus on reducing the gate-drain capacitance Cgd. Wie es oben besprochen wurde, wird die Gate-Drain-Kapazität Cgd durch die Überlappung zwischen dem Gate- und dem Driftbereich am Boden des Grabens hervorgerufen. As discussed above, the gate-drain capacitance Cgd is caused by the overlap between the gate and the drift region at the bottom of the trench. Ein Verfahren zum Verringern dieser Kapazität erhöht die Dicke der Gate-Dielektrikumschicht am Boden des Grabens. One method of reducing this capacitance increases the thickness of the gate dielectric layer at the bottom of the trench. Wieder nach again 2A 2A sind Gate-Gräben are gate trenches 202 202 derart gezeigt, dass sie eine dickere Dielektrikumschicht shown so that they have a thicker dielectric layer 226 226 am Boden des Grabens, wo es eine Überlappung mit dem Driftbereich at the bottom of the trench where there is an overlap with the drift region 206 206 gibt (dem Transistor-Drain-Anschluss), im Vergleich mit der Dielektrikumschicht entlang der Seitenwände des Gate-Grabens aufweisen. are (the transistor drain terminal), which, in comparison with the dielectric layer along the sidewalls of the gate trench. Dies verringert die Gate-Drain-Kapazität Cgd ohne die Leitung des Transistors in Durchlassrichtung zu verschlechtern. This reduces the gate-drain capacitance Cgd without the conduction of the transistor to deteriorate in the forward direction. Die Schaffung einer dickeren Dielektrikumschicht am Boden des Gate-Grabens kann auf unterschiedliche Weise bewerkstelligt werden. The creation of a thicker dielectric layer at the bottom of the gate trench can be accomplished in different ways. Ein beispielhafter Prozess zum Schaffen der dickeren Dielektrikumschicht ist in der An exemplary process for creating the thicker dielectric layer is in the US 6 437 386 B1 US 6,437,386 B1 für Hurst et al. Hurst et al. beschrieben. described. Eine andere Möglichkeit, die Gate-Drain-Kapazität zu minimieren, ist, einen zentral angeordneten, zweiten, dielektrischen Kern innerhalb des Grabens einzuschließen, der sich von der dielektrischen Auskleidung auf dem Grabenboden nach oben erstreckt. is another way to minimize the gate-drain capacitance to include a centrally disposed, second, dielectric core within the trench extending from the dielectric liner on the grave bottom upwards. In einer Ausführungsform kann sich der zweite dielektrische Kern insgesamt nach oben erstrecken, um die Dielektrikumschicht über dem leitfähigen Material In one embodiment, the second dielectric core may extend generally upwardly to the dielectric layer over the conductive material 210 210 des Grabens zu kontaktieren. to contact the trench. Ein Beispiel dieser Ausführungsform und Abwandlungen davon sind ausführlicher in der An example of this embodiment and modifications thereof are described more fully in the US 6 573 560 B1 US 6,573,560 B1 für Shenoy beschrieben. described for Shenoy.
  • Eine andere Technik zum Verringern der Gate-Graben-Kapazität Cgd umfasst das Abschirmen des Gates unter Verwendung von einer oder mehreren vorgespannten Elektroden. Another technique for reducing the gate trench capacitance Cgd comprising shielding the gate using one or more biased electrodes. Gemäß dieser Ausführungsform sind innerhalb des Gate-Grabens und unter dem leitfähigen Material, das die Gate-Elektrode bildet, eine oder mehrere Elektroden gebildet, um das Gate vor dem Driftbereich abzuschirmen, wodurch die Gate-Drain-Überlappungskapazität wesentlich verringert wird. According to this embodiment are within the gate trench and the conductive material forming the gate electrode, formed one or more electrodes to shield the gate before the drift region, whereby the gate-drain overlap capacitance is substantially reduced. In In 3A 3A ist ein Teil einer beispielhaften Ausführungsform eines Trench-MOSFET is a portion of an exemplary embodiment of a trench MOSFET 300A 300A mit abgeschirmtem Gate gezeigt. shown shielded gate. Die Gräben the trenches 302 302 in MOSFET in MOSFET 300A 300A umfassen eine Gate-Elektrode include a gate electrode 310 310 , und bei diesem Beispiel zwei zusätzliche Elektroden And in this example, two additional electrodes 311a 311 und and 311b 311b unter der Gate-Elektrode under the gate electrode 310 310 . , Die Elektroden electrodes 311a 311 und and 311b 311b schirmen die Gate-Elektrode shield the gate electrode 310 310 davor ab, irgendeine wesentliche Überlappung mit dem Driftbereich before starting, any substantial overlap with the drift region 306 306 zu besitzen, wodurch die Gate-Drain-Überlappungskapazität beinahe beseitigt wird. to have, whereby the gate-drain overlap capacitance is almost eliminated. Die Abschirmelektroden the shield 311a 311 und and 311b 311b können unabhängig mit einem optimalen Potenzial vorgespannt sein. may be independently biased at an optimum potential. In einer Ausführungsform kann eine der Abschirmelektroden In one embodiment, one of the shield 311a 311 oder or 311b 311b mit dem gleichen Potenzial wie der Source-Anschluss vorgespannt sein. be biased to the same potential as the source terminal. Ähnlich wie die Doppel-Trench-Struktur kann das Vorspannen der Abschirmelektroden auch beim Aufweiten des Verarmungsbereiches helfen, der an dem Body-Drain-Übergang gebildet wird, was Cgd weiter vermindert. Similar to the dual trench structure biasing the shield can also help during the expansion of the depletion region formed at the body-drain junction, which Cgd further reduced. Es ist zu verstehen, dass die Anzahl von Abschirmelektroden It is understood that the number of shield 311 311 abhängig von der Schaltanwendung und insbesondere den Spannungsanforderungen der Anwendung variieren kann. can vary the voltage requirements of the application depending on the switching application and particular. Ähnlich kann die Größe der Abschirmelektroden in einem gegebenen Graben variieren. Similarly, the size of the shield may vary in a given trench. Beispielsweise kann die Abschirmelektrode For example, the shield 311a 311 größer sein als die Abschirmelektrode be greater than the shielding electrode 311b 311b . , In einer Ausführungsform liegt die kleinste Abschirmelektrode am nächsten bei dem Boden des Grabens, und die Größe der übrigen Abschirmelektroden nimmt allmählich zu, wenn sie sich der Gate-Elektrode nähern. In one embodiment, the smallest shield electrode is closest to the bottom of the trench, and the size of the other shield electrodes gradually increases as they approach the gate electrode. Unabhängig vorgespannte Elektroden innerhalb der Gräben können ebenfalls zu vertikalen Ladungssteuerzwecken verwendet werden, um einen kleineren Vorwärtsspannungsverlust und eine höhere Sperrfähigkeit zu erzielen. Independently biased electrodes within the trenches may also be used for vertical charge control purposes in order to achieve a smaller forward voltage loss and higher blocking capability. Dieser Aspekt der Transistorstruktur, der nachstehend in Verbindung mit Vorrichtungen mit höherer Spannung beschrieben wird, ist auch ausführlicher in der This aspect of the transistor structure, which is described below in connection with devices with higher voltage, is also fully described in US 2003/0 073 287 A1 US 2003/0 073 287 A1 mit dem Titel ”Semiconductor Structure with Improved Smaller Forward Voltage Loss and Higher Blocking Capability” von Kocon beschrieben. entitled "Semiconductor Structure with Improved Smaller Forward Voltage Loss and Higher Blocking Capability" described by Kocon.
  • 3B 3B veranschaulicht eine alternative Ausführungsform für einen Trench-MOSFET mit abgeschirmtem Gate illustrates an alternative embodiment for a shielded gate trench MOSFET 300B 300B , der die Doppel-Trench-Struktur von , Of the double trench structure of 2A 2A mit der abgeschirmten Gate-Struktur von with the shielded gate structure of 3A 3A kombiniert. combined. In der in In the in 3B 3B gezeigten beispielhaften Ausführungsform umfasst der Gate-Graben exemplary embodiment shown comprises the gate trench 301 301 ein Gate-Poly a gate poly 310 310 über einem Abschirm-Poly over a shield poly 311 311 ähnlich dem Graben similar to the ditch 302 302 von MOSFET MOSFET 300A 300A . , MOSFET MOSFET 300B 300B umfasst jedoch Nicht-Gate-Gräben but includes non-gate trenches 301 301 , die tiefer sein können als die Gate-Gräben Which may be lower than the gate trenches 302 302 , für vertikale Ladungssteuerzwecke. For vertical charge control purposes.
  • Während die Ladungssteuergräben While the charge control trenches 301 301 eine einzige Schicht aus leitfähigem Material (z. B. Polysilizium) aufweisen, die mit dem Source-Metall an der Oberseite des Grabens verbunden ist, wie in a single layer of conductive material (eg., polysilicon), which is connected to the source metal to the top of the trench, as shown in 2A 2A , verwendet die in Used in 3B 3B gezeigte Ausführungsform mehrfach gestapelte Poly-Elektroden Embodiment shown multiple stacked poly electrodes 313 313 , die unabhängig vorgespannt sein können. That can be independently biased. Die Anzahl von Elektroden The number of electrodes 313 313 , die in einem Graben gestapelt sind, kann abhängig von den Anwendungsanforderungen variieren, ebenso wie es die Größen der in Stacked in a trench may vary depending on the application requirements, as well as the sizes of the in 3B 3B gezeigten Elektroden electrodes shown 313 313 können. can. Die Elektroden können unabhängig vorgespannt oder elektrisch miteinander verbunden sein. The electrodes may be biased independently or electrically connected. Auch die Anzahl von Ladungssteuergräben innerhalb einer Vorrichtung wird von der Anwendung abhängen. Also, the number of charge control trenches within a device will depend on the application.
  • Noch eine andere Technik zum verbessern Schaltgeschwindigkeit des Leistungs-MOSFET verringert die Gate-Drain-Kapazität Cgd durch Anwenden einer Doppel-Gate-Struktur. Yet another technique for improving switching speed of the power MOSFET reduces the gate-drain capacitance Cgd by applying a double-gate structure. Gemäß dieser Ausführungsform ist die Gate-Struktur innerhalb des Grabens in zwei Segmente aufgespalten: ein erstes Segment, das die herkömmliche Gate-Funktion erfüllt, welche das Schaltsignal empfängt, und ein zweites Segment, das das erste Gate-Segment vor dem Drift-(Drain)-Bereich abschirmt und unabhängig vorgespannt sein kann. According to this embodiment, the gate structure within the trench into two segments is split: a first segment that satisfies the conventional gate function which receives the switching signal, and a second segment, the first gate segment (before the drift drain shields) range and may be independently biased. Dies verringert die Gate-Drain-Kapazität des MOSFET drastisch. This reduces the gate-drain capacitance of the MOSFET dramatically. 4A 4A ist ein vereinfachtes partielles Diagramm einer beispielhaften Ausführungsform eines Doppel-Gate-Trench-MOSFET is a simplified partial diagram of an exemplary embodiment of a dual gate trench MOSFET 400A 400A . , Wie es in As shown in 4A 4A gezeigt ist, weist das Gate des MOSFET is shown, the gate of the MOSFET 400A 400A zwei Segmente G1 und G2 auf. two segments G1 and G2. Anders als die Abschirmelektroden ( Unlike the shield ( 311a 311 und and 311b 311b ) in MOSFET ) In MOSFET 300A 300A von from 3A 3A weist das leitfähige Material, das G2 in MOSFET , the conductive material G2 in MOSFET 400A 400A bildet, einen Überlappungsbereich forms an overlap region 401 401 mit dem Kanal auf und wirkt daher als Gate-Anschluss. with the channel, and therefore acts as a gate terminal. Dieser sekundäre Gate-Anschluss G2 ist jedoch unabhängig von dem primären Gate-Anschluss G1 vorgespannt und empfängt nicht das gleiche Signal, das den Schalttransistor ansteuert. However, this secondary gate terminal G2 is independent from the primary gate terminal G1 biased and does not receive the same signal which drives the switching transistor. Stattdessen ist G2 in einer Ausführungsform mit einem konstanten Potenzial knapp über der Schwellenspannung des MOSFET vorgespannt, um den Kanal im Überlappungsbereich Instead, G2 is biased in an embodiment having a constant potential just above the threshold voltage of the MOSFET, the channel in the overlapping region 401 401 zu invertieren. to invert. Dies wird sicherstellen, dass ein kontinuierlicher Kanal gebildet wird, wenn ein Übergang von dem sekundären Gate G2 zu dem primären Gate G1 hergestellt wird. This will ensure that a continuous channel is formed when a transition from the secondary gate G2 to the primary gate G1 is established. Auch ist Cgd verringert, da das Potenzial bei G2 höher ist als das Source-Potenzial, und die Ladungsübertragung von dem Driftbereich weg und in das sekundäre Gate G2 hinein trägt weiter zu einer Verringerung in Cgd bei. Cgd is also reduced because the potential at G2 is higher than the source potential, and the charge transfer away from the drift region and in the secondary gate G2 into further contributes to a reduction in Cgd. In einer anderen Ausführungsform kann das sekundäre Gate G2 statt mit einem konstanten Potenzial mit einem Potenzial über der Schwellenspannung kurz vor dem Schaltereignis vorgespannt werden. In another embodiment, the secondary gate G2 instead can be biased with a potential above the threshold voltage just before the switching event with a constant potential. In anderen Ausführungsformen kann das Potenzial bei G2 variabel eingerichtet und optimal eingestellt werden, um irgendeinen störenden Abschnitt der Gate-Drain-Kapazität Cgd zu minimieren. In other embodiments, the potential can be at G2 variably set and optimally adjusted to minimize any interfering portion of the gate-drain capacitance Cgd. Die Doppel-Gate-Struktur kann in MOSFETs mit planarer Gate-Struktur sowie in anderen Typen von Trench-Gate-Leistungsvorrichtungen, die IGBT und dergleichen einschließen, angewandt werden. The double-gate structure may in MOSFETs with a planar gate structure, as well as in other types of trench-gated power devices including IGBTs and the like, are applied. Abwandlungen an Gate gesteuerten MOS-Vorrichtungen mit Doppel-Gate und Prozesse zur Herstellung derartiger Vorrichtungen sind ausführlicher in der Modifications controlled to gate MOS devices with double-gate and processes for manufacturing such devices are described more fully in the US 2004/0 113 202 A1 US 2004/0 113 202 A1 mit dem Titel ”Improved MOS Gating Method for Reduced Miller Capacitance and Switching Losses” von Kocon et al. entitled "Improved Method for gating MOS Reduced Miller Capacitance and Switching Losses" of Kocon et al. beschrieben. described.
  • Eine andere Ausführungsform für einen verbesserten Leistungs-MOSFET ist in Another embodiment of an improved power MOSFET is in 4B 4B gezeigt, wobei ein beispielhafter MOSFET shown, an exemplary MOSFET 400B 400B eine planare Doppel-Gate-Struktur mit Trench-Elektroden zur vertikalen Ladungssteuerung kombiniert. a planar dual gate structure with the trench-electrode combined for vertical charge control. Primäre und sekundäre Gate-Anschlüsse G1 und G2 funktionieren auf eine ähnliche Weise wie die Trench-Doppel-Gate-Struktur von Primary and secondary gate terminals G1 and G2 operate in a similar manner as the trench double-gate structure of 4A 4A , wobei tiefe Gräben Wherein deep trenches 420 420 eine Elektrode in dem Driftbereich bereitstellen, um die Ladung auszubreiten und die Durchbruchspannung der Vorrichtung zu erhöhen. providing an electrode in the drift region to spread the load and to increase the breakdown voltage of the device. In der gezeigten Ausführungsform überlappt das Abschirm- oder sekundäre Gate G2 den oberen Abschnitt des primären Gates G1 und erstreckt sich über der p– Wanne In the illustrated embodiment, the shielding or secondary gate G2 overlaps the upper portion of the primary gates G1 and extends over the p-well 404 404 und dem Driftbereich and the drift region 406 406 . , In einer alternativen Ausführungsform erstreckt sich das primäre Gate G1 über Abschirm-/sekundäres Gate G2. In an alternative embodiment, the primary gate G1 extends over shield / secondary gate G2.
  • Die verschiedenen soweit beschriebenen Techniken, wie etwa Gate-Abschirmung und Trench-Elektroden zur vertikalen Ladungssteuerung können kombiniert werden, um Leistungsvorrichtungen zu erhalten, die laterale und vertikale MOSFETs, IGBTs, Dioden und dergleichen umfassen, deren Leistungskennlinien für eine gegebene Anwendung optimiert sind. The various described so far, techniques such as gate shield and trench electrodes for vertical charge control can be combined to obtain power devices, the lateral and vertical MOSFETs, IGBTs, diodes, and the like, whose performance characteristics are optimized for a given application. Beispielsweise kann die in For example, in 4A 4A gezeigte Trench-Doppel-Gate-Struktur vorteilhaft mit vertikalen Ladungssteuerungs-Trench-Strukturen von den in den Trench double-gate structure shown advantageous with vertical charge control trench structures from those in the 3B 3B oder or 4B 4B gezeigten Typen kombiniert werden. Types shown are combined. Eine derartige Vorrichtung würde einen aktiven Graben mit Doppel-Gate-Struktur umfassen, wie es in Such a device would comprise an active trench having the double gate structure, as in 4A 4A gezeigt ist, sowie tiefere Ladungssteuergräben, die entweder mit einer einzigen Schicht aus leitfähigem Material im Wesentlichen gefüllt sind (wie in Gräben is shown, as well as lower charge control trenches, which are filled either with a single layer of conductive material is substantially (as in trenches 420 420 in in 4B 4B ), oder durch mehrere gestapelte leitfähige Elektroden (wie in Gräben ), Or (by a plurality of stacked conductive electrodes, such as in trenches 301 301 in in 3B 3B ). ). Für laterale Vorrichtungen, in denen der Drain-Anschluss sich auf der gleichen Oberfläche des Substrats wie der Source-Anschluss befindet (dh der Strom lateral fließt), würden die Ladungssteuerelektroden, die lateral angeordnet sind, Feldplatten bilden, anstatt dass sie in vertikalen Gräben gestapelt sind. For lateral devices in which the drain terminal is on the same surface of the substrate as the source terminal (ie, the current lateral flows) would be the charge control electrodes arranged laterally, form field plates, instead of being stacked in vertical trenches are. Die Orientierung der Ladungssteuerelektroden ist im Allgemeinen parallel zur Richtung des Stromflusses in dem Driftbereich. The orientation of the charge control electrode is parallel to the direction of current flow in the drift region in general.
  • In einer Ausführungsform sind die Techniken mit Doppel-Gate und abgeschirmtem Gate innerhalb des gleichen Grabens kombiniert, um Schaltgeschwindigkeits- und Sperrspannungsverbesserungen bereitzustellen. In one embodiment, the techniques with dual gate and shielded gate within the same trench are combined to provide Schaltgeschwindigkeits- and blocking voltage improvement. 4C 4C zeigt einen MOSFET illustrates a MOSFET 400C 400C , wobei ein Graben Wherein a trench 402C 402C ein primäres Gate G1, ein sekundäres Gate G2 und eine Abschirmschicht a primary gate G1, a secondary gate G2 and a shielding layer 411 411 umfasst, die in einem einzigen Graben gestapelt sind, wie es gezeigt ist. comprises that are stacked in a single trench as shown. Der Graben the trench 402C 402C kann genauso tief hergestellt werden und kann so viele Abschirmschichten can be prepared exactly deep and can so many shielding 411 411 umfassen, wie es die Anwendung verlangt. include, as required by the application. Die Verwendung des gleichen Grabens für sowohl Ladungsausgleichs- als auch Abschirmelektroden ermöglicht eine höhere Dichte, da sie die Notwendigkeit für zwei Gräben beseitigt und sie zu einem kombiniert. The use of the same trench for both the charge balancing shield also enables a higher density, since it eliminates the need for two trenches and combining them into one. Sie ermöglicht auch eine stärkere Stromausbreitung und einen verbesserten Ein-Widerstand der Vorrichtung. It also allows a stronger current spreading and an improved on-resistance of the device.
  • Die so weit beschriebenen Vorrichtungen wenden Kombinationen von abgeschirmtem Gate, Doppel-Gate und andere Techniken an, um parasitäre Kapazität zu verringern. The devices described so far apply to combinations of shielded gate, dual gate and other techniques to reduce parasitic capacitance. Aufgrund von Störeffekten minimieren jedoch diese Techniken die Gate-Drain-Kapazität Cgd nicht vollständig. Because of interference effects, however, these techniques minimize the gate-drain capacitance Cgd not exhaustive. In In 4D 4D ist eine Teilquerschnittsansicht einer beispielhaften Ausführungsform von MOSFET is a partial cross-sectional view of an exemplary embodiment of MOSFET 400D 400D mit einer tiefen Body-Konstruktion gezeigt. shown with a deep body construction. Gemäß dieser Ausführungsform ist die Body-Struktur durch einen Graben According to this embodiment, the body structure by a trench 418 418 gebildet, der durch die Mitte des Mesa geätzt ist, der zwischen den Gate-Gräben formed which is etched through the center of the mesa between the gate trenches 402 402 gebildet ist und sich so tief oder tiefer als der Gate-Graben is formed and located as deep or deeper than the gate trench 402 402 erstreckt. extends. Der Body-Graben The body ditch 418 418 ist mit Source-Metall gefüllt, wie es gezeigt ist. is filled with source metal, as shown. Die Source-Metallschicht kann ein dünnes wärmebeständiges Metall an der Metall-Diffusionsgrenze (nicht gezeigt) umfassen. The source metal layer may comprise a thin heat resistant metal on the metal-diffusion limit (not shown). In dieser Ausführungsform umfasst die Body-Struktur eine p+ Body-Implantationsschicht In this embodiment, the body structure includes a p + body implant layer 419 419 , die den Body-Graben That the body trench 418 418 im Wesentlichen umgibt. substantially surrounds. Die p+ Implantationsschicht The p + implantation layer 419 419 ermöglicht eine zusätzliche Abschirmung, um die Potenzialverteilung innerhalb der Vorrichtung insbesondere nahe bei der Gate-Elektrode zu verändern. permits an additional shield to change the potential distribution within the device, particularly near the gate electrode. In einer in In an in 4E 4E gezeigten alternativen Ausführungsform ist der Body-Graben alternative embodiment, shown is the body trench 418 418 im Wesentlichen mit Epitaxiematerial unter Verwendung von beispielsweise einer Abscheiung durch selektives epitaktisches Aufwachsen (SEG von selective epitaxial growth) im Wesentlichen gefüllt. substantially with epitaxial material using for example a Abscheiung by selective epitaxial growth (SEG of selective epitaxial growth) substantially filled. Alternativ ist der Body-Graben Alternatively, the body trench 418E 418E mit dotiertem Polysilizium im Wesentlichen gefüllt. filled with doped polysilicon substantially. In jeder dieser beiden Ausführungsformen wird anstelle eines Implantierens eines p+ Abschirmübergangs In each of these two embodiments, instead of implanting a p + Abschirmübergangs 419 419 im Anschluss eine Temperaturbehandlung Dotiermittel von dem gefüllten Body in das Silizium diffundieren, um einen p+ Abschirmübergang a temperature treatment to diffuse dopant in the connection of the filled body into the silicon to form a p + Abschirmübergang 419 419 zu bilden. to build. Ein Anzahl von Abwandlungen für eine mit einem Graben versehene Body-Struktur und deren Bildung sind ausführlicher in den A number of variations for a ditch provided with a body structure and its formation are described more fully in the US 6 437 399 B1 US 6,437,399 B1 und and US 6 110 799 B1 US 6,110,799 B1 , beide für Huang, beschrieben. , Both described by Huang.
  • In beiden in den In both the 4D 4D und and 4E 4E gezeigten Ausführungsformen werden der Abstand L zwischen Gate-Graben Embodiments shown are the distance L between gate trench 402 402 und Body-Graben and body trench 418 418 sowie die relativen Tiefen der beiden Gräben gesteuert, um eine umsäumende Gate-Drain-Kapazität zu minimieren. controlled as well as the relative depths of the two trenches to minimize fringing gate-drain capacitance. In den Ausführungsformen, die SEG oder mit Poly gefüllte Body-Gräben verwenden, kann der Abstand zwischen den äußeren Rändern der Schicht In the embodiments, the SEG or poly-filled trenches using body, the distance between the outer edges of the layer can 419 419 und der Wand des Gate-Grabens eingestellt werden, indem die Dotierungskonzentration des SEG oder Poly innerhalb des Body-Grabens and the wall of the gate trench can be adjusted by the doping concentration of SEG or poly within the body trench 418 418 variiert wird. is varied. Die The 4F 4F und and 4G 4G veranschaulichen den Einfluss des mit einem Graben versehenen tiefen Bodys auf die Verteilung der Potenziallinien innerhalb der Vorrichtung in der Nähe der Gate-Elektrode. illustrate the impact of the deep trench is provided with a bodys on the distribution of the potential lines within the device in the vicinity of the gate electrode. Zu Veranschaulichungszwecken verwenden die For illustrative purposes, use the 4F 4F und and 4G 4G MOSFETs mit abgeschirmten Gate-Strukturen. MOSFETs with shielded gate structures. 4F 4F zeigt die Potenziallinien für einen in Sperrrichtung vorgespannten (reverse biased) MOSFET shows the potential lines for a biased in the reverse direction (reverse biased) MOSFET 400F 400F mit abgeschirmtem Gate und einem mit einem Graben versehenen tiefen Body and a shielded gate trench provided with a low Body 418 418 , und , and 4G 4G zeigt die Potenziallinien für einen in Sperrrichtung betriebenen MOSFET shows the potential lines for a reverse biased MOSFET 400G 400G mit abgeschirmtem Gate mit einer flachen Body-Struktur. shielded gate having a flat body structure. Die Konturlinien in jeder Vorrichtung zeigen die Potenzialverteilung innerhalb der Vorrichtung, wenn sie in Sperrrichtung betrieben ist (dh blockierender Aus-Zustand). The contour lines in each device showing the potential distribution within the device when it is operated in the reverse direction (ie, blocking off state). Die weiße Linie zeigt den Wannenübergang und definiert auch den Boden des Kanals, der sich unmittelbar neben der Gate-Elektrode befindet. The white line denotes When transition and also defines the bottom of the channel, which is located immediately next to the gate electrode. Wie es aus den Diagrammen zu sehen ist, gibt es ein niedrigeres Potenzial und ein niedrigeres elektrisches Feld, das an den Kanal und die umgebende Gate-Elektrode für den MOSFET As can be seen from the plots, there is a lower potential and a lower electric field applied to the channel and surrounding gate for the MOSFET 400F 400F mit einem Graben und einem tiefen Body von having a trench and a deep body of 4F 4F angelegt wird. is applied. Dieses herabgesetzte Potenzial ermöglicht eine reduzierte Kanallänge, was die Gesamt-Gate-Ladung für die Vorrichtung verringert. This reduced potential enables reduced channel length, which reduces the total gate charge for the device. Beispielsweise kann die Tiefe des Gate-Grabens For example, the depth of the gate trench 102 102 auf unter z. on z. B. 0,5 μm verringert werden und kann flacher als der Body-Graben B. 0.5 microns can be reduced, and shallower than the body trench 418 418 eingerichtet werden, wobei der Abstand L ungefähr 0,5 μm oder kleiner ist. be established, wherein the distance L approximately 0.5 microns or less. In einer beispielhaften Ausführungsform ist der Abstand L kleiner als 0,3 μm. In an exemplary embodiment, the distance L is smaller than 0.3 microns. Ein anderer Vorteil dieser Erfindung ist die Verringerung der Gate-Drain-Ladung Qgd und der Miller-Kapazität Cgd. Another advantage of this invention is to reduce the gate-drain charge Qgd and the Miller capacitance Cgd. Je niedriger der Wert dieser Parameter, desto schneller kann die Vorrichtung schalten. The lower the value of this parameter, the faster the device can switch. Diese Verbesserung wird durch die Verringerung des Potenzials, das unmittelbar neben der Gate-Elektrode vorhanden ist, realisiert. This improvement is realized by the reduction of the potential that is available immediately next to the gate electrode. Die verbesserte Struktur hat ein viel niedrigeres Potenzial, das geschaltet werden wird, und der induzierte kapazitive Strom in dem Gate ist viel niedriger. The improved structure has a much lower potential, which is to be switched, and the induced capacitive current into the gate is much lower. Dies wiederum ermöglicht es dem Gate, schneller zu schalten. This in turn allows the gate to switch faster.
  • Die mit einem Graben versehene tiefe Body-Struktur, wie sie in Verbindung mit den The trench is provided with a deep body structure as to, in conjunction with 4D 4D und and 4E 4E beschrieben wurde, kann mit anderen Ladungsausgleichstechniken, wie etwa abgeschirmten Gate- oder Doppel-Gate-Strukturen kombiniert werden, um die Schaltgeschwindigkeit, den Ein-Widerstand und die Sperrfähigkeit der Vorrichtung weiter zu verbessern. has been described can be combined in order to improve the switching speed, on-resistance, and the blocking capability of the device on with other load balancing techniques, such as shielded gate or dual gate structures.
  • Die Verbesserungen, die durch die obigen Leistungsvorrichtungen und Abwandlungen davon bereitgestellt werden, haben robuste Schaltelemente für Leistungselektronikanwendungen mit relativ niedriger Spannung ergeben. The improvements provided by the above power devices and variations thereof have shown robust switching elements for power electronics applications with relatively low voltage. Niedrige Spannung, so wie es hierin verwendet wird, bezieht sich auf einen Spannungsbereich von beispielsweise ungefähr 30 V–40 V und darunter, obwohl dieser Bereich abhängig von der besonderen Anwendung variieren kann. Low voltage, as used herein, refers to a voltage range of, for example, about 30 V-40 V and below, although this range may vary depending upon the particular application. Anwendungen, die Sperrspannungen wesentlich über diesen Bereich erfordern, benötigen irgendeine Art von konstruktiver Modifikation an dem Leistungstransistor. Applications that require blocking voltages substantially above this range, need some kind of constructive modification to the power transistor. Typischerweise wird die Dotierungskonzentration in dem Driftbereich des Leistungstransistors reduziert, damit die Vorrichtung höheren Spannungen während des Sperrzustandes tragen kann. Typically, the doping concentration is reduced in the drift region of the power transistor, so that the device can carry high voltages during the locked state. Ein eher leicht dotierter Driftbereich führt jedoch zu einer Zunahme des Ein-Widerstandes R DSon des Transistors. However, a more lightly doped drift region results in an increase in on-resistance of the transistor R.sub.DSon. der höhere spezifische Widerstand erhöht direkt den Leistungsverlust des Schalters. the higher resistivity directly increases the power loss of the switch. Der Leistungsverlust hat Bedeutung gewonnen, da die jüngsten Fortschritte bei der Halbleiterherstellung die Packungsdichte der Leistungsvorrichtungen weiter erhöht haben. The power loss has gained importance since the recent advances in semiconductor manufacturing have continued to increase the packing density of power devices.
  • Es sind Versuche unternommen worden, den Ein-Widerstand und den Leistungsverlust der Vorrichtung zu verbessern, während gleichzeitig die hohe Sperrspannung aufrechterhalten wird. There have been attempts to improve the on-resistance and power loss of the device, while the high reverse voltage is maintained. Viele dieser Versuche wenden verschiedene vertikale Ladungssteuertechniken an, um ein weitgehend flaches elektrisches Feld vertikal in der Halbleitervorrichtung zu schaffen. Many of these experiments use different vertical charge control techniques to create a largely flat electric field vertically in the semiconductor device. Eine Anzahl von Vorrichtungsstrukturen von dieser Art ist vorgeschlagen worden, welche die laterale Verarmungsvorrichtung, die in den A number of device structures of this type has been suggested that the lateral depletion device in the US 6 713 813 B2 US 6,713,813 B2 mit dem Titel ”Field Effect Transistor Having a Lateral Depletion Structure” von Marchant offenbart ist, und die Vorrichtungen umfassen, die in dem is disclosed, entitled "Field Effect Transistor Having a Lateral Depletion Structure" by Marchant, and include the devices disclosed in the US 6 376 878 B1 US 6,376,878 B1 von Kocon beschrieben sind. described by Kocon.
  • In In 6 6 ist eine vereinfachte Querschnittsansicht eines Leistungs-MOSFETs gezeigt, der für Anwendungen mit höherer Spannung geeignet ist, die auch ein schnelleres Schalten erfordern. is shown which is suitable for higher voltage applications that also require faster switching a simplified cross-sectional view of a power MOSFET. Der MOSFET the MOSFET 600 600 kombiniert eine vertikale Ladungssteuerung, um die Durchbruchspannung zu verbessern, mit einer abgeschirmten Gate-Struktur, die die Schaltgeschwindigkeit verbessert. combines vertical charge control to improve breakdown voltage, with a shielded gate structure that improves switching speed. Wie es in As shown in 6 6 gezeigt ist, ist eine Abschirmelektrode is shown, a shield 611 611 innerhalb des Gate-Grabens within the gate trench 602 602 zwischen dem leitenden Material des Gates between the conductive material of the gates 610 610 und dem Boden des Grabens angeordnet. and arranged to the bottom of the trench. Die Elektrode the electrode 611 611 schirmt das Gate des Transistors vor dem darunterliegenden Drain-Bereich (Driftbereich shields the gate of the transistor from the underlying drain region (drift region 606 606 ) ab, was die Gate-Drain-Kapazität des Transistors signifikant verringert und somit seine maximale Schaltfrequenz erhöht. ) From which the gate-drain capacitance of the transistor is significantly reduced, thus increasing its maximum switching frequency. Dielektrikumgefüllte Gräben Dielektrikumgefüllte trenches 620 620 mit p-dotierten Auskleidungen with p-doped liners 626 626 helfen, vertikal ein weitgehend flaches elektrisches Feld zu schaffen, um die Durchbruchspannung der Vorrichtung zu verbessern. help vertically to create a largely flat electric field in order to improve the breakdown voltage of the device. Im Betrieb reduziert die Kombination aus dielektrikumgefüllten Gräben In operation, the combination reduced from dielektrikumgefüllten trenches 620 620 mit p-leitender Auskleidung with p-type liner 626 626 und der abgeschirmten Gate-Struktur die parasitäre Kapazität und hilft, den n-Driftbereich zu verarmen, der das elektrische Feld zerstreut, das sich an dem Randabschnitt der Gate-Elektrode konzentriert. helps and the shielded gate structure, the parasitic capacitance and, to deplete the n-drift region, the scattered electric field, which concentrates at the peripheral portion of the gate electrode. Vorrichtungen von dieser Art können in einem HF-Verstärker oder in Hochfrequenz-Schaltanwendungen verwendet werden. Devices of this kind can be used in an RF amplifier or in high frequency switching applications.
  • 7 7 zeigt eine alternative Ausführungsform für einen anderen Leistungs-MOSFET, der für Anwendungen mit höherer Spannung und höherer Frequenz geeignet ist. shows an alternative embodiment for a different power MOSFET, which is suitable for higher voltage applications and a higher frequency. In dem in Where in 7 7 gezeigten vereinfachten Beispiel kombiniert MOSFET simplified example shown combined MOSFET 700 700 eine vertikale Ladungssteuerung, um eine Durchbruchspannung zu verbessern, mit einer Doppel-Gate-Struktur, die die Schaltgeschwindigkeit verbessert. a vertical charge control to improve breakdown voltage, with a double-gate structure that improves switching speed. Ähnlich wie die in Similar to those in 6 6 gezeigte Vorrichtung wird die vertikale Ladungssteuerung durch die Verwendung von dielektrikumgefüllten Gräben Device shown, the vertical charge control through the use of trenches dielektrikumgefüllten 720 720 mit p-dotierten Auskleidungen with p-doped liners 726 726 implementiert. implemented. Eine Verringerung der parasitären Kapazität wird durch die Verwendung einer Doppel-Gate-Struktur erzielt, wodurch eine primäre Gate-Elektrode G1 vor der Drain (n-Driftbereich A reduction in parasitic capacitance is achieved by the use of a double-gate structure, thereby forming a primary gate electrode G1 (before the drain n-drift region 706 706 ) durch eine sekundäre Gate-Elektrode G2 abgeschirmt ist. ) Is shielded by a secondary gate electrode G2. Die sekundäre Gate-Elektrode G2 kann entweder kontinuierlich vorgespannt sein oder nur vor einem Schaltereignis vorgespannt werden, um den Kanal im Bereich The secondary gate electrode G2 can be either continuously biased or biased only prior to a shift event to the channel in the region 701 701 zu invertieren und somit einen ununterbrochenen Stromfluss durch einen kontinuierlichen Kanal sicherzustellen, wenn die Vorrichtung eingeschaltet ist. to invert and thus to ensure a continuous current flow through a continuous channel, when the device is turned on.
  • 12 12 ist eine Querschnittsansicht eines MOSFET is a cross-sectional view of a MOSFET 1200 1200 , der die Doppel-Gate-Technik mit der Trench-Diodenstruktur kombiniert. That combines the dual gate technology with the trench diode structure. Ein aktiver Graben An active trench 1202 1202 in MOSFET in MOSFET 1200 1200 umfasst ein primäres Gate G1 und ein sekundäres Gate G2 und arbeitet auf die gleiche Weise wie die aktiven Gräben in dem Doppel-Gate-MOSFET, der in Verbindung mit includes a primary gate G1 and a secondary gate G2 and operates in the same manner as the trenches in the active double-gate MOSFET, which in conjunction with 4B 4B beschrieben ist. is described. Die Diodengräben The diodes trenches 1220 1220 sorgen für einen Ladungsausgleich, um die Sperrspannung der Vorrichtung zu erhöhen, während die aktive Trench-Struktur mit Doppel-Gate die Schaltgeschwindigkeit der Vorrichtung verbessert. for charge compensation to increase the reverse voltage of the device, while the active trench structure having double gate improves the switching speed of the device.
  • Jede der resultierenden Ausführungsformen kann auch mit der Technik des Trench-Bodys kombiniert werden, um die schädliche parasitäre Kapazität weiter zu minimieren, wie es in Verbindung mit MOSFET Each of the resulting embodiments can also be combined with the technique of the Trench-bodies, in order to minimize the detrimental parasitic capacitance further, as described in connection with MOSFET 400D 400D oder or 400E 400E der the 4D 4D und E4 beschrieben ist. and E4 is described. Andere Abwandlungen und Äquivalente sind möglich. Other modifications and equivalents are possible. Beispielsweise kann die Anzahl von Bereichen entgegengesetzter Leitfähigkeit innerhalb der Diodengräben variieren, ebenso wie die Tiefe der Diodengräben. For example, the diode may vary within the trenches, the number of regions of opposite conductivity, as well as the depth of the diode trenches. Die Polaritäten der Bereiche entgegengesetzter Leitfähigkeit können umgekehrt werden, ebenso wie die Polarität des MOSFET. The polarities of the regions of opposite conductivity may be reversed, as well as the polarity of the MOSFET. Auch können irgendwelche der PM-Bereiche unabhängig vorgespannt werden, falls dies erwünscht ist, indem beispielsweise die jeweiligen Bereiche entlang der dritten Dimension und dann hinauf bis zu der Siliziumoberfläche ausgedehnt werden, wo ein elektrischer Kontakt mit diesen vorgenommen werden kann. Also, any of the PM-regions can be independently biased, if desired, for example by the respective regions along the third dimension and then up extended up to the silicon surface to be where an electric contact with these can be made. Darüber hinaus können mehrfache Diodengräben verwendet werden, wie es durch die Größe der Vorrichtung und die Spannungsanforderungen der Anwendung verlangt wird, und die Beabstandung und Anordnung der Diodengräben kann in verschiedenen Streifen- oder zellulären Konstruktionen implementiert sein. In addition, multiple diode trenches may be used as required by the size of the device and the voltage requirements of the application, and the spacing and arrangement of the diode trenches may be implemented in different stripe or cellular structures.
  • In einer anderen Ausführungsform ist eine Klasse von Transistoren vom Akkumulationsmodus vorgesehen, die verschiedene Ladungsausgleichstechniken für einen kleineren Spannungsverlust in Durchlassrichtung und eine höhere Sperrfähigkeit anwenden. In another embodiment, a class of transistors is provided by the accumulation mode, which apply various charge balancing techniques for a smaller voltage drop in the forward direction, and higher blocking capability. Bei einem typischen Transistor vom Akkumulationsmodus gibt es keinen Sperrübergang und die Vorrichtung wird abgeschaltet, indem der Kanalbereich neben dem Gate-Anschluss leicht invertiert wird, um den Stromfluss zu unterbinden. In a typical transistor accumulation mode, there is no blocking junction and the device is turned off by the channel region is easily inverted next to the gate terminal, to stop the current flow. Wenn der Transistor eingeschaltet wird, indem eine Gate-Vorspannung angelegt wird, wird in dem Kanalbereich vielmehr eine Akkumulationsschicht als eine Inversionsschicht gebildet. When the transistor is turned on by a gate bias voltage is applied, an accumulation layer is formed as an inversion layer in the channel region rather. Da es keine Bildung eines Inversionskanals gibt, ist der Kanalwiderstand minimiert. Because there is no formation of an inversion channel, the channel resistance is minimized. Zusätzlich gibt es keine PN-Body-Diode in einem Transistor vom Akkumulationsmodus, was die Verluste minimiert, die sonst in bestimmten Schaltkreisanwendungen, wie etwa synchronen Gleichrichtern, auftraten. In addition, there is no pn body diode in a transistor of the accumulation mode, thereby minimizing the losses which would otherwise in certain circuit applications such as synchronous rectifiers, occurred. Der Nachteil der herkömmlichen Vorrichtungen vom Akkumulationsmodus ist, dass der Driftbereich leicht dotiert sein muss, um eine Umkehr-Vorspannung zu unterstützen, wenn sich die Vorrichtung im Blockiermodus befindet. The disadvantage of the conventional devices of the accumulation mode, that the drift region must be lightly doped to support a reverse bias voltage, when the device is in the blocking mode. Ein leichter dotierter Driftbereich setzt sich zu einem höheren Ein-Widerstand um. A light doped drift region is made up to a higher on-resistance. Die hierin beschriebenen Ausführungsformen überwinden diese Einschränkung, indem sie verschiedene Ladungsausgleichstechniken in einer Vorrichtung vom Akkumulationsmodus anwenden. The embodiments described herein overcome this limitation, by applying different charge balancing techniques in a device of the accumulation mode.
  • In In 14 14 ist eine vereinfachte Ausführungsform eines beispielhaften Transistors vom Akkumulationsmodus is a simplified embodiment of an exemplary transistor accumulation mode 1400 1400 mit abwechselnden Leitfähigkeitsbereichen gezeigt, die parallel zum Stromfluss angeordnet sind. shown with alternate conductivity regions arranged in parallel to the current flow. In diesem Beispiel ist der Transistor In this example, the transistor is 1400 1400 ein n-Kanal-Transistor mit einem Gate-Anschluss, der innerhalb von Gräben an n-channel transistor having a gate terminal, the inside of trenches 1402 1402 gebildet ist, einem n-leitenden Kanalbereich is formed, an n-type channel region 1412 1412 , der zwischen den Gräben gebildet ist, einem Driftbereich Formed between trenches, a drift region 1406 1406 , der säulenartige n-leitende und p-leitende Teilstücke , The columnar n-type and p-type sections 1403 1403 und and 1405 1405 entgegengesetzter Polarität umfasst, und einem n-leitenden Drainbereich opposite polarity comprises, and an n-type drain region 1414 1414 . , Anders als Transistoren vom Anreichungsmodus umfasst der Transistor Unlike transistors, the transistor comprises Anreichungsmodus 1400 1400 vom Akkumulationsmodus keine sperrende Wanne (p-leitend in diesem Beispiel) oder Body-Bereich, in welchem der Kanal gebildet ist. accumulation mode no blocking bath (p-type in this example) formed or body region in which the channel. Stattdessen wird ein leitender Kanal gebildet, wenn eine Akkumulationsschicht in dem Bereich Instead a conducting channel is formed when an accumulation layer in the region 1412 1412 gebildet wird. is formed. Der Transistor transistor 1400 1400 ist normal an oder aus, abhängig von der Dotierungskonzentration von dem Bereich is normally on or off depending on the doping concentration of the region 1412 1412 und dem Dotierungstyp der Gate-Elektrode. and the doping type of the gate electrode. Er ist ausgeschaltet, wenn der n-leitende Bereich He is off when the n-type region 1412 1412 vollständig verarmt und leicht invertiert ist. is completely depleted and lightly inverted. Die Dotierungskonzentrationen in den Bereichen The doping concentrations in the areas 1403 1403 und and 1405 1405 mit entgegengesetzter Polarität werden eingestellt, um die Ladungsausbreitung zu maximieren, was ermöglicht, dass der Transistor höhere Spannungen trägt. of opposite polarity to be adjusted to maximize the charge spreading, allowing the transistor carries higher voltages. Die Verwendung von säulenartigen Bereichen entgegengesetzter Polarität parallel zum Stromfluss flacht die elektrische Feldverteilung ab, erlaubt ihr aber nicht linear von dem Übergang weg abzunehmen, der zwischen den Bereichen The use of columnar regions of opposite polarity in parallel to the current flow flattens the electric field distribution, but allows its non-linear decrease from the transition away, of between the ranges 1412 1412 und and 1406 1406 gebildet ist. is formed. Der Ladungsausbreitungseffekt dieser Struktur erlaubt die Verwendung eines höher dotierten Driftbereiches, was den Ein-Widerstand des Transistors verringert. The charge spreading effect of this structure allows the use of a more highly doped drift region, thereby reducing the on-resistance of the transistor. Die Dotierungskonzentration der verschiedenen Bereiche kann variieren, beispielsweise können n-leitende Bereiche The doping concentration of the different areas can vary, for example, n-type regions 1412 1412 und and 1403 1403 die gleichen oder unterschiedlichen Dotierungskonzentrationen aufweisen. have the same or different doping concentrations. Fachleute stellen fest, dass ein verbesserter p-Kanal-Transistor erhalten werden kann, indem die Polaritäten der verschiedenen Bereiche der in Experts find that an enhanced P-channel transistor can be obtained by making the polarities of the different regions of the in 14 14 gezeigten Vorrichtung umgekehrt werden. The apparatus shown may be reversed. Andere Abwandlungen der säulenartige Bereiche entgegengesetzter Polarität innerhalb des Driftbereiches sind ausführlich in Verbindung mit weiter unten beschriebenen Ultrahochspannungsvorrichtungen beschrieben. Other modifications of the columnar regions of opposite polarity within the drift region are described in detail in conjunction with later-described ultra-high voltage devices.
  • 15 15 ist ein vereinfachtes Diagramm einer anderen Vorrichtung is a simplified diagram of another apparatus 1500 1500 vom Akkumulationsmodus und mit Trench-Elektroden zu Ladungsausbreitungszwecken. accumulation mode and trench electrodes to charge spreading purposes. Alle Bereiche All areas 1512 1512 , . 1506 1506 und and 1514 1514 sind vom gleichen Leitfähigkeitstyp, in diesem Beispiel n-leitend. are n-type conductivity of the same conductivity type, in this example. Für eine normal ausgeschaltete Vorrichtung ist das Gate-Polysilizium For a normal switched-off device, the gate polysilicon is 1510 1510 p-leitend eingerichtet. p-type set. Die Dotierungskonzentration vom Bereich The doping concentration of the field 1512 1512 ist derart eingestellt, dass ein verarmter Sperrübergang unter Bedingungen ohne Vorspannung gebildet wird. is set such that an impoverished blocking junction is formed under conditions without bias. Innerhalb jedes Grabens Within each trench 1502 1502 sind ein oder mehrere vergrabene Elektroden one or more buried electrodes 1511 1511 unter der Gate-Elektrode under the gate electrode 1510 1510 gebildet, die alle von dielektrischem Material formed, all of dielectric material 1508 1508 umgeben sind. are surrounded. Wie es in Verbindung mit dem MOSFET As described in connection with the MOSFET 300A 300A vom Anreicherungsmodus von enhancement mode of 3A 3A beschrieben wurde, wirken die vergrabenen Elektroden has been described which act buried electrodes 1511 1511 als Feldplatten und können, falls es gewünscht ist, auf ein Potenzial vorgespannt werden, das ihre Ladungsausbreitungsfunktion optimiert. as field plates and, if desired, be biased to a potential that optimizes their charge spreading function. Da die Ladungsausbreitung gesteuert werden kann, indem vergrabene Elektroden Since the charge spreading can be controlled by electrodes buried 1511 1511 unabhängig vorgespannt werden, kann das maximale elektrische Feld signifikant erhöht werden. be biased independently, the maximum electric field can be significantly increased. Ähnlich wie die vergrabenen Elektroden, die im MOSFET Similar to the buried electrodes in MOSFET 300A 300A angewandt werden, sind unterschiedliche Abwandlungen der Struktur möglich. be applied, various modifications of the structure are possible. Beispielsweise können die Tiefe des Grabens For example, the depth of the trench can 1502 1502 und die Größe und Anzahl von vergrabenen Elektroden and the size and number of buried electrodes 1511 1511 abhängig von der Anwendung variieren. vary depending on the application. Ladungsausbreitungselektroden können innerhalb von Gräben vergraben sein, die von aktiven Gräben getrennt sind, welche die Transistor-Gate-Elektrode beherbergen, auf eine ähnliche Weise wie die, die für die Trench- oder Grabenstrukturen des MOSFET Charge spreading electrodes can be buried within trenches that are separated by trenches active harboring the transistor gate electrode, in a similar manner as that used for the trench structures of the MOSFET or grave 300B 300B in in 3B 3B gezeigt ist. is shown. Ein Beispiel einer derartigen Ausführungsform ist in An example of such embodiment is 16 16 gezeigt. shown. In dem in Where in 16 16 gezeigten Beispiel umfasst der n-leitende Bereich Example shown includes the n-type region 1612 1612 stärker dotierte n+ Source-Bereiche more heavily doped n + source regions 1603 1603 , die optional hinzugefügt werden können. Which can be optionally added. Stark dotierte Source-Bereiche Heavily doped source regions 1603 1603 können sich entlang des oberen Randes eines n-leitenden Bereiches may extend along the upper edge of an n-type region 1612 1612 erstrecken, wie es gezeigt ist, oder können als zwei Bereiche benachbart zu den Grabenwänden entlang des oberen Randes des n-leitenden Bereiches extend, as shown, or have the two areas adjacent to the grave walls along the upper edge of the n-type region 1612 1612 gebildet sein (in dieser Figur nicht gezeigt). be formed (not shown in this figure). In manchen Ausführungsformen kann der Einschluss von n+ Bereichen In some embodiments, the inclusion of n + regions may 1603 1603 ein Absenken der Dotierungskonzentration des n-leitenden Bereiches lowering the doping concentration of the n-type region 1606 1606 erfordern, um sicherzustellen, dass der Transistor richtig abschaltet. require to ensure that the transistor turns off properly. Dieser optional stark dotierte Source-Bereich kann auf die gleiche Weise in jedem der hierin beschriebenen Akkumulationstransistoren verwendet werden. This optional heavily doped source region can be used in the same manner in each of the accumulation transistors described herein.
  • 24 24 zeigt eine noch andere Ausführungsform für einen Hochspannungs-MOSFET shows yet another embodiment of a high voltage MOSFET 2400 2400 , die die Super-Junction-Technologie mit der Struktur mit abgeschirmten Gate kombiniert. Combining the super junction technology having the structure with shielded gate. Der MOSFET the MOSFET 2400 2400 ist eine Trench-Gate-Vorrichtung mit einer Gate-Elektrode is a trench-gate device having a gate electrode 2410 2410 , die vor dem Driftbereich That before the drift region 2406 2406 mit einer Abschirmelektrode with a shield 2411 2411 abgeschirmt ist, ähnlich wie beispielsweise MOSFET is shielded, like for example MOSFET 300A 300A in in 3A 3A . , MOSFET MOSFET 2400 2400 umfasst auch schwimmende Bereiche also includes floating regions 2426 2426 entgegengesetzter Polarität, die im Driftbereich of opposite polarity, which in the drift region 2406 2406 parallel zum Stromfluss angeordnet sind. are arranged parallel to the current flow.
  • Terminierungsstrukturen termination structures
  • Diskrete Vorrichtungen der oben beschriebenen verschiedenen Arten weisen eine Durchbruchspannung auf, die durch die zylindrische oder kugelförmige Form des Verarmungsbereiches am Rand des Chips begrenzt ist. Discrete devices of various types described above have a breakdown voltage that is limited by the cylindrical or spherical shape of the depletion region at the edge of the chip. Da diese zylindrische oder kugelförmige Durchbruchspannung typischerweise viel niedriger ist als die Parallelebenen-Durchbruchspannung BV pp in der aktiven Fläche der Vorrichtung, muss der Rand der Vorrichtung derart terminiert werden, dass eine Durchbruchspannung für die Vorrichtung erreicht wird, die nahe bei der Durchbruchspannung der aktiven Fläche liegt. Since these cylindrical or spherical breakdown voltage is typically much lower than the parallel plane breakdown voltage BV pp in the active area of the device, the edge of the device must be terminated in such a way that a breakdown voltage for the device is achieved, which close to the breakdown voltage of the active surface lies. Es sind unterschiedliche Techniken entwickelt worden, um das Feld und die Spannung gleichmäßig über die Randterminierungsbreite auszubreiten, um eine Durchbruchspannung zu erzielen, die nahe bei BV pp liegt. There have been developed to spread the field and the tension evenly over the edge termination width to achieve a breakdown voltage, which is close to BV pp different techniques. Diese umfassen Feldplatten, Feldringe, Übergangsterminierungserweiterung (JTE von junction termination extension) und unterschiedliche Kombinationen dieser Techniken. These include field plates, field rings, transition termination extension (JTE of junction termination extension) and different combinations of these techniques. Das oben erwähnte The above-mentioned US 6 429 481 B1 US 6,429,481 B1 für Mo et al. Mo et al. beschreibtv ein Beispiel einer Feldterminierungsstruktur, die einen tiefen Übergang (tiefer als die Wanne) mit einer darüber liegenden Feldoxidschicht, die das aktive Zellen-Array umgibt, umfasst. beschreibtv an example of a field termination structure that includes a deep junction (deeper than the tub) with an overlying field oxide layer which surrounds the active cell array. In dem Fall eines n-Kanal-Transistors umfasst die Terminierungsstruktur beispielsweise einen tiefen p+ Bereich, der einen PN-Übergang mit dem n-leitenden Driftbereich bildet. In the case of an n-channel transistor termination structure includes, for example a deep p + region which forms a PN junction with the n-type drift region.
  • In alternativen Ausführungsformen wirken eine oder mehrere ringförmige Gräben, die den Umfang des Zellen-Arrays umgeben, derart, dass das elektrische Feld verringert wird und der Lawinendurchbruch erhöht wird. In alternative embodiments, one or more annular grooves which surround the periphery of the cell array, such that the electric field is reduced and the avalanche breakdown effect is increased. 25A 25A zeigt ein üblicherweise verwendetes Trench-Layout für einen Trench-Transistor. shows a commonly used trench layout for a trench transistor. Aktive Gräben active trenches 2502 2502 sind von einem ringförmigen Terminierungsgraben are of an annular termination trench 2503 2503 umgeben. surround. In dieser Struktur verarmen Bereiche In this structure, areas impoverish 2506 2506 , die durch die gepunkteten Kreise am Ende der Mesas gezeigt sind, schneller als andere Bereiche, was ein erhöhtes Feld in dieser Fläche hervorruft, welches die Durchbruchspannung unter Sperrspannungszuständen verringert. Shown by the dotted circles at the end of the mesas, faster than other regions, which is an increased field causes in this area which reduces the breakdown voltage under reverse bias conditions. Diese Art von Layout ist deshalb auf Vorrichtungen mit niedrigerer Spannung (z. B. < 30 V) beschränkt. This type of layout is therefore (<30 V z. B.) is limited to devices with a lower voltage. Die The 25B 25B bis to 25F 25F zeigen eine Anzahl von alternativen Ausführungsformen für Terminierungsstrukturen mit unterschiedlichen Trench-Layouts, um die Bereiche mit hohem elektrischem Feld, die in show a number of alternative embodiments for termination trench structures with different layouts, the areas of high electric field, which in 25A 25A gezeigt sind, zu verringern. are shown to decrease. Wie es durch die Diagramme zu sehen ist, sind in diesen Ausführungsformen einige oder alle aktive Gräben von dem Terminierungsgraben getrennt. As can be seen by the graphs, some or all active trenches of the termination trench are separated in these embodiments. Der Spalt WG zwischen den Enden der aktiven Gräben und dem Terminierungsgraben fungiert, um den Crowding-Effekt des elektrischen Feldes, der in der The gap WG between the ends of the active trenches and the termination trench functions to the crowding effect of the electric field in the 25A 25A gezeigten Struktur beobachtet wird, zu verringern. Structure shown is observed to decrease. In einer beispielhaften Ausführungsform ist WG ungefähr mit der halben Breite des Mesas zwischen den Gräben eingerichtet. In an exemplary embodiment, WG is about set at half the width of the mesas between the trenches. Für Vorrichtungen mit höherer Spannung können mehrfache Terminierungsgraben, wie sie in For devices with higher voltage multiple termination trench can, as in 25F 25F gezeigt sind, angewandt werden, um die Durchbruchspannung der Vorrichtung weiter zu erhöhen. are shown to be applied in order to increase the breakdown voltage of the device further. Das übertragene The transmitted US 6 683 363 B1 US 6,683,363 B1 mit dem Titel ”Trench Structure for Semiconductor Devices” von Challa beschreibt Abwandlungen von einigen dieser Ausführungsformen ausführlicher. entitled "Trench Structure for Semiconductor Devices" by Challa describes variations of some of these embodiments.
  • Die The 26A 26A bis to 26C 26C zeigen Querschnittsansichten von verschiedenen beispielhaften Grabenterminierungsstrukturen für Trench-MOSFETs mit Ladungsausgleich. show cross-sectional views of various exemplary grave termination structures for trench MOSFET with charge balance. In der gezeigten beispielhaften Ausführungsform verwendet MOSFET In the exemplary embodiment shown, MOSFET used 2600A 2600A eine Struktur mit abgeschirmtem Gate mit einer Schirm-Poly-Elektrode a shielded gate structure with a screen-poly electrode 2611 2611 , die unter dem Gate-Poly , Under the gate poly 2610 2610 innerhalb des aktiven Grabens within the active trench 2602 2602 vergraben ist. is buried. In der in In the in 26A 26A gezeigten Ausführungsform ist der Terminierungsgraben Embodiment shown is the termination trench 2603A 2603a mit einer relativ dicken Schicht aus einem Dielektrikum (Oxid) with a relatively thick layer of dielectric (oxide) 2605A 2605a ausgekleidet und mit leitfähigem Material, wie etwa Poly and lined conductive material, such as poly 2607A 2607a , gefüllt. Filled. Die Dicke der Oxidschicht The thickness of the oxide layer 2605A 2605a , die Tiefe des Terminierungsgrabens , The depth of the termination trench 2603A 2603a und der Abstand zwischen dem Terminierungsgraben und dem benachbarten aktiven Graben (dh die Breite des letzten Mesas) sind durch die Sperrspannung der Vorrichtung im Sperrbetrieb bestimmt. and the distance between the termination trench and the adjacent active trench (ie, the width of the last mesa) are determined by the reverse voltage of the device in the blocking operation. In der in In the in 26A 26A gezeigten Ausführungsform sind die Gräben an der Oberfläche breiter (T-Trench-Struktur) und eine Metallfeldplatte Embodiment shown, the trenches on the surface of wider (T-trench structure) and a metal field plate 2609A 2609A wird über dem Terminierungsbereich verwendet. is used over the termination region. In einer alternativen Ausführungsform (die nicht gezeigt ist) kann die Feldplatte aus Polysilizium gebildet sein, indem Poly In an alternative embodiment (not shown) may be formed of polysilicon field plate by Poly 2607A 2607a innerhalb eines Terminierungsgrabens within a termination trench 2603A 2603a über der Oberfläche und über dem Terminierungsbereich (nach links von dem Terminierungsgraben in over the surface and over the termination region (to the left of the termination trench in 26A 26A ) ausgedehnt wird. ) Is extended. Es sind viele Abwandlungen möglich. There are many variations possible. Beispielsweise kann ein p+ Bereich (der nicht gezeigt ist) unter den Metallkontakten zu Silizium für einen besseren ohmschen Kontakt hinzugefügt werden. For example, a p + region (is not shown) are added under the metal contacts to silicon for a better ohmic contact. Ein p– Wannen-Bereich A p-well region 2604 2604 in dem letzten Mesa benachbart zu dem Terminierungsgraben in the last mesa adjacent to the termination trench 2603A 2603a und sein jeweiliger Kontakt können optional entfernt werden. and its respective contact may be optionally removed. Es kann auch ein/es können mehrere schwimmende p-leitende Bereich(e) links von dem Terminierungsgraben Also, a / A plurality of floating p-type region (s) to the left of the termination trench 2603A 2603a (dh außerhalb der aktiven Fläche) hinzugefügt werden. (Ie, outside the active area) are added.
  • In einer anderen Abwandlung ist statt des Füllens des Terminierungsgrabens In another modification, instead of filling the termination trench 2603 2603 mit Poly eine Poly-Elektrode in dem unteren Abschnitt des Grabens innerhalb eines oxidgefüllten Grabens vergraben. Poly buried with a poly-electrode in the lower portion of the trench within a oxide-filled trench. Diese Ausführungsform ist in This embodiment is in 26B 26B gezeigt, wobei annähernd die Hälfte des Terminierungsgrabens shown, wherein approximately half of the termination trench 2603B 2603b mit Oxid with oxide 2605B 2605b gefüllt ist und die untere Hälfte eine Polyelektrode is filled and the lower half a polyelectrode 2607B 2607B aufweist, die innerhalb des Oxids vergraben ist. which is buried within the oxide. Die Tiefe des Grabens The depth of the trench 2603B 2603b und die Höhe des vergrabenen Polys and the height of the buried polys 2607B 2607B können auf der Basis der Vorrichtungsverarbeitung variiert werden. can be varied on the basis of the device processing. In einer noch anderen Ausführungsform, die in In yet another embodiment, shown in 26C 26C gezeigt ist, ist ein Terminierungsgraben is shown, a termination trench 2603C 2603C mit einem Dielektrikum ohne darin vergrabenes nicht leitendes Material im Wesentlichen gefüllt. filled with a dielectric without buried therein substantially non-conductive material. Für alle drei in den For all three in the 26A 26A , B und C gezeigten Ausführungsformen kann die Breite des letzten Mesas, das den Terminierungsgraben von dem letzten aktiven Graben trennt, verschieden sein von der Breite des typischen Mesas, das zwischen zwei aktiven Gräben gebildet ist, und kann derart eingestellt sein, dass ein optimaler Ladungsausgleich in dem Terminierungsbereich erzielt wird. , Embodiments, B and C as shown, the width of the last mesa separating the termination trench by the last active trench may be different from the width of the typical mesa formed between two active trenches, and may be set such that an optimum charge balance is obtained in the termination region. Alle oben in Verbindung mit der in All above in connection with the in 26A 26A gezeigten Struktur beschriebenen Abwandlungen können auf jene, die in den structure shown modifications described can to those in the 26B 26B und and 26C 26C gezeigt sind, angewandt werden. are shown to be applied. Darüber hinaus stellen Fachleute fest, dass, obgleich die Terminierungsstrukturen ihren für eine Vorrichtung mit abgeschirmtem Gate beschrieben worden sind, ähnliche Strukturen als Terminierungsbereiche für alle der verschiedenen oben beschriebenen Vorrichtungen auf Trench-Basis implementiert sein können. In addition, experts observe that although the termination structures have been described for an apparatus having its shielded gate, similar structures may be implemented as termination regions for all of the devices described above on different trench base.
  • Für Vorrichtungen mit niedriger Spannung kann es sein, dass die Eckenkonstruktionen für den Grabenterminierungsring nicht kritisch sind. For devices with low voltage, it may be that the corner structures for grave termination ring are not critical. Jedoch kann bei Vorrichtungen mit höherer Spannung die Rundung der Ecken des Terminierungsrings mit einem größeren Krümmungsradius erwünscht sein. However, in devices, the rounding of the corners of the termination ring may be desirable with a larger radius of curvature with a higher voltage. Je höher die Spannungsanforderungen der Vorrichtung, desto größer kann der Krümmungsradius an den Ecken des Terminierungsgrabens sein. The higher the voltage requirements of the device, the greater the radius of curvature at the corners of the termination trench may be. Ebenso kann die Anzahl von Terminierungsringen erhöht werden, wenn die Vorrichtungsspannung zunimmt. Also, the number of termination rings can be increased when the device voltage increases. 27 27 zeigt eine beispielhafte Vorrichtung mit zwei Terminierungsgräben shows an exemplary device with two termination trenches 2703-1 2703-1 und and 2703-2 2703-2 , die einen relativ größeren Krümmungsradius aufweisen. Which have a relatively larger radius of curvature. Die Beabstandung zwischen den Gräben kann auch auf der Basis der Spannungsanforderungen der Vorrichtung eingestellt werden. The spacing between the trenches may also be adjusted based on the voltage requirements of the device. In dieser Ausführungsform entspricht der Abstand S1 zwischen Terminierungsgräben In this embodiment, the distance S1 between the termination trenches corresponds 2703-1 2703-1 und and 2703-2 2703-2 annähernd dem doppelten Abstand zwischen dem ersten Terminierungsgraben approximately twice the distance between the first termination trench 2703-1 2703-1 und dem Ende der aktiven Gräben. and the end of the active trenches.
  • Prozesstechniken process technologies
  • Bislang ist eine Anzahl von unterschiedlichen Vorrichtungen mit Trench-Strukturen, die mehrfache vergrabene Elektroden oder Dioden aufweisen, beschrieben worden. So far, a number of different devices with trench structures having multiple electrodes or buried diode has been described. Um diese Trench-Elektroden vorzuspannen, lassen es diese Vorrichtungen zu, dass ein elektrischer Kontakt mit jeder der vergrabenen Schichten hergestellt werden kann. To bias these trench electrodes, it allow these devices is that electrical contact with each of the buried layers can be produced. Hierin ist eine Anzahl von Verfahren zum Bilden der Trench-Strukturen mit vergrabenen Elektroden und zum Herstellen eines Kontakts mit den vergrabenen Poly-Schichten innerhalb der Gräben offenbart. Herein, a number of methods for forming the trench structures with buried electrodes and for making contact with the buried poly layers within the trenches disclosed. In einer Ausführungsform sind Kontakte mit Trench-Poly-Schichten an den Rand des Chips hergestellt. In one embodiment, contacts with the trench poly-layers are made to the edge of the chip. 30A 30A zeigt ein Beispiel einer Randkontaktierung für eine Trench-Vorrichtung shows an example of edge contacting for a trench device 3000 3000 mit zwei Poly-Schichten with two poly layers 3010 3010 und and 3020 3020 . , 30A 30A zeigt eine Querschnittsansicht der Vorrichtung entlang der Längsachse eines Grabens. shows a cross-sectional view of the device along the longitudinal axis of a trench. Gemäß dieser Ausführungsform, bei der der Graben in der Nähe des Randes des Chips endet, sind zu Kontaktzwecken Poly-Schichten According to this embodiment, in which the trench ends in the vicinity of the edge of the chip, are for contact purposes poly layers 3010 3010 und and 3020 3020 bis zur Oberfläche des Substrats geführt. out to the surface of the substrate. Öffnungen openings 3012 3012 und and 3022 3022 in dielektrischen (oder Oxid-)Schichten in dielectric (or oxide) layers 3030 3030 und and 3040 3040 lassen einen Metallkontakt zu den Poly-Schichten zu. allow a metal contact to the poly layers. Die The 30B 30B bis to 30F 30F veranschaulichen verschiedene Verarbeitungsschritte, die bei der Bildung der Randkontaktstruktur von illustrate various processing steps in the formation of the edge contact structure of 30A 30A enthalten sind. are included. In In 30B 30B wird eine dielektrische (z. B. Siliziumdioxid-)Schicht a dielectric (eg. as silicon dioxide) layer 3001 3001 oben auf einer Epitaxieschicht an epitaxial layer on top of 3006 3006 strukturiert, und die freigelegte Oberfläche des Substrats wird geätzt, um einen Graben patterned, and the exposed surface of the substrate is etched to form a trench 3002 3002 zu bilden. to build. Eine erste Oxidschicht A first oxide layer 3003 3003 wird dann über der oberen Oberfläche des Substrats einschließlich des Grabens gebildet, wie es in is then formed over the upper surface of the substrate including the trench, as shown in 30C 30C gezeigt ist. is shown. Eine erste Schicht aus leitfähigem Material (Polysilizium) A first layer of conductive material (polysilicon) 3010 3010 wird anschließend oben auf der Oxidschicht then on top of the oxide layer 3003 3003 gebildet, wie es in formed, as in 30D 30D gezeigt ist. is shown. Nach To 30E 30E wird die Poly-Schicht is the poly layer 3010 3010 innerhalb des Grabens weggeätzt und eine andere Oxidschicht etched away within the trench and another oxide layer 3030 3030 wird über dem Poly is formed over the poly 3010 3010 gebildet. educated. Ähnliche Schritte werden ausgeführt, um den zweiten Oxid-Poly-Oxid-Sandwich zu bilden, wie es in Similar steps are performed to form the second oxide-poly oxide sandwich, as shown in 30F 30F gezeigt ist, wobei die obere Oxidschicht As shown, the upper oxide layer 3040 3040 derart gezeigt ist, dass sie geätzt ist, um Öffnungen is shown such that it is etched to form openings 3012 3012 und and 3022 3022 für eine Metallkontaktschicht zu Poly-Schichten a metal contact layer to poly-layers 3010 3010 bzw. or. 3020 3020 herzustellen. manufacture. Die letzten Schritte können für zusätzliche Poly-Schichten wiederholt werden, und Poly-Schichten können durch die darüber liegende Metallschicht miteinander verbunden werden, falls dies erwünscht ist. The last steps can be repeated for additional poly layers and poly layers can be joined together by the overlying metal layer, if desired.
  • In einer anderen Ausführungsform werden Kontakte zu mehrfachen Poly-Schichten in einem gegebenen Graben in der aktiven Fläche der Vorrichtung anstelle entlang des Randes des Chips hergestellt. In another embodiment, contacts to multiple poly-layers in a given trench in the active area of ​​the device can be manufactured in place along the edge of the chip. 31A 31A zeigt ein Beispiel der Kontaktstruktur einer aktiven Fläche für mehrfache vergrabene Poly-Schichten. shows an example of the contact structure of an active area for multiple buried poly layers. In diesem Beispiel zeigt eine Querschnittsansicht entlang der Längsachse des Grabens eine Poly-Schicht In this example, a cross-sectional view along the longitudinal axis of the trench is a poly layer 3110 3110 , die den Gate-Anschluss bereitstellt, und Poly-Schichten Which provides the gate terminal, and poly-layers 3111a 3111a und and 3111b 3111b , die zwei Abschirmschichten bereitstellen. Providing two shielding layers. Während drei separate Metallleitungen During three separate metal lines 3112 3112 , . 3122 3122 und and 3132 3132 derart gezeigt sind, dass sie einen Kontakt mit den Abschirm-Poly-Schichten herstellen, können sie alle miteinander verbunden und an den Source-Anschluss der Vorrichtung angeschlossen sein, oder irgendeine andere Kontaktierungskombination kann verwendet werden, wie es durch die besondere Anwendung verlangt wird. are shown such that they make contact with the shield poly layers, they can all be connected together and connected to the source terminal of the device, or any other Kontaktierungskombination may be used as required by the particular application. Ein Vorteil dieser Struktur ist die planare Natur des Kontakts im Vergleich mit der in An advantage of this structure is the planar nature of the contact compared with that in 30A 30A gezeigten Multilayer-Randkontaktstruktur. shown multilayer edge contact structure.
  • Die The 31B 31B bis to 31M 31M veranschaulichen ein Beispiel eines Prozessablaufs zum Bilden einer Abschirmkontaktstruktur einer aktiven Fläche für einen Graben mit zwei Poly-Schichten. illustrate an example of a process flow for forming a Abschirmkontaktstruktur an active area for a trench with two poly layers. Dem Ätzen von Gräben Etching trenches 3102 3102 in in 31B 31B folgt das Bilden eines Abschirmoxids followed by forming a Abschirmoxids 3108 3108 in in 31C 31C . , Anschließend wird Abschirmpolysilizium Subsequently shield polysilicon 3111 3111 abgeschieden und in den Gräben eingelassen, wie es in deposited and buried in the trenches, as in 31D 31D gezeigt ist. is shown. Abschirm-Poly Shielding poly 3111 3111 wird zusätzlich in is also in 31E 31E mit Ausnahme von Stellen eingelassen, an denen ein Abschirmkontakt an der Oberfläche des Substrats erwünscht ist. inlaid with the exception of positions where a shield contact is desired at the surface of the substrate. In In 31E 31E schützt eine Maske protects a mask 3109 3109 das Poly innerhalb des mittleren Grabens vor einem weiteren Ätzen. the poly within the central trench prior to further etching. In einer Ausführungsform wird diese Maske an unterschiedlichen Stellen entlang unterschiedlicher Gräben aufgebracht, so dass für beispielsweise den mittleren Graben das Abschirm-Poly in anderen Abschnitten des Grabens in der dritten Dimension (nicht gezeigt) eingelassen ist. In one embodiment, this mask is applied at different points along different trenches, so that the shield-poly for example, the central trench in other portions of the trench in the third dimension (not shown) is inserted. In einer anderen Ausführungsform wird das Abschirm-Poly In another embodiment, the shield poly 3111 3111 innerhalb eines oder mehrerer ausgewählter Gräben in der aktiven Fläche entlang der gesamten Länge des Grabens maskiert. within one or more selected masked trenches in the active area along the entire length of the trench. Das Abschirmoxid the screen oxide 3108 3108 wird dann geätzt, wie es in is then etched as in 31F 31F gezeigt ist, und anschließend wird eine dünne Schicht aus Gate-Oxid is shown, and then a thin layer of gate oxide 3108a 3108a über die Oberseite des Substrats hinweg gebildet, nachdem die Maske formed on the top of the substrate away after the mask 3109 3109 entfernt worden ist, wie es in has been removed, as in 31G 31G gezeigt ist. is shown. Dem folgt eine Gate-Poly-Abscheidung und dessen Einlassen ( This is followed by gate poly deposition and its inlets ( 31H 31H , eine p– Wannen-Implantation und Eintreibung ( , A p-well implantation and recovery ( 31I 31I ) und eine n+ Source-Implantation ( ) And an n + source implant ( 31J 31J ). ). Die The 31K 31K , . 31L 31L und and 31M 31M zeigen jeweils die Schritte der BPSG-Abscheidung, des Kontaktätzens und der starken p+ Body-Implantation gefolgt von Metallisierung. respectively show the steps of BPSG deposition, the Kontaktätzens and strong p + body implant, followed by metallization. 31N 31N zeigt eine Querschnittsansicht einer alternativen Ausführungsform für eine Abschirmkontaktstruktur einer aktiven Fläche, wobei ein Abschirm-Poly shows a cross-sectional view of an alternative embodiment for a Abschirmkontaktstruktur an active area, wherein a shielding poly 3111 3111 eine relativ breite Plattform oben auf dem Abschirmoxid bildet. forms a relatively broad platform on top of the screen oxide. Dies vereinfacht die Kontaktierung des Abschirm-Polys, führt aber eine Topografie ein, die den Fertigungsprozess weiter verkompliziert. This facilitates the contacting of the shielding polys, but introduces a topography, further complicating the manufacturing process.
  • Eine vereinfachte Layoutansicht von oben nach unten einer beispielhaften Trench-Vorrichtung mit einer Abschirmkontaktstruktur einer aktiven Fläche ist in A simplified layout view from top to bottom of an exemplary trench device with a Abschirmkontaktstruktur an active area is in 32A 32A gezeigt. shown. Eine Maske, die eine Abschirm-Poly-Vertiefung zeigt, verhindert das Einlassen des Abschirm-Polys an einer Stelle A mask which shows a shield poly recess admitting the shielding polys prevented at one point 3211C 3211C in dem aktiven Bereich sowie in dem Umfangsabschirmungsgraben in the active region and in the peripheral shield trench 3213 3213 . , Eine Modifikation dieser Technik verwendet eine ”hundeknochenartige” Form für die Abschirm-Poly-Vertiefungsmaske, die einen breiten Bereich am Schnittpunkt mit jedem Graben A modification of this technique uses a "dog-bone" type shape for the shield poly recess mask, a wide area at the intersection with each trench 3202 3202 mit einem Kontakt mit dem Abschirm-Poly bereitstellt. providing a contact with the shielding Poly. Dies lässt zu, dass das Abschirm-Poly in dem maskierten Bereich ebenfalls eingelassen wird, aber bis zu der ursprünglichen Oberfläche des Mesas, wodurch Topografie beseitigt wird. This suggests that the shield poly is also embedded in the masked area, but up to the original surface of the mesa, which topography is eliminated. Die Layoutansicht von oben nach unten für eine alternative Ausführungsform ist in The layout view from top to bottom of an alternative embodiment is shown in 32B 32B gezeigt, wobei Gräben einer aktiven Fläche mit dem Umfangsgraben verbunden sind. shown, trenches an active area are connected to the perimeter trench. In dieser Ausführungsform verhindert die Abschirm-Poly-Vertiefungsmaske das Einlassen des Abschirm-Polys entlang der Länge eines ausgewählten Grabens (mittlerer Graben in dem gezeigten Beispiel) für einen Kontakt des Abschirmgrabens einer aktiven Fläche mit Source-Metall. In this embodiment, the shield poly recess mask prevents the admission of the shielding polys along the length of a selected trench (trench medium in the example shown) for a contact of the Abschirmgrabens an active area with source metal. Die The 32C 32C und and 32D 32D sind vereinfachte Layoutdiagramme, die zwei unterschiedliche Ausführungsformen zum Herstellen eines Kontakts mit dem Umfangsgraben in einer Trench-Vorrichtung mit einer unterbrochenen Trench-Struktur. are simplified layout diagrams showing two different embodiments for making contact to the perimeter trench in a trench device with a broken trench structure. In diesen Figuren sind aktive Gräben In these figures, active trenches 3202 3202 und ein Umfangsgraben and a perimeter trench 3213 3213 durch eine einzige Linie zu Darstellungszwecken gezeigt. shown by a single line for illustrative purposes. In In 32C 32C sind Verlängerungen oder Finger von einem Umfangs-Gate-Poly-Kanal are extensions or fingers of a peripheral gate poly channel 3210 3210 in Bezug auf Umfangsabschirm-Poly-Finger gestaffelt, um die Umfangskontakte von dem Umfangsgraben weg zu beabstanden. staggered with respect to Umfangsabschirm-poly fingers to space the peripheral contacts of the perimeter trench away. Eine Source- und Abschirmkontaktfläche A source and Abschirmkontaktfläche 3215 3215 stellt auch einen Kontakt mit Abschirm-Poly in dem aktiven Bereich an Stellen also provides a contact with shield poly in the active region at locations 3211C 3211C her, wie es gezeigt ist. here, as shown. Die in In the 32D 32D gezeigte Ausführungsform beseitigt die Verschiebung zwischen aktiven und Umfangsgräben, um eine mögliche Einschränkung zu vermeiden, die aus Grabenteilungsanforderungen entsteht. Embodiment shown eliminates the displacement between the active and peripheral grooves, in order to avoid a possible constraint that arises from grave pitch requirements. In dieser Ausführungsform sind die aktiven Gräben In this embodiment, the active trenches 3202 3202 und horizontalen Verlängerungen von dem Umfangsgraben and horizontal extension of the perimeter trench 3213 3213 ausgerichtet und Fenster aligned and window 3217 3217 in dem Gate-Poly-Kanal in the gate poly channel 3210 3210 lassen zu, dass Kontakte mit Abschirm-Poly um den Umfang herum hergestellt werden können. Admit contacts with shielding poly can be made around the circumference. Kontakte einer aktiven Fläche werden an Stellen An active area contacts are at locations 3211C 3211C wie bei vorhergehenden Ausführungsformen hergestellt. prepared as in previous embodiments.
  • Eine alternative Ausführungsform zum Kontaktieren von Trench-Abschirm-Poly-Schichten in der aktiven Fläche ist in An alternative embodiment for contacting trench shield poly layers in the active area is in 33A 33A gezeigt. shown. In dieser Ausführungsform erstreckt sich das Abschirm-Poly, anstelle dass es eingelassen ist, vertikal über einen wesentlichen Teil des aktiven Grabens bis zu der Siliziumoberfläche. In this embodiment, the shield poly extends, instead that it is embedded vertically over a substantial part of the active trench up to the silicon surface. Nach To 33A 33A teilt der Abschirm-Poly divides the shielding poly 3311 3311 das Gate-Poly 3310 in zwei, da es sich entlang der Höhe des Grabens the gate poly 3310 in two because it is along the height of the trench 3302 3302 vertikal erstreckt. extends vertically. Die zwei Gate-Poly-Segmente sind in der dritten Dimension an einer geeigneten Stelle innerhalb des Grabens oder wenn sie den Graben verlassen, verbunden. The two gate poly segments are in the third dimension at a suitable location within the trench or when they leave the trench, respectively. Ein Vorteil dieser Ausführungsform ist die Fläche, die eingespart wird, indem ein Source-Poly-Kontakt innerhalb des aktiven Grabens hergestellt wird, anstatt dass ein Siliziumraum verwendet wird, der für den mit einem Graben versehenen Poly-Kontakt vorgesehen wäre. An advantage of this embodiment is the area that is saved by using a source of poly-contact is made within the active trench, rather than a silicon space is used, which would be provided for the trench poly provided with a contact. Die The 33B 33B bis to 33M 33M veranschaulichen ein Beispiel eines Prozessablaufs zum Bilden einer Abschirmkontaktstruktur einer aktiven Fläche von der in illustrate an example of a process flow for forming a Abschirmkontaktstruktur an active area of ​​the in 33A 33A gezeigten Art. Dem Ätzen von Gräben Type shown. The etching trenches 3302 3302 in in 33B 33B folgt das Bilden eines Abschirmoxids followed by forming a Abschirmoxids 3308 3308 in in 33C 33C . , Anschließend wird Abschirm-Polysilizium Then, shielding polysilicon 3311 3311 innerhalb der Gräben abgeschieden, wie es in deposited within the trenches, as shown in 33D 33D gezeigt ist. is shown. Abschirm-Poly Shielding poly 3311 3311 wird geätzt und in den Gräben eingelassen, wie es in is etched and embedded in the trenches, as in 33E 33E gezeigt ist. is shown. Anschließend wird Abschirmoxid Then, screen oxide 3308 3308 geätzt, wie es in etched as in 33F 33F gezeigt ist, wobei ein freigelegter Abschnitt des Abschirm-Polysiliziums is shown, wherein an exposed portion of the shield polysilicon 3311 3311 belassen wird, der zwei Mulden an seinen Seiten innerhalb des Grabens bildet. is left which forms two recesses on its sides within the trench. Eine dünne Schicht aus Gate-Oxid A thin layer of gate oxide 3308a 3308a wird dann über der Oberseite des Substrats, den Seitenwänden der Gräben und den Mulden innerhalb der Gräben, gebildet, wie es in is then formed over the top of the substrate, the sidewalls of the trenches and the wells within the trenches, as shown in 33G 33G gezeigt ist. is shown. Dem folgt eine Abscheidung und ein Einlassen von Gate-Poly ( Followed by a deposition and an inlet of the gate poly ( 33H 33H ), p– Wannen-Implantation und Eintreiben ( ), P-well implant and drive-( 33I 33I ) und n+ Source-Implantation ( ) And n + source implant ( 33J 33J ). ). Die The 33K 33K , . 33L 33L und and 33M 33M zeigen die Schritte einer BPSG-Abscheidung, eines Kontaktätzens und einer starken p+ Body-Implantation, gefolgt von einer Metallisierung. show the steps of BPSG deposition, a Kontaktätzens and a strong p + body implant, followed by metallization. Abwandlungen dieses Prozessablaufs sind möglich. Variations of this process flow are possible. Beispielsweise können durch Umordnen von einigen der Prozessschritte die Prozessschritte, die das Gate-Poly For example, by rearranging some of the process steps, the process steps that the gate poly 3310 3310 bilden, vor den Schritten durchgeführt werden, die das Abschirm-Poly form, be performed prior to the steps that the shield-poly 3311 3311 bilden. form.
  • Spezifische Prozessrezepturen und -parameter und Abwandlungen davon zum Durchführen von vielen der Schritte in den obigen Prozessabläufen sind allgemein bekannt. Specific process recipes and parameters and variations thereof to perform many of the steps in the above process sequences are generally known. Für eine gegebene Anwendung können bestimmte Prozessrezepturen, Chemikalien und Materialtypen fein abgestimmt werden, um die Herstellbarkeit und das Leistungsvermögen der Vorrichtung zu verbessern. For a given application certain process recipes, chemicals and material types can be fine-tuned to improve the manufacturability and performance of the device. Verbesserungen können von dem Ausgangsmaterial aus vorgenommen werden, dh dem Substrat, auf dem der epitaktische (Epi) Driftbereich gebildet wird. Improvements can be made from the starting material, ie, the substrate on which the epitaxial (epi) drift region is formed. In den meisten Leistungsanwendungen ist eine Reduktion des Ein-Widerstands R DSon des Transistors erwünscht. In most applications, a power reduction of the on-resistance R DSon of the transistor is desirable. Der ideale Ein-Widerstand eines Leistungstransistors ist eine strenge Funktion des kritischen Feldes, welches definiert ist als das maximale elektrische Feld in der Vorrichtung unter Durchbruchbedingungen. The ideal on-resistance of a power transistor is a strong function of the critical field, which is defined as the maximum electric field in the device under breakdown conditions. Der spezifische Ein-Widerstand des Transistors kann signifikant verringert werden, wenn die Vorrichtung aus einem Material gefertigt wird, das ein kritisches Feld aufweist, das höher ist als das von Silizium, vorausgesetzt, dass eine vernünftige Beweglichkeit aufrechterhalten bleibt. The specific on-resistance of the transistor can be significantly reduced if the device is made of a material having a critical field that is higher than that of silicon, provided that a reasonable flexibility is maintained. Obgleich viele der Merkmale der Leistungsvorrichtungen, einschließlich die Strukturen und Prozesse, soweit im Kontext eines Siliziumsubstrats beschrieben worden sind, sind andere Ausführungsformen, die anderes Substratmaterial als Silizium verwenden, möglich. Although many of the characteristics of power devices, including the structures and processes which have been described so far in the context of a silicon substrate, other embodiments that use other substrate material than silicon, possible. Gemäß einer Ausführungsform sind die hierin beschriebenen Leistungsvorrichtungen aus einem Substrat gefertigt, das aus einem Material mit breiter Bandlücke hergestellt ist, welches beispielsweise Siliziumcarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs), Indiumphosphid (InP), Diamant und dergleichen umfasst. According to one embodiment herein performance described devices are made of a substrate which is made of a material having a wide band gap, which, for example, silicon carbide (SiC), gallium nitride (GaN), gallium arsenide (GaAs), indium phosphide (InP), diamond and the like. Diese Materialien mit breiter Bandlücke zeigen ein kritisches Feld, das höher ist als das kritische Feld für Silizium, und können eine signifikante Verringerung des Ein-Widerstandes des Transistors zulassen. These materials wide bandgap show a critical field that is higher than the critical field for silicon, and may permit a significant reduction in on-resistance of the transistor.
  • Ein anderer primärer Beiträger für den Ein-Widerstand eines Transistors ist die Dicke und Dotierungskonzentration des Driftbereichs. Another primary contributors to the on-resistance of a transistor, the thickness and doping concentration of the drift region. Der Driftbereich ist typischerweise durch epitaktisch aufgewachsenes Silizium gebildet. The drift region is typically formed by epitaxially grown silicon. Um R DSon zu verringern, ist es erwünscht, die Dicke des Epi-Driftbereichs zu minimieren. In order to reduce R DSon, it is desirable to minimize the thickness of the epi drift region. Die Dicke der Epi-Schicht wird teilweise durch die Art des Ausgangssubstrats vorgeschrieben. The thickness of the epi layer is partially dictated by the nature of the starting substrate. Beispielsweise ist ein mit rotem Phosphor dotiertes Substrat eine übliche Art von Ausgangssubstratmaterial für diskrete Halbleitervorrichtungen. For example, a doped with red phosphorus substrate is a common type of starting substrate material for discrete semiconductor devices. Eine Eigenschaft von Phosphoratomen ist jedoch, dass sie in Silizium schnell diffundieren. However, a property of phosphorus atoms to diffuse rapidly in silicon. Die Dicke des Epi-Bereichs, der oben auf dem Substrat gebildet wird, wird deshalb derart bestimmt, dass die Diffusion von Phosphoratomen nach oben aus dem darunter liegenden stark dotierten Substrat ausgeglichen wird. The thickness of the epi-region which is formed on the substrate above is therefore determined so that the diffusion of phosphorus atoms upward from the underlying heavily doped substrate is compensated.
  • Es gibt eine Anzahl von anderen konstruktiven und verarbeitungstechnischen Aspekten des Leistungstransistors und anderer Leistungsvorrichtungen, die deren Leistungsvermögen signifikant beeinflussen können. There are a number of other design and processing technical aspects of the power transistor and other power devices that can significantly affect their performance. Die Form des Grabens ist ein Beispiel. The shape of the trench is an example. Um die potentiell beschädigenden elektrischen Felder zu verringern, die dazu neigen, sich um die Ecken des Grabens herum zu konzentrieren, ist es erwünscht, scharfe Ecken zu vermeiden und statt dessen Gräben zu bilden, die gerundete Ecken aufzuweisen. To reduce the potentially damaging electric fields tend to concentrate around the corners of the trench around, it is desirable to avoid sharp corners and to form trenches instead of having the rounded corners. Um die Zuverlässigkeit zu verbessern, ist es auch erwünscht, Grabenseitenwände mit glatten Oberflächen zu besitzen. To improve reliability, it is also desirable to have grave side walls with smooth surfaces. Die unterschiedlichen Ätzchemikalien bieten einen Ausgleich zwischen mehreren Antworten, wie etwa: Siliziumätzrate, Selektivität gegenüber der Ätzmaske, Ätzprofil (Seitenwandwinkel), Rundung der oberen Ecke, Seitenwandrauheit und Rundung des Grabenbodens. The different etchants provide a balance between a plurality of responses, such as: silicon etch, selectivity to the etch mask, etch profile (side wall angle), rounding the top corner, Seitenwandrauheit and rounding of the grave soil. Eine Chemikalie mit Fluor, beispielsweise SF6, liefert eine hohe Siliziumätzrate (größer als 1,5 μm/min), gerundete Grabengründe und ein gerades Profil. A chemical with fluorine, such as SF6, provides a high silicon etch (greater than 1.5 microns / min), rounded grave reasons and a straight profile. Der Nachteil der Fluorchemikalie sind raue Seitenwände und Schwierigkeiten mit der Steuerung der Oberseite des Grabens (kann wieder eintretend sein). The disadvantage of the fluorochemical are rough sidewalls and difficulties with control of the top of the trench (which may be re-entering). Eine Chlorchemikalie, beispielsweise Cl 2 , liefert glattere Seitenwände und eine bessere Steuerung des Ätzprofils und der Oberseite des Grabens. A chlorine chemical, for example Cl 2, provides smoother side walls and a better control of the etch profile and the top of the trench. Der Ausgleich mit der Chlorchemikalie betrifft eine niedrigere Siliziumätzrate (kleiner als 1,0 μm/min) und ein geringeres Runden des Grabenbodens. The equalization with the chlorine chemical relates to a silicon etch lower (less than 1.0 .mu.m / min) and less rounds of grave soil.
  • Wie es oben in Verbindung mit verschiedenen Transistoren mit abgeschirmten Gate-Strukturen beschrieben wurde, isoliert eine Schicht aus dielektrischem Material die Abschirmelektrode vor der Gate-Elektrode. As has been described above in connection with the various transistors with shielded gate structures, isolated a layer of dielectric material, the shielding electrode in front of the gate electrode. Diese Zwischenelektroden-Dielektrikumschicht, die manchmal als das Zwischen-Poly-Dielektrikum oder IPD bezeichnet wird, muss auf eine robuste und zuverlässige Weise gebildet werden, so dass sie der Potentialdifferenz standhalten kann, die zwischen der Abschirmelektrode und der Gate-Elektrode vorhanden sein kann. This inter-electrode dielectric layer, which is sometimes referred to as the inter-poly dielectric or IPD must be formed in a robust and reliable manner, so that they can withstand the potential difference may be provided between the shield electrode and the gate electrode. Mit erneutem Bezug auf die Returning to the 31E 31E , . 31F 31F und and 31G 31G ist ein vereinfachter Ablauf für die relevanten Verarbeitungsschritte gezeigt. there is shown a simplified flow for the relevant processing steps. Nach dem Rückätzen des Abschirm-Polys After etching back the shielding polys 3111 3111 innerhalb des Grabens ( (Within the trench 31E 31E ) wird die Abschirmdielektrikumschicht ), The shield dielectric 3108 3108 auf das gleiche Niveau wie das Abschirm-Poly 3111 rückgeätzt ( etched back to the same level as the shield poly 3111 ( 31F 31F ). ). Anschließend wird eine Gate-Dielektrikumschicht Subsequently, a gate dielectric layer 3108a 3108a auf der oberen Oberfläche des Siliziums gebildet, wie es in formed on the upper surface of the silicon as shown in 31G 31G gezeigt ist. is shown. Bei diesem Schritt wird die IPD-Schicht gebildet. In this step, the IPD layer. Ein Artefakt dieses Abschirmdielektrikum-Vertiefungsätzens ist die Bildung von flachen Mulden auf der oberen Oberfläche des Abschirmdielektrikums, die auf beiden Seiten der Abschirmelektrode verbleiben. An artifact of this shield dielectric recess Sätzens is the formation of shallow depressions on the upper surface of the shield dielectric remaining on both sides of the shield.
  • Eine Anzahl von oben beschriebenen Trench-Vorrichtungen umfasst eine Grabenseitenwanddotierung zu Ladungsausgleichszwecken. A number of the above-described trench devices comprises a grave sidewall doping to charge balancing purposes. Beispielsweise weisen alle in den For example, all point in the 6 6 bis to 7 7 gezeigten Ausführungsformen irgendeine Art von Grabenseitenwand-Dotierungsstruktur auf. Embodiments, some type of grave side wall doping structure shown on. Seitenwanddotierungstechniken sind aufgrund von den physikalischen Randbedingungen von schmalen, tiefen Gräben und/oder senkrechter Seitenwand des Grabens in gewisser Weise beschränkt. Sidewall doping techniques are somewhat limited due to the physical constraints of narrow, deep trenches and / or vertical side wall of the trench. Gasförmige Quellen oder Implantierungen unter einem Winkel können verwendet werden, um die dotierten Bereiche der Grabenseitenwand zu bilden. Gaseous sources or implants at an angle can be used to form the doped regions of the grave side wall. In einer Ausführungsform benutzt eine verbesserte Dotierungstechnik für die Grabenseitenwand eine Plasmadotierungstechnologie oder eine Dotierungstechnologie mit gepulstem Plasma. In one embodiment, an improved technique for doping grave side wall using a plasma doping technology or a pulsed plasma doping technology. Diese Technologie benutzt eine gepulste Spannung, die an den Wafer angelegt wird, der in einem Plasma von Dotiermittelionen eingeschlossen ist. This technology uses a pulsed voltage which is applied to the wafer which is enclosed in a plasma of dopant ions. Die angelegte Spannung beschleunigt die Ionen von dem Kathodenschirm in Richtung und in den Wafer. The applied voltage accelerates the ions from the cathode screen in the direction of and into the wafer. Die angelegte Spannung ist gepulst und die Dauer wird fortgesetzt, bis die gewünschte Dosis erreicht ist. The applied voltage is pulsed and the duration is continued until the desired dose is reached. Diese Technik ermöglicht ein Implantieren von vielen dieser Trench-Vorrichtungen mit anpassungsfähigen Dotierungstechniken. This technique allows implanting many of these trench devices with adaptive doping techniques. Zusätzlich reduziert der hohe Durchsatz dieses Prozesses die Gesamtkosten des Herstellungsprozesses. In addition, the high throughput of this process reduces the total cost of the manufacturing process.
  • Fachleute werden feststellen, dass die Verwendung von Plasmadotierungstechnologie oder Dotierungstechnologie mit gepulstem Plasma nicht auf Graben-Ladungsausgleichsstrukturen begrenzt ist, sondern auch auf andere Strukturen angewandt werden kann, die Trench-Terminierungsstrukturen und Trench-Drain-, Source- oder Body-Verbindungen umfassen. Skilled persons will find that the use of plasma doping technology or doping technology pulsed plasma is not limited to trench charge balancing structures, but can also be applied to other structures, the trench termination structure and trench drain, source or body compounds. Beispielsweise kann dieses Verfahren dazu verwendet werden, die Grabenseitenwände von Strukturen mit abgeschirmtem Graben zu dotieren, wie etwa jene, die in Verbindung mit den For example, this method can be used to dope the grave side walls of structures shielded trench, such as those referred to in connection with 4D 4D , . 4E 4E , . 6 6 , . 7 7 beschrieben wurden. have been described. Zusätzlich kann diese Technik verwendet werden, um einen gleichmäßig dotierten Kanalbereich zu bilden. In addition, this technique can be used to form a uniformly doped channel region. Die Eindringung des Verarmungsbereiches in den Kanalbereich (p– Wannen-Übergang), wenn die Leistungsvorrichtung in Sperrrichtung vorgespannt oder betrieben ist, wird durch die Ladungskonzentration auf beiden Seiten des Übergangs gesteuert. The penetration of the depletion region in the channel region (p-well junction) when the power device is biased in the blocking direction or operated is controlled by the charge concentration on both sides of the junction. Wenn die Dotierungskonzentration in der Epi-Schicht hoch ist, kann eine Verarmung in dem Übergang ein Punch-Through zulassen, um die Durchbruchspannung zu begrenzen, oder eine längere Kanallänge als sie erwünscht ist, um den Ein-Widerstand niedrig zu halten, erfordern. If the doping concentration is high in the epi-layer depletion can allow in the transition, a punch-through in order to limit the breakdown voltage, or a longer channel length than it is desirable to keep the on-resistance of low demand. Um die Verarmung in den Kanal zu minimieren, kann eine höhere Kanaldotierungskonzentration erforderlich sein, die bewirken kann, dass der Schwellenwert zunimmt. In order to minimize the depletion in the channel, a higher channel dopant concentration may be necessary, which may cause the threshold increases. Da der Schwellenwert durch die Spitzenkonzentration unter der Source in einem Trench-MOSFET bestimmt wird, kann eine gleichmäßige Dotierungskonzentration in dem Kanal einen besseren Ausgleich zwischen Kanallänge und Durchbruch bereitstellen. Since the threshold value of the peak concentration of the source is determined in a trench MOSFET, a uniform doping concentration in the channel can provide a better balance between channel length and breakdown.
  • Andere Verfahren, die angewandt werden können, um eine gleichmäßigere Kanalkonzentration zu erhalten, umfassend das Bilden des Kanalübergangs unter Verwendung eines Epitaxieprozesses, unter Verwendung von Mehrfach-Energieimplantationen und anderen Techniken zum Schaffen eines abrupten Übergangs. Other methods that can be used to obtain a more uniform concentration channel, comprising forming the channel transfer using an epitaxial process, using multiple energy implants, and other techniques for providing an abrupt transition. Eine andere Technik wendet einen Ausgangswafer mit einer leicht dotierten Deckschicht an. Another technique employs a starting wafer having a lightly doped top layer. Auf diese Weise wird Kompensation minimiert und Aufwärtsdiffusion kann begrenzt werden, um ein gleichmäßigeres Kanaldotierungsprofil zu schaffen. In this way, compensation is minimized and uphill diffusion can be limited in order to create a more uniform channel doping profile.
  • Eine Graben-Vorrichtung kann Nutzen aus der Tatsache ziehen, dass der Schwellenwert durch die Kanaldotierungskonzentration entlang der Grabenseitenwände festgelegt wird. A digging device can benefit from the fact that the threshold value is determined by the channel doping concentration along the grave side walls. Ein Prozess, der eine hohe Dotierungskonzentration von den Gräben weg zulässt, während ein niedriger Schwellenwert aufrechterhalten wird, kann helfen, den Punch-Through-Mechanismus zu verhindern. A process that allows a high doping concentration of the trenches away, while a low threshold is maintained, can help to prevent the punch-through mechanism. Das Vorsehen der p– Wannen-Dotierung vor dem Gate-Oxidationsprozess erlaubt eine Segregation von p-leitenden Fremdstoffen der Wanne, z. The provision of the p-well doping prior to the gate oxidation process allows segregation of the p-type impurities of the tub, z. B. Bor, in das Grabenoxid, um die Konzentration in dem Kanal zu verringern, wodurch der Schwellenwert vermindert wird. As boron in the moat oxide to reduce the concentration in the channel, whereby the threshold value is reduced. Wenn dies mit den obigen Techniken kombiniert wird, kann dies eine kürzere Kanallänge ohne Punch-Through ergeben. If this is combined with the above techniques, this can result in a shorter channel length without punch-through.
  • Manche Leistungsanwendungen erfordern das Messen des Betrags an Strom, der durch den Leistungstransistor fließt. Some power applications require measuring the amount of current flowing through the power transistor. Dies wird typischerweise bewerkstelligt, indem ein Teil des Gesamtvorrichtungsstroms isoliert und gemessen wird, der dann dazu verwendet wird, den Gesamtstrom zu extrapolieren, der durch die Vorrichtung fließt. This is typically accomplished by removing a portion of the total device current is isolated and measured, which is then used to extrapolate the total current flowing through the device. Der isolierte Teil des Gesamtvorrichtungsstromes fließt durch eine Strommess- oder -detektionsvorrichtung, die ein Signal erzeugt, das die Größe des isolierten Stromes angibt und das dann dazu verwendet wird, den Gesamtvorrichtungsstrom zu bestimmen. The insulated portion of the total device current flowing through a current sensing or -detektionsvorrichtung which generates a signal indicative of the size of the isolated current and which is then used to determine the total device current. Diese Anordnung ist allgemein als Stromspiegel bekannt. This arrangement is commonly known as a current mirror. Der Strom erfassende Transistor wird gewöhnlich monolithisch mit der Leistungsvorrichtung gefertigt, wobei beide Vorrichtungen ein gemeinsames Substrat (Drain) und Gate teilen. The current sensing transistor is usually made monolithically with the power device, wherein both devices share a common substrate (drain) and gate. 60 60 ist ein vereinfachtes Diagramm eines MOSFET is a simplified diagram of a MOSFET 6000 6000 mit einer Strommessvorrichtung with a current measuring device 6002 6002 . , Der Strom, der durch den Haupt-MOSFET The current flowing through the main MOSFET 6000 6000 fließt, wird zwischen dem Haupttransistor und dem Strommessabschnitt flows, is formed between the main transistor and the current measuring section 6002 6002 proportional zu den aktiven Gebieten eines jeden aufgeteilt. divided proportionally to the active areas of each. Der Strom, der durch den Haupt-MOSFET The current flowing through the main MOSFET 6000 6000 fließt, wird somit berechnet, indem der Strom durch die Messvorrichtung gemessen und er dann mit dem Verhältnis der aktiven Fläche multipliziert wird. flows, is thus calculated by dividing the current measured by the measuring device and is then multiplied by the ratio of the active area.
  • Verschiedene Verfahren zum Isolieren der Strommessvorrichtung von der Hauptvorrichtung sind in der übertragenen US-Patentanmeldung NR. Various methods for isolating the current measuring device from the master device are assigned U.S. Patent Application NO. 10/315,719 mit dem Titel ”Method of Isolating the Current Sense on Power Devices While Maintaining a Continuous Strip Cell” für Yedinak et al. 10 / 315.719, entitled "Method of Isolating the Current Sense on Power Devices While Maintaining a Continuous Strip Cell" for Yedinak et al. beschrieben, deren Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist. , the disclosure of which is incorporated herein by reference in its entirety. Ausführungsformen zum Integrieren der Messvorrichtung zusammen mit unterschiedlichen Leistungsvorrichtungen, die jene mit Ladungsausgleichsstrukturen umfassen, werden nachstehend beschrieben. Embodiments for integrating the measuring device together with different power devices which include those with charge balance structures are described below. Gemäß einer Ausführungsform wird in einem Leistungstransistor mit Ladungsausgleichsstrukturen und einer monolithisch integrierten Strommessvorrichtung die Strommessfläche vorzugsweise mit der gleichen kontinuierlichen MOSFET-Struktur sowie der Ladungsausgleichsstruktur gebildet. According to one embodiment the current measuring surface is preferably formed from the same continuous MOSFET structure and the charge balance structure in a power transistor with charge balance structures and a monolithically integrated current measuring device. Ohne eine Kontinuität in der Ladungsausgleichsstruktur aufrecht zu erhalten, wird die Durchbruchspannung der Vorrichtung aufgrund einer Fehlanpassung in der Ladung verschlechtert, was dazu führt, dass der spannungstragende Bereich nicht vollständig verarmt wird. Without a continuity in charge balancing structure maintained, the breakdown voltage of the device is degraded due to a mismatch in the charge, which results in that the voltage-carrying area is not completely depleted. 61A 61A zeigt eine beispielhafte Ausführungsform für einen Ladungsausgleichs-MOSFET shows an exemplary embodiment of a charge balancing MOSFET 6100 6100 mit einer planaren Gate-Struktur und einer isolierten Strommessstruktur with a planar gate structure and isolated current sense structure a 6115 6115 . , In dieser Ausführungsform umfasst die Ladungsausgleichsstruktur Säulen In this embodiment, the charge balance structure comprises pillars 6126 6126 entgegengesetzter Leitfähigkeit (in diesem Beispiel p-leitend), die innerhalb eines (n-leitenden) Driftbereichs opposite conductivity type (p-type in this example), the inside of a (n-type) drift region 6104 6104 gebildet sind. are formed. Die p-leitenden Säulen The p-type columns 6126 6126 können beispielsweise als dotierte Polysilizium- oder epi-gefüllte Gräben gebildet sein. may for example be formed as a doped polysilicon or epi-filled trenches. Wie es in As shown in 61A 61A gezeigt ist, behalten die Ladungsausgleichsstrukturen die Kontinuität unter der Strommessstruktur As shown, the charge compensation structures to keep the continuity of the current measurement structure 6115 6115 . , Das Messanschlussflächenmetall The measurement pad metal 6113 6113 , das die Fläche der Oberfläche der Strommessvorrichtung That the surface area of ​​the current measuring device 6115 6115 bedeckt, ist von dem Source-Metall covered, is of the source metal 6116 6116 durch den dielektrischen Bereich through the dielectric region 6117 6117 getrennt. separated. Es ist zu verstehen, dass Strommessvorrichtungen mit ähnlichen Strukturen mit irgendeiner der anderen hierin beschriebenen Leistungsvorrichtungen integriert werden können. It is to be understood that the current measuring devices described with similar structures with any of the other power devices herein can be integrated. Beispielsweise zeigt For example, shows 61B 61B ein Beispiel davon, wie eine Strommessvorrichtung mit einem Trench-MOSFET mit abgeschirmtem Gate integriert sein kann, wobei ein Ladungsausgleich erhalten werden kann, indem die Tiefe des Grabens eingestellt und das Abschirm-Poly innerhalb des Grabens vorgespannt wird. an example of how a current measuring device may be integrated with a trench MOSFET with shielded gate, wherein a charge compensation can be obtained by adjusting the depth of the trench and the shield poly is biased within the trench.
  • Es gibt eine Anzahl von Leistungsanwendungen, bei denen es erwünscht ist, Dioden auf dem gleichen Chip wie der Leistungstransistor zu integrieren. There are a number of power applications where it is desirable to integrate diodes on the same chip as the power transistor. Derartige Anwendungen umfassen eine Temperaturmessung, einen Schutz vor elektrostatischer Entladung (ESD), aktives Klemmen und Spannungsteilung, neben anderen. Such applications include temperature measurement, protection against electrostatic discharge (ESD), active terminals, and voltage division, among others. Zur Temperaturmessung werden beispielsweise ein oder mehrere in Reihe geschaltete Dioden monolithisch mit dem Leistungstransistor integriert, wobei die Anoden- und Kathodenanschlüsse der Diode heraus zu separaten Bond-Pads geführt werden, oder mit monolithischen Steuerschaltkreiskomponenten, die leitende Verbindungen verwenden, verbunden werden. one or more diodes connected in series, for example, be monolithically integrated with the power transistor for temperature measurement, wherein the anode and cathode terminals of the diode are led out to separate bonding pads, or monolithic control circuit components that use conductive connections, to be connected. Die Temperatur wird durch die Änderung der Spannung (Vf) in Durchlassrichtung der Diode (oder Dioden) gemessen. The temperature is the voltage by the variation (Vf) in the forward direction of the diode (or diodes) is measured. Beispielsweise mit einer geeigneten Verbindung mit dem Gate-Anschluss des Leistungstransistors wird die Gate-Spannung, wenn das Vf der Diode mit der Temperatur abfällt, heruntergezogen, was den Strom, der durch die Vorrichtung fließt, verringert, bis die gewünschte Temperatur erreicht ist. For example, with a suitable connection to the gate terminal of the power transistor, the gate voltage when the Vf of the diode with the temperature falls, drawn down, making the current flowing through the device is reduced, until the desired temperature is reached.
  • 62A 62A zeigt eine beispielhafte Ausführungsform für einen MOSFET shows an exemplary embodiment of a MOSFET 6200A 6200A mit Reihen-Temperaturmessdioden. with series temperature sensing diodes. Der MOSFET the MOSFET 6200A 6200A umfasst eine Diodenstruktur comprises a diode structure 6215 6215 , bei der dotiertes Polysilizium mit abwechselnder Leitfähigkeit drei Reihen-Temperaturmessdioden bildet. forms, in which polysilicon doped with alternating conductivity three rows temperature measuring diode. In dieser veranschaulichenden Ausführungsform wendet der MOSFET-Abschnitt der Vorrichtung In this illustrative embodiment, the MOSFET section of the device applies 6200A 6200A p-leitende, epi-gefüllte Ladungsausgleichsgräben an, die Bereiche entgegengesetzter Leitfähigkeit innerhalb eines n-leitenden Epi-Driftbereichs P-type epi-filled trenches to charge balance, the regions of opposite conductivity within an n-type epi drift region 6204 6204 bilden. form. Wie es gezeigt ist, behält die Ladungsausgleichsstruktur vorzugsweise eine Kontinuität unter der Temperaturmessdiodenstruktur As shown, the charge balance structure preferably maintains continuity with the temperature measuring diode structure 6215 6215 . , Die Diodenstruktur ist oben auf einer Felddielektrikum-(Oxid-)Schicht The diode structure is on a Felddielektrikum- above (oxide) layer 6219 6219 oben auf der Oberfläche des Siliziums gebildet. formed on top of the surface of the silicon. Ein p-leitender Übergangsisolationsbereich A p-type junction isolation region 6221 6221 kann wahlweise unter die Dielektrikumschicht may be optionally under the dielectric layer 6219 6219 diffundiert sein. be diffused. Eine Vorrichtung a device 6200B 6200B ohne diesen p-leitenden Übergang ist in without this p-type transition is in 62B 62B gezeigt. shown. Um sicherzustellen, dass Reihen-Dioden, die in Durchlassrichtung vorgespannt sind, erhalten werden, wird ein Kurzschlussmetall To ensure that rows of diodes are biased in the forward direction can be obtained, a short circuit metal 6223 6223 verwendet, um die P/N+ Übergänge kurzzuschließen, die in Sperrrichtung vorgespannt sind. used to short the P / N + junctions, which are biased in the reverse direction. In einer Ausführungsform wird p+ implantiert und über die Übergänge hinweg diffundiert, um eine N+/P/P+/N+ Struktur zu bilden, wobei p+ unter Kurzschlussmetallen In one embodiment, p + is implanted and diffused through the transitions of time, to form an N + / P / P + / N + structure, where p + short-circuit among metals 6223 6223 erscheint, um den ohmschen Kontakt zu erhalten. appear to obtain the ohmic contact. Für die entgegengesetzte Polarität kann N+ ebenfalls über den N/P+ Übergang diffundiert werden, um eine P+/N/N+/P+ Struktur zu bilden. For the opposite polarity N + can also be diffused over the N / P + junction, to form a P + / N / N + / P + structure. Fachleute werden wieder feststellen, dass diese Art von Temperaturmessdiodenstruktur in irgendeiner der vorhergehenden Leistungsvorrichtungen in Kombination mit vielen anderen hierin beschriebenen Merkmalen angewandt werden kann. Skilled persons will notice again that this sort of temperature measuring diode structure in any of the preceding power devices can be used in combination with other features described herein. 62C 62C zeigt beispielsweise einen MOSFET for example, shows a MOSFET 6200C 6200C mit einer Struktur mit abgeschirmtem Trench-Gate, bei der das Abschirm-Poly zum Ladungsausgleich verwendet werden kann. having a structure with shielded gate trench, wherein the shield poly can be used to balance the charge.
  • In einer anderen Ausführungsform wird durch Anwenden ähnlicher Isolationstechniken, wie sie in Vorrichtung In another embodiment, by applying similar isolation techniques, such as in apparatus 6200 6200 für Temperaturmessdioden gezeigt sind, ein asymmetrischer ESD-Schutz implementiert. an asymmetrical ESD protection are shown for temperature measuring diodes implemented. Für ESD-Schutzzwecke wird ein Ende der Diodenstruktur elektrisch mit dem Source-Anschluss und das andere Ende mit dem Gate-Anschluss der Vorrichtung verbunden. For ESD protection purposes an end of the diode structure is electrically connected to the source terminal and the other end connected to the gate terminal of the device. Alternativ wird ein symmetrischer ESD-Schutz erhalten, indem N+/P/N+ Übergänge Rückseite an Rückseite kurzgeschlossen werden, wie es in den Alternatively, a symmetrical ESD protection is obtained by + / P / N + transitions back are shorted to-back N as in the 63A 63A und and 63B 63B gezeigt ist. is shown. Der in in 63A 63A gezeigte beispielhafte MOSFET exemplary MOSFET shown 6300A 6300a wendet eine planare Gate-Struktur an und benutzt Säulen entgegengesetzter Leitfähigkeit zum Ladungsausgleich, wohingegen der in applies a planar gate structure and used columns of opposite conductivity to balance the charge, whereas in 63B 63B gezeigte beispielhafte MOSFET exemplary MOSFET shown 6300B 6300B eine Trench-Gate-Vorrichtung mit einer abgeschirmten Gate-Struktur ist. a trench gate device with a shielded gate structure. Um Ungleichmäßigkeiten im Ladungsausgleich zu verhindern, ist die Ladungsausgleichsstruktur unter dem Gate-Pad-Metall und irgendwelchen anderen Steuerelementanschlussflächen fortgesetzt. To prevent non-uniformities in the charge balancing, the charge balancing structure is continued under the gate pad metal and any other control pads.
  • Beispielhafte ESD-Schutzschaltkreise sind in den Exemplary ESD protection circuits are in the 64A 64A bis to 64D 64D gezeigt, wobei die Hauptvorrichtung, deren Gate durch die oben beschriebenen Diodenstrukturen geschützt ist, irgendeine der hierin beschriebenen Leistungsvorrichtungen sein kann, die irgendeine der Ladungsausgleichstechniken oder andere Techniken verwendet. shown, wherein the main device, the gate is protected by the above-described diode structures may be any of the power devices described herein utilizing any of the charge equalization techniques or other techniques. 64A 64A zeigt ein vereinfachtes Diagramm für einen asymmetrischen isolierten Poly-Dioden-ESD-Schutz, wohingegen shows a simplified diagram for an asymmetrical isolated poly diode ESD protection, whereas 64B 64B einen normalen Rückseite-an-Rückseiteisolierten Poly-Dioden-ESD-Schutzschaltkreis zeigt. a normal back-to-back isolated poly diode ESD protection circuit shows. Der in in 64C 64C gezeigte ESD-Schutzschaltkreis verwendet einen NPN-Transistor für ein BV cer -Snap-Back. ESD protection circuit shown uses an NPN transistor on a BV cer snap-back. Das Subscript ”cer” in BV cer bezieht sich auf einen Bipolar-Transistor mit einem in Sperrrichtung vorgespannten Kollektor-Emitter-Übergang, bei dem eine Verbindung mit der Basis einen Widerstand verwendet, um den Basisstrom zu steuern. The subscript "cer" in BV cer relates to a bipolar transistor having a biased in the reverse direction collector-emitter junction, in which a connection to the base uses a resistor to control the base current. Ein niedriger Widerstand bewirkt, dass der größte Teil des Emitterstroms durch die Basis entfernt wird, wobei verhindert wird, dass der Emitter-Basis-Übergang einschaltet, das heißt Minoritätsladungsträger zurück in den Kollektor injiziert werden. A low resistance causes the majority of the emitter current is removed by the base, thereby preventing that the emitter-base junction turns on, that is, the minority charge carriers are injected back into the collector. Der Einschaltzustand kann durch den Widerstandswert eingestellt werden. The power-can be set by the resistance. Wenn Ladungsträger zurück in den Kollektor injiziert werden, kann die zu tragende Spannung zwischen dem Emitter und dem Kollektor vermindert werden – ein Phänomen, das als ”Snap-Back” bezeichnet wird. When carriers are injected back into the collector to the bearing voltage between the emitter and the collector can be reduced - that is referred to as "snap-back" a phenomenon. Der Strom, bei dem das BV cer -Snap-Back ausgelöst wird, kann festgelegt werden, indem der Wert des Basis-Emitter-Widerstandes R BE eingestellt wird. The current at which the BV cer snap-back is triggered by the value of the base-emitter resistance R BE is set can be determined. 64D 64D zeigt einen ESD-Schutzschaltkreis, der einen siliziumgesteuerten Gleichrichter oder SCR und eine Diode verwendet, wie es gezeigt ist. shows an ESD protection circuit uses a silicon controlled rectifier or SCR and diode, as shown. Indem eine Gate-Kathoden-Kurzschlussstruktur verwendet wird, kann der Auslösestrom gesteuert werden. By a gate-cathode short-circuit structure is used, the release current can be controlled. Die Diodendurchbruchspannung kann verwendet werden, um die Spannung, bei der der SCR umschaltet, zu verschieben. The diode breakdown voltage can be used to shift the voltage at which the SCR switches. Die monolithische Diodenstruktur, wie sie oben beschrieben ist, kann in jedem von diesen und anderen ESD-Schutzschaltkreisen angewandt werden. The monolithic diode structure as described above can be applied in each of these and other ESD protection circuits.
  • Bei manchen Leistungsanwendungen ist eine wichtige Leistungskennlinie einer Leistungsschaltvorrichtung ihr Ersatzreihenwiderstand oder ESR (equivalent series resistance), der ein Maß der Impedanz des Schaltanschlusses oder Gates ist. In some power applications is an important performance characteristic of a power switching device its equivalent series resistance or ESR (equivalent series resistance), which is a measure of the impedance of the switching connection or gates. Beispielsweise in synchronen Tiefsitzstellern, die Leistungs-MOSFETs verwenden, hilft ein niedrigeres ESR, Schaltverluste zu vermindern. For example, in synchronous buck seat plates using power MOSFETs, helps a lower ESR to reduce switching losses. Im Fall von Trench-Gate-MOSFETs wird deren Gate-ESR zum großen Teil durch die Abmessungen der mit Polysilizium gefüllten Gräben bestimmt. In the case of trench gate MOSFETs whose gate ESR is determined in large part by the dimensions of the polysilicon-filled trenches. Die Länge der Gate-Gräben kann beispielsweise durch Packungseinschränkungen begrenzt werden, wie etwa die minimale Größe des Drahtbondpads. The length of the gate trenches may be limited by packaging constraints, for example, such as the minimum size of the wire bonding pads. Es ist bekannt, dass ein Aufbringen eines Silizidfilms auf Polysilizium den Widerstand des Gates senkt. It is known that applying a silicide film on polysilicon lowers the resistance of the gate. Das Implementieren eines silizierten Polys in Trench-MOSFETs stellt jedoch eine Anzahl von Herausforderungen. However, implementing a siliconized polys in trench MOSFETs provides a number of challenges. In typischen planaren, diskreten MOS-Strukturen kann das Gate-Poly siliziert werden, nachdem die Übergänge implantiert und auf ihre jeweiligen Tiefen hineingetrieben worden sind. In typical planar, discrete MOS structures, the gate poly can be silicided after the transitions implanted and have been driven into their respective depths. Für Trench-Gate-Vorrichtungen, bei denen das Gate-Poly eingelassen ist, wird das Aufbringen eines Silizids komplizierter. For trench-gate devices in which the gate poly is recessed, the application of a silicide becomes more complicated. Die Verwendung eines herkömmlichen Silizids begrenzt die maximale Temperatur, der ein Wafer einer Nach-Silizidbehandlung ausgesetzt werden kann, auf ungefähr weniger als 900°C. The use of a conventional silicide limits the maximum temperature that can be exposed to a wafer a post-Silizidbehandlung, to about less than 900 ° C. Dies stellt eine signifikante Einschränkung beim Stadium des Fertigungsprozesses dar, wenn Diffusionsbereiche, wie etwa Sourcen, Drains und Wannen gebildet werden. This represents a significant limitation on the stage of the manufacturing process, diffusion regions, such as sources, drains and sinks are made. Das typischste Metall, das für Silizide verwendet wird, ist Titan. The most typical metal used for silicides is titanium. Andere Metalle, wie etwa Wolfram, Tantal, Kobalt und Platin können ebenfalls verwendet werden, was eine Nach-Silizidbehandlung mit höherem Wärmebudget zulässt, was wiederum eine größere Verarbeitungsbreite bietet. Other metals such as tungsten, tantalum, cobalt and platinum can also be used, which is a post-Silizidbehandlung allows higher thermal budget, which in turn provides a greater processing latitude. Der Gate-ESR kann auch durch verschiedene Layouttechniken verringert werden. The gate ESR can be reduced by various layout techniques.
  • Nachstehend sind verschiedene Ausführungsformen zum Bilden von Leistungsschaltvorrichtungen mit Ladungsausgleich und niedrigerem ESR beschrieben. Various embodiments for forming the power switching devices with charge compensation and lower ESR are described. In einer in In an in 65 65 gezeigten Ausführungsform umfasst ein Prozess Embodiment shown comprises a process 6500 6500 das Bilden von Gräben mit einer unteren Elektrode, die an einem unteren Abschnitt des Grabens zu Abschirmungs- und/oder Ladungsausgleichszwecken gebildet ist (Schritt forming trenches having a lower electrode formed on a lower portion of the trench to shield and / or charge balancing purposes (step 6502 6502 ). ). Dem folgt ein Abscheiden und Ätzen einer IPD-Schicht (Schritt Followed by a deposition and etching of an IPD layer (step 6504 6504 ). ). Die IPD-Schicht kann durch bekannte Prozesse gebildet werden. The IPD layer can be formed by known processes. Alternativ kann irgendeiner der oben in Verbindung mit den Alternatively, any of the above in conjunction with the 45 45 bis to 50 50 beschriebenen Prozessen zur Bildung der IPD-Schicht verwendet werden. Processes described are used to form the IPD layer. Als Nächstes wird eine obere Elektrode oder ein Gate-Poly unter Verwendung bekannter Prozesse bei Schritt Next, an upper electrode or a gate poly by using known processes in step 6506 6506 abgeschieden und geätzt. deposited and etched. Dem folgt ein Implantieren und Eintreiben der Wannen- und Source-Bereiche (Schritt This is followed by implanting and driving in the well and source regions (step 6508 6508 ). ). Nach Schritt after step 6508 6508 wird Silizid auf das Gate-Poly bei Schritt Silicide is applied to the gate poly at step 6510 6510 aufgebracht. applied. Dem folgt anschließend eine Abscheidung und Planarisierung eines Dielektrikums bei Schritt The then followed by a deposition and planarization of a dielectric in step 6512 6512 . , In einer Abwandlung dieses Prozesses wird Schritt In a variation of this process step 6512 6512 , bei dem das dielektrische Feld abgeschieden und planarisiert wird, zuerst durchgeführt, und anschließend werden Kontaktlöcher geöffnet, um die Source/den Body und das Gate zu erreichen, wonach Silizidkontakte gebildet werden. Wherein the dielectric field is deposited and planarized, performed first, and then contact holes are opened to reach the source / the body and the gate, after which silicide contacts are formed. Diese beiden Ausführungsformen beruhen darauf, dass der starke Body-Implantationsbereich durch ein Ausheilen bei niedriger Temperatur aktiviert wird, die niedriger ist als der Silizidfilmübergangspunkt. These two embodiments are based on that the strong body implant region is activated by annealing at a low temperature which is lower than the Silizidfilmübergangspunkt.
  • In einer anderen Ausführungsform wird das Poly-Gate durch ein Metall-Gate ersetzt. In another embodiment, the poly gate is replaced by a metal gate. Gemäß dieser Ausführungsform wird das Metall-Gate durch Abscheiden von z. According to this embodiment, the metal gate is formed by depositing z. B. Ti unter Verwendung einer kollimierten Quelle gebildet, um die Füllfähigkeit in einer Trench-Struktur zu verbessern. B. Ti formed using a collimated source, to improve the filling ability in a trench structure. Nach dem Aufbringen des Metall-Gates und sobald die Übergänge implantiert und eingetrieben worden sind, umfassen Wahlmöglichkeiten für Dielektrika HDP und TEOS, um das Gate von den Source/Body-Kontakten zu isolieren. After application of the metal gates and as soon as the transitions implanted and have been driven, include choices for dielectrics HDP TEOS and to isolate the gate from the source / body contacts. In alternativen Ausführungsformen wird ein Damascene, oder Doppel-Damascene-Ansatz mit verschiedenen Wahlmöglichkeiten für Metall von Aluminium- bis Kupfer-Deckmetallen verwendet, um den Gate-Anschluss zu bilden. In alternative embodiments, a damascene or dual damascene approach with various choices for the metal of aluminum to copper metal deck used to form the gate terminal.
  • Das Layout des Gate-Leiters kann auch den Gate-ESR und die gesamte Schaltgeschwindigkeit der Vorrichtung beeinflussen. The layout of the gate conductor can also affect the gate ESR and the total switching speed of the device.
  • Obgleich das Obige eine vollständige Beschreibung der bevorzugten Ausführungsformen der Erfindung angibt, sind viele Alternativen, Modifikationen und Äquivalente möglich. While the above indicates a complete description of the preferred embodiments of the invention, many alternatives, modifications and equivalents are possible. Beispielsweise sind viele der Ladungsausgleichstechniken hierin im Zusammenhang mit einem MOSFET und insbesondere mit einem Trench-Gate-MOSFET beschrieben. For example, many of the charge equalization techniques are described herein in connection with a MOSFET and in particular to a trench gate MOSFET. Fachleute werden feststellen, dass die gleichen Techniken auf andere Vorrichtungsarten angewandt werden können, die IGBTs, Thyristoren, Dioden oder planare MOSFETs sowie laterale Vorrichtungen umfassen. Skilled artisans will realize that the same techniques can be applied to other types of devices consisting of IGBTs, thyristors, diodes or planar MOSFETs as well as lateral devices. Aus diesen und anderen Gründen sollte deshalb die obige Beschreibung nicht als den Schutzumfang der Erfindung, welcher durch die beigefügten Ansprüche definiert ist, einschränkend betrachtet werden. For these and other reasons, the above description should not therefore which is defined as the scope of the invention by the appended claims, be considered limiting.

Claims (11)

  1. Halbleitervorrichtung ( Semiconductor device ( 3300 3300 ) mit: – einem Driftbereich ( ) Comprising: - a drift region ( 3306 3306 ) von einem ersten Leitfähigkeitstyp, – einem Wannenbereich (p), der sich über dem Driftbereich ( ) Of a first conductivity type, - a well region (p), which (through the drift region 3306 3306 ) erstreckt und einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, – einer Mehrzahl von aktiven Gräben ( ) And having a second conductivity type opposite the first conductivity type, - a plurality (of the active trenches 3302 3302 ), die sich durch den Wannenbereich (p) und in den Driftbereich ( ), Which (through the well region (p) and into the drift region 3306 3306 ) erstrecken, wobei innerhalb eines jeden der Mehrzahl von aktiven Gräben ( ) Extending wherein (within each of the plurality of active trenches 3302 3302 ) gebildet sind: – eine erste leitfähige Gate-Elektrode ( formed) are: - a first conductive gate electrode ( 3310 3310 ), die entlang einer ersten Grabenseitenwand angeordnet und gegenüber dieser isoliert ist, – eine zweite leitfähige Gate-Elektrode ( ), Which is arranged along a first grave side wall and insulated from the latter, - a second conductive gate electrode ( 3310 3310 ), die entlang einer zweiten Grabenseitenwand angeordnet und gegenüber dieser isoliert ist, – eine leitfähige Abschirmelektrode ( ), Which is arranged along a second grave side wall and insulated from this, - a conductive shield ( 3311 3311 ), die zwischen der ersten ( ), Which (between the first 3310 3310 ) und der zweiten ( ) And the second ( 3310 3310 ) leitfähigen Gate-Elektrode angeordnet ist, wobei die Abschirmelektrode ( ) Conductive gate electrode is arranged, wherein the shield ( 3311 3311 ) gegenüber der ersten ( ) Opposite the first ( 3310 3310 ) und der zweiten ( ) And the second ( 3310 3310 ) Gate-Elektrode isoliert ist und sich tiefer in den Graben ( ) Gate electrode is insulated and deeper (in the trench 3302 3302 ) erstreckt als die erste ( ) Than the first ( 3310 3310 ) und die zweite ( ) and the second ( 3310 3310 ) Gate-Elektrode, wobei sich das leitfähige Abschirm-Poly vertikal bis zu der Siliziumoberfläche entlang der Höhe des Grabens erstreckt, bis oberhalb einer Hohe der ersten und zweiten leitfähigen Gate-Elektroden, – Source-Bereichen (n + ) mit dem ersten Leitfähigkeittyp, die innerhalb des Wannenbereichs (p) und benachbart zu der Mehrzahl von aktiven Gräben ( ) Gate electrode, wherein the conductive shield poly vertically to the silicon surface along the height of the trench extends to above a height of the first and second conductive gate electrodes, - source regions (n +) of the first conductivity type, the inside of the well region (p) and adjacent (to the plurality of active trenches 3302 3302 ) gebildet sind, und – einem Umfangsgraben ( ) Are formed, and - (a perimeter trench 2603A 2603a , . 3213 3213 ), der sich zumindest teilweise um die Mehrzahl von aktiven Gräben ( ), Which at least partially (by the plurality of active trenches 3302 3302 ) erstreckt, so dass zumindest einige der Gräben ( ) Extends so that at least some of the trenches ( 3302 3302 ) der Mehrzahl von aktiven Gräben ( ) Of the plurality of active trenches ( 3302 3302 ) senkrecht zu dem Umfangsgraben ( ) Perpendicular (to the perimeter trench 2603A 2603a , . 3213 3213 ) sind, wobei die leitfähige Abschirmelektrode ( ), Wherein the conductive shield ( 3311 3311 ) mit der Source-Metallisierung elektrisch leitend verbunden ist, wobei der Umfangsgraben ( ) Is electrically conductively connected to the source metallization, wherein the perimeter trench ( 2603A 2603a , . 3213 3213 ) mit einem Dielektrikum ( ) (With a dielectric 2605A 2605a ) ausgekleidet und mit leitfähigem Material ( ) And lined (with conductive material 2607A 2607a ) gefüllt ist, wobei die erste leitfähige Gate-Elektrode ( ) Is filled, wherein the first conductive gate electrode ( 3310 3310 ) und die zweite leitfähige Gate-Elektrode ( ) And the second conductive gate electrode ( 3310 3310 ) entlang einer dritten Dimension innerhalb der Mehrzahl von aktiven Gräben ( ) Along a third dimension within the plurality (of active trenches 3302 3302 ) verbunden sind. ) are connected.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Umfangsgraben ( The semiconductor device according to claim 1, wherein the perimeter trench ( 3213 3213 ) nicht an die Mehrzahl von aktiven Gräben anschließt. ) Does not connect to the plurality of active trenches.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der Umfangsgraben an die Mehrzahl von aktiven Gräben anschließt. The semiconductor device according to claim 1, wherein the perimeter trench adjoins the plurality of active trenches.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der Umfangsgraben ( The semiconductor device according to claim 1, wherein the perimeter trench ( 2603A 2603a ) im wesentlichen mit einer Schicht eines leitfähigen Materials ( ) Substantially coincides with a layer of conductive material ( 2607A 2607a ) gefüllt ist, das gegenüber den Grabenseitenwänden isoliert ( is filled), which insulated from the grave side walls ( 2605A 2605a ) ist. ) Is.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der erste Abstand etwa die Hälfte des zweiten Abstands beträgt. The semiconductor device according to claim 1, wherein the first distance is about half the second distance.
  6. Halbleitervorrichtung nach Anspruch 1, mit einem Terminierungsgraben ( The semiconductor device according to claim 1, (with a termination trench 2603A 2603a ) am äußeren Umfang der Mehrzahl von aktiven Gräben ( ) (Active trenches on the outer periphery of the plurality 2602 2602 ), wobei der Terminierungsgraben ( ), Wherein said termination trench ( 2603A 2603a ) im wesentlichen mit einem leitfähigen Material ( ) Is substantially (with a conductive material 2607A 2607a ) gefüllt ist, das gegenüber den Grabenseitenwänden isoliert ( is filled), which insulated from the grave side walls ( 2605A 2605a ) ist. ) Is.
  7. Halbleitervorrichtung nach Anspruch 6, wobei ein Mesa, das zwischen dem Terminierungsgraben und einem aktiven Graben, der zu dem Terminierungsgraben benachbart ist, gebildet ist, einen Bereich vom zweiten Leitfähigkeitstyp ( The semiconductor device according to claim 6, wherein a mesa which is formed between the termination trench and an active trench, which is adjacent to the termination trench, a portion (the second conductivity type 2604 2604 ) aber keine Source-Bereiche aufweist. but) has no source regions.
  8. Halbleitervorrichtung nach Anspruch 1, wobei der Wannenbereich ( The semiconductor device according to claim 1, wherein the well region ( 2604 2604 ) über einen Body-Graben kontaktiert ist, der in einen zentralen Bereich eines Mesas zwischen zwei benachbarten aktiven Gräben hinein geätzt ist. ) Is contacted with a body trench is etched into a central region of a mesa between two adjacent active trenches into it.
  9. Halbleitervorrichtung nach Anspruch 8, wobei sich der Body-Graben tiefer in den Wannenbereich erstreckt als die Source-Bereiche. The semiconductor device according to claim 8, wherein the body trench extends deeper into the well region than the source regions.
  10. Halbleitervorrichtung nach Anspruch 8, wobei sich der Body-Graben ( The semiconductor device according to claim 8, wherein the body trench ( 418 418 ) tiefer als der Wannenbereich erstreckt. ) Extends deeper than the well region.
  11. Halbleitervorrichtung nach Anspruch 8, mit einem Bereich hoher Dotiermittelkonzentration ( The semiconductor device according to claim 8, (a region of high dopant concentration 419 419 ) des zweiten Leitfähigkeitstyps, der sich zumindest unterhalb des Body-Grabens ( ) Of the second conductivity type at least (below the body trench 418 418 ) befindet. ) Is located.
DE112004003046.3T 2003-12-30 2004-12-29 Power semiconductor devices Active DE112004003046B4 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US53379003P true 2003-12-30 2003-12-30
US60/533,790 2003-12-30
US58884504P true 2004-07-15 2004-07-15
US60/588,845 2004-07-15

Publications (1)

Publication Number Publication Date
DE112004003046B4 true DE112004003046B4 (en) 2016-12-29

Family

ID=34753010

Family Applications (3)

Application Number Title Priority Date Filing Date
DE202004021352U Expired - Lifetime DE202004021352U1 (en) 2003-12-30 2004-12-29 Power semiconductor devices
DE112004002608.3T Active DE112004002608B4 (en) 2003-12-30 2004-12-29 Power semiconductor devices and manufacturing processes
DE112004003046.3T Active DE112004003046B4 (en) 2003-12-30 2004-12-29 Power semiconductor devices

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE202004021352U Expired - Lifetime DE202004021352U1 (en) 2003-12-30 2004-12-29 Power semiconductor devices
DE112004002608.3T Active DE112004002608B4 (en) 2003-12-30 2004-12-29 Power semiconductor devices and manufacturing processes

Country Status (6)

Country Link
JP (3) JP4903055B2 (en)
KR (2) KR20070032627A (en)
CN (3) CN103199017B (en)
DE (3) DE202004021352U1 (en)
TW (3) TWI404220B (en)
WO (1) WO2005065385A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013101113B4 (en) 2012-07-11 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Power MOS transistor and method of producing the

Families Citing this family (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4903055B2 (en) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション Power semiconductor device and manufacturing method thereof
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
JP5135663B2 (en) * 2004-10-21 2013-02-06 富士電機株式会社 Semiconductor device and manufacturing method thereof
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP4955222B2 (en) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 A method of manufacturing a semiconductor device
CN103094348B (en) 2005-06-10 2016-08-10 飞兆半导体公司 FET
JP4921730B2 (en) * 2005-06-20 2012-04-25 株式会社東芝 Semiconductor device
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
WO2007012490A2 (en) * 2005-07-27 2007-02-01 Infineon Technologies Austria Ag Semiconductor component with a drift region and with a drift control region
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
DE102006002065B4 (en) 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Compensation component with a reduced on-resistance and adjustable
US7595542B2 (en) * 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
DE102006026943B4 (en) * 2006-06-09 2011-01-05 Infineon Technologies Austria Ag By controllable field-effect trench transistor having two control electrodes
US8432012B2 (en) * 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7544571B2 (en) * 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
JP2008153620A (en) * 2006-11-21 2008-07-03 Toshiba Corp Semiconductor device
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
DE102007020657B4 (en) * 2007-04-30 2012-10-04 Infineon Technologies Austria Ag of the same semiconductor device with a semiconductor body and method for producing
GB2457410B (en) * 2007-06-22 2012-01-04 Panasonic Corp Plasma display panel driving device and plasma display
JP5285242B2 (en) * 2007-07-04 2013-09-11 ローム株式会社 Semiconductor device
KR100847642B1 (en) * 2007-08-10 2008-07-21 주식회사 동부하이텍 Photo key treatment method for preventing particle
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
WO2009057015A1 (en) 2007-10-29 2009-05-07 Nxp B.V. Trench gate mosfet and method of manufacturing the same
JP2009164558A (en) * 2007-12-10 2009-07-23 Toyota Central R&D Labs Inc Semiconductor device and method of manufacturing the device, and method of manufacturing trench gate
JP5481030B2 (en) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 Semiconductor device
US7833862B2 (en) 2008-03-03 2010-11-16 Infineon Technologies Austria Ag Semiconductor device and method for forming same
CN102386182B (en) * 2010-08-27 2014-11-05 万国半导体股份有限公司 Device and method for integration of sense FET into discrete power MOSFET
US7952166B2 (en) 2008-05-22 2011-05-31 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
US7786600B2 (en) 2008-06-30 2010-08-31 Hynix Semiconductor Inc. Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
EP2329516A4 (en) 2008-08-28 2013-04-24 Memc Electronic Materials Bulk silicon wafer product useful in the manufacture of three dimensional multigate mosfets
TWI414019B (en) * 2008-09-11 2013-11-01 He Jian Technology Suzhou Co Ltd Method for fabricating a gate oxide layer
DE112008004038B4 (en) * 2008-10-14 2015-02-12 Mitsubishi Electric Corporation power device
US7915672B2 (en) * 2008-11-14 2011-03-29 Semiconductor Components Industries, L.L.C. Semiconductor device having trench shield electrode structure
JP5195357B2 (en) * 2008-12-01 2013-05-08 トヨタ自動車株式会社 Semiconductor device
US8158456B2 (en) * 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5588670B2 (en) * 2008-12-25 2014-09-10 ローム株式会社 Semiconductor device
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
WO2010098294A1 (en) * 2009-02-24 2010-09-02 三菱電機株式会社 Silicon carbide semiconductor device
US7989885B2 (en) * 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
CN101681903B (en) 2009-03-30 2012-02-29 香港应用科技研究院有限公司 Electronic package and manufacturing method thereof
CN102194880B (en) * 2010-03-05 2015-01-14 万国半导体股份有限公司 Device structure with channel-oxide-nanotube super junction and preparation method thereof
JP4998524B2 (en) * 2009-07-24 2012-08-15 サンケン電気株式会社 Semiconductor device
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
JP5402395B2 (en) * 2009-08-21 2014-01-29 オムロン株式会社 Electrostatic induction generator
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US8981434B2 (en) 2009-08-31 2015-03-17 Renesas Electronics Corporation Semiconductor device and field effect transistor
CN102024494B (en) * 2009-09-11 2014-01-08 中芯国际集成电路制造(上海)有限公司 Green transistor, resistive random access memory and drive method thereof
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
CN102790091B (en) * 2009-10-20 2015-04-01 中芯国际集成电路制造(上海)有限公司 Green transistor, nanometer silicon FeRAM and driving method thereof
CN104541374A (en) * 2012-04-30 2015-04-22 维西埃-硅化物公司 Semiconductor device
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8421196B2 (en) 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
CN102130006B (en) 2010-01-20 2013-12-18 上海华虹Nec电子有限公司 Method for preparing groove-type double-layer gate power metal oxide semiconductor (MOS) transistor
JP5762689B2 (en) 2010-02-26 2015-08-12 株式会社東芝 Semiconductor device
KR101728363B1 (en) 2010-03-02 2017-05-02 비쉐이-실리코닉스 Structures and methods of fabricating dual gate devices
TWI407531B (en) * 2010-03-05 2013-09-01 Great Power Semiconductor Corp Power semiconductor structure with schottky diode and fabrication method thereof
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8367501B2 (en) * 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
TWI419237B (en) * 2010-04-27 2013-12-11 Great Power Semiconductor Corp Fabrication method of power semiconductor structure with reduced gate impenance
CN102254944A (en) * 2010-05-21 2011-11-23 上海新进半导体制造有限公司 Power metal oxide semiconductor field effect transistor (MOSFET) power rectification device and manufacturing method
US8319282B2 (en) 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate
CN102376758B (en) * 2010-08-12 2014-02-26 上海华虹宏力半导体制造有限公司 Insulated gate bipolar transistor, manufacturing method thereof and trench gate structure manufacturing method
EP2421046A1 (en) * 2010-08-16 2012-02-22 Nxp B.V. MOSFET having a capacitance control region
JP2012060063A (en) 2010-09-13 2012-03-22 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2012064641A (en) * 2010-09-14 2012-03-29 Toshiba Corp Semiconductor device
DE102010043088A1 (en) 2010-10-29 2012-05-03 Robert Bosch Gmbh A semiconductor device having Schottky
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
TWI414069B (en) * 2011-01-05 2013-11-01 Anpec Electronics Corp
JP5556799B2 (en) * 2011-01-12 2014-07-23 株式会社デンソー Semiconductor device
US8313995B2 (en) 2011-01-13 2012-11-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
DE102011003456A1 (en) * 2011-02-01 2012-08-02 Robert Bosch Gmbh A semiconductor device with reduced on-resistance
JP2012204395A (en) * 2011-03-23 2012-10-22 Toshiba Corp Semiconductor device and manufacturing method of the same
JP2012204529A (en) * 2011-03-24 2012-10-22 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2012204636A (en) 2011-03-25 2012-10-22 Toshiba Corp Semiconductor device and manufacturing method of the same
TWI489630B (en) * 2011-03-30 2015-06-21
US8823089B2 (en) * 2011-04-15 2014-09-02 Infineon Technologies Ag SiC semiconductor power device
CN103378159B (en) * 2012-04-20 2016-08-03 英飞凌科技奥地利有限公司 And a method of manufacturing a transistor device of mosfet
WO2012150323A2 (en) * 2011-05-05 2012-11-08 Abb Technology Ag Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP2014518017A (en) * 2011-05-18 2014-07-24 ビシャイ‐シリコニックスVishay−Siliconix Semiconductor device
US8884340B2 (en) * 2011-05-25 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor devices including dual gate electrode structures and related methods
JP5677222B2 (en) * 2011-07-25 2015-02-25 三菱電機株式会社 Silicon carbide semiconductor device
CN102916043B (en) * 2011-08-03 2015-07-22 中国科学院微电子研究所 MOS-HEMT (Metal-oxide-semiconductor High-electron-mobility Transistor) device and manufacturing method thereof
US8981748B2 (en) * 2011-08-08 2015-03-17 Semiconductor Components Industries, Llc Method of forming a semiconductor power switching device, structure therefor, and power converter
CN102956640A (en) * 2011-08-22 2013-03-06 大中积体电路股份有限公司 Double-conduction semiconductor component and manufacturing method thereof
JP2013058575A (en) * 2011-09-07 2013-03-28 Toshiba Corp Semiconductor device and manufacturing method of the same
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9184255B2 (en) 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP5742668B2 (en) * 2011-10-31 2015-07-01 三菱電機株式会社 Silicon carbide semiconductor device
JP2013115225A (en) * 2011-11-29 2013-06-10 Toshiba Corp Power semiconductor device and method of manufacturing the same
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
KR101275458B1 (en) * 2011-12-26 2013-06-17 삼성전기주식회사 Semiconductor device and fabricating method thereof
JP5720582B2 (en) 2012-01-12 2015-05-20 トヨタ自動車株式会社 Switching element
US9082746B2 (en) * 2012-01-16 2015-07-14 Infineon Technologies Austria Ag Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component
JP5848142B2 (en) * 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 Method of manufacturing a vertical planar power mosfet
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
WO2013118437A1 (en) * 2012-02-10 2013-08-15 パナソニック株式会社 Semiconductor device and method for manufacturing same
JP5856868B2 (en) * 2012-02-17 2016-02-10 国立大学法人九州工業大学 The method for manufacturing a cmos and trenches diode to the same substrate
US9159786B2 (en) * 2012-02-20 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Dual gate lateral MOSFET
US8866222B2 (en) * 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
CN103377922B (en) * 2012-04-23 2015-12-16 中芯国际集成电路制造(上海)有限公司 Forming a fin field effect transistor and method of forming
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US8884369B2 (en) * 2012-06-01 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
US8680614B2 (en) * 2012-06-12 2014-03-25 Monolithic Power Systems, Inc. Split trench-gate MOSFET with integrated Schottky diode
ITMI20121123A1 (en) * 2012-06-26 2013-12-27 St Microelectronics Srl Transistor mos vertical gate with access to the field of armor
JP2014027182A (en) * 2012-07-27 2014-02-06 Toshiba Corp Semiconductor device
CN104241341A (en) * 2012-07-27 2014-12-24 俞国庆 High-frequency low-power dissipation power MOS field-effect tube device
JP5715604B2 (en) 2012-09-12 2015-05-07 株式会社東芝 Semiconductor element for electric power
US9059256B2 (en) 2012-09-13 2015-06-16 Infineon Technologies Ag Method for producing a controllable semiconductor component
JP5802636B2 (en) * 2012-09-18 2015-10-28 株式会社東芝 Semiconductor device and manufacturing method thereof
JP5867617B2 (en) * 2012-10-17 2016-02-24 富士電機株式会社 Semiconductor device
JP2014099484A (en) * 2012-11-13 2014-05-29 Toshiba Corp Semiconductor device
CN103855047B (en) * 2012-12-04 2016-10-26 上海华虹宏力半导体制造有限公司 The method of physical analysis of structure and products deep trench
US9853140B2 (en) * 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
CN103011550B (en) * 2013-01-16 2013-11-13 四川亿思通科技工程有限公司 Sludge freeze thawing dewatering treating system and treating method using system
JP6143490B2 (en) * 2013-02-19 2017-06-07 ローム株式会社 Semiconductor device and manufacturing method thereof
KR101392587B1 (en) 2013-02-19 2014-05-27 주식회사 동부하이텍 High voltage electro-static discharge protection device
JP6164636B2 (en) * 2013-03-05 2017-07-19 ローム株式会社 Semiconductor device
JP6164604B2 (en) 2013-03-05 2017-07-19 ローム株式会社 Semiconductor device
JP2014187141A (en) 2013-03-22 2014-10-02 Toshiba Corp Semiconductor device
JP5784665B2 (en) 2013-03-22 2015-09-24 株式会社東芝 A method of manufacturing a semiconductor device
US20140306284A1 (en) * 2013-04-12 2014-10-16 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
JP2014216572A (en) 2013-04-26 2014-11-17 株式会社東芝 Semiconductor device
TWI514578B (en) * 2013-06-21 2015-12-21 Chip Integration Tech Co Ltd Structure of dual trench rectifier and method of forming the same
TWI511293B (en) * 2013-06-24 2015-12-01 Chip Integration Tech Co Ltd Structure of dualtrench mos transistor and method of forming the same
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
CN104347376B (en) * 2013-08-05 2017-04-26 台湾茂矽电子股份有限公司 The method of forming a gate in shielding MOSFET transistor
JP6197995B2 (en) * 2013-08-23 2017-09-20 富士電機株式会社 Wide band gap insulated gate semiconductor device
JP2015056492A (en) * 2013-09-11 2015-03-23 株式会社東芝 Semiconductor device
CN104465603A (en) * 2013-09-23 2015-03-25 台达电子企业管理(上海)有限公司 Power Modules
US9525058B2 (en) * 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Integrated circuit and method of manufacturing an integrated circuit
CN104282751B (en) * 2013-11-20 2017-07-21 沈阳工业大学 High mobility and high integration drain gate source junction transistor without auxiliary control type
CN104282750B (en) * 2013-11-20 2017-07-21 沈阳工业大学 Primary and secondary discrete control gate undoped u-shaped channel field effect transistor
CN103887286A (en) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 Semiconductor device with improved surge current resistance
CN104969356A (en) * 2014-01-31 2015-10-07 瑞萨电子株式会社 Semiconductor device
JP6226786B2 (en) 2014-03-19 2017-11-08 三菱電機株式会社 Semiconductor device and manufacturing method thereof
DE102014106825B4 (en) * 2014-05-14 2019-06-27 Infineon Technologies Ag Semiconductor device
TWI555208B (en) * 2014-05-20 2016-10-21 Ubiq Semiconductor Corp Power semiconductor device of stripe cell geometry
CN105097570B (en) * 2014-05-21 2017-12-19 北大方正集团有限公司 The method of manufacturing a passivation layer and a high-voltage semiconductor power device
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2015198435A1 (en) * 2014-06-26 2015-12-30 三菱電機株式会社 Semiconductor device
CN105448893B (en) * 2014-06-30 2017-12-15 苏州远创达科技有限公司 ESD-protection structure of a semiconductor device and a semiconductor device of
WO2016006263A1 (en) * 2014-07-11 2016-01-14 新電元工業株式会社 Semiconductor device and method for producing semiconductor device
DE102014109926A1 (en) * 2014-07-15 2016-01-21 Infineon Technologies Austria Ag A semiconductor device having a plurality of transistor cells and manufacturing processes
KR101621150B1 (en) 2014-07-21 2016-05-13 주식회사 케이이씨 Power Rectifier Device
KR101621151B1 (en) 2014-07-21 2016-05-13 주식회사 케이이씨 Power Rectifier Device
KR20170042596A (en) 2014-08-19 2017-04-19 비쉐이-실리코닉스 Super-junction metal oxide semiconductor field effect transistor
EP3183753A4 (en) * 2014-08-19 2018-01-10 Vishay-Siliconix Electronic circuit
DE102014112338A1 (en) 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device
JP2016096165A (en) * 2014-11-12 2016-05-26 サンケン電気株式会社 Semiconductor device
US9515177B2 (en) 2014-11-25 2016-12-06 Infineon Technologies Ag Vertically integrated semiconductor device and manufacturing method
US9443973B2 (en) * 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
JP6299581B2 (en) * 2014-12-17 2018-03-28 三菱電機株式会社 Semiconductor device
DE102014226161B4 (en) * 2014-12-17 2017-10-26 Infineon Technologies Ag Semiconductor device with overload current capacity
JP6526981B2 (en) 2015-02-13 2019-06-05 ローム株式会社 Semiconductor device and semiconductor module
US9831335B2 (en) * 2015-02-20 2017-11-28 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP2016167519A (en) * 2015-03-09 2016-09-15 株式会社東芝 Semiconductor device
DE102015204315B4 (en) 2015-03-11 2018-06-28 Infineon Technologies Ag Sensor for a semiconductor device
CN106033781A (en) * 2015-03-16 2016-10-19 中航(重庆)微电子有限公司 Schottky barrier diode and preparation method for the same
CN104733535A (en) * 2015-03-17 2015-06-24 北京中科新微特科技开发股份有限公司 Power MOSFET
JP2016181617A (en) 2015-03-24 2016-10-13 株式会社デンソー Semiconductor device
JP2016181618A (en) 2015-03-24 2016-10-13 株式会社デンソー Semiconductor device
DE102015105758A1 (en) * 2015-04-15 2016-10-20 Infineon Technologies Ag Semiconductor device and manufacturing method
TWI555163B (en) * 2015-07-22 2016-10-21 Nuvoton Technology Corp Semiconductor structure
JP6512025B2 (en) * 2015-08-11 2019-05-15 富士電機株式会社 Semiconductor device and method of manufacturing semiconductor device
KR20170022418A (en) 2015-08-20 2017-03-02 페어차일드코리아반도체 주식회사 Superjunction semiconductor device and method of manufacturing the same
JP2017045776A (en) * 2015-08-24 2017-03-02 ローム株式会社 Semiconductor device and manufacturing method of the same
DE102015121563A1 (en) 2015-12-10 2017-06-14 Infineon Technologies Ag Semiconductor devices and a method for forming a semiconductor device
DE102015121566A1 (en) * 2015-12-10 2017-06-14 Infineon Technologies Ag Semiconductor devices and a circuit for controlling a field effect transistor of a semiconductor device
DE102015224965A1 (en) * 2015-12-11 2017-06-14 Robert Bosch Gmbh Surface Optimized transistor superlattice structures
CN105428241B (en) * 2015-12-25 2018-04-17 上海华虹宏力半导体制造有限公司 A method of manufacturing a trench-gate power device having a shield gate
DE102015122938A1 (en) 2015-12-30 2017-07-06 Infineon Technologies Austria Ag Transistor with field electrode
JPWO2017187856A1 (en) * 2016-04-27 2018-05-10 三菱電機株式会社 Semiconductor device
TWI577040B (en) * 2016-05-19 2017-04-01 Nat Sun Yat-Sen Univ Method for monolithic manufacturing of serially connected photovoltaic devices
JP2017216297A (en) 2016-05-30 2017-12-07 株式会社東芝 Semiconductor device
CN107851662A (en) * 2016-06-10 2018-03-27 马克斯半导体股份有限公司 Fabrication of trench-gated wide-bandgap devices
CN106129113B (en) * 2016-07-11 2019-06-14 中国科学院微电子研究所 A kind of vertical DMOS field effect transistor
TW201804612A (en) 2016-07-22 2018-02-01 Richwave Technology Corp Semiconductor structure
US9972540B2 (en) 2016-08-07 2018-05-15 International Business Machines Corporation Semiconductor device having multiple thickness oxides
WO2018078776A1 (en) * 2016-10-27 2018-05-03 サンケン電気株式会社 Semiconductor device
JP6233539B1 (en) 2016-12-21 2017-11-22 富士電機株式会社 The method of manufacturing a semiconductor device and a semiconductor device
JP2018101737A (en) * 2016-12-21 2018-06-28 株式会社デンソー Semiconductor device
DE102017101662B4 (en) 2017-01-27 2019-03-28 Infineon Technologies Austria Ag A semiconductor device comprising an insulating structure and a connection structure and a process for its preparation
US10163900B2 (en) 2017-02-08 2018-12-25 Globalfoundries Inc. Integration of vertical field-effect transistors and saddle fin-type field effect transistors
US10236340B2 (en) 2017-04-28 2019-03-19 Semiconductor Components Industries, Llc Termination implant enrichment for shielded gate MOSFETs
US10374076B2 (en) 2017-06-30 2019-08-06 Semiconductor Components Industries, Llc Shield indent trench termination for shielded gate MOSFETs
CN109216432A (en) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 Slot type power device and preparation method thereof
KR101960077B1 (en) * 2017-08-30 2019-03-21 파워큐브세미(주) SiC trench gate MOSFET with a floating shield and method of fabricating the same
CN108010847A (en) * 2017-11-30 2018-05-08 上海华虹宏力半导体制造有限公司 Shield gate trench MOSFET and manufacturing method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6037628A (en) * 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
EP1168455A2 (en) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Power semiconductor switching element
DE10038177A1 (en) * 2000-08-04 2002-02-21 Infineon Technologies Ag By means of field-effect-controllable semiconductor switching element having two control electrodes
US20030006452A1 (en) * 2001-07-03 2003-01-09 Ashok Challa Trench structure for semiconductor devices
US20030047776A1 (en) * 2001-09-13 2003-03-13 Hueting Raymond J.E. Edge termination in MOS transistors
US20030080378A1 (en) * 2001-10-29 2003-05-01 Markus Zundel Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor
US20030197220A1 (en) * 2001-09-07 2003-10-23 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
EP1369927A2 (en) * 2002-06-05 2003-12-10 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device with field-shaping regions

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
JP2590863B2 (en) * 1987-03-12 1997-03-12 日本電装株式会社 Conductivity modulation type mosfet
JP2570742B2 (en) * 1987-05-27 1997-01-16 ソニー株式会社 Semiconductor device
JPS6459868A (en) * 1987-08-29 1989-03-07 Fuji Electric Co Ltd Semiconductor device having insulating gate
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
JP3257186B2 (en) * 1993-10-12 2002-02-18 富士電機株式会社 Insulated gate thyristor
JPH08264772A (en) * 1995-03-23 1996-10-11 Toyota Motor Corp Field-effect type semiconductor element
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6236099B1 (en) * 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
JPH09331062A (en) * 1996-06-11 1997-12-22 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH1117000A (en) * 1997-06-27 1999-01-22 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JP4061711B2 (en) * 1998-06-18 2008-03-19 株式会社デンソー Mos transistor and a method of manufacturing the same
DE59902506D1 (en) * 1999-01-11 2002-10-02 Fraunhofer Ges Forschung same Power MOS element and method for making
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
JP2001284584A (en) * 2000-03-30 2001-10-12 Toshiba Corp Semiconductor device and method of manufacturing the same
EP1170803A3 (en) * 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP4357753B2 (en) * 2001-01-26 2009-11-04 株式会社東芝 High-voltage semiconductor device
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
JP4009825B2 (en) * 2002-02-20 2007-11-21 サンケン電気株式会社 Insulated gate transistor
JP4903055B2 (en) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション Power semiconductor device and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037628A (en) * 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
EP1168455A2 (en) * 2000-06-30 2002-01-02 Kabushiki Kaisha Toshiba Power semiconductor switching element
DE10038177A1 (en) * 2000-08-04 2002-02-21 Infineon Technologies Ag By means of field-effect-controllable semiconductor switching element having two control electrodes
US20030006452A1 (en) * 2001-07-03 2003-01-09 Ashok Challa Trench structure for semiconductor devices
US20030197220A1 (en) * 2001-09-07 2003-10-23 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US20030047776A1 (en) * 2001-09-13 2003-03-13 Hueting Raymond J.E. Edge termination in MOS transistors
WO2003023861A2 (en) * 2001-09-13 2003-03-20 Koninklijke Philips Electronics N.V. Edge termination in mos transistors
US20030080378A1 (en) * 2001-10-29 2003-05-01 Markus Zundel Semiconductor component, trench structure transistor, trench MOSFET, IGBT, and field-plate transistor
EP1369927A2 (en) * 2002-06-05 2003-12-10 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device with field-shaping regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013101113B4 (en) 2012-07-11 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Power MOS transistor and method of producing the

Also Published As

Publication number Publication date
WO2005065385A2 (en) 2005-07-21
CN101794817A (en) 2010-08-04
KR101216533B1 (en) 2013-01-21
DE202004021352U1 (en) 2007-08-16
KR20070032627A (en) 2007-03-22
TWI521726B (en) 2016-02-11
CN102420241A (en) 2012-04-18
JP4903055B2 (en) 2012-03-21
CN103199017A (en) 2013-07-10
TW201308647A (en) 2013-02-16
DE112004002608T5 (en) 2006-11-16
DE112004002608B4 (en) 2015-12-03
CN103199017B (en) 2016-08-03
JP2007529115A (en) 2007-10-18
CN101180737A (en) 2008-05-14
KR20120003019A (en) 2012-01-09
TWI404220B (en) 2013-08-01
DE202004021352U8 (en) 2008-02-21
CN101794817B (en) 2013-04-03
TWI399855B (en) 2013-06-21
JP2008227514A (en) 2008-09-25
JP2012109580A (en) 2012-06-07
TW200840041A (en) 2008-10-01
WO2005065385A3 (en) 2006-04-06
TW200527701A (en) 2005-08-16
CN101180737B (en) 2011-12-07

Similar Documents

Publication Publication Date Title
KR100886420B1 (en) Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6803626B2 (en) Vertical charge control semiconductor device
US7586148B2 (en) Power semiconductor device having a voltage sustaining region that includes doped columns formed by terraced trenches
US8476133B2 (en) Method of manufacture and structure for a trench transistor having a heavy body region
US8502312B2 (en) Configurations and methods for manufacturing charge balanced devices
US6433385B1 (en) MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6800897B2 (en) Integrated circuit power devices having junction barrier controlled schottky diodes therein
US7981747B2 (en) Semiconductor device and a method of manufacturing the same
US6791143B2 (en) Power semiconductor devices having laterally extending base shielding regions that inhibit base reach-through
US9324858B2 (en) Trench-gated MIS devices
EP2043158B1 (en) Trench DMOS transistor with trench bottom implant
EP1292990B1 (en) Trench mosfet with double-diffused body profile
US6683347B1 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
EP0580452B1 (en) Field effect trench transistor having lightly doped epitaxial region on the surface portion thereof
US9257549B2 (en) Semiconductor field effect power switching device
US5895952A (en) Trench MOSFET with multi-resistivity drain to provide low on-resistance
US7582519B2 (en) Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction
DE102012100349B4 (en) Semiconductor device and IGBT with integrated free-wheeling diode
DE60035144T2 (en) MOS-gated power device of high density and its method of manufacture
DE112007000700B4 (en) Trench FET with high density and integrated Schottky diode and manufacturing processes
KR100256903B1 (en) Field effect transistor
DE112004002310B4 (en) Trench metal-oxide-semiconductor field-effect transistor having closed cells and methods for making
US8354711B2 (en) Power MOSFET and its edge termination
US8518777B2 (en) Method for forming accumulation-mode field effect transistor with improved current capability
EP1468439B1 (en) Method of forming a high voltage semiconductor device having a voltage sustaining region

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 112004002608

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8181 Inventor (new situation)

Inventor name: KOCON, CHRISTOPHER B., PLAINS, PA., US

Inventor name: SAPP, STEVEN P., FELTON, CALIF., US

Inventor name: WILSON, PETER H., 85579 NEUBIBERG, DE

Inventor name: YEDINAK, JOSEPH A., MOUNTAINTOP, PA., US

Inventor name: CHALLA, ASHOK, SANDY, UTAH, US

Inventor name: ELBANHAWY, ALAN, HOLLISTER, CALIF., US

Inventor name: SANI, BABAK S., OAKLAND, CALIF., US

Inventor name: LEE, JAE-GIL, PUCHON, KYONGGI, KR

8181 Inventor (new situation)

Inventor name: YEDINAK, JOSEPH A., MOUNTAINTOP, PA., US

Inventor name: KRAFT, NATHAN LAWRENCE, POTTSVILLE, PA., US

8607 Notification of search results after publication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final