Connect public, paid and private patent data with Google Patents Public Datasets

Haltesystem für Halbleiterwafer und Verfahren davon

Info

Publication number
DE112004002610T5
DE112004002610T5 DE200411002610 DE112004002610A DE112004002610T5 DE 112004002610 T5 DE112004002610 T5 DE 112004002610T5 DE 200411002610 DE200411002610 DE 200411002610 DE 112004002610 A DE112004002610 A DE 112004002610A DE 112004002610 T5 DE112004002610 T5 DE 112004002610T5
Authority
DE
Grant status
Application
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200411002610
Other languages
English (en)
Inventor
Frank Portland Joyce
Douglas Portland Kreager
Thomas A. Dallas Repko
Brian Portland Wilk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/30Work carriers for single side lapping of plane surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53961Means to assemble or disassemble with work-holder for assembly

Abstract

Verfahren, das Folgendes umfasst:
Befestigen eines Halbleiterwafers an einem Waferhaltesystem, indem bewirkt wird, dass sich eine gehaltene Oberfläche des Halbleiterwafers bei einem niedrigeren Gasdruck als eine freigelegte Oberfläche des Halbleiterwafers befindet.

Description

  • Allgemeiner Stand der Technik
  • [0001]
    Ein Halbleiterwafer durchläuft verschiedene Prozesse, bevor seine einzelnen Chips verpackt werden. Eine nicht vollständige Liste von Beispielen für derartige Prozesse sind das Schleifen der Waferrückseite, die Metallisierung der Waferrückseite, das Zersägen des Wafers in Chips mittels Laser und Säge, das Prüfen, das Markieren guter Chips, das Auswerfen der Chips und das Anordnen der Chips auf einem Band. Der Wafer muss möglicherweise während der Bearbeitung mechanisch gehalten werden. Der Wafer muss außerdem möglicherweise zwischen Prozesswerkzeugen in einer Produktionsstätte (fabrication plant, FAB) oder einer Verpackungsanlage transportiert werden.
  • [0002]
    Ein Halbleiterwafer kann einen Durchmesser von beispielsweise 300 Millimeter und eine Dicke von beispielsweise 762 Mikrometer aufweisen. Nach dem Schleifen der Rückseite kann die Waferdicke beispielsweise auf eine Dicke im Bereich von ungefähr 50 bis ungefäbr 100 Mikrometer verringert sein. Ein Wafer mit einer solchen Dicke kann zerbrechlich sein und kann eine sorgsame Handhabung erfordern.
  • Kurzbeschreibung der Zeichnungen
  • [0003]
    Ausführungsformen der Erfindung werden beispielhaft und nicht einschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht, in denen gleiche Bezugsziffern entsprechende, analoge oder ähnliche Elemente anzeigen und in denen:
  • [0004]
    1 eine auseinander gezogene Ansicht eines beispielhaften Halbleiterwafers und eines beispielhaften Waferhaltesystems gemäß einigen Ausführungsformen der Erfindung ist;
  • [0005]
    2 eine Querschnittsansicht eines Teils des Halbleiterwafers von 1 und eines Teils des Waferhaltesystems von 1 gemäß einigen Ausführungsformen der Erfindung ist;
  • [0006]
    3 eine Querschnittsansicht eines Teils des Waferhaltesystems von 1 gemäß einigen Ausführungsformen der Erfindung ist;
  • [0007]
    4 eine Darstellung eines Ablaufdiagramms eines Verfahrens zum Befestigen eines Halbleiterwafers an einem Waferhaltesystem gemäß einigen Ausführungsformen der Erfindung ist;
  • [0008]
    5 eine Darstellung eines Ablaufdiagramms eines anderen Verfahrens zum Befestigen eines Halbleiterwafers an einem Waferhaltesystem gemäß einigen Ausführungsformen der Erfindung ist;
  • [0009]
    6 eine Darstellung eines Ablaufdiagramms eines noch anderen Verfahrens zum Befestigen eines Halbleiterwafers an einem Waferhaltesystem gemäß einigen Ausführungsformen der Erfindung ist;
  • [0010]
    7 eine Darstellung eines Ablaufdiagramms eines weiteren Verfahrens zum Befestigen eines Halbleiterwafers an einem Waferhaltesystem gemäß einigen Ausführungsformen der Erfindung ist und
  • [0011]
    8A, 8B, 8C und 8D Darstellungen von Ablaufdiagrammen alternierender Verfahren zum Lösen eines Halbleiterwafers von einem Waferhaltesystem gemäß einigen Ausführungsformen der Erfindung sind.
  • [0012]
    Es ist zu beachten, dass die in den Figuren gezeigte Elemente zur Einfachheit und Übersichtlichkeit der Darstellung nicht notwendigerweise maßstabsgerecht gezeichnet wurden. Zum Beispiel können die Abmessungen einiger der Elemente zur Übersichtlichkeit bezüglich anderer Elemente übertrieben sein.
  • Ausführliche Beschreibung von Ausführungsformen der Erfindung
  • [0013]
    In der folgenden ausführlichen Beschreibung sind zahlreiche spezifische Einzelheiten dargelegt, um ein vollständigeres Verständnis von Ausführungsformen der Erfindung bereitzustellen. Durchschnittsfachleute werden jedoch verstehen, dass die Ausführungsformen der Erfindung ohne diese spezifischen Einzelheiten ausgeübt werden können. In anderen Fällen wurden wohl bekannte Verfahren, Abläufe, Komponenten und Schaltkreise nicht ausführlich beschrieben, um die Ausführungsformen der Erfindung nicht zu verschleiern.
  • [0014]
    Mit Bezugnahme auf 1 und 2 sind ein beispielhafter Halbleiterwafer 2 und ein Waferhaltesystem 4 gemäß einigen Ausführungsformen der Erfindung dargestellt. 1 ist eine auseinander gezogene Ansicht des Halbleiterwafers 2 und des Waferhaltesystems 4, wohingegen 2 eine Querschnittsansicht eines Teils des Halbleiterwafers 2 und eines Teils des Waferhaltesystems 4 entlang einem Querschnitt A ist und 3 eine Querschnittsansicht eines Teils des Waferhaltesystems 4 entlang einem Querschnitt b ist.
  • [0015]
    Wie in 1 gezeigt, kann der Halbleiterwafer 2 eine Scheibenform aufweisen, obgleich eine beliebige andere Form des Halbleiterwafers 2 ebenfalls in Erwägung gezogen wird. Der Halbleiterwafer 2 kann Chips, wie beispielhafte Chips 6, enthalten, die durch Anrisslinien (auch als „Straßen" bekannt), wie beispielhafte Anrisslinien 8, getrennt sind. Die Chips 6 können eine rechteckige Form aufweisen, obgleich eine beliebige andere Form der Chips 6 ebenfalls in Erwägung gezogen wird. Des Weiteren kann der Halbleiterwafer 2, obgleich nicht ausdrücklich in 1 gezeigt, Chips mit unterschiedlichen Formen und Größen enthalten.
  • [0016]
    Der Halbleiterwafer 2 kann verschiedene Prozesse durchlaufen, wie beispielsweise ein Oberflächenschleifen oder eine Oberflächenmetallisierung. Darüber hinaus können bestimmte Chips 6, wie beispielsweise der mit 6'' bezeichnete Chip, aus dem Halbleiterwafer 2 mittels beispielsweise einer Lasersäge oder einer mechanischen Säge ausgesägt werden. Der ausgesägte Chip 6'' kann aus dem Halbleiterwafer 2 ausgeworfen und auf einem Band (nicht gezeigt) angeordnet werden.
  • [0017]
    Eine nicht vollständige Liste von Beispielen für den Durchmesser des Halbleiterwafers 2 schließt ungefähr 150 Millimeter, ungefähr 200 Millimeter und ungefähr 300 Millimeter ein. Der Halbleiterwafer 2 kann eine Dicke im Bereich von beispielsweise ungefähr 700 Mikrometer bis ungefähr 800 Mikrometer, wie beispielsweise eine Dicke von ungefähr 762 Mikrometer, aufweisen. Ein Oberflächenschleifprozess kann die Dicke des Halbleiterwafers 2 auf eine Dicke im Bereich von beispielsweise ungefähr 50 bis ungefähr 100 Mikrometer verringern.
  • [0018]
    Das Waferhaltesystem 4 kann eine im Wesentlichen starre gelochte Oberfläche 10 mit Öffnungen 12 aufweisen. Die Öffnungen 12 können in einem Bereich konzentriert sein, der durch eine Kurve 14 mit im Wesentlichen derselben Form wie die Halbleiterwafer 2 definiert ist. Die Öffnungen 12 können eine im Wesentlichen runde Form aufweisen, obgleich eine beliebige andere Form der Öffnungen 12 ebenfalls in Erwägung gezogen wird.
  • [0019]
    Der Halbleiterwafer 2 kann an dem Waferhaltesystem 4 befestigt werden, indem eine gehaltene Oberfläche 16 des Halbleiterwafers 2 mit der gelochten Oberfläche 10 in Kontakt gebracht wird, so dass die Öffnungen 12 im Wesentlichen von dem Halbleiterwafer 2 blockiert werden, und darüber hinaus indem bewirkt wird, dass sich eine freigelegte Oberfläche 18 des Halbleiterwafers 2 bei einem Gasdruck befindet, der höher als der Gasdruck ist, der über die Öffnungen 12 auf die gehaltene Oberfläche 16 ausgeübt wird.
  • [0020]
    Während der Halbleiterwafer 2 am Waferhaltesystem 4 befestigt ist, kann der Halbleiterwafer 2 zusammen mit dem Waferhaltesystem 4 transportiert werden. Des Weiteren können, während der Halbleiterwafer 2 am Waferhaltesystem 4 befestigt ist, Prozesse, wie ein Schleifen der Waferrückseite, eine Metallisierung der Waferrückseite, ein Zersägen des Wafers in Chips mittels Laser und Säge, ein Prüfen, ein Markieren guter Chips, ein Auswerfen der Chips und ein Anordnen der Chips auf einem Band, auf den Halbleiterwafer 2 angewendet werden. Die Starrheit der gelochten Oberfläche 10 kann das Durchbiegen des Halbleiterwafers 2 während der Handhabung, des Transports und der Bearbeitung verringern oder ausmerzen.
  • [0021]
    Der befestigte Halbleiterwafer 2 kann vom Waferhaltesystem 4 gelöst werden, indem bewirkt wird, dass sich die freigelegte Oberfläche 18 bei einem Gasdruck befindet, der geringer als der Gasdruck ist oder im Wesentlichen diesem gleichkommt, der über die Öffnungen 12 auf die gehaltene Oberfläche 16 ausgeübt wird.
  • [0022]
    Des Weiteren können ein oder mehrere ausgesägte Chips des befestigten Halbleiterwafers 2, wie beispielsweise der Chip 6'', vom Waferhaltesystem 4 gelöst werden, indem der Gasdruck erhöht wird, der über Öffnungen auf die gehaltene Oberfläche 16 ausgeübt wird, die durch diese ausgesägten Chips blockiert sind, wie beispielsweise Öffnung 12'', während der Gasdruck beibehalten wird, der über andere Öffnungen 12 auf die gehaltene Oberfläche 16 ausgeübt wird. Der ausgesägte Chip 6'' kann, nachdem er vom Waferhaltesystem 4 gelöst wurde, vom Waferhaltesystem 4 mittels eines Chipentnahmewerkzeugs (nicht gezeigt) getrennt werden. Da kein Klebstoff vorliegt, der den ausgesägten Chip 6'' am Waferhaltesystem 4 hält, schließt das Entfernen des ausgesägten Chips 6'' mit einem Chipentnahmewerkzeug nicht das Abziehen, Abschälen oder Abstemmen ein, das normalerweise zum Entfernen eines Chips von einer Klebefläche erforderlich ist.
  • [0023]
    Wie in 2 gezeigt, kann das Waferhaltesystem 4 einen ersten Teil enthalten, bei dem es sich um eine im Wesentlichen starre gelochte Platte 30 mit einer gelochten Oberfläche 10 und Öffnungen 12 handelt. Darüber hinaus kann das Waferhaltesystem 4 einen zweiten Teil 32 mit mehreren Höhlungen 34 enthalten.
  • [0024]
    Wie in 3 gezeigt, können die Höhlungen 34 in einer Wabenstruktur angeordnet sein, obgleich eine beliebige andere Anordnung der Höhlungen ebenfalls in Erwägung gezogen wird. Zum Beispiel können die Höhlungen 34 eine hexagonale Form aufweisen, obgleich eine beliebige andere Form der Höhlung 34, wie beispielsweise ein Rechteck, ein Kreis und dergleichen, ebenfalls in Erwägung gezogen wird.
  • [0025]
    Gemäß einer ersten Ausführungsform der Erfindung kann der Teil 32 für jede Öffnung 12 in der gelochten Platte 30 eine entsprechende Höhlung 34 aufweisen. Zum Beispiel kann eine Höhlung 34'' der Öffnung 12'' entsprechen.
  • [0026]
    Gemäß einer zweiten Ausführungsform der Erfindung kann der Teil 32 für jede Öffnung 12 in der gelochten Platte 30 mehrere entsprechende Höhlungen 34 aufweisen. Gemäß einer dritten Ausführungsform der Erfindung kann die gelochte Platte 30 für jede Höhlung 34 des Teils 32 mehrere Öffnungen 12 aufweisen.
  • [0027]
    Die Anzahl, Größe, Form und Anordnung der Höhlungen 34 können so gewählt werden, dass sie zu der Anordnung der Chips auf dem Halbleiterwafer passen. Darüber hinaus kann eine kleinste der Höhlungen 34 von der Fläche her im Wesentlichen einer Fläche einem kleinsten der Chips auf dem Halbleiterwafer 2 entsprechen.
  • [0028]
    Die Höhlungen 34 können auf einer Oberfläche 38 des Teils 32 Mündungen 36 aufweisen. Gemäß einer Ausführungsform der Erfindung kann eine Höhlung 34 eine entsprechende Mündung 36 aufweisen. Gemäß einer zweiten Ausführungsform der Erfindung kann eine Höhlung 34 mehr als eine entsprechende Mündung 36 aufweisen.
  • [0029]
    Die gelochte Platte 30 und der Teil 32 können angefügt sein, so dass sich eine Oberfläche 40 der gelochten Platte 30 und eine Oberfläche 42 des Teils 32 berühren. Alternativ dazu können die gelochte Platte 30 und der Teil 32 als ein einziger Körper mit einer Oberfläche 10 mit Öffnungen 12 und einer entgegengesetzten Oberfläche 38 mit Mündungen 36 gefertigt sein, wobei die Öffnungen und die Mündungen durch Höhlungen verbunden sind.
  • [0030]
    Gas kann im Wesentlichen in den Höhlungen 34 eingeschlossen sein, wenn
    • a. die gehaltene Oberfläche 16 des Halbleiterwafers 2 mit der gelochten Oberfläche 10 in Kontakt steht, so dass die Öffnungen 12 im Wesentlichen vom Halbleiterwafer 2 blockiert werden, wobei die gelochte Platte 30 im Wesentlichen als eine Dichtung zwischen der gehaltenen Oberfläche 16 und der Oberfläche 42 des Teils 32 fungiert, und
    • b. eine Membran 50 am Teil 32 angebracht ist, so dass die Mündungen 36 im Wesentlichen abgedichtet sind.
  • [0031]
    In den Höhlungen 34 eingeschlossenes Gas kann über die Öffnungen 12 eine Kraft auf die gehaltene Oberfläche 16 ausüben. Darüber hinaus kann Gas, das sich außerhalb der Höhlungen 34 befindet, eine Kraft auf die freigelegte Oberfläche 18 ausüben.
  • [0032]
    4 ist eine Darstellung eines Ablaufdiagramms eines Verfahrens zum Befestigen des Halbleiterwafers 2 an dem Waferhaltesystem 4 gemäß einigen Ausführungsformen der Erfindung. Der Halbleiterwafer 2 und das Waferhaltesystem 4 können in einer ersten Umgebung, beispielsweise einer Unterdruckkammer, angeordnet werden, wobei die gehaltene Oberfläche 16 in Kontakt mit der gelochten Oberfläche 10 angeordnet wird, so dass die Öffnungen 12 im Wesentlichen blockiert sind (-402-). Der Gasdruck in der ersten Umgebung kann verringert werden (-404-). Die Membran 50 kann am Teil 32 angebracht werden, so dass die Mündungen 36 im Wesentlichen abgedichtet sind (-406-). Dann können das Waferhaltesystem 4 und der Halbleiterwafer 2 aus der ersten Umgebung in eine zweite Umgebung mit einem Gasdruck, der höher als der Gasdruck in der ersten Umgebung ist, entnommen werden (-408-). Infolgedessen kann der Gasdruck in den Höhlungen 34 geringer als der Gasdruck an der freigelegten Oberfläche 18 sein.
  • [0033]
    5 ist eine Darstellung eines Ablaufdiagramms eines anderen Verfahrens zum Befestigen des Halbleiterwafers 2 an dem Waferhaltesystem 4 gemäß einigen Ausführungsformen der Erfindung. Die Membran 50 kann flexibel sein und am Teil 32 angebracht werden, so dass die Mündungen 36 im Wesentlichen abgedichtet sind (-502-). Die Membran 50 kann in die Höhlungen 34 gedrückt werden (-504-). Dann kann die gehaltene Oberfläche 16 in Kontakt mit der gelochten Oberfläche 10 angeordnet werden, so dass die Öffnungen 12 im Wesentlichen blockiert sind (-506-), und die Membran 50 kann gelöst werden, so dass sie nicht mehr in die Höhlungen 34 gedrückt wird (-508-). Infolgedessen kann der Gasdruck in den Höhlungen 34 geringer als der Gasdruck an der freigelegten Oberfläche 18 sein.
  • [0034]
    6 ist eine Darstellung eines Ablaufdiagramms eines anderen Verfahrens zum Befestigen des Halbleiterwafers 2 an dem Waferhaltesystem 4 gemäß einigen Ausführungsformen der Erfindung. In einigen Ausführungsformen der Erfindung kann der Teil 32 optional Umfangswände 54 aufweisen, die sich über die Oberfläche 38 hinaus erstrecken, und die Membran 50 kann starr sein. Die Membran 50 kann am Teil 32 angebracht werden, so dass die Mündungen 36 im Wesentlichen abgedichtet sind (-602-). Die gehaltene Oberfläche 16 kann in Kontakt mit der gelochten Oberfläche 10 angeordnet werden, so dass die Öffnungen 12 im Wesentlichen blockiert sind (-604-). Dann kann die Membran 50 von der Oberfläche 38 weg gezogen werden, so dass sich die Membran 50 noch immer innerhalb der Umfangswände 54 befindet, um einen Hohlraum 56 zu bilden (-606-). Der Hohlraum 56 und die Höhlungen 34 können von der Membran 50 und den Umfangswänden 54 abgedichtet werden. Infolgedessen kann der Gasdruck in den Höhlungen 34 und dem Hohlraum 56 geringer als der Gasdruck an der freigelegten Oberfläche 18 sein.
  • [0035]
    7 ist eine Darstellung eines Ablaufdiagramms eines weiteren Verfahrens zum Befestigen des Halbleiterwafers 2 an dem Waferhaltesystem 4 gemäß einigen Ausführungsformen der Erfindung. Der Halbleiterwafer 2 und das Waferhaltesystem 4 können in einer ersten Umgebung bei einer ersten Temperatur angeordnet werden, wobei die gehaltene Oberfläche 16 in Kontakt mit der gelochten Oberfläche 10 angeordnet wird, so dass die Öffnungen 12 im Wesentlichen blockiert sind (-702-). Die Membran 50 kann am Teil 32 angebracht werden, so dass die Mündungen 36 im Wesentlichen abgedichtet sind (-704-). Dann können das Waferhaltesystem 4 und der Halbleiterwafer 2 aus der ersten Umgebung in eine zweite Umgebung bei einer zweiten Temperatur, die niedriger als die erste Temperatur ist, entnommen werden (-706-). Da die Luft in der ersten Umgebung weniger dicht als die in der zweiten Umgebung ist, sobald sich das Waferhaltesystem 4 und der Halbleiterwafer 2 in der zweiten Umgebung befinden, kann der Luftdruck in den Höhlungen 34 geringer als der Luftdruck an der freigelegten Oberfläche 18 sein.
  • [0036]
    Die 8A, 8B, 8C und 8D sind Darstellungen von Ablaufdiagrammen alternierender Verfahren zum Lösen des Halbleiterwafers 2 von dem Waferhaltesystem 4 gemäß einigen Ausführungsformen der Erfindung.
  • [0037]
    In 8A kann die Membran 50 vom Waferhaltesystem 4 entfernt werden (-802-), um zu bewirken, dass der Gasdruck in den Höhlungen 34 im Wesentlichen dem Gasdruck an der freigelegten Oberfläche 18 gleichkommt, wodurch der Halbleiterwafer 2 vom Waferhaltesystem gelöst wird.
  • [0038]
    In 8B kann die Membran 50 durchstoßen werden (-804-), und der Gasdruck in den Höhlungen 34 kann dem Gasdruck an der freigelegten Oberfläche 18 gleichkommen. In einer modifizierten Version dieses Verfahrens können ein oder mehrere ausgesägte Chips einzeln vom Waferhaltesystem 4 gelöst werden. Zum Beispiel kann der ausgesägte Chip 6'' einzeln vom Waferhaltesystem 4 gelöst werden, indem die flexible Membran 50 derart in die Mündung 36'' durchgestoßen wird, dass der Gasdruck in der Höhlung 34'' dem Gasdruck, der das Waferhaltesystem 4 umgibt, gleichkommt oder höher als dieser wird, und der Gasdruck in den anderen Höhlungen 34 wird möglicherweise nicht beeinflusst.
  • [0039]
    In 8C kann, wenn die Membran 50 flexibel ist, die Membran 50 nach innen in die Höhlungen 34 gedrückt werden (-806-), und der Gasdruck in den Höhlungen 34 kann dem Gasdruck an der freigelegten Oberfläche 18 gleichkommen oder höher als dieser werden. In einer modifizierten Version dieses Verfahrens können ein oder mehrere ausgesägte Chips einzeln vom Waferhaltesystem 4 gelöst werden. Zum Beispiel kann der ausgesägte Chip 6'' einzeln vom Waferhaltesystem 4 gelöst werden, indem die flexible Membran 50 derart in die Mündung 36'' gedrückt wird, dass der Gasdruck in der Höhlung 34'' dem Gasdruck, der das Waferhaltesystem 4 umgibt, gleichkommt oder höher als dieser wird, und der Gasdruck in den anderen Höhlungen 34 wird möglicherweise nicht beeinflusst.
  • [0040]
    8D ist beispielsweise in dem Fall anwendbar, in dem der Teil 32 Umfangswände 54 aufweist, die sich über die Oberfläche 38 hinaus erstrecken, und die Membran 50 eine starre Membran ist. Die Membran 50 kann nach innen in Richtung der Oberfläche 38 bewegt werden (-808-). Der Gasdruck in den Höhlungen 34 und dem Hohlraum 56 kann ansteigen oder dem Gasdruck an der freigelegten Oberfläche 18 gleichkommen oder höher als dieser werden.
  • [0041]
    Obgleich bestimmte Merkmale der Erfindung hierin dargestellt und beschrieben wurden, werden Durchschnittsfachleuten nun viele Abwandlungen, Substituierungen, Änderungen und Äquivalente erkennen. Es versteht sich daher, dass die angefügten Ansprüche alle derartigen Abwandlungen und Änderungen umfassen sollen, die in den Erfindungsgedanken fallen.
  • Zusammenfassung
  • [0042]
    Ein Halbleiterwafer durchläuft verschiedene Prozesse, bevor seine einzelnen Chips verpackt werden. Eine nicht vollständige Liste von Beispielen für derartige Prozesse sind das Schleifen der Waferrückseite, die Metallisierung der Waferrückseite, das Zersägen des Wafers in Chips mittels Laser und Säge, das Prüfen, das Markieren guter Chips, das Auswerfen der Chips und das Anordnen der Chips auf einem Band. Der Wafer muss möglicherweise während der Bearbeitung mechanisch gehalten werden. Der Wafer muss außerdem möglicherweise zwischen Prozesswerkzeugen in einer Produktionsstätte (fabrication plant, FAB) oder einer Verpakkungsanlage transportiert werden. Ein Halbleiterwafer kann einen Durchmesser von beispielsweise 300 Millimeter und eine Dicke von beispielsweise 762 Mikrometer aufweisen. Nach dem Schleifen der Rückseite kann die Waferdicke beispielsweise auf eine Dicke im Bereich von ungefähr 50 bis ungefähr 100 Mikrometer verringert sein. Ein Wafer mit einer solchen Dicke kann zerbrechlich sein und kann eine sorgsame Handhabung erfordern.

Claims (21)

  1. Verfahren, das Folgendes umfasst: Befestigen eines Halbleiterwafers an einem Waferhaltesystem, indem bewirkt wird, dass sich eine gehaltene Oberfläche des Halbleiterwafers bei einem niedrigeren Gasdruck als eine freigelegte Oberfläche des Halbleiterwafers befindet.
  2. Verfahren nach Anspruch 1, wobei das Bewirken, dass sich die gehaltene Oberfläche bei einem niedrigeren Gasdruck befindet, zumindest Folgendes beinhaltet: Anordnen der gehaltenen Oberfläche des Halbleiterwafers in Kontakt mit einer gelochten Oberfläche des Waferhaltesystems in einer Unterdruckkammer; Verringern des Gasdrucks in der Unterdruckkammer auf im Wesentlichen den niedrigeren Gasdruck; Abdichten einer entgegengesetzten Oberfläche des Waferhaltesystems und Entnehmen des Waferhaltesystems und des befestigten Halbleiterwafers aus der Unterdruckkammer.
  3. Verfahren nach Anspruch 1, wobei das Bewirken, dass sich die gehaltene Oberfläche bei einem niedrigeren Gasdruck befindet, zumindest Folgendes beinhaltet: Anordnen der gehaltenen Oberfläche des Halbleiterwafers in Kontakt mit einer gelochten Oberfläche des Waferhaltesystems in einer ersten Umgebung bei einer ersten Temperatur; Abdichten einer entgegengesetzten Oberfläche des Waferhaltesystems und Entnehmen des Waferhaltesystems und des befestigten Halbleiterwafers aus der ersten Umgebung in eine zweite Umgebung bei einer zweiten Temperatur, die niedriger als die erste Temperatur ist.
  4. Verfahren nach Anspruch 1, wobei das Bewirken, dass sich die gehaltene Oberfläche bei einem niedrigeren Gasdruck befindet, zumindest Folgendes beinhaltet: Drücken einer flexiblen Oberfläche des Waferhaltesystems nach innen in Richtung einer gelochten Oberfläche des Waferhaltesystems; Anordnen der gehaltenen Oberfläche des Halbleiterwafers in Kontakt mit der gelochten Oberfläche des Waferhaltesystems und Lösen der flexiblen Oberfläche.
  5. Verfahren nach Anspruch 1, wobei das Bewirken, dass sich die gehaltene Oberfläche bei einem niedrigeren Gasdruck befindet, zumindest Folgendes beinhaltet: Anordnen der gehaltenen Oberfläche des Halbleiterwafers in Kontakt mit einer gelochten Oberfläche des Waferhaltesystems und Ziehen einer entgegengesetzten Oberfläche des Haltesystems von der gelochten Oberfläche weg nach außen.
  6. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Lösen des Halbleiterwafers von dem Waferhaltesystem durch Erhöhen des niedrigeren Gasdrucks.
  7. Verfahren nach Anspruch 6, wobei die gehaltene Oberfläche von einer gelochten Oberfläche des Waferhaltesystems gehalten wird und das Erhöhen des niedrigeren Gasdrucks zumindest Folgendes beinhaltet: Entfernen einer entgegengesetzten Oberfläche von dem Waferhaltesystems.
  8. Verfahren nach Anspruch 6, wobei das Erhöhen des niedrigeren Gasdrucks zumindest Folgendes beinhaltet: Drücken einer flexiblen Oberfläche des Waferhaltesystems nach innen in Richtung des Halbleiterwafers.
  9. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Lösen des Halbleiterwafers von dem Waferhaltesystem, indem bewirkt wird, dass sich die freigelegte Oberfläche bei einem Druck befindet, der niedriger als der niedrigere Gasdruck ist oder diesem im Wesentlichen gleichkommt.
  10. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Lösen eines oder mehrerer Chips des Halbleiterwafers von dem Waferhaltesystem, indem der niedrigere Gasdruck an der gehaltenen Oberfläche des einen oder der mehreren Chips erhöht wird, während der niedrigere Gasdruck an der gehaltenen Oberfläche an anderen Abschnitten des Halbleiterwafers beibehalten wird.
  11. Verfahren nach Anspruch 10, wobei das Erhöhen des niedrigeren Gasdrucks an der gehaltenen Oberfläche des einen oder der mehreren Chips zumindest Folgendes beinhaltet: Drücken eines oder mehrerer Abschnitte einer flexiblen Oberfläche des Waferhaltesystems nach innen in Richtung des einen oder der mehreren Chips des Halbleiterwafers.
  12. Verfahren nach Anspruch 10, wobei das Erhöhen des niedrigeren Gasdrucks an der gehaltenen Oberfläche des einen oder der mehreren Chips zumindest Folgendes beinhaltet: Durchstoßen eines oder mehrerer Abschnitte einer flexiblen Oberfläche des Waferhaltesystems, die dem einen oder den mehreren Chips des Halbleiterwafers entsprechen.
  13. Verfahren nach Anspruch 10, das weiterhin Folgendes umfasst: Trennen des einen oder der mehreren Chips von dem Halbleiterwafer durch Verbinden einer Chipentnahmevorrichtung mit der freigelegten Oberfläche des einen oder der mehreren Chips.
  14. Waferhaltesystem, das Folgendes umfasst: einen Körper mit einer gelochten Oberfläche zum Halten eines Halbleiterwafers, wobei der Körper mehrere Höhlungen zwischen der gelochten Oberfläche und einer entgegengesetzten Oberfläche des Körpers aufweist, wobei die Höhlungen Mündungen zu der entgegengesetzten Oberfläche aufweisen und eine an dem Körper anzubringende Membran, um die Mündungen abzudichten.
  15. Waferhaltesystem nach Anspruch 14, wobei eine kleinste der Höhlungen von der Fläche her im Wesentlichen einer Fläche eines kleinsten der Chips auf dem Halbleiterwafer entspricht.
  16. Waferhaltesystem nach Anspruch 14, wobei die Höhlungen Öffnungen zu der gelochten Oberfläche aufweisen und eine Anzahl der Höhlungen im Wesentlichen einer Anzahl der Öffnungen entspricht.
  17. Waferhaltesystem nach Anspruch 14, wobei der Körper mindestens einen ersten Teil mit der gelochten Oberfläche und einen zweiten Teil mit der entgegengesetzten Oberfläche enthält.
  18. Waferhaltesystem nach Anspruch 14, wobei die Membran entfernbar ist.
  19. Waferhaltesystem nach Anspruch 14, wobei die Membran flexibel ist.
  20. Waferhaltesystem nach Anspruch 14, wobei die Membran starr ist.
  21. Waferhaltesystem nach Anspruch 14, wobei die gelochte Oberfläche starr ist.
DE200411002610 2003-12-31 2004-12-28 Haltesystem für Halbleiterwafer und Verfahren davon Ceased DE112004002610T5 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10748170 US7055229B2 (en) 2003-12-31 2003-12-31 Support system for semiconductor wafers and methods thereof
US10/748,170 2003-12-31
PCT/US2004/043517 WO2005067030A1 (en) 2003-12-31 2004-12-28 Support system for semiconductor wafers and methods thereof

Publications (1)

Publication Number Publication Date
DE112004002610T5 true true DE112004002610T5 (de) 2006-11-16

Family

ID=34700852

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200411002610 Ceased DE112004002610T5 (de) 2003-12-31 2004-12-28 Haltesystem für Halbleiterwafer und Verfahren davon

Country Status (5)

Country Link
US (2) US7055229B2 (de)
JP (1) JP4408900B2 (de)
CN (1) CN100449726C (de)
DE (1) DE112004002610T5 (de)
WO (1) WO2005067030A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7055229B2 (en) * 2003-12-31 2006-06-06 Intel Corporation Support system for semiconductor wafers and methods thereof
WO2007086064A3 (en) * 2006-01-27 2009-04-16 Camtek Ltd Diced wafer adaptor and a method for transferring a diced wafer
DE102009044305A1 (de) * 2009-10-21 2011-05-05 Fooke Gmbh Verfahren zum Halten und Bearbeiten eines Werkstückes mit Spannplatte, sowie Vorrichtung zum Aussteifen eines Werkstückes mit Spannplatte
JP5776090B2 (ja) * 2010-07-21 2015-09-09 株式会社 天谷製作所 成膜プロセス
KR20130093599A (ko) * 2010-07-23 2013-08-22 스미또모 가가꾸 가부시끼가이샤 고정 지그, 고정 방법 및 허니컴 필터의 제조 방법
JP5617659B2 (ja) * 2011-01-25 2014-09-26 信越化学工業株式会社 太陽電池の製造方法
US8376334B1 (en) * 2011-10-26 2013-02-19 Swedcord Development AB Glue free vacuum sealing gasket structure
GB201209024D0 (en) 2012-05-22 2012-07-04 Applied Microengineering Ltd Method of handling a substrate
CN102962762A (zh) * 2012-12-07 2013-03-13 日月光半导体制造股份有限公司 晶圆研磨用承载盘组件
CN105097501B (zh) * 2015-07-09 2017-10-31 无锡中微高科电子有限公司 Mpw芯片背面金属化方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551192A (en) * 1983-06-30 1985-11-05 International Business Machines Corporation Electrostatic or vacuum pinchuck formed with microcircuit lithography
US4556362A (en) 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4603466A (en) 1984-02-17 1986-08-05 Gca Corporation Wafer chuck
US4535834A (en) * 1984-05-02 1985-08-20 Varian Associates, Inc. Method and apparatus for controlling thermal transfer in a cyclic vacuum processing system
US5584746A (en) * 1993-10-18 1996-12-17 Shin-Etsu Handotai Co., Ltd. Method of polishing semiconductor wafers and apparatus therefor
US5423716A (en) * 1994-01-05 1995-06-13 Strasbaugh; Alan Wafer-handling apparatus having a resilient membrane which holds wafer when a vacuum is applied
CN2218627Y (zh) 1994-10-19 1996-01-31 张允清 真空吸盘式多孔码片机
JPH09181156A (ja) 1995-12-25 1997-07-11 Sony Corp 真空チャック
JPH09326385A (ja) * 1996-06-04 1997-12-16 Tokyo Electron Ltd 基板冷却方法
US6056632A (en) * 1997-02-13 2000-05-02 Speedfam-Ipec Corp. Semiconductor wafer polishing apparatus with a variable polishing force wafer carrier head
US6464790B1 (en) * 1997-07-11 2002-10-15 Applied Materials, Inc. Substrate support member
US6173948B1 (en) * 1999-01-20 2001-01-16 International Business Machines Corporation Dimensional compensating vacuum fixture
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
WO2001007691A1 (en) 1999-07-26 2001-02-01 Emcore Corporation Apparatus for growing epitaxial layers on wafers
US6484790B1 (en) * 1999-08-31 2002-11-26 Cummins Inc. Metallurgical bonding of coated inserts within metal castings
JP2001093864A (ja) 1999-09-24 2001-04-06 Toshiba Corp 半導体ウェーハ固定治具及び半導体装置の製造方法
US6283693B1 (en) 1999-11-12 2001-09-04 General Semiconductor, Inc. Method and apparatus for semiconductor chip handling
EP1174910A3 (de) * 2000-07-20 2010-01-06 Applied Materials, Inc. Verfahren und Vorrichtung zum Lösen eines Substrats von einer Halteplatte
US20020022082A1 (en) * 2000-08-11 2002-02-21 Scott Diane B. Changing local compressibility of a wafer support member
KR100874148B1 (ko) * 2000-10-11 2008-12-15 가부시키가이샤 에바라 세이사꾸쇼 기판 유지 장치
JP4021614B2 (ja) 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
JP2002270571A (ja) 2001-03-14 2002-09-20 Mitsubishi Materials Silicon Corp 半導体ウェーハの処理装置及びその処理方法
CN2470953Y (zh) 2001-03-29 2002-01-09 中国科学院微电子中心 硅片抛光机头吸盘
US6641462B2 (en) * 2001-06-27 2003-11-04 Speedfam-Ipec Corporation Method and apparatus for distributing fluid to a polishing surface during chemical mechanical polishing
US6896929B2 (en) * 2001-08-03 2005-05-24 Applied Materials, Inc. Susceptor shaft vacuum pumping
US6779226B2 (en) 2001-08-27 2004-08-24 Applied Materials, Inc. Factory interface particle removal platform
US7018268B2 (en) * 2002-04-09 2006-03-28 Strasbaugh Protection of work piece during surface processing
US6638391B1 (en) 2002-06-19 2003-10-28 United Microelectronics Corp. Wafer carrier assembly for a chemical mechanical polishing apparatus and a polishing method using the same
JP3817733B2 (ja) 2003-09-30 2006-09-06 セイコーエプソン株式会社 表面処理用治具
JP4574980B2 (ja) 2003-12-11 2010-11-04 シャープ株式会社 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
US7055229B2 (en) * 2003-12-31 2006-06-06 Intel Corporation Support system for semiconductor wafers and methods thereof
WO2008022048A3 (en) * 2006-08-10 2008-11-20 California Inst Of Techn Microfluidic valve having free-floating member and method of fabrication

Also Published As

Publication number Publication date Type
US7055229B2 (en) 2006-06-06 grant
US20050139228A1 (en) 2005-06-30 application
US7757363B2 (en) 2010-07-20 grant
WO2005067030A1 (en) 2005-07-21 application
JP4408900B2 (ja) 2010-02-03 grant
CN100449726C (zh) 2009-01-07 grant
US20060179632A1 (en) 2006-08-17 application
JP2007517409A (ja) 2007-06-28 application
CN1898791A (zh) 2007-01-17 application

Similar Documents

Publication Publication Date Title
US7846775B1 (en) Universal lead frame for micro-array packages
WO1999048137A2 (de) Verfahren und vorrichtung zum behandeln von wafern mit bauelementen beim abdünnen des wafers und beim vereinzeln der bauelemente
DE19840508A1 (de) Verfahren zum Vereinzeln von Halbleiter-Bauelementen
DE102013212622A1 (de) Verfahren zu einer Aufbringung von Schleifelementen auf zumindest einen Grundkörper
WO2001003180A1 (de) Verfahren zum vereinzeln eines wafers
DE3922671A1 (de) Akustoelektronisches bauelement mit einer oberflaechenwellenanordnung und einer elektronischen halbleiterschaltung
US20080224296A1 (en) Article and Panel Comprising Semiconductor Chips, Casting Mold and Methods of Producing the Same
DE10350036A1 (de) Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung
US3232158A (en) Extractor devices for semiconductor networks and the like
US3486868A (en) Method for producing miniaturized perforated patterns
EP0427328A2 (de) Verfahren zum Herstellen von integrierten Schaltungen sowie integrierte Schaltung
EP0999583A2 (de) Stabilisierung eines Substrats mittels Trägerelement
DE102010030960A1 (de) Verfahren zur Herstellung eines schwingungsgedämpften Bauteils
WO1998039230A1 (de) Verfahren zur herstellung und magazinierung von mikrobauteilen, magazin und montageverfahren für mikrobauteile
DE102011113445A1 (de) Vorrichtung und Verfahren zur generativen Herstellung eines Bauteils
DE19957111A1 (de) Halbleitervorrichtung mit flacher Schutzklebstoffolie und Herstellungsverfahren dafür
WO2003067241A2 (de) Gassensor und verfahren zu seiner herstellung
JPS62200749A (en) Lead frame
JPS6418605A (en) Dividing method for ceramic wiring base
DE102008050972A1 (de) Halbleiter-Chipbaustein, Halbleiter-Chipbaugruppe und Verfahren zum Herstellen eines Bauelements
EP0064573A1 (de) Verfahren und Vorrichtung zur Oberflächenbearbeitung von Leichtbauwaben
JPH03139862A (en) Semiconductor device
DE3910707A1 (de) Spritzgegossenes pingitter-leistungsgehaeuse
DE102005035057A1 (de) Verfahren zum Herstellen einer Halbleiterchipanordnung unter Verwendung eines Trägersubstrats und entsprechende Halbleiterchipanordnung
DE19756486C1 (de) Trägertisch für eine Photomaske in einer Vorrichtung zur Mikrochip-Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004002610

Country of ref document: DE

Date of ref document: 20061116

Kind code of ref document: P

8131 Rejection