DE112004002017B4 - Verfahren zum epitaktischen Abscheiden von Source/Drain von MOSFETs - Google Patents
Verfahren zum epitaktischen Abscheiden von Source/Drain von MOSFETs Download PDFInfo
- Publication number
- DE112004002017B4 DE112004002017B4 DE112004002017T DE112004002017T DE112004002017B4 DE 112004002017 B4 DE112004002017 B4 DE 112004002017B4 DE 112004002017 T DE112004002017 T DE 112004002017T DE 112004002017 T DE112004002017 T DE 112004002017T DE 112004002017 B4 DE112004002017 B4 DE 112004002017B4
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- under
- epitaxial
- transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000000151 deposition Methods 0.000 title claims description 9
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren,
das folgendes umfaßt:
Bilden eines Metalloxid-Halbleiterfeldeffekttransistors mit einer epitaktisch abgeschiedenen Source/Drain (50), die sich unter die Ränder einer Gate-Elektrode (16) erstreckt,
dadurch gekennzeichnet, daß das Verfahren ein Bilden eines zum Opfern vorgesehenen epitaktisch abgeschiedenen Materials (18) über einem Substrat (12) und ein Bilden der Gate-Elektrode (16) über der epitaktisch abgeschiedenen Schicht (18) umfaßt.
Bilden eines Metalloxid-Halbleiterfeldeffekttransistors mit einer epitaktisch abgeschiedenen Source/Drain (50), die sich unter die Ränder einer Gate-Elektrode (16) erstreckt,
dadurch gekennzeichnet, daß das Verfahren ein Bilden eines zum Opfern vorgesehenen epitaktisch abgeschiedenen Materials (18) über einem Substrat (12) und ein Bilden der Gate-Elektrode (16) über der epitaktisch abgeschiedenen Schicht (18) umfaßt.
Description
- Diese Erfindung betrifft im allgemeinen Metalloxid-Halbleiterfeldeffekttransistoren.
- Metalloxid-Halbleiterfeldeffekttransistoren umfassen ein Gate, das mit einer Source/Drain ausrichtend ist. Der Source/Drain kann einen tieferen oder starker dotierten Bereich und einen flacheren und schwächer dotierten Bereich aufweisen, der manchmal als eine Spitze (tip) oder als eine Source/Drain-Erweiterung bezeichnet wird.
- Ein Gate-Überschneiden ist der Betrag, um den das Source/Drain-Material unter das Gate nach einer Ionenimplantation und einer nachfolgenden Wärmebehandlung diffundiert. Nach der Implantation wird das Material, das implantiert ist, Wärme ausgesetzt, die eine Bewegung des Materials nach unten in das Substrat und in einem geringeren Ausmaß lateral unter das Gate bewirkt. Daher wird in einem System, das eine ionenimplantierte Source/Drain-Erweiterung verwendet, die Menge des Unterdiffundierens als eine Funktion der Sperrschichttiefe bestimmt.
- Es ist wünschenswert, eine verhältnismäßig flache Sperrschichttiefe für die Source/Drain-Erweiterung zum erzielen kleinerer Transistorabmessungen zu haben. Üblicherweise werden bei den Implantationstechniken der Source/Dran-Erweiterung die minimalen Spitzenverbindungstiefen durch die notwendige Gate-Unterschneidung bestimmt.
- Je flacher die Source/Drain-Erweiterung ist, um so kürzer sind im allgemeinen die Gate-Längen, die verwendet werden können, ohne die Leckströme im Sperrzustand zu erhöhen. Eine Erweiterung der Dotierung unter den Gate-Rand wird benötigt, um einen geringen Bahnwiderstand zwischen der Inversionsschicht unter dem Gate und dem stark dotierten Source/Drain-Erweiterungsbereich zu gewährleisten. Der geringe Widerstand wird für hohe Steuerströme benötigt, die für hohe Schaltgeschwindigkeiten in Schaltkreisen kritisch sind.
- Die
WO 00/30169 A1 110 auf einem Substrat102 derart abgeschieden wird, daß sich die Siliziumschicht110 unter die Ränder der Gate-Elektrode106 erstreckt. Die Gate-Elektrode ist durch ein Gate-Dielektrikum104 sowie Spacer108 gegen die Source/Drain-Bereiche110 isoliert. - Es besteht daher ein Bedarf nach besseren Wegen, Source/Drain-Gebiete von Feldeffekttransistoren herzustellen.
- Kurze Beschreibung der Zeichnungen
-
1 ist eine stark vergrößerte Querschnittsansicht in einem Herstellungszustand. -
2 ist eine vergrößerte Querschnittsansicht in einem nachfolgenden Herstellungszustand gemäß einer Ausführungsform der vorliegenden Erfindung. -
3 ist eine vergrößerte Querschnittsansicht in einem weiteren nachfolgenden Herstellungszustands gemäß einer Ausführungsform der vorliegenden Erfindung. -
4 ist eine vergrößerte Querschnittsansicht in einem nachfolgenden Herstellungszustand gemäß einer Ausführungsform der vorliegenden Erfindung. -
5 ist eine vergrößerte Querschnittsansicht in einem weiteren nachfolgenden Herstellungszustand gemäß einer Ausführungsform der vorliegenden Erfindung. - Detaillierte Beschreibung
- Bezugnehmend auf
1 kann ein stark dotiertes Halbleitersubstrat12 durch eine zum Opfern vorgesehene undotierte oder leicht dotierte epitaktische Siliziumschicht18 bedeckt sein. Die Schicht18 kann in einer Ausführungsform weniger als 400 Angström (40 nm) dick sein. Eine Gate-Elektrodenstruktur, die ein Gate16 umfaßt, das über einem Gate-Dielektrikum14 gebildet ist, kann auf der epitaktischen Siliziumschicht18 definiert sein. - Die selektive Abscheidung der zur Opferung vorgesehenen epitaktischen Siliziumschicht
18 kann ausgeführt werden beispielsweise unter Verwendung einer auf Dichlorosilan beruhenden Chemie in einer chemischen Gasabscheidungsanlage für einen einzelnen Wafer. - Der Film kann mit einem Gasfluß von 150 bis 200 sccm Dichlorosilan, 100 bis 150 sccm HCl, 20 slm H2 bei 825°C bei einem Arbeitsdruck von 20 Torr aufgetragen werden. (Dabei bedeutet die Einheit sccm Standardkubikzentimeter und die Einheit slm Standard – Liter pro Minute und das jeweils unter Normbedingung.)
- Unter diesen Verfahrensbedingungen kann eine Abscheidungsrate von 10 bis 15 Nanometern pro Minute für Silizium auf freiliegendem Substrat erreicht werden, während einer Selektivität gegenüber Spacer- und Oxid-Bereichen erreicht wird. Andere Abscheidungstechniken können auch benutzt werden.
- Die Anordnung, die in
1 gezeigt ist, wird manchmal als ein Delta-dotierter Transistor bezeichnet. Da eine verhältnismäßig starke Dotierung unter der epitaktischen Schicht18 vorliegt, tritt ein großes Delta oder Änderung in der Konzentration an der Grenzfläche zwischen dem Substrat12 und der epitaktischen Siliziumschicht18 auf. - Die Struktur, die in
1 angezeigt ist, kann durch ein Spacer-Material abgedeckt werden und anschließend anisotrop geätzt werden, um die Seitenwand-Spacer28 , die in2 gezeigt sind, zu bilden. Ein begrenztes Ätzen des epitaktischen Siliziums18 kann zur gleichen Zeit abhängig von der Selektivität der Spacer-Ätzung auftreten. - Nach dem Bilden der Spacer kann ein selektives Naßätzen die freiliegenden Bereiche der epitaktischen Siliziumschicht
18 entfernen und zu einer Ätzung unter das Gate16 fortführen, um die hinterschnittene Struktur, die in3 gezeigt ist, zu erlangen. Das Ausmaß der Hinterschneidung des Gates16 kann durch Einstellen der Ätzzeit gesteuert werden. - Die epitaktische Siliziumschicht
18 kann zum Beispiel mit einer Auswahl von auf Hydroxid beruhenden Lösungen selektiv geätzt werden. Für eine hohe Selektivität der nicht dotierten oder leicht dotierten Schicht18 gegenüber dem stark dotierten Substrat12 können verhältnismäßig schonende Bearbeitungsbedingungen eingesetzt werden. - In einer Ausführungsform kann eine wäßrige Ammoniumhydroxidlösung in einem Konzentrationsbereich von 2 bis 10 Volumenprozent bei 20°C zusammen mit einer Schallbehandlung benutzt werden. Die Schallbehandlung kann durch einen Transducer zur Verfügung gestellt werden, der Ultra- oder Megaschallenergie mit einer Leistung von 0,5 bis 5 Watt pro Quadratzentimeter in einer Ausführungsform der vorliegenden Erfindung abgibt. Da der Deltadotierte Transistor einen stark dotierten Bereich unter dem nicht dotierten Bereich aufweist, kann sie als eine Ätz-Stopschicht für das Naßätzen dienen.
- Nach der Naßätzhinterschneidung kann eine dotierte selektive epitaktische Siliziumschicht
50 aufgewachsen werden. Eine flache stark dotierte Source/Drain-Erweiterung50a erstreckt sich lateral in dem gewünschten Abstand unter den Rand des Gates16 und den Seitenwand-Spacer28 , wie in4 gezeigt ist. Ein dickerer Source/Drain-Bereich50b ist zu dem Rand des Spacers28 ausgerichtet und erstreckt sich von dem Spacer28 weg. Der Spacer28 ermöglicht, daß die Länge der Erweiterung50a abgestimmt wird, und ermöglicht, die Dicke der Schicht50 zu erweitern ohne eine Verkürzung zum Gate16 . Der dickere Bereich50b verringert den Widerstand des Bereichs50 und bringt den Bereich des geringeren Widerstands näher zu dem Rand des Gates16 . - Beim Bilden des P-Typ MOS (PMOS)-Transistors kann die Source/Drain-Erweiterung
50a und der erhöhte Source/Drain50b gebildet werden, indem epitaktisches Bor-dotiertes Silizium oder Siliziumgermanium mit einer Germaniumkonzentration von bis zu 30% als ein Beispiel, selektiv abgeschieden werden. Unter den Verfahrensbedingungen von 100 sccm Dichlorosilan, 20 slm H2, 750 bis 800°C, 20 Torr, 150 bis 200 sccm HCl, einem Diboranfluß von 150 bis 200 sccm und einem GeH4-Fluß von 150 bis 200 sccm, kann ein hochdotierter Siliziumgermaniumfilm mit einer Abscheidungsrate von 20 Nanometer pro Minute, einer Bor-Konzentration von 1E20 cm–3 und einer Germanium-Konzentration von 20% in einer Ausführungsform erreicht werden. Ein geringer Widerstand von 0,7 bis 0,9 mOhm-cm resultiert aus der hohen Bor-Konzentration des Films. Ein Torr entspricht dabei 1,33 × 10–3 hat. - Der geringe Widerstand liefert den Vorteil einer hohen Leitfähigkeit in der Erweiterung und den Source/Drain-Bereichen in einigen Ausführungsformen. Dieser verringerte Widerstand kann den externen Widersand reduzieren. Die größere Einheitszelle des Siliziumgermaniums, die in dem Source/Drain-Bereichen
50b vorhanden ist, kann eine Kompressionsspannung auf den Kanal ausüben, was umgekehrt zur verbesserten Mobilität und Transistorleistung in einigen Ausführungsformen führt. - In dem N-Typ-Transistor (NMOS) kann die Source/Drain
50b und die Source/Drain-Erweiterung50a unter einer in situ Verwendung von phosphordotiertem Silizium, das in einer Ausführungsform abgeschieden wird, gebildet werden. Das Silizium kann selektiv unter den Verfahrensbedingungen von 100 sccm Dichlorosilan, 25 bis 50 sccm HCl, 200 bis 300 sccm von 1 Prozent PH3 mit einem H2-Gasträgerfluß von 20 slm bei 750°C und 20 Torr abgeschieden werden. Eine Phosphorkonzentration von 2E20 cm–3 mit einem Widerstand von 0,4 bis 0,6 mOhm-cm kann in dem abgeschiedenen Film in einer Ausführungsform erreicht werden. - Nachfolgend kann ein zweiter dünner Spacer
34 unter Verwendung herkömmlicher Techniken, wie in5 gezeigt ist, gebildet werden. Eine tiefe Source/Drain32 kann durch Ionenimplantierung unter Verwendung der Spacer28 und34 und des Gates16 als eine Maske gebildet werden. Das Tempern der tiefen Source/Drain32 kann in einer Weise ausgeführt werden, welche die Diffusion der Dotierungssubstanz, einschließlich der Dotierungssubstanzen in der Schicht50 , verringert oder minimiert. - Die Eigenschaften der flachen Source/Drain-Erweiterungen
50a und der Grad, mit denen sie das Gate16 unterschneiden, kann unabhängig von den Eigenschaften der tiefen Source/Drain-Verbindung32 sein. Das Ausmaß des Erweiterungsunterschneidung des Gates16 der Source/Drain-Erweiterung50a kann wie gewünscht gesteuert werden.
Claims (24)
- Verfahren, das folgendes umfaßt: Bilden eines Metalloxid-Halbleiterfeldeffekttransistors mit einer epitaktisch abgeschiedenen Source/Drain (
50 ), die sich unter die Ränder einer Gate-Elektrode (16 ) erstreckt, dadurch gekennzeichnet, daß das Verfahren ein Bilden eines zum Opfern vorgesehenen epitaktisch abgeschiedenen Materials (18 ) über einem Substrat (12 ) und ein Bilden der Gate-Elektrode (16 ) über der epitaktisch abgeschiedenen Schicht (18 ) umfaßt. - Verfahren nach Anspruch 1, das ein Bilden einer Source/Drain-Erweiterung umfaßt, die sich unter die Ränder einer Gate-Elektrode erstreckt.
- Verfahren nach Anspruch 1, wobei das Bilden eines zum Opfern vorgesehenen epitaktisch abgeschiedenen Materials ein epitaktisches Abscheiden eines Siliziummaterials umfaßt.
- Verfahren nach Anspruch 1, das ein selektives Ätzen des epitaktisch abgeschiedenen Materials umfaßt.
- Verfahren nach Anspruch 4, das die Anwendung einer Schallbehandlung umfaßt, um das Material selektiv zu ätzen.
- Verfahren nach Anspruch 1, das ein Bilden eines Seitenwand-Spacers auf der Gate-Elektrode und ein Ätzen unter den Seitenwand-Spacer umfaßt.
- Verfahren nach Anspruch 4, das ein selektives Ätzen des epitaktisch abgeschiedenen Materials umfaßt, so daß die Gate-Elektrode hinterschnitten wird.
- Verfahren nach Anspruch 7, das ein Abscheiden eines epitaktischen Materials auf dem Substrat und ein Erstrecken unter die Gate-Elektrode umfaßt.
- Verfahren nach Anspruch 8, das ein Bilden eines dotierten epitaktischen Materials umfaßt.
- Verfahren nach Anspruch 7, das das Bilden des epitaktischen Materials umfaßt, welches nahe der Gate-Elektrode dünner ist und von der Gate-Elektrode beabstandet dicker ist.
- Verfahren nach Anspruch 1, das ein Bilden eines Delta-dotierten Transistors umfaßt.
- Feldeffekttransistor, der folgendes aufweist: – ein Substrat (
12 ); – eine zum Opfern vorgesehene epitaktisch abgeschiedene Schicht (18 ) über dem Substrat (12 ); – eine Gate-Elektrode (16 ), die über der epitaktischen Schicht (18 ) ausgebildet ist; – ein dotiertes epitaktisches Halbleitermaterial (50 ), das über dem Substrat (12 ) ausgebildet ist; wobei sich das dotierte epitaktische Halbleitermaterial (50 ) unter die Gate-Elektrode erstreckt. - Transistor nach Anspruch 12, der eine Source/Drain mit einer Source/Drain-Erweiterung aufweist, wobei die Source/Drain-Erweiterung aus dem dotierten eptitaktischen Halbleitermaterial gebildet ist und sich unter die Ränder der Gate-Elektrode erstreckt.
- Transistor nach Anspruch 13, bei dem das Material eine erste Stärke nahe der Gate-Elektrode und eine zweite Stärke von der Gate-Elektrode beabstandet aufweist, wobei die zweite Stärke größer ist als sie erste Stärke.
- Transistor nach Anspruch 14, der einen Seitenwand-Spacer aufweist, wobei sich das Material unter den Seitenwand-Spacer erstreckt.
- Transistor nach Anspruch 15, bei dem die zweite Stärke mit dem Seitenwand-Spacer ausgerichtet ist.
- Transistor nach Anspruch 12, bei dem der Transistor ein Delta-dotierter Transistor ist.
- Transistor nach Anspruch 12, der eine ionenimplantierte Source/Drain unter dem dotierten epitaktischen Halbleitermaterial aufweist.
- Verfahren, das folgendes aufweist: – Bilden einer epitaktischen Halbleiterschicht (
18 ) über einem Halbleitersubstrat (12 ), wobei die epitaktische Halbleiterschicht (18 ) eine geringerer Dotierungskonzentration aufweist als das Substrat (12 ); – Bilden einer Gate-Struktur (16 ,28 ), die eine Gate-Elektrode (16 ) und einen Seitenwand-Spacer (28 ) über der epitaktischen Halbleiterschicht (18 ) aufweist; und – selektives Ätzen des freiliegenden Teils der epitaktischen Halbleiterschicht (18 ) sowie eines Teils der epitaktischen Halbleiterschicht (18 ) unter der Gate-Elektrode (16 ). - Verfahren nach Anspruch 19, das ein epitaktisches Abscheiden eines dotierten Halbleitermaterials (
50 ) über dem Substrat (12 ) umfaßt, um den Bereich unter der Gate-Elektrode und unter dem Seitenwand-Spacer aufzufüllen. - Verfahren nach Anspruch 20, bei dem die epitaktische Halbleiterschicht eine erste Stärke unter der Gate-Elektrode und eine zweite Stärke von der Gate-Elektrode beabstandet aufweist.
- Verfahren nach Anspruch 21, das ein Bilden der zweiten Stärke in Ausrichtung zu dem Spacer umfaßt.
- Verfahren nach Anspruch 19, das ein Bilden eines tiefen Source/Drain-Bereichs durch Ionenimplantation umfaßt.
- Verfahren nach Anspruch 19, das ein Bilden der epitaktischen Halbleiterschicht umfaßt, die sich unter die Gate-Elektrode erstreckt und eine größere Stärke von der Gate- Elektrode auslaufend aufweist und eine geringere Stärke unter der Gate-Elektrode aufweist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/692,696 | 2003-10-24 | ||
US10/692,696 US7060576B2 (en) | 2003-10-24 | 2003-10-24 | Epitaxially deposited source/drain |
PCT/US2004/035204 WO2005041288A1 (en) | 2003-10-24 | 2004-10-22 | Epitaxially deposited source/drain |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112004002017T5 DE112004002017T5 (de) | 2006-08-31 |
DE112004002017B4 true DE112004002017B4 (de) | 2009-03-05 |
Family
ID=34522194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112004002017T Expired - Fee Related DE112004002017B4 (de) | 2003-10-24 | 2004-10-22 | Verfahren zum epitaktischen Abscheiden von Source/Drain von MOSFETs |
Country Status (6)
Country | Link |
---|---|
US (2) | US7060576B2 (de) |
KR (1) | KR100841806B1 (de) |
CN (1) | CN1898785B (de) |
DE (1) | DE112004002017B4 (de) |
TW (1) | TWI260776B (de) |
WO (1) | WO2005041288A1 (de) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8994104B2 (en) | 1999-09-28 | 2015-03-31 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
TWI463526B (zh) * | 2004-06-24 | 2014-12-01 | Ibm | 改良具應力矽之cmos元件的方法及以該方法製備而成的元件 |
US7122435B2 (en) * | 2004-08-02 | 2006-10-17 | Texas Instruments Incorporated | Methods, systems and structures for forming improved transistors |
US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
US7247535B2 (en) * | 2004-09-30 | 2007-07-24 | Texas Instruments Incorporated | Source/drain extensions having highly activated and extremely abrupt junctions |
US20060151808A1 (en) * | 2005-01-12 | 2006-07-13 | Chien-Hao Chen | MOSFET device with localized stressor |
JP4984665B2 (ja) * | 2005-06-22 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
US7579617B2 (en) * | 2005-06-22 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and production method thereof |
US7494858B2 (en) * | 2005-06-30 | 2009-02-24 | Intel Corporation | Transistor with improved tip profile and method of manufacture thereof |
US7525160B2 (en) * | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
KR100764058B1 (ko) * | 2006-09-20 | 2007-10-09 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 |
US7943456B2 (en) * | 2008-12-31 | 2011-05-17 | Texas Instruments Incorporated | Selective wet etch process for CMOS ICs having embedded strain inducing regions and integrated circuits therefrom |
US9318571B2 (en) * | 2009-02-23 | 2016-04-19 | United Microelectronics Corp. | Gate structure and method for trimming spacers |
US8143113B2 (en) * | 2009-12-04 | 2012-03-27 | International Business Machines Corporation | Omega shaped nanowire tunnel field effect transistors fabrication |
US8129247B2 (en) | 2009-12-04 | 2012-03-06 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
US8455334B2 (en) | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
US8722492B2 (en) | 2010-01-08 | 2014-05-13 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
US8324940B2 (en) | 2010-04-13 | 2012-12-04 | International Business Machines Corporation | Nanowire circuits in matched devices |
US8361907B2 (en) | 2010-05-10 | 2013-01-29 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
US8324030B2 (en) | 2010-05-12 | 2012-12-04 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
US8835231B2 (en) | 2010-08-16 | 2014-09-16 | International Business Machines Corporation | Methods of forming contacts for nanowire field effect transistors |
US8536563B2 (en) | 2010-09-17 | 2013-09-17 | International Business Machines Corporation | Nanowire field effect transistors |
US20120126341A1 (en) * | 2010-11-23 | 2012-05-24 | Microchip Technology Incorporated | Using low pressure epi to enable low rdson fet |
US8901537B2 (en) | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
US9484432B2 (en) | 2010-12-21 | 2016-11-01 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
US8466502B2 (en) | 2011-03-24 | 2013-06-18 | United Microelectronics Corp. | Metal-gate CMOS device |
US8445363B2 (en) | 2011-04-21 | 2013-05-21 | United Microelectronics Corp. | Method of fabricating an epitaxial layer |
US8324059B2 (en) | 2011-04-25 | 2012-12-04 | United Microelectronics Corp. | Method of fabricating a semiconductor structure |
US8426284B2 (en) | 2011-05-11 | 2013-04-23 | United Microelectronics Corp. | Manufacturing method for semiconductor structure |
US8481391B2 (en) | 2011-05-18 | 2013-07-09 | United Microelectronics Corp. | Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure |
US8431460B2 (en) | 2011-05-27 | 2013-04-30 | United Microelectronics Corp. | Method for fabricating semiconductor device |
CN102891178A (zh) | 2011-07-19 | 2013-01-23 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
CN102891175B (zh) * | 2011-07-19 | 2016-03-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
CN102891176B (zh) * | 2011-07-19 | 2016-06-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
US9263566B2 (en) | 2011-07-19 | 2016-02-16 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device and manufacturing method thereof |
US8716750B2 (en) | 2011-07-25 | 2014-05-06 | United Microelectronics Corp. | Semiconductor device having epitaxial structures |
US8575043B2 (en) | 2011-07-26 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
US8647941B2 (en) | 2011-08-17 | 2014-02-11 | United Microelectronics Corp. | Method of forming semiconductor device |
US8674433B2 (en) | 2011-08-24 | 2014-03-18 | United Microelectronics Corp. | Semiconductor process |
US8476169B2 (en) | 2011-10-17 | 2013-07-02 | United Microelectronics Corp. | Method of making strained silicon channel semiconductor structure |
US8691659B2 (en) | 2011-10-26 | 2014-04-08 | United Microelectronics Corp. | Method for forming void-free dielectric layer |
US8754448B2 (en) | 2011-11-01 | 2014-06-17 | United Microelectronics Corp. | Semiconductor device having epitaxial layer |
US8647953B2 (en) | 2011-11-17 | 2014-02-11 | United Microelectronics Corp. | Method for fabricating first and second epitaxial cap layers |
US8709930B2 (en) | 2011-11-25 | 2014-04-29 | United Microelectronics Corp. | Semiconductor process |
CN103247530B (zh) * | 2012-02-10 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
US20130214358A1 (en) | 2012-02-17 | 2013-08-22 | International Business Machines Corporation | Low external resistance etsoi transistors |
US9136348B2 (en) | 2012-03-12 | 2015-09-15 | United Microelectronics Corp. | Semiconductor structure and fabrication method thereof |
US9202914B2 (en) | 2012-03-14 | 2015-12-01 | United Microelectronics Corporation | Semiconductor device and method for fabricating the same |
US8664069B2 (en) | 2012-04-05 | 2014-03-04 | United Microelectronics Corp. | Semiconductor structure and process thereof |
US8866230B2 (en) | 2012-04-26 | 2014-10-21 | United Microelectronics Corp. | Semiconductor devices |
US8835243B2 (en) | 2012-05-04 | 2014-09-16 | United Microelectronics Corp. | Semiconductor process |
US8951876B2 (en) | 2012-06-20 | 2015-02-10 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
US8796695B2 (en) | 2012-06-22 | 2014-08-05 | United Microelectronics Corp. | Multi-gate field-effect transistor and process thereof |
CN103578987B (zh) * | 2012-07-19 | 2016-08-24 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US8710632B2 (en) | 2012-09-07 | 2014-04-29 | United Microelectronics Corp. | Compound semiconductor epitaxial structure and method for fabricating the same |
US9117925B2 (en) | 2013-01-31 | 2015-08-25 | United Microelectronics Corp. | Epitaxial process |
US8753902B1 (en) | 2013-03-13 | 2014-06-17 | United Microelectronics Corp. | Method of controlling etching process for forming epitaxial structure |
US9034705B2 (en) | 2013-03-26 | 2015-05-19 | United Microelectronics Corp. | Method of forming semiconductor device |
US9064893B2 (en) | 2013-05-13 | 2015-06-23 | United Microelectronics Corp. | Gradient dopant of strained substrate manufacturing method of semiconductor device |
US9076652B2 (en) | 2013-05-27 | 2015-07-07 | United Microelectronics Corp. | Semiconductor process for modifying shape of recess |
US8853060B1 (en) | 2013-05-27 | 2014-10-07 | United Microelectronics Corp. | Epitaxial process |
US8765546B1 (en) | 2013-06-24 | 2014-07-01 | United Microelectronics Corp. | Method for fabricating fin-shaped field-effect transistor |
US9412842B2 (en) | 2013-07-03 | 2016-08-09 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
US8895396B1 (en) | 2013-07-11 | 2014-11-25 | United Microelectronics Corp. | Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures |
US8981487B2 (en) | 2013-07-31 | 2015-03-17 | United Microelectronics Corp. | Fin-shaped field-effect transistor (FinFET) |
US9324830B2 (en) | 2014-03-27 | 2016-04-26 | International Business Machines Corporation | Self-aligned contact process enabled by low temperature |
US9831341B2 (en) * | 2014-06-16 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for integrated circuit |
US9627512B2 (en) * | 2014-08-13 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Field effect transistor with non-doped channel |
US20160056261A1 (en) * | 2014-08-22 | 2016-02-25 | Globalfoundries Inc. | Embedded sigma-shaped semiconductor alloys formed in transistors |
KR102326316B1 (ko) * | 2015-04-10 | 2021-11-16 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US9805989B1 (en) | 2016-09-22 | 2017-10-31 | International Business Machines Corporation | Sacrificial cap for forming semiconductor contact |
US11621325B2 (en) | 2019-03-28 | 2023-04-04 | Intel Corporation | Source or drain structures with low resistivity |
CN112582476B (zh) * | 2020-12-09 | 2022-05-06 | 全芯智造技术有限公司 | 半导体器件及其形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000030169A1 (en) * | 1998-11-12 | 2000-05-25 | Intel Corporation | Field effect transistor structure with abrupt source/drain junctions |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6313379A (ja) | 1986-07-04 | 1988-01-20 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
US5384497A (en) * | 1992-11-04 | 1995-01-24 | At&T Corp. | Low-skew signal routing in a programmable array |
JP3761918B2 (ja) | 1994-09-13 | 2006-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
KR980005893A (ko) * | 1996-06-21 | 1998-03-30 | 김주용 | 반도체 소자의 트랜지스터 제조 방법 |
US6159815A (en) * | 1996-09-27 | 2000-12-12 | Siemens Aktiengesellschaft | Method of producing a MOS transistor |
US6015740A (en) * | 1997-02-10 | 2000-01-18 | Advanced Micro Devices, Inc. | Method of fabricating CMOS devices with ultra-shallow junctions and reduced drain area |
JP2967477B2 (ja) * | 1997-11-26 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US5998835A (en) * | 1998-02-17 | 1999-12-07 | International Business Machines Corporation | High performance MOSFET device with raised source and drain |
US6887762B1 (en) * | 1998-11-12 | 2005-05-03 | Intel Corporation | Method of fabricating a field effect transistor structure with abrupt source/drain junctions |
US6403433B1 (en) * | 1999-09-16 | 2002-06-11 | Advanced Micro Devices, Inc. | Source/drain doping technique for ultra-thin-body SOI MOS transistors |
US6214679B1 (en) | 1999-12-30 | 2001-04-10 | Intel Corporation | Cobalt salicidation method on a silicon germanium film |
US7391087B2 (en) * | 1999-12-30 | 2008-06-24 | Intel Corporation | MOS transistor structure and method of fabrication |
US6720632B2 (en) * | 2000-06-20 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having diffusion layer formed using dopant of large mass number |
KR100416686B1 (ko) * | 2000-10-12 | 2004-01-31 | 주식회사 메디슨 | 의료용 초음파 진단 시스템에 사용되는 집적된 고전압펄스 발생 회로 |
US6403434B1 (en) * | 2001-02-09 | 2002-06-11 | Advanced Micro Devices, Inc. | Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric |
US6406951B1 (en) * | 2001-02-12 | 2002-06-18 | Advanced Micro Devices, Inc. | Fabrication of fully depleted field effect transistor with raised source and drain in SOI technology |
EP1468440A2 (de) * | 2002-01-23 | 2004-10-20 | Spinnaker Semiconductor, Inc. | Feldeffekttransistor mit schottky- oder schottky-artiger source- und/oder drain-kontakt und mit verspanntem halbleitersubstrat |
US6605498B1 (en) * | 2002-03-29 | 2003-08-12 | Intel Corporation | Semiconductor transistor having a backfilled channel material |
US7166528B2 (en) * | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
-
2003
- 2003-10-24 US US10/692,696 patent/US7060576B2/en not_active Expired - Lifetime
-
2004
- 2004-10-22 DE DE112004002017T patent/DE112004002017B4/de not_active Expired - Fee Related
- 2004-10-22 WO PCT/US2004/035204 patent/WO2005041288A1/en active Application Filing
- 2004-10-22 KR KR1020067007495A patent/KR100841806B1/ko active IP Right Grant
- 2004-10-22 TW TW093132256A patent/TWI260776B/zh not_active IP Right Cessation
- 2004-10-22 CN CN2004800387396A patent/CN1898785B/zh not_active Expired - Fee Related
-
2006
- 2006-04-20 US US11/408,133 patent/US20060197164A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000030169A1 (en) * | 1998-11-12 | 2000-05-25 | Intel Corporation | Field effect transistor structure with abrupt source/drain junctions |
Also Published As
Publication number | Publication date |
---|---|
WO2005041288A1 (en) | 2005-05-06 |
DE112004002017T5 (de) | 2006-08-31 |
CN1898785B (zh) | 2011-09-07 |
US7060576B2 (en) | 2006-06-13 |
US20060197164A1 (en) | 2006-09-07 |
US20050087801A1 (en) | 2005-04-28 |
CN1898785A (zh) | 2007-01-17 |
KR20060060058A (ko) | 2006-06-02 |
TWI260776B (en) | 2006-08-21 |
KR100841806B1 (ko) | 2008-06-26 |
TW200515596A (en) | 2005-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112004002017B4 (de) | Verfahren zum epitaktischen Abscheiden von Source/Drain von MOSFETs | |
DE69430768T2 (de) | Graben-DMOS transistor mit einem kurzen Kanal | |
DE4212829C2 (de) | Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren | |
DE112005002302B4 (de) | Verfahren zur Herstellung von Metallgate-Transistoren mit epitaktischen Source- und Drainregionen und MOS-Transistor | |
DE102010037736B4 (de) | Tunnel-Feldeffekttransistoren | |
DE69309565T2 (de) | Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich | |
DE102006045441B4 (de) | Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur | |
DE112007002306B4 (de) | Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE69221188T2 (de) | Feldeffekttransistorstruktur und Verfahren zur Herstellung | |
DE69419871T2 (de) | Doppelt-implantierte MOS-Anordnung mit seitlicher Diffusion und Verfahren zur Herstellung | |
DE102011087845B4 (de) | Laterales transistorbauelement und verfahren zu dessen herstellung | |
DE69818289T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung | |
DE102006009225B4 (de) | Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete | |
DE102006019937B4 (de) | Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE102008047127B4 (de) | Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement | |
DE102006019835B4 (de) | Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist | |
DE10234392B4 (de) | Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür | |
DE112009000651B4 (de) | Halbleitereinheit und Verfahren zum Bilden einer Halbleitereinheit | |
DE69020160T2 (de) | Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger. | |
DE102005004411B4 (de) | Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement | |
DE102009047304B4 (de) | Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses | |
DE19940362A1 (de) | MOS-Transistor und Verfahren zu dessen Herstellung | |
DE102004062862A1 (de) | Transistor einer Halbleitervorrichtung und Verfahren zur Herstellung desselben | |
DE112006001979T5 (de) | Verfahren zur Herstellung eines verformten MOS-Bauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 112004002017 Country of ref document: DE Date of ref document: 20060831 Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |