DE10339487B4 - A method of applying a semiconductor chip to a carrier - Google Patents

A method of applying a semiconductor chip to a carrier

Info

Publication number
DE10339487B4
DE10339487B4 DE10339487A DE10339487A DE10339487B4 DE 10339487 B4 DE10339487 B4 DE 10339487B4 DE 10339487 A DE10339487 A DE 10339487A DE 10339487 A DE10339487 A DE 10339487A DE 10339487 B4 DE10339487 B4 DE 10339487B4
Authority
DE
Germany
Prior art keywords
recess
method
wafer
material
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE10339487A
Other languages
German (de)
Other versions
DE10339487A1 (en
Inventor
Josef Hoeglauer
Ralf Otremba
Jürgen SCHREDL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10339487A priority Critical patent/DE10339487B4/en
Publication of DE10339487A1 publication Critical patent/DE10339487A1/en
Application granted granted Critical
Publication of DE10339487B4 publication Critical patent/DE10339487B4/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145Flow barriers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365Shape, e.g. interlocking features
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Abstract

Verfahren zum Aufbringen eines Halbleiterchips (200) auf einen Träger (300), das folgende Verfahrensschritte umfasst: A method of applying a semiconductor chip (200) on a support (300), comprising the steps of:
– Bereitstellen eines Halbleiterwafers (100) mit einer Vorder- und einer Rückseite (101, 102), der eine Anzahl nebeneinander angeordneter Halbleiterchips (200) umfasst, - providing a semiconductor wafer (100) having a front and a rear side (101, 102), comprising a number of juxtaposed semiconductor chip (200)
– Herstellen wenigstens einer Aussparung (103; 103A, 103B) in den einzelnen Halbleiterchips (200) ausgehend von der Rückseite (102), - making at least one recess (103; 103A, 103B) in the individual semiconductor chip (200) starting from the rear side (102)
– Einbringen eines Verbindungsmaterials (30), in die wenigstens eine Aussparung (103; 103A, 103B), - introducing a bonding material (30) into which at least one recess (103; 103A, 103B),
– Zerteilen des Wafers (100) in die einzelnen Halbleiterchips (200) derart, dass auf den einzelnen Halbleiterchips (200) ein die wenigstens eine Aussparung (103; 103A, 103B) mit dem Verbindungsmaterial wenigstens teilweise umgebender Rand (202) verbleibt, - dicing the wafer (100) into the single semiconductor chip (200) such that the individual semiconductor chips (200) an at least one recess (103; 103A, 103B) with the bonding material at least partially surrounding the edge (202) remains,
– Befestigen eines der Halbleiterchips (200) an der die Aussparung (103) aufweisenden Seite unter Verwendung des Verbindungsmaterials (30) auf einem Träger (300). - attaching a semiconductor chip (200) to which the recess (103) having side by using the connecting material (30) on a support (300).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Aufbringen eines Halbleiterchips auf einen Träger, insbesondere zum Aufbringen eines Halbleiterchips, in dem ein vertikales Halbleiterbauelement, wie beispielsweise eine vertikale Diode oder ein vertikaler Transistor, integriert ist. The present invention relates to a method for applying semiconductor chips to a carrier, in particular for applying a semiconductor chip, in which a vertical semiconductor device such as a vertical diode or a vertical transistor is integrated.
  • Die Ausgangsbasis für die Herstellung von Halbleiterchips bildet in hinlänglich bekannter Weise ein Substratwafer, auf dem die Halbleiterchips durch eine Abfolge von Prozessschritten erzeugt werden, und der abschließend zerteilt wird, um die einzelnen Halbleiterchips zu erhalten. The starting point for the manufacture of semiconductor chips formed in well known manner, a substrate wafer on which the semiconductor chips are produced by a sequence of process steps, and is broken finally, in order to obtain the individual semiconductor chips. Bei sogenannten vertikalen Halbleiterbauelementen, bei denen ein stromführender Kanal in vertikaler Richtung des Halbleiterchips, also senkrecht zu dessen Vorder- und Rückseite verläuft, wird als Substrat üblicherweise ein hochdotiertes Halbleitermaterial gewählt, das einen der Anschlüsse des in dem Chip integrierten Halbleiterbauelements bildet. In so-called vertical semiconductor devices in which a current carrying channel in the vertical direction of the semiconductor chip, that is perpendicular to its front and back is usually chosen as the substrate, a highly doped semiconductor material that forms one of the terminals of the integrated in the chip semiconductor device. Derartige vertikale Bauelemente sind beispielsweise Dioden, Thyristoren, IGBT oder MOSFET. Such vertical components are, for example, diodes, thyristors, IGBT or MOSFET.
  • In Stengl/Tihanyi: "Leistungs-MOS-FET-Praxis", Pflaum Verlag, München, 1992, Seiten 29 bis 40, sind solche auf einem stark dotierten Halbleitersubstrat basierende Bauelemente beschrieben, die als vertikale MOSFET ausgebildet sind. In Stengl / Tihanyi "power MOSFET practice," plum Verlag, Munich, 1992, pages 29 to 40 are described based Such a heavily doped semiconductor substrate components which are formed as a vertical MOSFET. Der Drain-Anschluss dieser MOSFET wird durch das Substrat gebildet, das die Rückseite der Bauelemente bildet und auf das die Transistorstruktur mit der Driftzone, den Body- und Source-Zonen sowie der Gate-Elektrode aufgebracht ist. The drain terminal of the MOSFET is formed by the substrate which forms the back of the components and to which the transistor structure is provided with the drift region, the body and source zones and the gate electrode.
  • Die Abmessungen der Drift-Zone zwischen der Body-Zone und der Drain-Zone bei einem MOSFET bzw. zwischen der Anodenzone und der Kathodenzone bei einer vertikalen Diode bestimmen maßgeblich die Spannungsfestigkeit des Bauelementes. The dimensions of the drift region between the body region and the drain region in a MOSFET or between the anode zone and the cathode zone at a vertical diode decisively determine the dielectric strength of the component. Diese Driftzone wird während des Herstellungsverfahrens beispielsweise mittels Epitaxie auf das Substrat aufgebracht. This drift zone is applied to the substrate during the manufacturing process, for example by means of epitaxy.
  • Die Dicke des hochdotierten Substratwafers ist üblicherweise wesentlich größer als die Dicke der aufgebrachten Epitaxieschicht, um eine ausreichende Stabilität des Wafers während der zur Herstellung der Bauelemente erforderlichen Prozessschritte zu gewährleisten. The thickness of the highly doped substrate wafer is usually substantially greater than the thickness of the deposited epitaxial layer in order to ensure sufficient stability of the wafer during the time required for producing the components process steps. Übliche Dicken eines solchen Wafers liegen im Bereich von einigen 100 μm, während die erforderliche Dicke der Epitaxieschicht für Bauelemente mit einer Spannungsfestigkeit von 600 V im Bereich von 40 bis 70 μm liegt. Typical thicknesses of such a wafer are in the range of a few 100 microns, while the required thickness of the epitaxial layer for components having a withstand voltage of 600 V in the range of 40 to 70 microns. Das stark dotierte Substrat dient bei dem Bauelement dazu, einen niederohmigen Kontakt einer Anschlusselektrode zu dem Halbleiterbauelement zu gewährleisten. The heavily doped substrate is used in the device to ensure a low resistance contact to a terminal electrode of the semiconductor device. Allerdings soll das Substrat möglichst wenig zum Einschaltwiderstand des Halbleiterbauelements beitragen. However, the substrate is as little as possible to contribute to the ON resistance of the semiconductor device.
  • Hierzu ist es bekannt, den Wafer am Ende der Prozessschritte ausgehend von der Rückseite dünnzuschleifen, um einen Teil des Substrats abzutragen. For this purpose, it is known dünnzuschleifen the wafer at the end of the process steps, starting from the back to ablate a portion of the substrate. Allerdings darf der Wafer nur so weit zurückgeschliffen werden, dass der Wafer und die aus dem Wafer gesägten Halbleiterchips noch handhabbar bleiben. However, the wafer may only be as far back ground that the wafer and the sawed from the wafer semiconductor chips remain manageable. Allerdings ist bereits die Handhabung solcher dünner Halbleiterchips aufwendiger als die Handhabung herkömmlicher Chips. However, the handling of such thin semiconductor chip is already more complex than the use of conventional chips.
  • Um die Handhabbarkeit des Wafers zu verbessern, ist es aus der In order to improve the handling of the wafer, it is from the DE 101 29 346 A1 DE 101 29 346 A1 bekannt, den Wafer nur im Bereich der einzelnen Chips zu dünnen und stützende Stege aus Substratmaterial zwischen den einzelnen Chips zunächst beizubehalten. known to thin the wafer only in the area of ​​the individual chips and maintain supportive webs of substrate material between the individual chips initially. Diese Stege werden beim Zersägen des Wafers entfernt, um einzelne dünne Halbleiterchips zu erhalten. These webs are removed when sawing the wafer to obtain single thin semiconductor chips. Allerdings bleibt bei diesem Vorgehen die Schwierigkeit, die dünnen Halbleiter chips nach dem Zersägen zu handhaben und auf einen Träger auf zubringen. However, in this approach, the difficulty of the thin semiconductor chips after dicing remains to handle and bring on a support.
  • Zum Aufbringen und elektrisch leitenden Verbinden eines Halbleiterchips mit einem Trägersubstrat, insbesondere einer Platine, sind verschiedene Verfahren bekannt, die jedoch für das Aufbringen eines dünngeschliffenen oder dünngeätzten Halbleiterchips wenig geeignet sind. For applying and the electrically conductive connection of a semiconductor chip to a carrier substrate, particularly a circuit board, various methods are known, but they are not very suitable for applying a thin milled or dünngeätzten semiconductor chips.
  • Ein bekanntes Verfahren ist der sogenannte "Solderspanking-Prozess", bei dem ein Lotdraht auf einen heißen Substratträger aufgebracht wird, bei dem der aufgeschmolzene Lottropfen quadratisch oder rechteckig vorgeformt wird und bei dem anschließend der Halbleiterchip auf dem Lottropfen platziert wird. A known method is the so-called "Solderspanking process" in which a solder wire is applied onto a hot substrate carrier, wherein the molten solder droplets is pre-formed squares or rectangles, and in which then the semiconductor chip is placed on the solder drop. Wesentliche Nachteile dieses Verfahrens sind die zeitaufwändige Kalibrierung der hierfür verwendeten Werkzeuge, hohe Lotmengentoleranzen sowie eine ungleichmäßige Lotdickenverteilung unterhalb des Chips. Major disadvantages of this method are the time-consuming calibration of tools used for this purpose, high Lotmengentoleranzen and uneven Lotdickenverteilung below the chips.
  • Ein weiteres bekanntes Verfahren ist der sogenannte "Soft-Solder-Dispensing-Prozess". Another known method is the so-called "soft solder dispensing process". Bei diesem Verfahren wird Lot in einer Form aufgeschmolzen, wobei die Form den Abmessungen des Chips entspricht. In this process, solder is melted in a mold, said mold corresponding to the dimensions of the chip. Nach dem Entfernen der Form wird der Chip auf das aufgeschmolzene Lot aufgesetzt. After removal of the shape of the chip on the melted solder is attached.
  • Außerdem besteht die Möglichkeit, den Chip auf das Trägersubstrat unter Verwendung eines elektrisch leitfähigen Klebstoffes aufzubringen. It is also possible to apply the chip onto the carrier substrate using an electrically conductive adhesive. Allerdings sind die auf diese Weise erzeugten Verbindungsschichten sehr feuchteempfindlich und können während des Dauereinsatzes nur vergleichsweise niedrigen Temperaturen ausgesetzt werden. However, the connection layers produced in this way are very sensitive to moisture and only comparatively low temperatures can be exposed to during continuous use.
  • Die Entgegenhaltung The citation DE 101 58 754 A1 DE 101 58 754 A1 beschreibt ein lichtemittierendes Halbleiterbauelement mit einem Halbleiterkörper, der mittels eines elektrisch leitenden Klebers auf einen Träger montiert ist. describes a light-emitting semiconductor device having a semiconductor body which is mounted on a carrier by means of an electrically conductive adhesive. Der Halbleiterchip weist an der den Träger zugewandten Seite Ausnehmungen auf, in die die während des Verbindens ein Teil des Klebemittels fließt, wodurch bei gleichem Gesamtvolumen an Klebemittel die zwischen den Ausnehmungen verbleibenden Klebemittelschicht dünner als bei herkömmlichen Bauelementen wird, so dass in diesem Bereich ein geringerer thermischer Widerstand zwischen Halbleiterkörper und Träger vorhanden ist. The semiconductor chip has at the carrier side facing recesses into which flows a part of the adhesive during bonding, thereby at the same total volume of adhesive remaining between the recesses adhesive layer is thinner than in conventional devices, so that in this region a lesser thermal resistance between the semiconductor body and carrier is present.
  • Die WO 94/23454 A1 beschreibt ein Thyristorbauelement, das auf einem Leadframe montiert ist. WO 94/23454 A1 describes a Thyristorbauelement mounted on a leadframe. Das Bauelement weist im Bereich seiner dem Leadframe zugewandten Seite einen Graben auf, der mit Lotmaterial aufgefüllt ist, um das Bauelement an dem Leadframe zu befestigen. The component has in the region of its side facing the lead frame side of a trench which is filled with braze material to secure the device to the leadframe. Der Graben dient dazu, den Abstand zwischen der rückseitig vorhandenen p-dotierten Halbleiterschicht (p-Emitter) und der näher an der Vorderseite angeordneten p-dotierten Halbleiterschicht (p-Basis) einzustellen. The trench serves to adjust the distance between the rear existing p-type semiconductor layer (p-emitter) and disposed closer to the front side of the p-type semiconductor layer (p-type base).
  • Die The FR 27 81 924 A1 FR 27 81 924 A1 beschreibt ein Verfahren zum Befestigen eines ersten Elements (beispielsweise eines Chips) auf einem zweiten Elementbeispielsweise einer Leiterplatte). describes a method for attaching a first element (e.g., a chip) on a second element, for example a circuit board). Das zweite Element weist dabei Erhebungen auf, die als Abstandshalter dienen und zwischen denen ein Lotmaterial eingebracht wird, das nach dem Aufbringen eines ersten Elementes auf das zweite Element aufgeschmolzen wird, um die beiden Elemente miteinander zu verbinden. The second element in this case has elevations which serve as spacers and between which a solder material is introduced, which is melted to the second member after the application of a first element in order to connect the two elements together.
  • Die The US 59 81 360 US 59 81 360 beschreibt ein Verfahren zum Verbinden zweier Strukturen, die Bestandteil einer Mehrlagenschicht sein können. describes a method of joining two structures, which can be part of a multilayer film. Das Verfahren sieht vor, in wenigstens einer dieser beiden Strukturen Aussparungen vorzusehen, in denen nach oben aufragende Ansätze eines fließfähigen Materials erzeugt werden. The method envisages providing in at least one of these two structures recesses, are generated in which upwardly upstanding lugs of a flowable material. Diese Ansätze verflüssigen sich bei Hitze und sorgen für eine feste Verbindung zwischen der einen Struktur und der auf die eine Struktur aufgebrachten weiteren Struktur. These approaches liquefy in the heat and ensure a firm connection between one structure and applied to a structure other structure.
  • Die WO 03/061006 A2 veranschaulicht in deren WO 03/061006 A2 illustrated in the 21 21 ein Verfahren zum Herstellen einer Halbleiteranordnung, bei dem ein erster Halbleiterchip auf einen zweiten Halbleiterchip aufgebracht wird. a method of manufacturing a semiconductor device, in which a first semiconductor chip is applied to a second semiconductor chip. Der erste Halbleiterchip weist im Bereich einer Seite hierzu eine Aussparung auf, in die ein Kleber zum Verbinden des ersten Halbleiterchips mit dem zweiten Halbleiterchip eingebracht ist. The first semiconductor chip has in the region of one side of this, a recess into which an adhesive is introduced for connecting the first semiconductor chip to the second semiconductor chip.
  • Die The DD 289 160 A5 DD 289 160 A5 beschreibt ein Verfahren zum elektrisch leitenden Verbinden eines Halbleiterchips mit einem Träger. describes a method for electrically conductive connection of a semiconductor chip with a carrier. Der Halbleiterchip weist hierbei eine Isolationsschicht mit einer Aussparung auf, wobei in die Aussparung ein Lotmaterial eingebracht ist, das aufgeschmolzen wird, wenn der Halbleiterchip auf den Träger aufgesetzt wird. The semiconductor chip in this case has an insulating layer with a recess, wherein a solder material is introduced into the recess, which is melted when the semiconductor chip is placed on the carrier.
  • Die The DE 101 20 917 C1 DE 101 20 917 C1 beschreibt eine Anordnung mit wenigstens zwei zentrierten gestapelten Halbleiterchips. describes an arrangement with at least two centered stacked semiconductor chips. Die Halbleiterchips weisen hierbei jeweils eine aktive Vorderseite und eine passive Rückseite auf. The semiconductor chips in this case each have an active and a passive front side back. Auf der aktiven Vorderseite jedes Halbleiterchips sind hierbei wenigstens zwei erhabene Stellen vorgesehen, die mit wenigstens zwei Vertiefungen auf der Rückseite eines unmittelbar angrenzenden Halbleiterchips korrespondieren. On the active front side of each semiconductor chip at least two raised areas are provided here, which correspond with at least two depressions on the back of an immediately adjacent semiconductor chips. Die erhabenen Stellen sind mit den korrespondierenden Vertiefungen verklebt oder verlötet. The raised areas are adhered to the corresponding recesses or soldered.
  • Aufgabe der vorliegenden Erfindung ist es, ein einfach und kostengünstig zu realisierendes Verfahren zum Aufbringen eines-Halbleiterchips auf einen Träger und einen für dieses Verfahren geeigneten Halbleiterchip zur Verfügung zu stellen. The object of the present invention is to provide a simple and cost to be realized method of applying a semiconductor chip on a carrier and a suitable process for this semiconductor chip.
  • Dieses Ziel wird durch ein Verfahren gemäß Anspruch 1 gelöst. This object is achieved by a method according to claim. 1 Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche. Advantageous embodiments of the invention are subject of the subclaims.
  • Das erfindungsgemäße Verfahren zum Aufbringen eines Halbleiterchips sieht vor, einen Halbleiterwafer bereitzustellen, der eine Anzahl nebeneinander angeordneter Halbleiterchips umfasst. The inventive method for depositing a semiconductor chip provides to provide a semiconductor wafer which comprises a number of juxtaposed semiconductor chips. Der Halbleiterwafer weist eine Vorderseite und eine Rückseite auf, wobei ausgehend von der Rückseite wenigstens eine Aussparung in den einzelnen Halbleiterchips erzeugt wird, die anschließend mit einem Verbindungsmaterial, insbesondere einem Lotmaterial, aufgefüllt wird. The semiconductor wafer has a front and a back, wherein, starting from the back of a recess in the individual semiconductor chips is generated at least, which is then filled with a bonding material, in particular a solder material. Anschließend wird der Wafer derart in die einzelnen Halbleiterchips zerteilt, dass auf den einzelnen Halbleiterchips ein die wenigstens eine Aussparung mit dem Verbindungsmaterial wenigstens teilweise umgebender Rand aus Wafermaterial verbleibt. Then, the wafer is diced in such a manner into the individual semiconductor chips, that remaining on the individual semiconductor chips at least one recess with the bonding material at least partially surrounding the edge of wafer material. Anschließend wird einer der auf diese Weise erzeugten Halbleiterchips an der die Aussparung aufweisenden Seite unter Verwendung des Verbindungsmaterials auf dem Träger befestigt. Subsequently, one of the semiconductor chips generated in this manner is on the side having the recess using the joining material attached to the carrier.
  • Das in die wenigstens eine Aussparung eines auf dem Wafer angeordneten Halbleiterchips eingebrachte Verbindungsmaterial ist insbesondere ein Lotmaterial, das zum Verbinden des Halbleiterchips mit dem Träger unter Wärmeeinwirkung aufgeschmolzen wird. The water introduced into the at least one recess of a wafer disposed on the semiconductor chip bonding material is in particular a solder material, which is melted for connecting the semiconductor chip to the carrier under heat. Ebenso geeignet ist ein elektrisch leitfähiger Kleber, insbesondere ein Kleber der unter Wärmeeinwirkung oder unter Einwirkung eines gasförmigen Reaktionspartners, beispielsweise Sauerstoff, aushärtet. Also suitable is an electrically conductive adhesive, especially an adhesive which under the influence of heat or under the influence of a gaseous reactant, such as oxygen, cures.
  • Das Verbindungsmaterial ist insbesondere ein pastenförmiges Verbindungsmaterial, das durch Aufbringen des Lotmaterials auf die Rückseite des Wafers und anschließendes Überstreichen der Rückseite mit einem Schaber in die wenigstens eine Aussparung der einzelnen Halbleiterchips eingebracht wird. The bonding material is in particular a paste-like connecting material, the at least one recess of the individual semiconductor chips is introduced by depositing the solder material on the backside of the wafer, and then sweeping the rear with a scraper in the. Der Schaber kann dabei mit den zwischen den Aussparungen der einzelnen Halbleiterchips verbleibenden Stegen zur Anlage ge bracht werden, um die Aussparungen bündig mit dem Verbindungsmaterial aufzufüllen. The scraper can be introduced with the remaining between the recesses of the individual semiconductor chips webs for conditioning ge this to fill up the recesses flush with the connecting material. Außerdem kann der Schaber auch beabstandet zu der Rückseite des Halbleiterwafers geführt werden, wobei dann Verbindungsmaterial sowohl in die Aussparungen als auch auf die zwischen den Aussparungen verbleibenden Stege des Wafermaterials aufgebracht wird. In addition, the scrapers can be guided to the back of the semiconductor wafer and spaced, in which case bonding material is applied both in the recesses and on the remaining webs between the recesses of the wafer material.
  • Um ein Anhaften des Verbindungsmaterials, insbesondere bei Verwendung eines Lotmaterials, an dem Halbleiterchip zu verbessern und dadurch den elektrischen Übergangswiderstand zwischen dem Halbleiterchip und dem Verbindungsmaterial zu verringern, ist bei einer Ausführungsform des Verfahrens vorgesehen, vor dem Aufbringen des Verbindungsmaterials eine für das Verbindungsmaterial haftverbesserte Schicht auf die Rückseite des Wafers aufzubringen. In order to improve adhesion of the bonding material, especially when using a soldering material, on the semiconductor chip, and thereby reduce the electrical contact resistance between the semiconductor chip and the bonding material is provided in an embodiment of the method, before application of the connecting material an adhesion promoted for the bonding material layer applied to the backside of the wafer. Diese haftverbessernde Schicht kann dabei ganzflächig auf die Rückseite des Wafers, also in die Aussparungen und auf die zwischen den Aussparungen verbleibenden Stege aufgebracht werden. This adhesion-promoting layer can be blanket deposited on the backside of the wafer, that is in the recesses and on the remaining webs between the recesses. Außerdem besteht die Möglichkeit, diese haftverbessernde Schicht nur jeweils in die Aussparungen der einzelnen Halbleiterwafer einzubringen. It is also possible to introduce these adhesion-promoting layer in each case only in the recesses of the single semiconductor wafer.
  • Die insbesondere für Lotmaterialien haftverbessernde Schicht besteht beispielsweise aus einem Metall. The adhesion-promoting layer, in particular solder materials for example, consists of a metal. Geeignete Metalle hierfür sind Aluminium (Al), Gold (Au) oder Chrom (Cr). Suitable metals for this purpose are aluminum (Al), gold (Au) or chrome (Cr).
  • Bei einer Ausführungsform des Verfahrens ist vorgesehen, vor dem Zerteilen des Wafers einen Temperschritt durchzuführen, was insbesondere bei der Verwendung pastenförmiger Lotmaterialien sinnvoll ist, um vor dem Zerteilen des Wafers eine feste Verbindung zwischen dem Lotmaterial und den einzelnen Halbleiterchips herzustellen. In one embodiment, the method is provided to perform an annealing step prior to dicing of the wafer, which is particularly useful when using paste-like solder materials to produce a firm connection between the solder material and the individual semiconductor chips prior to dicing of the wafer. Das auf diese Weise verfestigte Lotmaterial wird zum Befestigen des Halbleiterchips auf dem Träger nochmals aufgeschmolzen. The thus solidified solder material is melted on the carrier for mounting the semiconductor chip again. In pastenförmigen Lotmaterialien sind Lösungsmittel enthalten, die während eines solchen Temperschrittes entweichen. In pasty solder materials containing solvents which escape during such a tempering step. Das Durchführen eines solchen Temperschrittes noch vor dem endgültigen Aufbringen des Halbleiterchips auf den Träger besitzt den Vorteil, dass diese Lösungsmittel einfach entweichen können, wenn der Chip noch nicht auf den Träger aufgebracht ist. The performing of such a tempering step prior to the final depositing of the semiconductor chip to the carrier has the advantage that these solvents can easily escape when the chip is not yet applied to the carrier.
  • Sofern auf einen solchen Temperschritt vor dem Zerteilen des Wafers verzichtet wird, kann es erforderlich sein, in die die Aussparung umgebenden Stege auf dem Halbleiterchip Kanäle einzubringen, die ein Entweichen eines Lösungsmittels oder Flussmittels ermöglichen, wenn nach dem Aufbringen des Halbleiterchips auf den Träger der Temperschritt durchgeführt wird. Unless omitted such a tempering step prior to dicing of the wafer, it may be necessary to introduce the recess surrounding ridges on the semiconductor chip channels which allow the escape of a solvent or flux when, after the application of the semiconductor chips on the carrier the annealing is carried out.
  • Das Verbindungsmaterial ist insbesondere ein Lotmaterial, vorzugsweise ein pastenförmiges Lotmaterial, oder ein elektrisch leitfähiges Klebematerial, insbesondere ein pastenförmiges Klebematerial. The bonding material is in particular a solder material, preferably a paste-like brazing material, or an electrically conductive adhesive material, in particular a paste-like adhesive material. Wird ein pastenförmiges Lotmaterial verwendet, so ist dieses in die Aussparung eingebrachte Lotmaterial vorzugsweise durch einen Temperschritt bereits ausgehärtet. If a paste-like solder material is used, it is introduced into the recess is preferably solder material already hardened by a heat.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. The present invention will now be described in embodiments with reference to figures.
  • 1 1 veranschaulicht aufeinanderfolgende Verfahrensschritte eines Verfahrens zum Aufbringen eines Halbleiterchips auf einen Träger. illustrates consecutive steps of a method for applying semiconductor chips to a carrier.
  • 2 2 veranschaulicht ein weiteres, von dem in illustrates another of which in 1 1 dargestellten Verfahren abweichendes Verfahren, wobei in The method illustrated different method, in which 2 2 lediglich die abweichenden Verfahrensschritte veranschaulicht sind. only the different process steps are illustrated.
  • 3 3 erläutert ein weiteres, von dem in illustrates another of which in 1 1 dargestellten Verfahren abweichendes Verfahren. The method illustrated different method.
  • 4 4 veranschaulicht ein drittes, von dem in illustrates a third of the in 1 1 veranschaulichten Verfahren abweichendes Verfahren. method illustrated different method.
  • 5 5 veranschaulicht eine weitere Abwandlung des anhand von illustrates a further modification of the basis of 1 1 erläuterten Verfahren. method explained.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung. , Like reference numerals refer unless otherwise indicated in the figures, the same parts with the same meaning.
  • Bezugnehmend auf Referring to 1a 1a bildet den Ausgangspunkt des erfindungsgemäßen Verfahrens die Bereitstellung eines Halbleiterwafers is the starting point of the process of the invention to provide a semiconductor wafer 100 100 der eine Anzahl nebeneinander angeordneter Halbleiterchips of a number of juxtaposed semiconductor chips 200 200 umfasst, die später durch Zerteilen des Wafers vereinzelt werden. includes that will later be separated by dicing the wafer. Der Wafer the wafer 100 100 weist eine Vorderseite has a front 101 101 und eine Rückseite and a back side 102 102 auf, wobei in jedem Chip , wherein in each chip 200 200 unterhalb der Vorderseite below the front 101 101 aktive Halbleiterbereiche der in dem jeweiligen Chip active regions of the semiconductor chip in the respective 200 200 integrierten Halbleiterbauelemente integriert sind. integrated semiconductor components are integrated. Ein Bereich mit diesen aktiven Bauelementbereichen ist in An area of ​​this active device regions is in 1a 1a schematisch durch eine gestrichelte Linie dargestellt und mit dem Bezugszeichen schematically represented by a dashed line and with reference numeral 210 210 bezeichnet. designated. Bei einem vertikalen Leistungs-MOSFET sind in diesem Bereich In a vertical power MOSFET in this area 210 210 beispielsweise die einzelnen Transistorzellen mit Source-Zonen, Body-Zonen und der Drift-Zone angeordnet. For example, the individual transistor cells having source regions, body regions and the drift zone arranged. Bei vertikalen Leistungs-Dioden befindet sich in diesem Bereich der pn-Übergang und die sich an den pn-Übergang anschließende Driftzone. In vertical power diode is located in this area of ​​the pn junction and adjoining the pn junction drift zone. Auf der Vorderseite On the front side 101 101 sind in nicht näher dargestellter Weise außerdem Verdrahtungs- und Passivierungsebenen der einzelnen Halbleiterchips are in a manner not shown further wiring and Passivierungsebenen of the individual semiconductor chips 200 200 angeordnet. arranged.
  • Die Rückseite The backside 102 102 des Halbleiterkörpers wird beispielsweise durch ein Halbleitersubstrat gebildet, das im Wesentlichen die Stabilität des Wafers the semiconductor body is formed for example by a semiconductor substrate having substantially the stability of the wafer 100 100 gewährleistet und das als Basis für die Prozessschritte zur Realisierung der aktiven Bauelementbereiche guaranteed and as a basis for the process steps for realizing the active device regions 210 210 dient und das beispielsweise aus einem hoch dotierten Halbleitermaterial besteht, so dass ein Teil dieses Substrates eine Anschlusszone, beispielsweise die Drain-Zone eines MOSFET, des nach dem Vereinzeln erhaltenen Bauelements bildet. is used and the example, consists of a highly doped semiconductor material, so that a part of said substrate a connection zone, for example, the drain region of a MOSFET of the component obtained after the separation.
  • Der Wafer the wafer 100 100 weist im Bereich der Vorderseite has in the region of the front side 101 101 einen Ritzrahmen a scribe line 104 104 auf, der die Sägespur beim späteren Zerteilen des Wafers vorgibt. on, which predetermines the sawing track during the subsequent division of the wafer.
  • In einem nächsten, in In a next in 1b 1b veranschaulichten Verfahrensschritt ist vorgesehen, ausgehend von der Rückseite illustrated method step is provided, starting from the back 102 102 in jedem der Halbleiterchips in each of the semiconductor chips 200 200 wenigstens eine Aussparung at least one recess 103 103 zu erzeugen. to create. Zweck dieser Aussparung The purpose of this recess 103 103 ist es, das im Wesentlichen der Stabilität des Wafers dienende Substratmaterial dünner zu machen, um dadurch den Beitrag dieses Substrats am elektrischen Widerstand der in den Halbleiterchips integrierten vertikalen Bauelemente zu reduzieren. is to make the substantially to the stability of the wafer serving substrate material thinner, thereby reducing the contribution of this substrate to the electrical resistance of the integrated in the semiconductor chips vertical components. Die Aussparung the recess 103 103 wird vorzugsweise so erzeugt, dass die Aussparung beabstandet zu den aktiven Bauelementbereichen is preferably generated so that the recess at a distance from the active device regions 210 210 endet, so dass am Boden der Aussparung ein Teil des Halbleitersubstrats verbleibt, der als spätere Anschlusszone des Bauelements dient. ends, so that at the bottom of the recess a part of the semiconductor substrate remains, which serves as a later connection zone of the component.
  • Die Aussparungen the recesses 103 103 werden so erzeugt, dass zwischen den einzelnen Halbleiterchips Stege are generated so that between the individual semiconductor chips webs 105 105 verbleiben, die zum einen eine ausreichende Stabilität des Wafers remain, on the one hand a sufficient stability of the wafer 100 100 bei den nachfolgenden Verfahrensschritten gewährleisten und die in noch zu erläuternder Weise die Aufnahme eines Verbindungsmaterials in den Aussparungen ensuring in the subsequent process steps and in the manner to be explained the inclusion of a bonding material in the recesses 103 103 ermöglichen. enable.
  • 1c 1c veranschaulicht einen optionalen, jedoch vorteilhaften Verfahrensschritt, bei dem eine haftverbessernde Schicht illustrates an optional but advantageous process step, in which an adhesion improving layer 20 20 ganzflächig auf die Rückseite the entire surface on the back 102 102 des Wafers of the wafer 100 100 , also in die Aussparungen So, in the recesses 103 103 und auf die Stege and on the webs 105 105 aufgebracht wurde. was applied. Diese haftverbessernde Schicht This adhesion-promoting layer 20 20 soll ein Anhaften einer noch erläuterten Verbindungsschicht an den einzelnen Halbleiterchips to sticking a bonding layer nor explained to the individual semiconductor chips 200 200 verbessern. improve. Die haftverbessernde Schicht The adhesion improving layer 20 20 besteht beispielsweise aus einem Metall. consists for example of a metal.
  • 1d 1d veranschaulicht im Ergebnis einen weiteren Verfahrensschritt, bei dem ein pastenförmiges Verbindungsmaterial illustrates the result of a further process step in which a paste-like bonding material 30 30 in die Aussparungen in the recesses 103 103 eingebracht wird. is introduced. Dazu wird das pastenförmige Material For this, the paste-like material 30 30 auf die Rückseite on the back 102 102 aufgebracht und anschließend mit einem Schaber bzw. einer Rakel and then applied with a scraper or a doctor blade 400 400 verstrichen. elapsed. Die Rakel the squeegee 400 400 liegt in dem dargestellten Beispiel auf den Stegen is located in the illustrated example on the webs 105 105 auf, um die Aussparungen on to the recesses 103 103 bündig mit dem Verbindungsmaterial flush with the bonding material 30 30 aufzufüllen. fill. Als Verbindungsmaterialien eignen sich alle pastenförmigen Lote, beispielsweise Blei-Zinn-Lote, die durch Beigabe von Lösungsmitteln oder Flussmitteln in pastenförmiger Form vorliegen, aber auch elektrisch leitfähige Klebstoffe, insbesondere pastenförmige elektrisch leitfähige Klebstoffe. As the compound materials are all pasty solders which are present by the addition of solvents or fluxing agents in paste form for example, lead-tin solders, but also electrically conductive adhesives are suitable, in particular paste-like electrically conductive adhesives.
  • Bei dem in In the in 1e 1e dargestellten, weiteren optionalen Verfahrensschritt ist vorgesehen, nach dem Auffüllen der Aussparungen shown another optional method step is provided, after the filling of the recesses 103 103 mit dem Verbindungsmaterial with the bonding material 30 30 einen Temperschritt durchzuführen, um das Verbindungsmaterial in einen ausgehärteten, in carry out an annealing step to the bonding material in a cured, in 1f 1f mit dem Bezugszeichen by the reference numeral 32 32 bezeichneten Zustand zu bringen. to bring designated state. Während dieses Temperschrittes verdampft das Lösungsmittel oder Flussmittel, das die pastenförmige Konsistenz gewährleistet, aus dem Verbindungsmaterial, wodurch das Verbindungsmaterial During this tempering step, the solvent or flux, which ensures the pasty consistency of the bonding material, the bonding material is evaporated, whereby 30 30 aushärtet und fest an der haftverbessernden Schicht is cured and fixed to the adhesion-improving layer 20 20 anhaftet. adheres. Ein solches Vorgehen eignet sich insbesondere bei pastenförmigen Loten, die nach dem Aushärteschritt unter Wärmeeinwirkung erneut aufgeschmolzen werden können. Such an approach is particularly suitable for pasty solders that can be melted by the curing under heat again.
  • Es sei darauf hingewiesen, das auf diese haftverbessernde Schicht It should be noted that adhesion improving on this layer 20 20 verzichtet werden kann, wenn ein Verbindungsmaterial in die Aussparungen can be omitted, if a joining material in the recesses 103 103 eingebracht wird, das an dem verwendeten Halbleitermaterial gut anhaftet, so dass ein niedriger Übergangswiderstand zwischen dem Verbindungsmaterial und dem Halbleiterchip gewährleistet ist. is introduced, which adheres well on the semiconductor material used, so that a low contact resistance between the bonding material and the semiconductor chip is ensured.
  • Nach dem optionalen Aushärten der Verbindungsschicht wird der Wafer After the optional hardening of the link layer, the wafer is 100 100 zwischen den einzelnen Halbleiterchips unterteilt, beispielsweise durch Zersägen. divided between the individual semiconductor chips, for example by sawing. Die zwischen den Aussparungen The recesses between the 103 103 der einzelnen Halbleiterchips the individual semiconductor chips 200 200 verbleibenden Stege remaining webs 105 105 und die Breite der Sägespuren sind dabei aufeinander abgestimmt, dass nach dem Zersägen ein die Aussparung mit dem Verbindungsmaterial and the width of the saw marks are matched to one another that, after the sawing a recess with the bonding material 32 32 wenigstens teilweise umgebender Rand at least partially surrounding edge 202 202 verbleibt. remains. Dieser Rand this edge 202 202 ist vorzugsweise durch einen verbleibenden Teil der Stege is preferably formed by a remaining portion of the webs 105 105 gebildet, kann im Extremfall jedoch auch ausschließlich aus haftverbesserndem Material However formed, in the extreme case can also be exclusively of material haftverbesserndem 20 20 bestehen, dass auf Seitenflächen der ursprünglichen Stege consist in that on side surfaces of the original webs 105 105 aufgebracht ist. is applied. In dem Beispiel gemäß In the example of 1g 1g ist dieser Rand is this edge 202 202 durch einen verbleibenden Abschnitt der Stege by a remaining portion of the webs 105 105 und die haftverbessernde Schicht and the adhesion-promoting layer 20 20 gebildet. educated.
  • Abschließend wird einer der so hergestellten und vereinzelten Chips auf einen Träger Finally, one of the chips thus prepared and isolated on a support 300 300 aufgebracht, wie in applied, as shown in 1h 1h dargestellt ist. is shown. Hierzu wird der Halbleiterchip For this purpose, the semiconductor chip 200 200 mit der die Aussparung mit Verbindungsmaterial with the recess with bonding material 32 32 aufweisenden Seite auf eine zur Kontaktierung des Halbleiterchips side having a for contacting the semiconductor chips 200 200 vorbereitete Oberfläche prepared surface 301 301 des Trägers aufgebracht, und unter Verwendung des Verbindungsmaterials applied the carrier, and by using the connecting material 32 32 fest mit dieser Oberfläche fixed with this surface 301 301 des Trägers of the carrier 300 300 verbunden. connected. Zur Herstellung dieser festen Verbindung wird bei Verwendung eines Lotmaterials ein Temperschritt durchgeführt, durch den das Lotmaterial To prepare these solid compound is an annealing step is carried out using a solder material, the solder material by the 32 32 aufschmilzt, so dass nach dem Abkühlen eine feste elektrisch leitende Verbindung zwischen dem Halbleiterchip melts, so that after cooling a firm electrically conductive connection between the semiconductor chip 200 200 und dem Träger and the support 300 300 entsteht. arises. Bei Verwendung eines elektrisch leitfähigen Klebers besteht die Möglichkeit, diesen ebenfalls unter Temperatureinwirkung oder unter Verwendung eines Reaktionspartners, insbesondere eines gasförmigen Reaktionspartners, wie beispielsweise Sauerstoff, auszuhärten. When using an electrically conductive adhesive is a possibility that, also cure under the action of temperature or by using a reactant, in particular a reactant gas such as oxygen.
  • Das erfindungsgemäße Verfahren bietet den Vorteil, dass auf jedem Halbleiterchip eine durch die Aussparung The inventive method provides the advantage that on each semiconductor chip has a through recess 103 103 genau definierte Lotmenge aufgebracht wird. precisely defined quantity of solder is applied. Zum anderen genügt bei diesem Verfahren ein Justageschritt, bei dem der Halbleiter- chip On the other hand is sufficient for this method, a calibration step in which the semiconductor chip 200 200 mit dem Verbindungsmaterial with the bonding material 30 30 bzw. or. 32 32 an eine vorbestimmte Stelle auf dem Träger to a predetermined location on the carrier 300 300 positioniert werden muss. must be positioned. Die Dicke des Verbindungsmaterials The thickness of the bonding material 30 30 , . 32 32 entspricht im Wesentlichen der Dicke des zuvor von der Rückseite substantially corresponds to the thickness of the previously from the backside 102 102 des Wafers of the wafer 100 100 entfernten Substratmaterials. substrate material removed. Allerdings besitzen die als Verbindungsmaterialien verwendeten Materialien, insbesondere Lotmaterialien, einen wesentlich niedrigeren elektrischen Widerstand als das Substratmaterial, so dass der elektrische Widerstand von in den Halbleiterchips However, have the materials used as binding materials, in particular solder materials, a substantially lower electrical resistance than the substrate material, so that the electrical resistance of the semiconductor chip 200 200 integrierten vertikalen Halbleiterbauelementen gegenüber herkömmlichen Bauelementen, bei denen das Substrat nicht dünngeschliffen oder dünngeätzt ist, erheblich reduziert ist. integrated vertical semiconductor devices compared to conventional devices in which the substrate is not thinned by grinding or dünngeätzt, is considerably reduced. Selbstverständlich eignet sich das erfindungsgemäße Verbindungsverfahren auch zum Aufbringen von Halbleiterchips, in denen laterale Bauelemente integriert sind, auf einen Träger. Of course, connection method of the invention is also suitable for applying semiconductor chips in which lateral components are integrated on a carrier. Solche lateralen Bauelemente besitzen elektrische Anschlüsse lediglich an ihrer Vorderseite Such lateral devices have only electrical connections on its front side 101 101 , so dass in diesem Fall ein Verbindungsmaterial verwendet werden kann, das nicht elektrisch leitend ist, da das Verbindungsmaterial in diesem Fall lediglich zur mechanischen Befestigung und nicht auch zur Herstellung einer elektrisch leitenden Verbindung dient. So that in this case, a bonding material may be used which is not electrically conductive, since the connecting material serves in this case only for mechanical attachment and not also for producing an electrically conductive connection. Der Vorteil, ein solches Verfahren auch auf laterale Bauelemente anzuwenden besteht darin, dass auf jeden Chip noch auf Waferebene, und damit auf einfache Weise, eine genau definierte Menge an Verbindungsmaterial aufgebracht werden kann. The advantage of applying such a procedure on lateral devices is that can be applied to each chip still at the wafer level, and thus in a simple way, a precisely defined quantity of compound material.
  • Bei dem zuvor anhand von In the above with reference to 1 1 erläuterten Verfahren wird ein Verbindungsmaterial, insbesondere ein pastenförmiges Lotmaterial, noch vor dem Zerteilen des Wafers described method, a compound material, in particular a pasty solder material, before the division of the wafer 100 100 getempert. annealed. Dieser Temperschritt ist optional, es besteht also auch die Möglichkeit, den Wafer unmittelbar nach Aufbringen des pastenförmigen Materials zu zersägen, so dass sich das Lotmaterial This annealing step is optional, so it is also possible to saw the wafer immediately after application of the paste-like material so that the solder material 30 30 beim Aufbringen des Halbleiterchips during the application of the semiconductor chip 200 200 auf die Vorderseite to the front 301 301 des Trägers noch im pastenförmigen Zustand the support still in pasty state 30 30 befindet. located. Nach dem Aufsetzen des Halbleiterchips After placing the semiconductor chip 200 200 auf den Träger to the support 300 300 ist das Verbindungsmaterial von dem Halbleiterchip is the bonding material of the semiconductor chip 200 200 mit dem Rand with the edge 202 202 und dem Träger and the support 300 300 umschlossen. enclosed. Um ein Ausdampfen der Lösungsmittel oder Flussmittel in dem pastenförmigen Verbindungsmaterial An evaporation of the solvent or flux in the paste-like bonding material 30 30 während des Temperschrittes zu ermöglichen, werden bei dieser Ausführungsform des Verfahrens vorzugsweise Kanäle during the annealing step to allow, in this embodiment, the method preferably channels 106 106 an dem Chip vorgesehen, die in lateraler Richtung verlaufend in dem Rand provided on the chip which extend in the lateral direction in the edge 202 202 angeordnet sind, und die sich durch die haftverbessernde Schicht are arranged, and which extends through the adhesion-promoting layer 106 106 bis an das pastenförmige Material up to the paste-like material 30 30 erstrecken, wie in den extend, as shown in 2b 2 B und and 2c 2c dargestellt ist. is shown. 2c 2c zeigt einen der Halbleiterchips nach dem Zerteilen in Draufsicht auf die Aussparung shows one of the semiconductor chips after the division in plan view of the recess 103 103 mit dem pastenförmigen Verbindungsmaterial with the paste-like bonding material 30 30 . ,
  • Bei dem anhand von The reference to 1 1 veranschaulichten Verfahren wird pro Halbleiterchip illustrated process is per semiconductor chip 200 200 eine Aussparung a recess 103 103 ausgehend von der Rückseite starting from the back 102 102 des Wafers of the wafer 100 100 erzeugt. generated. 3 3 veranschaulicht eine Abwandlung dieses Verfahrens dahingehend, dass mehrere Aussparungen illustrates a modification of this process in that a plurality of recesses 103a 103a , . 103b 103b pro Halbleiterchip per semiconductor chip 200 200 vorgesehen sind, die in weiteren Verfahrensschritten, in der bereits erläuterten Weise mit dem Verbindungsmaterial are provided, in further process steps, in the manner already described with the bonding material 30 30 aufgefüllt werden. are filled. Zwischen den einzelnen Halbleiterchips Between the individual semiconductor chips 200 200 verbleibt auch hier ein Steg remains also a web 105 105 aus Wafermaterial in vertikaler Verlängerung des Ritzrahmens of wafer material in the vertical extension of the scribe line 104 104 . ,
  • 4 4 veranschaulicht eine Abwandlung des in illustrates a modification of the in 1 1 dargestellten Verfahrens, bei dem bezugnehmend auf Method illustrated in which, referring to 4a 4a eine haftverbessernde Schicht an adhesion-improving layer 20 20 lediglich in die Aussparungen only in the recesses 103 103 der einzelnen Halbleiterchips the individual semiconductor chips 200 200 und auf die Seitenflächen der Stege and on the side surfaces of the webs 105 105 , nicht jedoch auf die Oberseiten der zwischen den Chips , But not on the tops of the chips between the 200 200 verbleibenden Stege remaining webs 105 105 aufgebracht wird. is applied.
  • Bezugnehmend auf Referring to 4b 4b wird bei diesem Verfahren die Rakel 400 beim Aufbringen des pastenförmigen Verbindungsmaterials in this method, the doctor blade 400 during the application of the paste-like bonding material 30 30 beabstandet zu dem Wafer spaced from the wafer 100 100 geführt, um so Verbindungsmaterial out, so connecting material 30 30 sowohl in die Aussparungen both in the recesses 103 103 als auch auf die Oberseiten der Stege as well as the tops of the lands 105 105 aufzubringen. applied.
  • Ist das Verbindungsmaterial If the connecting material 30 30 so gewählt, dass es schlecht an dem Halbleitermaterial des Wafers chosen such that it poorly to the semiconductor material of the wafer 100 100 anhaftet, so fließt das Verbindungsmaterial bei einem nachfolgenden Temperschritt in Richtung der Aussparungen adhered, so the bonding material flows during a subsequent annealing step in the direction of the recesses 103 103 , woraus ein ausgehärtetes Verbindungsmaterial , Resulting in a cured bonding material 32 32 resultiert, das sich über den Aussparungen results, which extends over the recesses 103 103 aufwölbt, während auf den Stegen bulges, while on the webs 105 105 kein Verbindungsmaterial verbleibt, wie in no bonding material remains, as shown in 4c 4c dargestellt ist. is shown.
  • Der Wafer the wafer 100 100 wird anschließend in bereits erläuterter Weise zerteilt, und die dadurch erhaltenen Halbleiterchips können unter Verwendung des Verbindungsmaterials is then divided in the manner already explained, and the semiconductor chips thus obtained may be prepared using the bonding material 32 32 in bereits erläuterter Weise auf eine Oberfläche in the manner already explained to a surface 301 301 eines Trägers a carrier 300 300 aufgebracht werden, wie in be applied, as shown in 4d 4d und im Ergebnis in and as a result in 4e 4e dargestellt ist. is shown. Das aufgrund der Aufwölbung des Verbindungsmaterials The result of the bulge of the bonding material 32 32 , insbesondere eines Lotmaterials, vorhandene überschüssige Material gewährleistet eine sichere Kontaktierung des Halbleiterchips , In particular a solder material, any excess material ensures a reliable contact of the semiconductor chip 200 200 auf dem Träger on the substrate 300 300 , wobei das Material beim erneuten Aufschmelzen während des Befestigungsvorganges teilweise zur Seite verdrängt wird, wie Wherein the material is partially displaced upon re-melting during the fastening process to the side, as 4e 4e zeigt. shows.
  • 5 5 veranschaulicht eine Abwandlung des in illustrates a modification of the in 4 4 erläuterten Verfahrens, wobei bezugnehmend auf the method explained, with reference to 5a 5a bei diesem Verfahren ein Wafer In this method, a wafer 100 100 verwendet wird, auf dessen Rückseite is used on the back 102 102 ganzflächig die haftverbessernde Schicht over the entire surface, the adhesion-promoting layer 20 20 aufgebracht wurde. was applied. Wird die Rakel If the doctor 400 400 hierbei entsprechend dem Verfahren gemäß Here, according to the method according to 4 4 beabstandet zu dem Wafer spaced from the wafer 100 100 geführt, so dass auch Verbindungsmaterial out, so that connecting material 30 30 oberhalb der Stege above the webs 105 105 aufgebracht wird, und wird anschließend ein Temperschritt durchgeführt ( is applied, and then an annealing is performed ( 5b 5b ), so resultiert hieraus die in ), So that this results in 5c 5c dargestellte Anordnung, bei der ausgehärtetes Lotmaterial Arrangement shown in the cured solder material 32 32 über die gesamte Rückseite des Wafers verteilt ist. is distributed over the entire backside of the wafer. Vorteil ist hierbei, dass durch das überstehende Verbindungsmaterial The advantage here is that by projecting connecting material 32 32 nach dem Zersägen des Wafers after sawing the wafer 100 100 in die einzelnen Halbleiterchips into the individual semiconductor chips 200 200 eine sichere elektrisch leitende Verbindung zwischen dem Halbleiterchip a secure electrically conductive connection between the semiconductor chip 200 200 und dem Träger and the support 300 300 gewährleistet ist. is guaranteed.
  • Eine Anordnung, die durch Zersägen des Wafers An assembly formed by sawing the wafer 100 100 gemäß according to 5c 5c , und Aufbringen eines erhaltenden Halbleiterchips And applying a sustaining semiconductor chips 200 200 auf einen Träger a support 300 300 erhalten wird, entspricht der in is obtained, corresponding to the in 4e 4e dargestellten Anordnung. Arrangement shown.
  • 20 20
    haftverbessernde Schicht adhesion-promoting layer
    30, 32 30, 32
    Verbindungsmaterial, Lotmaterial Connecting material, solder
    100 100
    Halbleiterwafer Semiconductor wafer
    101 101
    Vorderseite des Halbleiterwafers Front of the semiconductor wafer
    102 102
    Rückseite des Halbleiterwafers Backside of the semiconductor wafer
    103, 103A, 103B 103, 103A, 103B
    Aussparung recess
    104 104
    Ritzrahmen kerf
    105 105
    Steg aus Wafermaterial Web of wafer material
    106 106
    Ausdampfkanäle Ausdampfkanäle
    200 200
    Halbleiterchip Semiconductor chip
    202 202
    Umrandung border
    210 210
    Aktiver Bauelementbereich Active device area
    300 300
    Träger carrier
    301 301
    Oberfläche des Trägers Surface of the carrier
    400 400
    Schaber, Rakel Scraper blade

Claims (11)

  1. Verfahren zum Aufbringen eines Halbleiterchips ( A method of applying a semiconductor chip ( 200 200 ) auf einen Träger ( ) On a support ( 300 300 ), das folgende Verfahrensschritte umfasst: – Bereitstellen eines Halbleiterwafers ( ), Comprising the following steps: - providing a semiconductor wafer ( 100 100 ) mit einer Vorder- und einer Rückseite ( ) (Having a front and a rear side 101 101 , . 102 102 ), der eine Anzahl nebeneinander angeordneter Halbleiterchips ( ), Of (a number of juxtaposed semiconductor chips 200 200 ) umfasst, – Herstellen wenigstens einer Aussparung ( ) Includes - making at least one recess ( 103 103 ; ; 103A 103A , . 103B 103B ) in den einzelnen Halbleiterchips ( ) (In individual semiconductor chips 200 200 ) ausgehend von der Rückseite ( ) Starting (from the back 102 102 ), – Einbringen eines Verbindungsmaterials ( ), - introducing a bonding material ( 30 30 ), in die wenigstens eine Aussparung ( ), (In which at least one recess 103 103 ; ; 103A 103A , . 103B 103B ), – Zerteilen des Wafers ( ), - cutting of the wafer ( 100 100 ) in die einzelnen Halbleiterchips ( ) (In which individual semiconductor chips 200 200 ) derart, dass auf den einzelnen Halbleiterchips ( ) Such that (on the individual semiconductor chips 200 200 ) ein die wenigstens eine Aussparung ( ) A at least one recess ( 103 103 ; ; 103A 103A , . 103B 103B ) mit dem Verbindungsmaterial wenigstens teilweise umgebender Rand ( ) (With the bonding material at least partially surrounding edge 202 202 ) verbleibt, – Befestigen eines der Halbleiterchips ( ) Remains, - attaching one of the semiconductor chips ( 200 200 ) an der die Aussparung ( ) At which the recess ( 103 103 ) aufweisenden Seite unter Verwendung des Verbindungsmaterials ( ) Having side by using the connecting material ( 30 30 ) auf einem Träger ( ) On a carrier ( 300 300 ). ).
  2. Verfahren nach Anspruch 1, bei dem das Verbindungsmaterial ein pastenförmiges Lotmaterial oder ein elektrisch leitfähiges Klebematerial ist. The method of claim 1, wherein the bonding material is a paste-like soldering material or an electrically conductive adhesive material.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Befestigen des Halbleiterchips ( The method of claim 1 or 2, wherein the securing of the semiconductor chip ( 100 100 ) unter Verwendung des Verbindungsmaterials einen Temperschritt umfasst. ) Using the bonding material includes an annealing step.
  4. Verfahren nach Anspruch 1, 2 oder 3, bei dem das Verbindungsmaterial durch Aufbringen auf die Rückseite ( The method of claim 1, 2 or 3, wherein the bonding material (by applying to the back 102 102 ) des Wafers ( () Of the wafer 100 100 ) und anschließendes Überstreichen der Rückseite ( ) And then sweeping the rear side ( 102 102 ) mit einem Schaber ( ) (With a scraper 40 40 ) in die wenigstens eine Aussparung ( ) (In which at least one recess 103 103 ; ; 103A 103A , . 103B 103B ) der einzelnen Halbleiterchips ( () Of the individual semiconductor chips 200 200 ) eingebracht wird. ) Is introduced.
  5. Verfahren nach Anspruch 4, bei dem der Schaber ( The method of claim 4, wherein the scraper ( 40 40 ) beim Überstreichen die Rückseite ( ) (When sweeping over the back 102 102 ) berührt. ) touched.
  6. Verfahren nach Anspruch 4, bei dem der Schaber ( The method of claim 4, wherein the scraper ( 40 40 ) beim Überstreichen der Rückseite ( ) (When sweeping over the back 102 102 ) beabstandet zu der Rückseite ( ) Spaced (to the back 102 102 ) geführt wird. ) to be led.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem nach dem Herstellen der wenigstens einen Aussparung ( Method according to one of the preceding claims, in which (after forming the at least one recess 103 103 ; ; 103A 103A , . 103B 103B ) und vor dem Aufbringen des Verbindungsmaterials ( () And before the application of the bonding material 30 30 ) eine für das Verbindungsmaterial haftverbessernde Schicht ( ) An adhesion-improving the bonding material layer ( 20 20 ) auf die Rückseite ( ) (On the back side 102 102 ) des Wafers ( () Of the wafer 100 100 ) aufgebracht wird. ) Is applied.
  8. Verfahren nach Anspruch 7, bei dem die haftverbessernde Schicht ( The method of claim 7, wherein (the adhesion-promoting layer 20 20 ) nur in die wenigstens eine Aussparung ( ) (Only in the at least one recess 103 103 ; ; 103A 103A , . 103B 103B ) eingebracht wird. ) Is introduced.
  9. Verfahren nach Anspruch 7 oder 8, bei dem die haftverbessernde Schicht ( The method of claim 7 or 8, wherein (the adhesion-promoting layer 20 20 ) aus einem Metall besteht. ) Is made of a metal.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem vor dem Zerteilen des Wafers ( Method according to one of the preceding claims, in which (prior to dicing of the wafer 100 100 ) ein Temperschritt durchgeführt wird, um das Verbindungsmaterial ( ) An annealing is performed to the bonding material ( 30 30 ) in einen festeren Zustand zu überführen. to convert) into a more solid state.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem Kanäle ( Method according to one of the preceding claims, (in the channels 106 106 ) in der Umrandung ( ) (In the border 202 202 ) der wenigstens einen Aussparung hergestellt werden, die sich ausgehend von der Aussparung ( ) Are produced of at least one recess which, starting (from the recess 103 103 ) in lateraler Richtung erstrecken. ) Extend in the lateral direction.
DE10339487A 2003-08-27 2003-08-27 A method of applying a semiconductor chip to a carrier Active DE10339487B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10339487A DE10339487B4 (en) 2003-08-27 2003-08-27 A method of applying a semiconductor chip to a carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10339487A DE10339487B4 (en) 2003-08-27 2003-08-27 A method of applying a semiconductor chip to a carrier

Publications (2)

Publication Number Publication Date
DE10339487A1 DE10339487A1 (en) 2005-03-31
DE10339487B4 true DE10339487B4 (en) 2007-03-15

Family

ID=34223183

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10339487A Active DE10339487B4 (en) 2003-08-27 2003-08-27 A method of applying a semiconductor chip to a carrier

Country Status (1)

Country Link
DE (1) DE10339487B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029200B2 (en) 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US9589880B2 (en) 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD289160A5 (en) * 1989-11-13 1991-04-18 Adw Zi F. Elektronenphysik,De Method for contacting semiconductor chips
WO1994023454A1 (en) * 1993-03-31 1994-10-13 Siemens Components, Inc. A pedestal lead frame for supporting a semiconductor chip
DE19724909A1 (en) * 1995-12-26 1998-12-17 Mitsubishi Electric Corp Semiconductor device with mount for its securing to PCB
US5981360A (en) * 1996-07-17 1999-11-09 Commissariat A L'energie Atomique Assembly procedure for two structures and apparatus produced by the procedure applications to microlasers
FR2781924A1 (en) * 1998-07-30 2000-02-04 St Microelectronics Sa Procedure for assembly of integrated circuits including a stage of soldering under mechanical pressure with initial spacing of components determined by the diameter of balls of solder
DE10120917C1 (en) * 2001-04-27 2002-11-28 Infineon Technologies Ag Arrangement with at least two stacked semiconductor chips centered
DE10129346A1 (en) * 2001-06-19 2003-01-09 Infineon Technologies Ag Production of a semiconductor component e.g. transistor comprises forming recesses in a wafer from the rear side below active regions. processing the regions of wafer exposed on base of the recesses, and cutting the wafers above the lattice
DE10158754A1 (en) * 2001-11-30 2003-06-18 Osram Opto Semiconductors Gmbh Light emitting semiconductor component, uses conductive adhesive material for joining semiconductor body electrically and thermally to carrier
WO2003061006A2 (en) * 2002-01-09 2003-07-24 Micron Technology, Inc Stacked die in die bga package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173439B2 (en) * 1997-10-14 2001-06-04 松下電器産業株式会社 Ceramic multilayer substrate and a manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD289160A5 (en) * 1989-11-13 1991-04-18 Adw Zi F. Elektronenphysik,De Method for contacting semiconductor chips
WO1994023454A1 (en) * 1993-03-31 1994-10-13 Siemens Components, Inc. A pedestal lead frame for supporting a semiconductor chip
DE19724909A1 (en) * 1995-12-26 1998-12-17 Mitsubishi Electric Corp Semiconductor device with mount for its securing to PCB
US5981360A (en) * 1996-07-17 1999-11-09 Commissariat A L'energie Atomique Assembly procedure for two structures and apparatus produced by the procedure applications to microlasers
FR2781924A1 (en) * 1998-07-30 2000-02-04 St Microelectronics Sa Procedure for assembly of integrated circuits including a stage of soldering under mechanical pressure with initial spacing of components determined by the diameter of balls of solder
DE10120917C1 (en) * 2001-04-27 2002-11-28 Infineon Technologies Ag Arrangement with at least two stacked semiconductor chips centered
DE10129346A1 (en) * 2001-06-19 2003-01-09 Infineon Technologies Ag Production of a semiconductor component e.g. transistor comprises forming recesses in a wafer from the rear side below active regions. processing the regions of wafer exposed on base of the recesses, and cutting the wafers above the lattice
DE10158754A1 (en) * 2001-11-30 2003-06-18 Osram Opto Semiconductors Gmbh Light emitting semiconductor component, uses conductive adhesive material for joining semiconductor body electrically and thermally to carrier
WO2003061006A2 (en) * 2002-01-09 2003-07-24 Micron Technology, Inc Stacked die in die bga package

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JAAFAR,M.A.S., DENTON,D.D., A Plated Through-Hole Interconnection Technology in Silicon. In: Journal of the Electrochemical Society, ISSN 1234-5678, 1997, Vol.144, S.2490-2495.
JAAFAR,M.A.S., DENTON,D.D., A Plated Through-Hole Interconnection Technology in Silicon. In: Journalof the Electrochemical Society, ISSN 1234-5678, 1997, Vol.144, S.2490-2495. *
Lötpastenauftrag mit Siebdruck. In: EPP Elektronik Produktion und Prüftechnik, ISSN 0943-0962, 1989, Februar, Seite 44
Lötpastenauftrag mit Siebdruck. In: EPP ElektronikProduktion und Prüftechnik, ISSN 0943-0962, 1989, Februar, Seite 44 *

Also Published As

Publication number Publication date
DE10339487A1 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
EP0931346B1 (en) Microelectronic component with a sandwich design
DE102007056750B4 (en) Mounting arrangement for an electronic control device and control device so
DE10066441B4 (en) A semiconductor device having radiation components
DE19601372B4 (en) Semiconductor module
DE102004030042B4 (en) A semiconductor device with a mounted on a support semiconductor chip in which the power transmitted from the semiconductor chip to the carrier heat is limited, as well as methods for the preparation of a semiconductor device
DE60217023T2 (en) Multilayer printed wiring board and method for producing a multilayer printed circuit board
DE60219779T2 (en) Flux-free flip-chip connection
DE19580514B4 (en) A semiconductor device comprising an encompassing flange and process for its preparation
DE102006021959B4 (en) Power semiconductor device and process for its preparation
DE69535276T2 (en) Manufacturing method of a thermoelectric assembly
DE10352946B4 (en) of the same semiconductor device having semiconductor chip and the wiring layer and processes for preparing
DE10033977B4 (en) Interconnect structure for use of the semiconductor chip on film makers
DE4318727C2 (en) A method of manufacturing a semiconductor device having the LOC structure, as well as related lead wire frame
DE102008025451B4 (en) Semiconductor device and method for placing semiconductor devices
DE102009032973B4 (en) Power semiconductor device
EP0766354B1 (en) Laser diode construction element with heat sink
DE10393437T5 (en) Semiconductor device assembly
DE102005040058B4 (en) The power semiconductor module of the same and processes for preparing
EP0920055A2 (en) Cooling device for a heat generating componant on a printed board
DE112006001663T5 (en) Semiconductor die packages and methods for manufacturing the same
DE112004000258T5 (en) Alternative design for a Flip Chip in Leaded Molded Package and method for producing
DE10031204A1 (en) System carrier for semiconductor chips and electronic components as well as production method for a carrier system for electronic components and
DE19524739A1 (en) Inhomogeneous composition bump contact for surface mounted device flip-chip technology
DE60008093T2 (en) A process for the manufacture of embedded electronic components
DE102007012154B4 (en) of the same semiconductor module with a semiconductor chip and method for producing

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition