DE10239310A1 - Production of an electrically conducting connection during the production of a source-down transistor comprises forming a recess extending from the front side up to a first layer - Google Patents
Production of an electrically conducting connection during the production of a source-down transistor comprises forming a recess extending from the front side up to a first layer Download PDFInfo
- Publication number
- DE10239310A1 DE10239310A1 DE10239310A DE10239310A DE10239310A1 DE 10239310 A1 DE10239310 A1 DE 10239310A1 DE 10239310 A DE10239310 A DE 10239310A DE 10239310 A DE10239310 A DE 10239310A DE 10239310 A1 DE10239310 A1 DE 10239310A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- recess
- dopant atoms
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 95
- 239000010410 layer Substances 0.000 claims description 168
- 238000000034 method Methods 0.000 claims description 57
- 239000002019 doping agent Substances 0.000 claims description 47
- 239000011241 protective layer Substances 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 10
- 239000012774 insulation material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 6
- 239000005388 borosilicate glass Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012772 electrical insulation material Substances 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Abstract
Description
Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen HalbleiterschichtProcess for producing an electrical conductive connection between a first and a second buried Semiconductor layer
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht in einem Halbleiterkörper.The present invention relates to a method for producing an electrically conductive connection between a first and a second buried semiconductor layer in a semiconductor body.
Eine derartige elektrisch leitende Verbindung ist beispielsweise bei einem sogenannten Source-Down-Transistor zwischen der Body-Zone und der Source-Zone erforderlich. Bei Source-Down-Transistoren befindet sich die Source-Zone im Bereich einer Rückseite eines Halbleiterkörpers, an die sich nach oben hin die Body-Zone und die Driftzone anschließen, wobei die Drain-Zone des Transistors in der Driftzone im Bereich der Vorderseite des Halbleiterkörpers angeordnet ist. Die Prozessschritte für die Herstellung eines solchen Transistors werden üblicherweise über die Vorderseite des Halbleiterkörpers bzw. des Wafers, in dem eine Vielzahl von Halbleiterkörpern bzw. Chips miteinander verbunden sind, bevor sie vereinzelt werden, durchgeführt. Ein Wechsel von einer Vorderseitenbearbeitung auf eine Rückseitenbearbeitung eines solchen Wafers ist sehr zeitaufwendig und damit teuer.Such an electrically conductive Connection is, for example, in a so-called source-down transistor required between the body zone and the source zone. With source-down transistors the source zone is located in the area of a rear side of a semiconductor body which join the body zone and the drift zone upwards, whereby the drain zone of the transistor in the drift zone in the area of the front of the semiconductor body is arranged. The process steps for making one Transistors are usually used on the Front of the semiconductor body or the wafer in which a multiplicity of semiconductor bodies or Chips are connected together before they are separated. On Change from front processing to rear processing such a wafer is very time consuming and therefore expensive.
Eine elektrisch leitende Verbindung zwischen der im Bereich der Rückseite des Halbleiterkörpers angeordneten Source-Zone und der vergrabenen Body-Zone ist auch bei Source-Down-MOSFET erforderlich, um in hinlänglich bekannter Weise die Wirkung eines parasitären Bipolartransistors zu eliminieren, der durch die Abfolge der Source-Zone, der komplementär zu der Source-Zone dotierten Body-Zone und der komplementär zu der Body-Zone dotierten Drift-Zone und Drain-Zone gebildet ist.An electrically conductive connection between that in the area of the back of the semiconductor body arranged source zone and the buried body zone is also at source-down MOSFET required to the in a well known manner Effect of a parasitic Eliminate bipolar transistor by the sequence of the source zone that complementary to the source zone doped body zone and complementary to that Body zone doped drift zone and drain zone is formed.
Ziel der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht, insbesondere zwischen einer Body-Zone und einer Source-Zone eines Source-Down-Transistors, zur Verfügung zu stellen.The aim of the present invention is it, therefore, a method of making an electrically conductive Connection between a first and a second buried semiconductor layer, in particular between a body zone and a source zone Source-down transistor.
Dieses Ziel wird durch ein Verfahren gemäß der Merkmale des Patentanspruchs 1 und durch ein Verfahren gemäß der Merkmale des Patentanspruchs 7 erreicht. Vorteilhafte Ausgestaltungen der erfindungsgemäßen Verfahren sind Gegenstand der Unteransprüche.This goal is achieved through a process according to the characteristics of claim 1 and by a method according to the features of claim 7 achieved. Advantageous refinements of the method according to the invention are the subject of the subclaims.
Das erfindungsgemäße Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite eines Halbleiterkörpers angeordneten ersten vergrabenen Schicht eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht eines zweiten Leitungstyps umfasst das Herstellen einer Aussparung, die sich ausgehend von der Vorderseite bis in die erste Schicht erstreckt, und das Einbringen von Dotierstoffatomen des ersten oder zweiten Leitungstyps über die Aussparung in einen Grenzbereich zwischen der ersten Schicht und der zweiten Schicht, um eine stärker als die erste Schicht dotierte Verbindungszone in dem Grenzbereich zu erzeugen, die mit der zweiten Schicht eine Tunneldiode bildet. Die elektrisch leitende Verbindung zwischen der ersten Schicht und der zweiten Schicht erfolgt bei dem erfindungsgemäßen Halbleiterbauelement über diese Tunneldiode, wobei die Verbindungsschicht und die zweite Schicht zur Bildung einer solchen Tunneldiode geeignet dotiert sind.The manufacturing method according to the invention an electrically conductive connection between one spaced to a front side of a semiconductor body arranged first buried layer a first conduction type and a second one following the first layer A layer of a second conduction type comprises producing one Recess that extends from the front to the first Layer extends, and the introduction of dopant atoms first or second line type via the recess in a border area between the first layer and the second layer to a stronger than to produce the first layer doped connection zone in the border area, which forms a tunnel diode with the second layer. The electric conductive connection between the first layer and the second In the semiconductor component according to the invention, the layer takes place over this Tunnel diode, the connection layer and the second layer are suitably doped to form such a tunnel diode.
Die Dotierstoffkonzentration in der Verbindungszone ist vorzugsweise wesentlich größer als die Dotierstoffkonzentration an Dotierstoffatomen des ersten Leitungstyps in der ersten Schicht.The dopant concentration in the The connection zone is preferably substantially larger than the dopant concentration of dopant atoms of the first conductivity type in the first layer.
Das Einbringen der Dotierstoffatome in den Grenzbereich zwischen der ersten und der zweiten Schicht erfolgt beispielsweise mittels eines Implantationsverfahrens, bei welchem Dotierstoffatome oder Dotierstoffionen über den Boden der Aussparung in den Grenzbereich zwischen der ersten und zweiten Schicht implantiert werden. Die Implantationsenergie ist dabei so gewählt, dass die Dotierstoffatome vom Boden der Aussparung, der oberhalb der zweiten Schicht liegt, bis in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht vordringen. An diesen Implantationsschritt schließt sich vorzugsweise ein Aktivierungsschritt an, mit welchem die eingebrachten Dotierstoffatome in das Kristallgitter des Halbleiterkörpers eingebaut und damit elektrisch aktiviert werden. Während dieses Aktivierungsschrittes wird der Halbleiterkörper beispielsweise für sehr kurze Zeit mittels eines RTP-Verfahrens (RTP = Rapid Thermal Processing) innerhalb sehr kurzer Zeit aufgeheizt und innerhalb sehr kurzer Zeit wieder abgekühlt.The introduction of the dopant atoms in the border area between the first and the second layer takes place, for example, by means of an implantation process, at which dopant atoms or dopant ions over the bottom of the recess implanted in the border area between the first and second layers become. The implantation energy is chosen so that the dopant atoms from the bottom of the recess above the second layer lies in the border area between the first Layer and the second layer. At this implantation step includes preferably an activation step with which the introduced Dopant atoms built into the crystal lattice of the semiconductor body and thus be activated electrically. During this activation step the semiconductor body for example for very short time using an RTP process (RTP = Rapid Thermal Processing) heated up within a very short time and within cooled down again in a very short time.
Eine weitere Möglichkeit zum Einbringen der Dotierstoffatome in den Grenzbereich zwischen der ersten und zweiten Schicht besteht darin, den Boden der Aussparung mit einer Dotierstoffatome enthaltenden Schicht zu belegen und die Dotierstoffatome anschließend mittels eines Temperaturschrittes indem Halbleitermaterial bis in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht einzutreiben. Zur Herstellung einer p-dotierten Verbindungszone kann als Material für die Belegung des Bodens der Aussparung beispielsweise Borsilikatglas (BSG) oder Borphosphorsilikatglas (BPSG) gewählt werden.Another possibility for introducing the dopant atoms in the border area between the first and second layers therein the bottom of the recess containing a dopant atom To occupy the layer and then the dopant atoms a temperature step in the semiconductor material to the limit between the first layer and the second layer. To produce a p-doped connection zone can be used as the material for the Covering the bottom of the recess, for example, borosilicate glass (BSG) or boron phosphor silicate glass (BPSG) can be selected.
Ein weiteres Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite eines Halbleiterkörpers angeordneten ersten vergrabenen Schicht eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht eines zweiten Leitungstyps umfasst das Herstellen einer Aussparung, die sich ausgehend von der Vorderseite durch die erste Schicht bis in die zweite Schicht erstreckt, und das Herstellen einer elektrisch leitenden Verbindungsschicht an in der Aussparung freiliegende Flächen im Bereich der ersten Schicht und der zweiten Schicht.Another method for producing an electrically conductive connection between a first buried layer of a first conduction type arranged at a distance from a front side of a semiconductor body and a second layer of a second conduction type adjoining the first layer comprises the production of a recess that extends from the front side the first layer extends into the second layer, and the production of an electrically conductive connection layer is exposed in the recess de areas in the area of the first layer and the second layer.
Vorzugsweise wird dabei vor dem Herstellen der Verbindungsschicht ein in der Aussparung freiliegender Bereich der ersten Schicht mit Dotierstoffatomen des ersten Leitungstyps stärker dotiert, um in der ersten Schicht in dem Bereich, in dem später die Verbindungsschicht aufgebracht wird, eine stärker dotierte Kontaktzone zu erzeugen.Preferably, before the Connection layer an area of the exposed in the recess first layer heavily doped with dopant atoms of the first conductivity type, around in the first layer in the area where the connection layer will later be is applied, a more heavily endowed Generate contact zone.
Bei einer Ausführungsform dieses Verfahrens ist vorgesehen, die Aussparung zweistufig zu erzeugen, wobei zunächst ein erster Aussparungsabschnitt erzeugt wird, der bis in die erste Schicht reicht und der oberhalb der zweiten Schicht endet, und wobei ausgehend von einem Boden des ersten Aussparungsabschnittes ein zweiter Aussparungsabschnitt erzeugt wird, der bis in die zweite Schicht reicht und dessen Seitenwände wenigstens teilweise durch die elektrisch leitende Verbindungsschicht überdeckt wird.In one embodiment of this method it is intended to produce the recess in two stages, starting with a first recess section is generated, which extends into the first layer enough and that ends above the second layer, and starting from a second recess section is produced from a bottom of the first recess section that extends into the second layer and at least its side walls is partially covered by the electrically conductive connection layer.
Vorzugsweise werden die Seitenwände des ersten Aussparungsabschnitts mit einer Schutzschicht überdeckt, wobei nach dem Herstellen des zweiten Aussparungsabschnittes Dotierstoffatome des ersten Leitungstyps in die erste Schicht eingebracht werden, um eine stärker dotierte Kontaktzone zu erhalten. Die Schutzschicht im Bereich des ersten Aussparungsabschnittes verhindert dabei, dass in diesem Bereich des ersten Aussparungsabschnittes ebenfalls Dotierstoffatome in den Halbleiterkörper eingebracht werden. Die in dem ersten Aussparungsabschnitt aufgebrachte Schutzschicht umfasst beispielsweise eine Oxidschicht und eine Nitridschicht.Preferably the side walls of the first Recess section covered with a protective layer, after the manufacture of the second recess section dopant atoms of the first conductivity type be introduced into the first layer to make a more doped Get contact zone. The protective layer in the area of the first recess section also prevents that in this area of the first recess section Dopant atoms are introduced into the semiconductor body. The comprises protective layer applied in the first recess section for example an oxide layer and a nitride layer.
Die elektrisch leitende Verbindungsschicht besteht bei Verwendung von Silizium als Halbleitermaterial für die erste und zweite Schicht beispielsweise aus einem Silizid, wie z.B. Wolframsilizid (WoSi) oder Tantalsilizid (TaSi).The electrically conductive connection layer exists when using silicon as the semiconductor material for the first and second layer of, for example, a silicide, e.g. tungsten silicide (WoSi) or tantalum silicide (TaSi).
Die erfindungsgemäßen Verfahren eignen sich insbesondere zur Herstellung einer elektrisch leitenden Verbindung zwischen der vergrabenen Body-Zone und der Source-Zone eines Source-Down-Transistors, bei dem sich die Source-Zone im Bereich der Rückseite des Halbleiterkörpers bzw. Wafers befindet und bei dem sich die Body-Zone nach oben hin an die Source-Zone anschließt. Die Herstellung der elektrisch leitenden Verbindung ist bei Anwendung des erfindungsgemäßen Verfahrens über die Vorderseite des Halbleiterkörpers bzw. Wafers möglich, so dass diese Verfahrensschritte im Zuge der übrigen Prozessschritte zur Herstellung des Source-Down-Transistors mit Bearbeitung von der Vorderseite her durchgeführt werden können.The methods according to the invention are particularly suitable to establish an electrically conductive connection between the buried body zone and the source zone of a source-down transistor, in which the source zone is in the area of the back of the semiconductor body or wafer and where the body zone is up to the source zone followed. The establishment of the electrically conductive connection is in use of the method according to the invention Front of the semiconductor body or wafers possible, so that these process steps in the course of the remaining process steps Manufacture of the source-down transistor with machining from the front done here can be.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigtThe present invention is hereinafter described in embodiments explained in more detail with reference to figures. In shows the figures
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Strukturelemente mit gleicher Bedeutung.Designate in the figures, if not specified otherwise, same reference numerals, same structural elements with the same meaning.
Ein erstes Ausführungsbeispiel eines erfindungsgemäßen Verfahrens
zur Herstellung einer elektrisch leitenden Verbindung zwischen einer
vergrabenen Halbleiterschicht
Zur Herstellung einer elektrisch
leitenden Verbindung zwischen der ersten Schicht
Als nächstes schließen sich
anhand von
Um eine Implantation von Dotierstoffatomen in
die Halbleiterschicht
An die Implantation der Dotierstoffatome schließt sich vorzugsweise ein Temperaturschritt, insbesondere ein RTP-Schritt an, bei dem der Halbleiterkörper innerhalb sehr kurzer Zeit aufgeheizt und innerhalb sehr kurzer Zeit wieder abgekühlt wird, um dadurch die Dotierstoffatome elektrisch zu aktivieren. Für eine solche Aktivierung ist lediglich ein niedriges Temperaturbudget erforderlich, sodass hierfür ein RTP-Schritt ausreichend ist.The implantation of the dopant atoms follows preferably a temperature step, in particular an RTP step at which the semiconductor body heated up in a very short time and within a very short time Time cooled down again to thereby electrically activate the dopant atoms. For one Activation only requires a low temperature budget, so for this one RTP step is sufficient.
Die mittels des erfindungsgemäßen Verfahrens
hergestellte elektrisch leitende Verbindung 3 ist als hochdotierte
Halbleiterzone ausgebildet, die einen Tunnelkontakt zwischen der
ersten vergrabenen Halbleiterschicht
Derartige Tunnelkontakte bzw. Tunneldioden besitzen
innerhalb eines um den Nullpunkt gelegenen Spannungsbereich bekanntlich
eine Widerstandcharakteristik und eignen sich deshalb zum elektrisch leitenden
Verbinden der ersten Halbleiterschicht
Eine Abwandlung des in
Die Anordnung gemäß
Relevant für das anhand der
Ausgehend von der Vorderseite
Die Aussparung
Die Verfahrensschritte zur Herstellung
der Verbindungszone
Vorzugsweise wird die erste Schicht
Ein mögliches Verfahren zur Herstellung
einer solchen Verbindungsschicht
Anschließend wird, wie dies im Ergebnis
in
Anschließend wird, wie in
Die Herstellung der Kontaktzonen
Abschließend wird der aus den Aussparungsabschnitten
Die Gräben
- 22
- vergrabene Halbleiterschicht des ersten Leitungstypsburied Semiconductor layer of the first conductivity type
- 33
- Verbindungszoneconnecting zone
- 44
- Halbleiterschicht des zweiten LeitungstypsSemiconductor layer of the second line type
- 55
- HalbleiterschichtSemiconductor layer
- 66
- Aussparungrecess
- 77
- Aussparungrecess
- 88th
- Verbindungsschichtlink layer
- 99
- Drain-ZoneDrain region
- 1010
- Isolationsschichtinsulation layer
- 1111
- Gate-ElektrodeGate electrode
- 1212
- Isolationsschichtinsulation layer
- 2121
- stark dotierte Zonestrongly doped zone
- 6161
- Boden der Aussparungground the recess
- 6262
- Schutzschicht an Seitenwänden der Aussparungprotective layer on side walls the recess
- 6363
- Dotierstoffatome enthaltende Schichtdopant atoms containing layer
- 6464
- Schutzschicht an Seitenwänden der Aussparungprotective layer on side walls the recess
- 6565
- Isolationsschichtinsulation layer
- 7171
- erster Aussparungsabschnittfirst recess portion
- 7272
- zweiter Aussparungsabschnittsecond recess portion
- 7373
- Schutzschichtprotective layer
- 7474
- Schutzschichtprotective layer
- 7575
- Isolationsmaterialinsulation material
- 100100
- HalbleiterkörperSemiconductor body
- 101101
- Vorderseite des Halbleiterkörpersfront of the semiconductor body
- 200200
- Maskemask
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10239310A DE10239310B4 (en) | 2002-08-27 | 2002-08-27 | Method for producing an electrically conductive connection between a first and a second buried semiconductor layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10239310A DE10239310B4 (en) | 2002-08-27 | 2002-08-27 | Method for producing an electrically conductive connection between a first and a second buried semiconductor layer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10239310A1 true DE10239310A1 (en) | 2004-03-25 |
DE10239310B4 DE10239310B4 (en) | 2005-11-03 |
Family
ID=31895592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10239310A Expired - Fee Related DE10239310B4 (en) | 2002-08-27 | 2002-08-27 | Method for producing an electrically conductive connection between a first and a second buried semiconductor layer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10239310B4 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006126998A1 (en) * | 2005-05-24 | 2006-11-30 | Vishay-Siliconix | Trench metal oxide semiconductor field effect transistor |
US7344945B1 (en) | 2004-05-13 | 2008-03-18 | Vishay-Siliconix | Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor |
US7833863B1 (en) | 2003-12-02 | 2010-11-16 | Vishay-Siliconix | Method of manufacturing a closed cell trench MOSFET |
US8183629B2 (en) | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
US8368126B2 (en) | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
US8471390B2 (en) | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
US8604525B2 (en) | 2009-11-02 | 2013-12-10 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
US9425304B2 (en) | 2014-08-21 | 2016-08-23 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
US10032901B2 (en) | 2009-10-30 | 2018-07-24 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7982281B2 (en) | 2007-07-25 | 2011-07-19 | Infineon Technologies Ag | Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134448A (en) * | 1990-01-29 | 1992-07-28 | Motorola, Inc. | MOSFET with substrate source contact |
US5160985A (en) * | 1989-01-06 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
DE19638439A1 (en) * | 1996-09-19 | 1998-04-02 | Siemens Ag | Vertical semiconductor device controllable by field effect |
DE19801095A1 (en) * | 1998-01-14 | 1999-07-15 | Siemens Ag | Power MOSFET, especially source-down power MOSFET used in automobile |
DE19801313C2 (en) * | 1998-01-15 | 2001-01-18 | Siemens Ag | FET with source-substrate connection |
DE10004984A1 (en) * | 2000-02-04 | 2001-08-16 | Infineon Technologies Ag | Vertical semiconductor device with source-down design and corresponding manufacturing process |
DE10042226A1 (en) * | 2000-08-28 | 2002-03-28 | Infineon Technologies Ag | Source down power MOSFET for use in semiconductors has a rear side with a p-type substrate for embedding an N-type source area short-circuited with the substrate via a non-rectifying connection |
-
2002
- 2002-08-27 DE DE10239310A patent/DE10239310B4/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160985A (en) * | 1989-01-06 | 1992-11-03 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
US5134448A (en) * | 1990-01-29 | 1992-07-28 | Motorola, Inc. | MOSFET with substrate source contact |
DE19638439A1 (en) * | 1996-09-19 | 1998-04-02 | Siemens Ag | Vertical semiconductor device controllable by field effect |
DE19801095A1 (en) * | 1998-01-14 | 1999-07-15 | Siemens Ag | Power MOSFET, especially source-down power MOSFET used in automobile |
DE19801313C2 (en) * | 1998-01-15 | 2001-01-18 | Siemens Ag | FET with source-substrate connection |
DE10004984A1 (en) * | 2000-02-04 | 2001-08-16 | Infineon Technologies Ag | Vertical semiconductor device with source-down design and corresponding manufacturing process |
DE10042226A1 (en) * | 2000-08-28 | 2002-03-28 | Infineon Technologies Ag | Source down power MOSFET for use in semiconductors has a rear side with a p-type substrate for embedding an N-type source area short-circuited with the substrate via a non-rectifying connection |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7833863B1 (en) | 2003-12-02 | 2010-11-16 | Vishay-Siliconix | Method of manufacturing a closed cell trench MOSFET |
US7344945B1 (en) | 2004-05-13 | 2008-03-18 | Vishay-Siliconix | Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor |
US8183629B2 (en) | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
DE112005003584B4 (en) * | 2005-05-24 | 2011-06-16 | Vishay-Siliconix, Santa Clara | A method of fabricating a trench metal oxide semiconductor field effect transistor |
CN101208803B (en) * | 2005-05-24 | 2012-05-30 | 维税-希力康克斯公司 | Groove metal oxide semiconductor field effect transistor |
WO2006126998A1 (en) * | 2005-05-24 | 2006-11-30 | Vishay-Siliconix | Trench metal oxide semiconductor field effect transistor |
US8471390B2 (en) | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
US8697571B2 (en) | 2006-05-12 | 2014-04-15 | Vishay-Siliconix | Power MOSFET contact metallization |
US8368126B2 (en) | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
US8883580B2 (en) | 2007-04-19 | 2014-11-11 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
US10032901B2 (en) | 2009-10-30 | 2018-07-24 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
US8604525B2 (en) | 2009-11-02 | 2013-12-10 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
US9443959B2 (en) | 2009-11-02 | 2016-09-13 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
US9064896B2 (en) | 2009-11-02 | 2015-06-23 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
US9425304B2 (en) | 2014-08-21 | 2016-08-23 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
US9716166B2 (en) | 2014-08-21 | 2017-07-25 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
US10181523B2 (en) | 2014-08-21 | 2019-01-15 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
Also Published As
Publication number | Publication date |
---|---|
DE10239310B4 (en) | 2005-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102011087845B4 (en) | LATERAL TRANSISTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF | |
DE19949364B4 (en) | Semiconductor device with MOS-gate control and trench structure and method of manufacture | |
DE4011276C2 (en) | Insulated gate field effect transistor (IGFET) and method for its manufacture | |
DE102006036347B4 (en) | Semiconductor device with a space-saving edge structure | |
DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
DE19642538A1 (en) | Semiconducting device | |
DE102006029701B4 (en) | Semiconductor component and method for producing a semiconductor device | |
EP1181712B1 (en) | Low-resistance vdmos semiconductor component | |
DE10214175B4 (en) | By field effect controllable semiconductor device and method for its production | |
DE10134444A1 (en) | Semiconductor device for reducing junction leakage current and narrow width effect comprises channel stop impurity region self-aligned by spacer and locally formed only at lower portion of isolation region | |
DE10239310B4 (en) | Method for producing an electrically conductive connection between a first and a second buried semiconductor layer | |
DE112018007354T5 (en) | SILICON CARBIDE SEMICONDUCTOR UNIT AND MANUFACTURING METHOD FOR THE SAME | |
DE19618866B4 (en) | Method for producing a component isolation in a semiconductor component | |
DE3728849C2 (en) | MIS (metal insulator semiconductor) semiconductor device and method of manufacturing the same | |
DE4130890A1 (en) | METHOD FOR PRODUCING A CONDENSER USING THE FIELD EFFECT TRANSISTOR PROCESS AND STRUCTURE PRODUCED BY THE METHOD | |
DE102004009521A1 (en) | High-voltage PMOS transistor | |
DE102006045126B4 (en) | Method for producing a connection electrode for two semiconductor zones arranged one above the other | |
DE19957123B4 (en) | Method for producing a cell arrangement for a dynamic semiconductor memory | |
DE10004984A1 (en) | Vertical semiconductor device with source-down design and corresponding manufacturing process | |
DE10224201B4 (en) | Semiconductor device with breakdown current path and manufacturing method thereof | |
DE102004052643B4 (en) | Method for producing a lateral trench transistor | |
DE102004009323B4 (en) | Vertical trenched DMOS transistor and method of making the same | |
WO2004114408A1 (en) | Integrated circuit arrangement with npn and pnp bipolar transistors and corresponding production method | |
EP0859401B1 (en) | Semiconductor device with a self-aligned structure | |
DE19957303B4 (en) | MOS transistor and method for its production |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |