DE10239310A1 - Production of an electrically conducting connection during the production of a source-down transistor comprises forming a recess extending from the front side up to a first layer - Google Patents

Production of an electrically conducting connection during the production of a source-down transistor comprises forming a recess extending from the front side up to a first layer Download PDF

Info

Publication number
DE10239310A1
DE10239310A1 DE10239310A DE10239310A DE10239310A1 DE 10239310 A1 DE10239310 A1 DE 10239310A1 DE 10239310 A DE10239310 A DE 10239310A DE 10239310 A DE10239310 A DE 10239310A DE 10239310 A1 DE10239310 A1 DE 10239310A1
Authority
DE
Germany
Prior art keywords
layer
zone
recess
dopant atoms
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10239310A
Other languages
German (de)
Other versions
DE10239310B4 (en
Inventor
Hermann Dr. Fischer
Wolfgang Dr. Werner
Thorsten Dr. Mayer
Werner Dr. Kanert
Josef Fugger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10239310A priority Critical patent/DE10239310B4/en
Publication of DE10239310A1 publication Critical patent/DE10239310A1/en
Application granted granted Critical
Publication of DE10239310B4 publication Critical patent/DE10239310B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

Production of conducting connection between first trenched layer (2) of first conductivity arranged at distance from front side (101) of semiconductor body (100) and second layer (4) of second conductivity comprises forming recess from front side to first layer, and doping via recess into boundary region between first and second layer to produce strongly doped connecting zone (3). Production of an electrically conducting connection between a first trenched layer (2) of first conductivity arranged at a distance from a front side (101) of a semiconductor body (100) and a second layer (4) of a second conductivity comprises forming a recess (6) extending from the front side up to the first layer, and introducing doping atoms of first and second conductivity via the recess into a boundary region between the first layer and the second layer to produce a connecting zone (3) in the boundary region which is more strongly doped than the first layer forming a tunnel diode with the second layer.

Description

Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen HalbleiterschichtProcess for producing an electrical conductive connection between a first and a second buried Semiconductor layer

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht in einem Halbleiterkörper.The present invention relates to a method for producing an electrically conductive connection between a first and a second buried semiconductor layer in a semiconductor body.

Eine derartige elektrisch leitende Verbindung ist beispielsweise bei einem sogenannten Source-Down-Transistor zwischen der Body-Zone und der Source-Zone erforderlich. Bei Source-Down-Transistoren befindet sich die Source-Zone im Bereich einer Rückseite eines Halbleiterkörpers, an die sich nach oben hin die Body-Zone und die Driftzone anschließen, wobei die Drain-Zone des Transistors in der Driftzone im Bereich der Vorderseite des Halbleiterkörpers angeordnet ist. Die Prozessschritte für die Herstellung eines solchen Transistors werden üblicherweise über die Vorderseite des Halbleiterkörpers bzw. des Wafers, in dem eine Vielzahl von Halbleiterkörpern bzw. Chips miteinander verbunden sind, bevor sie vereinzelt werden, durchgeführt. Ein Wechsel von einer Vorderseitenbearbeitung auf eine Rückseitenbearbeitung eines solchen Wafers ist sehr zeitaufwendig und damit teuer.Such an electrically conductive Connection is, for example, in a so-called source-down transistor required between the body zone and the source zone. With source-down transistors the source zone is located in the area of a rear side of a semiconductor body which join the body zone and the drift zone upwards, whereby the drain zone of the transistor in the drift zone in the area of the front of the semiconductor body is arranged. The process steps for making one Transistors are usually used on the Front of the semiconductor body or the wafer in which a multiplicity of semiconductor bodies or Chips are connected together before they are separated. On Change from front processing to rear processing such a wafer is very time consuming and therefore expensive.

Eine elektrisch leitende Verbindung zwischen der im Bereich der Rückseite des Halbleiterkörpers angeordneten Source-Zone und der vergrabenen Body-Zone ist auch bei Source-Down-MOSFET erforderlich, um in hinlänglich bekannter Weise die Wirkung eines parasitären Bipolartransistors zu eliminieren, der durch die Abfolge der Source-Zone, der komplementär zu der Source-Zone dotierten Body-Zone und der komplementär zu der Body-Zone dotierten Drift-Zone und Drain-Zone gebildet ist.An electrically conductive connection between that in the area of the back of the semiconductor body arranged source zone and the buried body zone is also at source-down MOSFET required to the in a well known manner Effect of a parasitic Eliminate bipolar transistor by the sequence of the source zone that complementary to the source zone doped body zone and complementary to that Body zone doped drift zone and drain zone is formed.

Ziel der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht, insbesondere zwischen einer Body-Zone und einer Source-Zone eines Source-Down-Transistors, zur Verfügung zu stellen.The aim of the present invention is it, therefore, a method of making an electrically conductive Connection between a first and a second buried semiconductor layer, in particular between a body zone and a source zone Source-down transistor.

Dieses Ziel wird durch ein Verfahren gemäß der Merkmale des Patentanspruchs 1 und durch ein Verfahren gemäß der Merkmale des Patentanspruchs 7 erreicht. Vorteilhafte Ausgestaltungen der erfindungsgemäßen Verfahren sind Gegenstand der Unteransprüche.This goal is achieved through a process according to the characteristics of claim 1 and by a method according to the features of claim 7 achieved. Advantageous refinements of the method according to the invention are the subject of the subclaims.

Das erfindungsgemäße Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite eines Halbleiterkörpers angeordneten ersten vergrabenen Schicht eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht eines zweiten Leitungstyps umfasst das Herstellen einer Aussparung, die sich ausgehend von der Vorderseite bis in die erste Schicht erstreckt, und das Einbringen von Dotierstoffatomen des ersten oder zweiten Leitungstyps über die Aussparung in einen Grenzbereich zwischen der ersten Schicht und der zweiten Schicht, um eine stärker als die erste Schicht dotierte Verbindungszone in dem Grenzbereich zu erzeugen, die mit der zweiten Schicht eine Tunneldiode bildet. Die elektrisch leitende Verbindung zwischen der ersten Schicht und der zweiten Schicht erfolgt bei dem erfindungsgemäßen Halbleiterbauelement über diese Tunneldiode, wobei die Verbindungsschicht und die zweite Schicht zur Bildung einer solchen Tunneldiode geeignet dotiert sind.The manufacturing method according to the invention an electrically conductive connection between one spaced to a front side of a semiconductor body arranged first buried layer a first conduction type and a second one following the first layer A layer of a second conduction type comprises producing one Recess that extends from the front to the first Layer extends, and the introduction of dopant atoms first or second line type via the recess in a border area between the first layer and the second layer to a stronger than to produce the first layer doped connection zone in the border area, which forms a tunnel diode with the second layer. The electric conductive connection between the first layer and the second In the semiconductor component according to the invention, the layer takes place over this Tunnel diode, the connection layer and the second layer are suitably doped to form such a tunnel diode.

Die Dotierstoffkonzentration in der Verbindungszone ist vorzugsweise wesentlich größer als die Dotierstoffkonzentration an Dotierstoffatomen des ersten Leitungstyps in der ersten Schicht.The dopant concentration in the The connection zone is preferably substantially larger than the dopant concentration of dopant atoms of the first conductivity type in the first layer.

Das Einbringen der Dotierstoffatome in den Grenzbereich zwischen der ersten und der zweiten Schicht erfolgt beispielsweise mittels eines Implantationsverfahrens, bei welchem Dotierstoffatome oder Dotierstoffionen über den Boden der Aussparung in den Grenzbereich zwischen der ersten und zweiten Schicht implantiert werden. Die Implantationsenergie ist dabei so gewählt, dass die Dotierstoffatome vom Boden der Aussparung, der oberhalb der zweiten Schicht liegt, bis in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht vordringen. An diesen Implantationsschritt schließt sich vorzugsweise ein Aktivierungsschritt an, mit welchem die eingebrachten Dotierstoffatome in das Kristallgitter des Halbleiterkörpers eingebaut und damit elektrisch aktiviert werden. Während dieses Aktivierungsschrittes wird der Halbleiterkörper beispielsweise für sehr kurze Zeit mittels eines RTP-Verfahrens (RTP = Rapid Thermal Processing) innerhalb sehr kurzer Zeit aufgeheizt und innerhalb sehr kurzer Zeit wieder abgekühlt.The introduction of the dopant atoms in the border area between the first and the second layer takes place, for example, by means of an implantation process, at which dopant atoms or dopant ions over the bottom of the recess implanted in the border area between the first and second layers become. The implantation energy is chosen so that the dopant atoms from the bottom of the recess above the second layer lies in the border area between the first Layer and the second layer. At this implantation step includes preferably an activation step with which the introduced Dopant atoms built into the crystal lattice of the semiconductor body and thus be activated electrically. During this activation step the semiconductor body for example for very short time using an RTP process (RTP = Rapid Thermal Processing) heated up within a very short time and within cooled down again in a very short time.

Eine weitere Möglichkeit zum Einbringen der Dotierstoffatome in den Grenzbereich zwischen der ersten und zweiten Schicht besteht darin, den Boden der Aussparung mit einer Dotierstoffatome enthaltenden Schicht zu belegen und die Dotierstoffatome anschließend mittels eines Temperaturschrittes indem Halbleitermaterial bis in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht einzutreiben. Zur Herstellung einer p-dotierten Verbindungszone kann als Material für die Belegung des Bodens der Aussparung beispielsweise Borsilikatglas (BSG) oder Borphosphorsilikatglas (BPSG) gewählt werden.Another possibility for introducing the dopant atoms in the border area between the first and second layers therein the bottom of the recess containing a dopant atom To occupy the layer and then the dopant atoms a temperature step in the semiconductor material to the limit between the first layer and the second layer. To produce a p-doped connection zone can be used as the material for the Covering the bottom of the recess, for example, borosilicate glass (BSG) or boron phosphor silicate glass (BPSG) can be selected.

Ein weiteres Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite eines Halbleiterkörpers angeordneten ersten vergrabenen Schicht eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht eines zweiten Leitungstyps umfasst das Herstellen einer Aussparung, die sich ausgehend von der Vorderseite durch die erste Schicht bis in die zweite Schicht erstreckt, und das Herstellen einer elektrisch leitenden Verbindungsschicht an in der Aussparung freiliegende Flächen im Bereich der ersten Schicht und der zweiten Schicht.Another method for producing an electrically conductive connection between a first buried layer of a first conduction type arranged at a distance from a front side of a semiconductor body and a second layer of a second conduction type adjoining the first layer comprises the production of a recess that extends from the front side the first layer extends into the second layer, and the production of an electrically conductive connection layer is exposed in the recess de areas in the area of the first layer and the second layer.

Vorzugsweise wird dabei vor dem Herstellen der Verbindungsschicht ein in der Aussparung freiliegender Bereich der ersten Schicht mit Dotierstoffatomen des ersten Leitungstyps stärker dotiert, um in der ersten Schicht in dem Bereich, in dem später die Verbindungsschicht aufgebracht wird, eine stärker dotierte Kontaktzone zu erzeugen.Preferably, before the Connection layer an area of the exposed in the recess first layer heavily doped with dopant atoms of the first conductivity type, around in the first layer in the area where the connection layer will later be is applied, a more heavily endowed Generate contact zone.

Bei einer Ausführungsform dieses Verfahrens ist vorgesehen, die Aussparung zweistufig zu erzeugen, wobei zunächst ein erster Aussparungsabschnitt erzeugt wird, der bis in die erste Schicht reicht und der oberhalb der zweiten Schicht endet, und wobei ausgehend von einem Boden des ersten Aussparungsabschnittes ein zweiter Aussparungsabschnitt erzeugt wird, der bis in die zweite Schicht reicht und dessen Seitenwände wenigstens teilweise durch die elektrisch leitende Verbindungsschicht überdeckt wird.In one embodiment of this method it is intended to produce the recess in two stages, starting with a first recess section is generated, which extends into the first layer enough and that ends above the second layer, and starting from a second recess section is produced from a bottom of the first recess section that extends into the second layer and at least its side walls is partially covered by the electrically conductive connection layer.

Vorzugsweise werden die Seitenwände des ersten Aussparungsabschnitts mit einer Schutzschicht überdeckt, wobei nach dem Herstellen des zweiten Aussparungsabschnittes Dotierstoffatome des ersten Leitungstyps in die erste Schicht eingebracht werden, um eine stärker dotierte Kontaktzone zu erhalten. Die Schutzschicht im Bereich des ersten Aussparungsabschnittes verhindert dabei, dass in diesem Bereich des ersten Aussparungsabschnittes ebenfalls Dotierstoffatome in den Halbleiterkörper eingebracht werden. Die in dem ersten Aussparungsabschnitt aufgebrachte Schutzschicht umfasst beispielsweise eine Oxidschicht und eine Nitridschicht.Preferably the side walls of the first Recess section covered with a protective layer, after the manufacture of the second recess section dopant atoms of the first conductivity type be introduced into the first layer to make a more doped Get contact zone. The protective layer in the area of the first recess section also prevents that in this area of the first recess section Dopant atoms are introduced into the semiconductor body. The comprises protective layer applied in the first recess section for example an oxide layer and a nitride layer.

Die elektrisch leitende Verbindungsschicht besteht bei Verwendung von Silizium als Halbleitermaterial für die erste und zweite Schicht beispielsweise aus einem Silizid, wie z.B. Wolframsilizid (WoSi) oder Tantalsilizid (TaSi).The electrically conductive connection layer exists when using silicon as the semiconductor material for the first and second layer of, for example, a silicide, e.g. tungsten silicide (WoSi) or tantalum silicide (TaSi).

Die erfindungsgemäßen Verfahren eignen sich insbesondere zur Herstellung einer elektrisch leitenden Verbindung zwischen der vergrabenen Body-Zone und der Source-Zone eines Source-Down-Transistors, bei dem sich die Source-Zone im Bereich der Rückseite des Halbleiterkörpers bzw. Wafers befindet und bei dem sich die Body-Zone nach oben hin an die Source-Zone anschließt. Die Herstellung der elektrisch leitenden Verbindung ist bei Anwendung des erfindungsgemäßen Verfahrens über die Vorderseite des Halbleiterkörpers bzw. Wafers möglich, so dass diese Verfahrensschritte im Zuge der übrigen Prozessschritte zur Herstellung des Source-Down-Transistors mit Bearbeitung von der Vorderseite her durchgeführt werden können.The methods according to the invention are particularly suitable to establish an electrically conductive connection between the buried body zone and the source zone of a source-down transistor, in which the source zone is in the area of the back of the semiconductor body or wafer and where the body zone is up to the source zone followed. The establishment of the electrically conductive connection is in use of the method according to the invention Front of the semiconductor body or wafers possible, so that these process steps in the course of the remaining process steps Manufacture of the source-down transistor with machining from the front done here can be.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigtThe present invention is hereinafter described in embodiments explained in more detail with reference to figures. In shows the figures

1 einen Halbleiterkörper mit einer vergrabenen dotierten Halbleiterschicht und einer sich an die vergrabene Schicht anschließenden weiteren Halbleiterschicht in Seitenansicht im Querschnitt während verschiedener Verfahrensschritte zur Herstellung einer elektrisch leitenden Verbindung zwischen der vergrabenen Schicht und der weiteren Schicht, 1 a semiconductor body with a buried doped semiconductor layer and a further semiconductor layer adjoining the buried layer in a side view in cross section during various method steps for producing an electrically conductive connection between the buried layer and the further layer,

2 einen Halbleiterkörper mit einer vergrabenen dotierten Halbleiterschicht während gegenüber 1 abgewandelter Verfahrensschritte zur Herstellung einer elektrisch leitenden Verbindung zwischen der vergrabenen Schicht und einer weiteren Halbleiterschicht, 2 a semiconductor body with a buried doped semiconductor layer while opposite 1 modified method steps for producing an electrically conductive connection between the buried layer and a further semiconductor layer,

3 einen Source-Down-Transistor in Seitenansicht im Querschnitt mit einer erfindungsgemäß hergestellten elektrisch leitenden Verbindung zwischen der Body-Zone und der Source-Zone des Transistors, 3 4 shows a side view of a source-down transistor in cross section with an electrically conductive connection between the body zone and the source zone of the transistor,

4 einen Halbleiterkörper mit einer vergrabenen dotierten Halbleiterschicht und einer sich an die vergrabene Schicht anschließenden weiteren Halbleiterschicht und mit einer elektrisch leitenden Verbindungszone zwischen der vergrabenen Schicht und der weiteren Schicht, die mittels eines weiteren erfindungsgemäßen Verfahrens hergestellt wurde, 4 a semiconductor body with a buried doped semiconductor layer and a further semiconductor layer adjoining the buried layer and with an electrically conductive connection zone between the buried layer and the further layer, which was produced by means of a further method according to the invention,

5 Halbleiterkörper in Seitenansicht im Querschnitt während verschiedener Verfahrensschritte zur Herstellung einer Verbindungszone gemäß 4, 5 Semiconductor body in side view in cross section during various process steps for producing a connection zone according to 4 .

6 einen Source-Down-Transistor in Seitenansicht im Querschnitt mit einer mittels des weiteren erfindungsgemäßen Verfahrens hergestellten elektrisch leitenden Verbindung zwischen der Source-Zone und der vergrabenen Body-Zone des Transistors. 6 a source-down transistor in side view in cross section with an electrically conductive connection made by means of the further inventive method between the source zone and the buried body zone of the transistor.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Strukturelemente mit gleicher Bedeutung.Designate in the figures, if not specified otherwise, same reference numerals, same structural elements with the same meaning.

Ein erstes Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung einer elektrisch leitenden Verbindung zwischen einer vergrabenen Halbleiterschicht 2 eines ersten Leitungstyps und einer sich an die vergrabene Schicht 2 anschließenden Halbleiterschicht 4 eines zweiten Leitungstyps wird nachfolgend anhand der 1a bis 1c erläutert.A first exemplary embodiment of a method according to the invention for producing an electrically conductive connection between a buried semiconductor layer 2 a first conduction type and one attached to the buried layer 2 subsequent semiconductor layer 4 of a second line type is subsequently based on the 1a to 1c explained.

1a zeigt einen Querschnitt durch einen Halbleiterkörper 100, der in dem Ausführungsbeispiel drei Halbleiterschichten 2, 4, 5 umfasst, nämlich eine vergrabene dotierte Halbleiterschicht 2 eines ersten Leitungstyps, die in vertikaler Richtung beabstandet zu einer Vorderseite 101 des Halbleiterkör pers 100 angeordnet ist. Ausgehend von der Vorderseite 101 schließt sich an diese vergrabene erste Halbleiterschicht 2 nach unten eine zweite Halbleiterschicht 4 an, die im Bereich einer Rückseite des Halbleiterkörpers 100 freiliegen kann, die jedoch auch als vergrabene Schicht ausgebildet sein kann, indem sich nach unten weitere Halbleiterschichten an diese zweite Schicht 4 anschließen, was in 1a nicht explizit dargestellt ist. Zwischen der vergrabenen ersten Schicht 2 und der Vorderseite 101 befindet sich eine weitere Halbleiterschicht 5, die mit Dotierstoffatomen des ersten Leitungstyps dotiert, mit Dotierstoffatomen des zweiten Leitungstyps dotiert oder undotiert sein kann. 1a shows a cross section through a semiconductor body 100 , the three semiconductor layers in the embodiment 2 . 4 . 5 comprises, namely a buried doped semiconductor layer 2 a first conduction type that is vertically spaced from a front 101 of the semiconductor body pers 100 is arranged. Starting from the front 101 follows this buried first semiconductor layer 2 down a second semiconductor layer 4 at that in the area of a back of the semiconductor body 100 can be exposed, but can also be formed as a buried layer, by further semiconductor layers attached to this second layer 4 connect what's in 1a is not explicitly shown. Between the buried first layer 2 and the front 101 there is another semiconductor layer 5 that with dopant atoms doped of the first conductivity type, doped with dopant atoms of the second conductivity type or can be undoped.

Zur Herstellung einer elektrisch leitenden Verbindung zwischen der ersten Schicht 2 und der zweiten Schicht 4 wird zunächst eine Aussparung 6 ausgehend von der Vorderseite 101 in den Halbleiterkörper 100 eingebracht, die bis in die erste Schicht 2 reicht, wobei die Aussparung 6 in vertikaler Richtung des Halbleiterkörpers 100 oberhalb der zweiten Schicht 4 endet. Der Halbleiterkörper 100 mit dem Graben 6 ist in 1b dargestellt.To establish an electrically conductive connection between the first layer 2 and the second layer 4 first becomes a recess 6 starting from the front 101 in the semiconductor body 100 introduced that into the first layer 2 enough, the recess 6 in the vertical direction of the semiconductor body 100 above the second layer 4 ends. The semiconductor body 100 with the trench 6 is in 1b shown.

Als nächstes schließen sich anhand von 1c erläuterte Verfahrensschritte an, bei denen Dotierstoffatome des ersten oder zweiten Leitungstyps in einen Grenzbereich zwischen der ersten Schicht 2 und der zweiten Schicht 4 eingebracht werden, wie dies in 1c dargestellt ist. Das Einbringen dieser Dotierstoffatome zur Erzeugung der Verbindungszone 3 erfolgt beispielsweise mittels eines Implantationsverfahrens, indem der Boden der Aussparung 6 mit Dotierstoffatomen des ersten oder zweiten Leitungstyps bestrahlt wird, wobei diese Dotierstoffatome in den Grenzbereich zwischen der ersten Schicht 2 und der zweiten Schicht 4 vordringen, um die Verbindungszone 3 zu bilden. Zur Herstellung einer p-dotierten Verbindungszone werden Akzeptoratome, beispielsweise Bor, mit einer hohen Bestrahlungsdosis, beispielsweise im Bereich von 5·1015 cm–2 in den Grenzbereich zwischen der ersten und zwei ten Halbleiterschicht 2, 4 implantiert. Die Implantationsenergie ist dabei so gewählt, dass die Dotierstoffatome ausgehend von dem Aussparungsboden 61 bis in den Grenzbereich, in dem die Verbindungszone 3 gebildet wird, vordringen.Next, close using 1c explained method steps in which dopant atoms of the first or second conductivity type in a boundary region between the first layer 2 and the second layer 4 be brought in like this in 1c is shown. The introduction of these dopant atoms to create the connection zone 3 takes place, for example, by means of an implantation process, by the bottom of the recess 6 is irradiated with dopant atoms of the first or second conductivity type, these dopant atoms in the boundary region between the first layer 2 and the second layer 4 advance to the connection zone 3 to build. In order to produce a p-doped connection zone, acceptor atoms, for example boron, with a high radiation dose, for example in the range from 5 × 10 15 cm −2, are in the boundary region between the first and second semiconductor layers 2 . 4 implanted. The implantation energy is chosen so that the dopant atoms start from the recess bottom 61 up to the border area where the connection zone 3 is formed.

Um eine Implantation von Dotierstoffatomen in die Halbleiterschicht 5 zu vermeiden, wird vor der Implantation vorzugsweise eine Schutzschicht 62, beispielsweise eine Oxidschicht, an den Seitenwänden der Aussparung 6 erzeugt.An implantation of dopant atoms in the semiconductor layer 5 To avoid this, a protective layer is preferred before implantation 62 , for example an oxide layer, on the side walls of the recess 6 generated.

An die Implantation der Dotierstoffatome schließt sich vorzugsweise ein Temperaturschritt, insbesondere ein RTP-Schritt an, bei dem der Halbleiterkörper innerhalb sehr kurzer Zeit aufgeheizt und innerhalb sehr kurzer Zeit wieder abgekühlt wird, um dadurch die Dotierstoffatome elektrisch zu aktivieren. Für eine solche Aktivierung ist lediglich ein niedriges Temperaturbudget erforderlich, sodass hierfür ein RTP-Schritt ausreichend ist.The implantation of the dopant atoms follows preferably a temperature step, in particular an RTP step at which the semiconductor body heated up in a very short time and within a very short time Time cooled down again to thereby electrically activate the dopant atoms. For one Activation only requires a low temperature budget, so for this one RTP step is sufficient.

Die mittels des erfindungsgemäßen Verfahrens hergestellte elektrisch leitende Verbindung 3 ist als hochdotierte Halbleiterzone ausgebildet, die einen Tunnelkontakt zwischen der ersten vergrabenen Halbleiterschicht 2 und der sich an die vergrabene Schicht 2 anschließenden Halbleiterschicht 4 bildet. Die zweite Halbleiterschicht 4 weist eine zur Bildung dieses Tunnelkontaktes ausreichend hohe Dotierung auf. Diese zweite Halbleiterschicht 4 wird beispielsweise durch ein Halbleitersubstrat gebildet, auf dem die erste Schicht 4 durch Epitaxie aufgebracht ist. Derartige Halbleitersubstrate sind üblicherweise hoch dotiert, so dass bereits eine der Voraussetzungen zur Bildung des Tunnelkontaktes erfüllt sind. Die andere Voraussetzung wird durch die Verbindungszone 3 geschaffen, die höher als die erste Halbleiterschicht 2 dotiert ist. Die Dotierungskonzentrationen der Verbindungszone 3 und der zweiten Halbleiterschicht 4 sind vorzugsweise gleich hoch und betragen vorzugsweise mehr als 1019 cm–3, vorzugsweise zwischen 2·1020 cm–3 und 8·1020 cm–3.The electrically conductive connection 3 produced by means of the method according to the invention is designed as a highly doped semiconductor zone which has a tunnel contact between the first buried semiconductor layer 2 and the buried layer 2 subsequent semiconductor layer 4 forms. The second semiconductor layer 4 has a sufficiently high doping to form this tunnel contact. This second semiconductor layer 4 is formed, for example, by a semiconductor substrate on which the first layer 4 is applied by epitaxy. Such semiconductor substrates are usually highly doped, so that one of the requirements for forming the tunnel contact is already met. The other requirement is through the connection zone 3 created higher than the first semiconductor layer 2 is endowed. The doping concentrations of the connection zone 3 and the second semiconductor layer 4 are preferably of the same height and are preferably more than 10 19 cm -3 , preferably between 2 × 10 20 cm -3 and 8 × 10 20 cm -3 .

Derartige Tunnelkontakte bzw. Tunneldioden besitzen innerhalb eines um den Nullpunkt gelegenen Spannungsbereich bekanntlich eine Widerstandcharakteristik und eignen sich deshalb zum elektrisch leitenden Verbinden der ersten Halbleiterschicht 2 und der zweiten Halbleiterschicht 4.Such tunnel contacts or tunnel diodes are known to have a resistance characteristic within a voltage range around the zero point and are therefore suitable for the electrically conductive connection of the first semiconductor layer 2 and the second semiconductor layer 4 ,

Eine Abwandlung des in 1a dargestellten Verfahrens wird nachfolgend anhand der 2a und 2b erläutert.A modification of the in 1a method described below is based on the 2a and 2 B explained.

2a zeigt den Halbleiterkörper 100 nach dem Herstellen der Aussparung 6, die ausgehend von der Vorderseite 101 bis in die erste Schicht 2 reicht und die oberhalb der zweiten Schicht 4 endet. Auf dem Boden 61 dieser Aussparung wird eine Dotierstoffatome enthaltende Schicht 63 abgeschieden, wie dies in 2a im Ergebnis dargestellt ist. Ein Dotierstoffatome des p-Typs enthaltendes Material ist beispielsweise Borsilikatglas (BSG) oder Borphosphorsilikatglas (BPSG). 2a shows the semiconductor body 100 after making the recess 6 that start from the front 101 down to the first shift 2 enough and that above the second layer 4 ends. On the ground 61 This recess becomes a layer containing dopant atoms 63 deposited like this in 2a is shown in the result. A material containing p-type dopant atoms is, for example, borosilicate glass (BSG) or borophosphosilicate glass (BPSG).

Die Anordnung gemäß 2a mit dem Dotierstoffatome enthaltenden Material 63 am Boden der Aussparung 6 wird anschließend einem Temperaturprozess unterworfen, um die Dotierstoffatome in die erste Schicht 2 und die zweite Schicht 4 auszutreiben und so eine stark dotierte Verbindungszone 3 zwischen der ersten Schicht 2 und der zweiten Schicht 4 zu erzeugen.The arrangement according to 2a with the material containing dopant atoms 63 at the bottom of the recess 6 is then subjected to a temperature process to place the dopant atoms in the first layer 2 and the second layer 4 drive out and so a heavily doped connection zone 3 between the first layer 2 and the second layer 4 to create.

Relevant für das anhand der 2a und 2b erläuterte Verfahren ist, dass das die Dotierstoffatome enthaltende Material 63 auf den Boden der Aussparung aufgebracht wird. Da bei üblichen Abscheideprozessen hierfür geeigneter Materialien, beispielsweise BSG oder BPSG, ein Aufbringen auf die Seitenwände der Aussparung 6 nicht vollständig verhindert werden kann, wird vor dem Abscheideschritt vorzugsweise eine Schutzschicht 64 auf die Seitenwände des Grabens aufgebracht, die während des Diffusionsschrittes ein Dotieren der Halbleiter schicht 5 verhindert. Diese Schutzschicht ist in 2a mit dem Bezugszeichen 64 bezeichnet.Relevant for that based on the 2a and 2 B The method explained is that the material containing the dopant atoms 63 is applied to the bottom of the recess. Since, in conventional deposition processes, materials suitable for this purpose, for example BSG or BPSG, are applied to the side walls of the recess 6 cannot be completely prevented, a protective layer is preferably used before the deposition step 64 applied to the side walls of the trench, which layer doping the semiconductor during the diffusion step 5 prevented. This protective layer is in 2a with the reference symbol 64 designated.

3 zeigt in Seitenansicht im Querschnitt einen Source-Down-MOS-Transistor mit einer gemäß dem anhand von 1 erläuterten Verfahren hergestellten Verbindungszone zwischen einer vergrabenen Body-Zone 2 und einer Source-Zone 4. Der MOSFET ist in dem Ausführungsbeispiel als n-leitender Graben-MOSFET (Trench-MOSFET) ausgebildet. Die Source-Zone 4 ist dabei im Bereich der Rückseite des Halbleiterkörpers 100 angeordnet und ist beispielsweise durch ein stark n-dotiertes Halbleitersubstrat gebildet. Auf diese Source-Zone 4 ist eine p-dotierte Body-Zone 2 aufgebracht, die beispielsweise mittels eines Epitaxieverfahrens hergestellt wurde. An diese Body-Zone 2 schließt sich nach oben hin eine schwach n-dotierte Driftzone 5 an, die beispielsweise ebenfalls mittels eines Epitaxieverfahrens hergestellt wurde. Im Bereich der Vorderseite 101 des Halbleiterkörpers sind in diese Driftzone stark n-dotierte Drain-Zonen vorhanden. 3 shows a side view in cross section of a source-down MOS transistor with a according to the 1 explained method produced connection zone between a buried body zone 2 and a source zone 4 , In the exemplary embodiment, the MOSFET is designed as an n-type trench MOSFET (trench MOSFET). The source zone 4 is in the area of the back of the semiconductor body 100 arranged and is for example by a heavily n-doped semi-lead ter substrate formed. To this source zone 4 is a p-doped body zone 2 applied, which was produced for example by means of an epitaxy process. To this body zone 2 a weakly n-doped drift zone closes at the top 5 which, for example, was also produced using an epitaxial process. In the area of the front 101 of the semiconductor body, heavily n-doped drain zones are present in this drift zone.

Ausgehend von der Vorderseite 101 erstrecken sich Gräben mit darin ausgebildeten Gate-Elektroden 11 durch die Driftzone 5 und die Body-Zone 2 bis in die Source-Zone 4. Die Gate-Elektroden 11 sind mittels Isolationsschichten 12, beispielsweise Oxidschichten, gegenüber dem Halbleiterkörper 100 isoliert und bestehen beispielsweise aus Polysilizium. Die Vorderseite 101 ist mit einer Isolationsschicht 10 überdeckt, wobei diese Isolationsschicht 10 nicht näher dargestellte Kontaktlöcher zum Kontaktieren der Drain-Zonen 9 aufweist.Starting from the front 101 trenches extend with gate electrodes formed therein 11 through the drift zone 5 and the body zone 2 down to the source zone 4 , The gate electrodes 11 are by means of insulation layers 12 , for example oxide layers, with respect to the semiconductor body 100 insulated and consist for example of polysilicon. The front 101 is with an insulation layer 10 covered, this insulation layer 10 Contact holes, not shown, for contacting the drain zones 9 having.

Die Aussparung 6, die zur Erzeugung der Verbindungszone 3 ausgehend von der Vorderseite 101 hergestellt wurde, verläuft bei dem MOSFET gemäß 3 in lateraler Richtung zwischen zwei Steuerelektroden 11 und wurde nach Abschluss der Verfahrensschritte zur Herstellung der Verbindungszone 3 mit einem Isolationsmaterial 65 aufgefüllt.The recess 6 that are used to create the connection zone 3 starting from the front 101 was produced in accordance with the MOSFET 3 in the lateral direction between two control electrodes 11 and was used after the completion of the process steps to create the connection zone 3 with an insulation material 65 refilled.

Die Verfahrensschritte zur Herstellung der Verbindungszone 3 können vor den übrigen Verfahrensschritten, die erforderlich sind, um die Transistorstrukturen zu bilden, durchgeführt werden, diese Verfahrensschritte können auch nach den Verfahrensschritten zur Herstellung der Transistorstruktur durchgeführt werden, oder die Verfahrensschritte können gemeinsam durchgeführt werden, indem beispielsweise die Gräben für die Gate-Elektroden 11 und der Graben 6 während gemeinsamer Prozessschritte erzeugt werden.The process steps for establishing the connection zone 3 can be carried out before the other process steps required to form the transistor structures, these process steps can also be carried out after the process steps for producing the transistor structure, or the process steps can be carried out together, for example by trenches for the gate electrodes 11 and the ditch 6 are generated during common process steps.

4 zeigt einen Querschnitt durch einen Halbleiterkörper 100 mit einer vergrabenen dotierten Halbleiterschicht 2 des ersten Leitungstyps und einer sich bezogen auf die Vorderseite 101 nach unten an die vergrabene Schicht 2 anschließenden zweiten Halbleiterschicht 4 eines zweiten Leitungstyps und mit einer in einem Graben 7 angeordneten Verbindungszone 8 zur Herstellung einer elektrisch leitenden Verbindung zwischen der ersten und zweiten Schicht 2, 4. Der Graben 7 wird bei diesem Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen den Halbleiterschichten 2, 4 ausgehend von der Vorderseite 101 des Halbleiterkörpers 100 so erzeugt, dass er durch die erste Schicht 2 bis in die zweite Schicht 4 reicht. Anschließend wird die Verbindungsschicht 8, die beispielsweise aus einem Silizid besteht, an Seitenwänden des Grabens 7 benachbart zu der ersten Schicht 2 und der zweiten Schicht 4 abgeschieden, um eine elektrisch leitende Verbindung zwischen diesen Schichten 2, 4 zu gewährleisten. 4 shows a cross section through a semiconductor body 100 with a buried doped semiconductor layer 2 of the first line type and one related to the front 101 down to the buried layer 2 subsequent second semiconductor layer 4 of a second line type and with one in a trench 7 arranged connection zone 8th for establishing an electrically conductive connection between the first and second layers 2 . 4 , The ditch 7 is used in this method to produce an electrically conductive connection between the semiconductor layers 2 . 4 starting from the front 101 of the semiconductor body 100 generated so that it passes through the first layer 2 down to the second shift 4 enough. Then the connection layer 8th , which consists for example of a silicide, on the side walls of the trench 7 adjacent to the first layer 2 and the second layer 4 deposited to form an electrically conductive connection between these layers 2 . 4 to ensure.

Vorzugsweise wird die erste Schicht 2 im Bereich der Aussparung 7 stärker mit Dotierstoffatomen des ersten Leitungstyps dotiert, um stärker dotierte Kontaktzonen 21 zu erzeugen, die den elektrischen Widerstand zwischen der Verbindungsschicht 8 und der ersten Schicht 2 verringern und so die elektrisch leitende Verbindung zwischen den Halbleiterschichten 2, 4 verbessern.Preferably the first layer 2 in the area of the recess 7 more heavily doped with dopant atoms of the first conductivity type to more heavily doped contact zones 21 to generate the electrical resistance between the connection layer 8th and the first layer 2 reduce and so the electrically conductive connection between the semiconductor layers 2 . 4 improve.

Ein mögliches Verfahren zur Herstellung einer solchen Verbindungsschicht 8 wird nachfolgend anhand von 5 erläutert.A possible method for producing such a connection layer 8th is subsequently based on 5 explained.

5a zeigt den Halbleiterkörper 100 nach ersten Verfahrensschritten, bei denen ein erster Aussparungsabschnitt 71 ausgehend von der Vorderseite 101 erzeugt wurde, wobei dieser Aussparungsabschnit 71 bis in die erste Schicht 2 reicht, jedoch oberhalb der zweiten Schicht 4 endet. 5a shows the semiconductor body 100 after first process steps in which a first recess section 71 starting from the front 101 was generated, this recess section 71 down to the first shift 2 enough, but above the second layer 4 ends.

Anschließend wird, wie dies im Ergebnis in 5b dargestellt ist, eine Schutzschicht auf den Halbleiterkörper 100 und insbesondere in dem Aussparungsabschnitt 71 auf den Halbleiterkörper 100 aufgebracht, wobei diese Schutzschicht beispielsweise eine auf den Halbleiterkörper 100 aufgebrachte Oxidschicht 73 und eine auf die Oxidschicht 73 aufgebrachte Nitridschicht umfasst.Then, as the result in 5b is shown, a protective layer on the semiconductor body 100 and especially in the recess section 71 on the semiconductor body 100 applied, this protective layer, for example, one on the semiconductor body 100 applied oxide layer 73 and one on the oxide layer 73 applied nitride layer comprises.

Anschließend wird, wie in 5c dargestellt, ausgehend vom Boden des Aussparungsabschnittes 71 ein zweiter Aussparungsabschnitt 72 gebildet, der in vertikaler Richtung bis in die zweite Schicht 4 reicht. Dieser Aussparungsabschnitt 72 wird beispielsweise mittels eines anisotropen Ätzverfahrens hergestellt, wobei eine gestrichelt eingezeichnete Lackmaske 200 die Vorderseite 101 des Halbleiterkörpers während des Ätzverfahrens schützt.Then, as in 5c shown, starting from the bottom of the recess section 71 a second recess section 72 formed in the vertical direction up to the second layer 4 enough. This cutout section 72 is produced, for example, by means of an anisotropic etching process, with a paint mask shown in broken lines 200 the front 101 protects the semiconductor body during the etching process.

5d zeigt die Anordnung gemäß 5c nach weiteren Verfahrensschritten, bei denen die erste Schicht 2 im Bereich des zweiten Aussparungsabschnittes 72 stärker mit Dotierstoffatomen des ersten Leitungstyps dotiert wurde, um stärker dotierte Kontaktbereiche 21 des ersten Leitungstyps im Bereich des zweiten Aussparungsabschnittes 72 zu erzeugen. Anschließend wird auf freiliegenden Halbleiterbereichen in dem zweiten Aussparungsabschnitt 72 die Verbindungsschicht 8 erzeugt. Diese Verbindungsschicht 8 besteht bei Verwendung von Silizium als Halbleitermaterial beispielsweise aus einem Silizid wie z.B. Tantalsilizid oder Wolframsilizid. Zur Herstellung dieser Verbindungszone 8 wird Tantal oder Wolfram an Seitenwände im zweiten Aussparungsabschnitt 72 aufgebracht. 5d shows the arrangement according to 5c after further process steps in which the first layer 2 in the area of the second recess section 72 was doped more heavily with dopant atoms of the first conductivity type to more doped contact areas 21 of the first conduction type in the area of the second recess section 72 to create. Then on exposed semiconductor areas in the second recess section 72 the connection layer 8th generated. This connection layer 8th If silicon is used as the semiconductor material, it consists, for example, of a silicide such as, for example, tantalum silicide or tungsten silicide. To create this connection zone 8th becomes tantalum or tungsten on sidewalls in the second recess section 72 applied.

Die Herstellung der Kontaktzonen 21 erfolgt beispielsweise mittels eines Implantationsverfahrens, bei dem Dotierstoffatome schräg, also unter einem Winkel größer als Null Grad gegenüber der Senkrechten implantiert werden, oder indem ein Dotierstoffatome enthaltendes Material in den zweiten Aussparungsabschnitt 72 abgeschieden wird und anschließend ein Diffusionsprozess durchgeführt wird. Die Schutzschichten 73, 74 schützen dabei die Halbleiterschicht 5 vor einer Dotierung mit Dotierstoffatomen des ersten Leitungstyps. Unvermeidlich gelangen während dieser Dotierung auch Dotierstoffatome des ersten Leitungstyps in die zweite Schicht 4. Insbesondere dann, wenn diese zweite Schicht 4 die Source-Zone eines Source-Down-Transistors bildet, ist diese zweite Halbleiterschicht jedoch so stark mit Dotierstoffatomen des ersten Leitungstyps dotiert, dass die während des erläuterten Dotierungsprozesses eingebrachten Dotierstoffatome des zweiten Leitungstyps keine vollständige Umdotierung der Halbleiterschicht 4 bewirken können. Der Bereich, in den Dotierstoff atome des ersten Leitungstyps in die zweite Halbleiterschicht 4 während der Herstellung der Kontaktzone 21 eingebracht werden, ist in 5d gestrichelt eingezeichnet.The production of the contact zones 21 is carried out, for example, by means of an implantation method in which dopant atoms are implanted obliquely, that is to say at an angle greater than zero degrees with respect to the vertical, or by a material containing dopant atoms in the second recess section 72 is deposited and then a diffusion process is carried out. The protective layers 73 . 74 protect the semiconductor layer 5 before doping with dopant atoms of the first conductivity type. Inevitably succeeded during this doping also dopant atoms of the first conductivity type into the second layer 4 , Especially when this second layer 4 forms the source zone of a source-down transistor, this second semiconductor layer is, however, so heavily doped with dopant atoms of the first conductivity type that the dopant atoms of the second conductivity type introduced during the doping process explained do not completely redoping the semiconductor layer 4 can effect. The area in which dopant atoms of the first conductivity type enter the second semiconductor layer 4 during the creation of the contact zone 21 is introduced in 5d shown in dashed lines.

Abschließend wird der aus den Aussparungsabschnitten 71 und 72 gebildete Graben mit einem isolierenden Material 75, beispielsweise einem Halbleiteroxid, aufgefüllt.Finally, the cutout sections 71 and 72 formed trench with an insulating material 75 , for example a semiconductor oxide.

6 zeigt einen Source-Down-Transistor mit einer Verbindungszone 8 zwischen dessen Source-Zone 4 und dessen Body-Zone 2, die gemäß dem anhand von 5 erläuterten Verfahren hergestellt wurde. Die übrigen Strukturen des Transistors entsprechen den in 3 dargestellten Strukturen und sind mit entsprechenden Bezugszeichen versehen, sodass bezüglich dieser Transistorstrukturen auf 3 verwiesen wird. 6 shows a source-down transistor with a connection zone 8th between its source zone 4 and its body zone 2 based on the 5 explained method was produced. The other structures of the transistor correspond to those in 3 Structures shown and are provided with corresponding reference numerals, so that with respect to these transistor structures 3 is referred.

Die Gräben 6 und 7, die für die Herstellung der elektrisch leitenden Verbindung zwischen den Halbleiterschichten 2 und 4 erzeugt werden, werden nach Abschluss der erläuterten Prozessschritte zur Herstellung der elektrisch leitenden Verbindung jeweils mit einem elektrischen Isolationsmaterial aufgefüllt, das beispielsweise ein Halbleiteroxid oder auch Borphosphorsilikatglas (BPSG) sein kann.The trenches 6 and 7 that are used for the production of the electrically conductive connection between the semiconductor layers 2 and 4 are generated, after completion of the process steps explained for establishing the electrically conductive connection, each filled with an electrical insulation material, which can be, for example, a semiconductor oxide or also borophosphosilicate glass (BPSG).

22
vergrabene Halbleiterschicht des ersten Leitungstypsburied Semiconductor layer of the first conductivity type
33
Verbindungszoneconnecting zone
44
Halbleiterschicht des zweiten LeitungstypsSemiconductor layer of the second line type
55
HalbleiterschichtSemiconductor layer
66
Aussparungrecess
77
Aussparungrecess
88th
Verbindungsschichtlink layer
99
Drain-ZoneDrain region
1010
Isolationsschichtinsulation layer
1111
Gate-ElektrodeGate electrode
1212
Isolationsschichtinsulation layer
2121
stark dotierte Zonestrongly doped zone
6161
Boden der Aussparungground the recess
6262
Schutzschicht an Seitenwänden der Aussparungprotective layer on side walls the recess
6363
Dotierstoffatome enthaltende Schichtdopant atoms containing layer
6464
Schutzschicht an Seitenwänden der Aussparungprotective layer on side walls the recess
6565
Isolationsschichtinsulation layer
7171
erster Aussparungsabschnittfirst recess portion
7272
zweiter Aussparungsabschnittsecond recess portion
7373
Schutzschichtprotective layer
7474
Schutzschichtprotective layer
7575
Isolationsmaterialinsulation material
100100
HalbleiterkörperSemiconductor body
101101
Vorderseite des Halbleiterkörpersfront of the semiconductor body
200200
Maskemask

Claims (14)

Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite (101) eines Halbleiterkörpers (100) angeordneten ersten vergrabenen Schicht (2) eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht (4) eines zweiten Leitungstyps, das folgende Verfahrensschritte umfasst: – Herstellen einer Aussparung (6), die sich ausgehend von der Vorderseite (101) bis in die erste Schicht (2) erstreckt, – Einbringen von Dotierstoffatomen des ersten oder zweiten Leistungstyps über die Aussparung (6) in einen Grenzbereich zwischen der ersten Schicht (2) und der zweiten Schicht (4), um eine stärker als die erste Schicht (2) dotierte Verbindungszone (3) in dem Grenzbereich zu erzeugen, die mit der zweiten Schicht (4) eine Tunneldiode bildet.Method for producing an electrically conductive connection between a spaced from a front side ( 101 ) of a semiconductor body ( 100 ) arranged first buried layer ( 2 ) of a first conduction type and a second layer adjoining the first layer ( 4 ) of a second line type, which comprises the following method steps: - producing a recess ( 6 ) starting from the front ( 101 ) to the first shift ( 2 ) extends, - introduction of dopant atoms of the first or second power type over the recess ( 6 ) in a border area between the first layer ( 2 ) and the second layer ( 4 ) to be stronger than the first layer ( 2 ) doped connection zone ( 3 ) in the border area, which with the second layer ( 4 ) forms a tunnel diode. Verfahren nach Anspruch 1, bei dem die Dotierstoffatome über einen Boden (61) an einem unteren Ende der Aussparung in den Grenzbereich zwischen der ersten Schicht (2) und der zweiten Schicht (4) implantiert werden.The method of claim 1, wherein the dopant atoms over a bottom ( 61 ) at a lower end of the recess in the border area between the first layer ( 2 ) and the second layer ( 4 ) are implanted. Verfahren nach Anspruch 2, bei dem sich an den Implantationsschritt ein Temperaturschritt anschließt.The method of claim 2, wherein a temperature step follows the implantation step closes. Verfahren nach Anspruch 1, bei dem zum Einbringen der Dotierstoffatome eine Dotierstoffatome enthaltende Schicht (62) in dem Graben abgeschieden wird, und die Dotierstoffatome mittels eines Temperaturschritts in den Grenzbereich zwischen der ersten Schicht und der zweiten Schicht eingetrieben werden.Method according to Claim 1, in which a layer (containing dopant atoms) for introducing the dopant atoms ( 62 ) is deposited in the trench, and the dopant atoms are driven into the boundary region between the first layer and the second layer by means of a temperature step. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verbindungszone (3) vom ersten Leitungstyp ist.Method according to one of the preceding claims, in which the connecting zone ( 3 ) is of the first line type. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Graben nach dem Einbringen der Dotierstoffatome mit einem Isolationsmaterial aufgefüllt wird.Method according to one of the preceding claims, which the trench with after introducing the dopant atoms Insulation material filled up becomes. Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer beabstandet zu einer Vorderseite (101) eines Halbleiterkörpers (100) angeordneten ersten vergrabenen Schicht (2) eines ersten Leitungstyps und einer sich an die erste Schicht anschließenden zweiten Schicht (4) eines zweiten Leitungstyps, das folgende Verfahrensschritte umfasst: – Herstellen einer Aussparung (7), die sich ausgehend von der Vorderseite (101) durch die erste Schicht (2) bis in die zweite Schicht (4) erstreckt, – Herstellen einer elektrisch leitenden Verbindungsschicht (8) an in der Aussparung freiliegenden Flächen im Bereich der ersten Schicht (2) und der zweiten Schicht (4).Method for producing an electrically conductive connection between a spaced from a front side ( 101 ) of a semiconductor body ( 100 ) arranged first buried layer ( 2 ) of a first conduction type and a second layer adjoining the first layer ( 4 ) of a second line type, which comprises the following method steps: - producing a recess ( 7 ) starting from the front ( 101 ) through the first layer ( 2 ) into the second shift ( 4 ) extends, - producing an electrically conductive connection layer ( 8th ) on surfaces exposed in the recess in the area of the first layer ( 2 ) and the second layer ( 4 ). Verfahren nach Anspruch 7, bei dem die Aussparung (7) zweistufig erzeugt wird, wobei zunächst ein erster Aussparungsabschnitt (71) erzeugt wird, der bis in die erste Schicht (2) reicht, und wobei ausgehend von einem Boden des ersten Aussparungsabschnitts ein zweiter Aussparungsabschnitt (72) erzeugt wird, der bis in die zweite Schicht (3) reicht und dessen Seitenwände wenigstens teilweise durch die elektrisch leitende Verbindungsschicht (8) überdeckt wird.The method of claim 7, wherein the recess ( 7 ) is generated in two stages, with a first recess section ( 71 ) that is generated up to the first layer ( 2 ) is sufficient, and, starting from a bottom of the first recess section, a second recess section ( 72 ) is generated, which extends into the second layer ( 3 ) and the side walls at least partially through the electrically conductive connection layer ( 8th ) is covered. Verfahren nach Anspruch 7 oder 8, bei dem vor dem Herstellen des zweiten Grabenabschnitts (72) eine Schutzschicht auf freiliegende Flächen in dem ersten Grabenabschnitt aufgebracht werden.Method according to Claim 7 or 8, in which, before the production of the second trench section ( 72 ) a protective layer is applied to exposed areas in the first trench section. Verfahren nach Anspruch 9, bei dem die Schutzschicht eine Oxidschicht (73) und eine Nitridschicht (74) umfasst.The method of claim 9, wherein the protective layer is an oxide layer ( 73 ) and a nitride layer ( 74 ) includes. Verfahren nach einem der Ansprüche 7 bis 10, bei dem vor dem Herstellen der Verbindungsschicht (8) die erste Schicht (2) benachbart zu dem zweiten Grabenabschnitt (72) mit Dotierstoffatomen des ersten Leitungstyps dotiert wird, um eine stärker dotierte Kontaktzone (21) zu erzeugen.Method according to one of Claims 7 to 10, in which, before the connection layer ( 8th ) the first layer ( 2 ) adjacent to the second trench section ( 72 ) is doped with dopant atoms of the first conductivity type in order to form a more heavily doped contact zone ( 21 ) to create. Verfahren nach einem der Ansprüche 7 bis 12, bei dem der Graben (7; 71, 72) nach dem Herstellen der Verbindungsschicht (8) mit einem Isolationsmaterial aufgefüllt wird.Method according to one of Claims 7 to 12, in which the trench ( 7 ; 71 . 72 ) after establishing the connection layer ( 8th ) is filled with an insulation material. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche während des Herstellungsverfahrens eines Source-Down-Transistor, der folgende Merkmale aufweist: – einen Halbleiterkörper (100) mit einer Source-Zone (4) eines zweiten Leitungstyps, einer oberhalb der Source-Zone (4) angeordneten Body-Zone (2) eines ersten Leitungstyps und einer oberhalb der Body-Zone (2) unterhalb einer Vorderseite (101) des Halbleiterkörpers (100) angeordneten Driftzone (5) des ersten Leitungstyps, – wenigstens einen, sich ausgehend von der Vorderseite (101) in vertikaler Richtung des Halbleiterkörpers (100) durch die Driftzone (5), die Body-Zone (2) bis in die Source-Zone (4) erstreckenden Graben (10), in dem isoliert gegenüber dem Halbleiterkörper (100) eine Gate-Elektrode (12) angeordnet ist, zur Herstellung einer elektrisch leitenden Verbindung zwischen der vergrabenen Body-Zone (2) und der Source-Zone (4).Use of the method according to one of the preceding claims during the manufacturing process of a source-down transistor, which has the following features: a semiconductor body ( 100 ) with a source zone ( 4 ) of a second line type, one above the source zone ( 4 ) arranged body zone ( 2 ) of a first line type and one above the body zone ( 2 ) below a front ( 101 ) of the semiconductor body ( 100 ) arranged drift zone ( 5 ) of the first line type, - at least one, starting from the front ( 101 ) in the vertical direction of the semiconductor body ( 100 ) through the drift zone ( 5 ), the body zone ( 2 ) to the source zone ( 4 ) extending trench ( 10 ), isolated from the semiconductor body ( 100 ) a gate electrode ( 12 ) is arranged for establishing an electrically conductive connection between the buried body zone ( 2 ) and the source zone ( 4 ). Verfahren nach Anspruch 13, bei dem der Graben (6; 7; 71, 72) zur Herstellung der elektrisch leitenden Verbindung in lateraler Richtung beabstandet zu dem wenigstens einen Graben (10) mit der Steuerelektrode erzeugt wird.The method of claim 13, wherein the trench ( 6 ; 7 ; 71 . 72 ) for establishing the electrically conductive connection in the lateral direction spaced from the at least one trench ( 10 ) is generated with the control electrode.
DE10239310A 2002-08-27 2002-08-27 Method for producing an electrically conductive connection between a first and a second buried semiconductor layer Expired - Fee Related DE10239310B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10239310A DE10239310B4 (en) 2002-08-27 2002-08-27 Method for producing an electrically conductive connection between a first and a second buried semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10239310A DE10239310B4 (en) 2002-08-27 2002-08-27 Method for producing an electrically conductive connection between a first and a second buried semiconductor layer

Publications (2)

Publication Number Publication Date
DE10239310A1 true DE10239310A1 (en) 2004-03-25
DE10239310B4 DE10239310B4 (en) 2005-11-03

Family

ID=31895592

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10239310A Expired - Fee Related DE10239310B4 (en) 2002-08-27 2002-08-27 Method for producing an electrically conductive connection between a first and a second buried semiconductor layer

Country Status (1)

Country Link
DE (1) DE10239310B4 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126998A1 (en) * 2005-05-24 2006-11-30 Vishay-Siliconix Trench metal oxide semiconductor field effect transistor
US7344945B1 (en) 2004-05-13 2008-03-18 Vishay-Siliconix Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor
US7833863B1 (en) 2003-12-02 2010-11-16 Vishay-Siliconix Method of manufacturing a closed cell trench MOSFET
US8183629B2 (en) 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US10032901B2 (en) 2009-10-30 2018-07-24 Vishay-Siliconix Semiconductor device with trench-like feed-throughs

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982281B2 (en) 2007-07-25 2011-07-19 Infineon Technologies Ag Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
US5160985A (en) * 1989-01-06 1992-11-03 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
DE19638439A1 (en) * 1996-09-19 1998-04-02 Siemens Ag Vertical semiconductor device controllable by field effect
DE19801095A1 (en) * 1998-01-14 1999-07-15 Siemens Ag Power MOSFET, especially source-down power MOSFET used in automobile
DE19801313C2 (en) * 1998-01-15 2001-01-18 Siemens Ag FET with source-substrate connection
DE10004984A1 (en) * 2000-02-04 2001-08-16 Infineon Technologies Ag Vertical semiconductor device with source-down design and corresponding manufacturing process
DE10042226A1 (en) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source down power MOSFET for use in semiconductors has a rear side with a p-type substrate for embedding an N-type source area short-circuited with the substrate via a non-rectifying connection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160985A (en) * 1989-01-06 1992-11-03 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
DE19638439A1 (en) * 1996-09-19 1998-04-02 Siemens Ag Vertical semiconductor device controllable by field effect
DE19801095A1 (en) * 1998-01-14 1999-07-15 Siemens Ag Power MOSFET, especially source-down power MOSFET used in automobile
DE19801313C2 (en) * 1998-01-15 2001-01-18 Siemens Ag FET with source-substrate connection
DE10004984A1 (en) * 2000-02-04 2001-08-16 Infineon Technologies Ag Vertical semiconductor device with source-down design and corresponding manufacturing process
DE10042226A1 (en) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source down power MOSFET for use in semiconductors has a rear side with a p-type substrate for embedding an N-type source area short-circuited with the substrate via a non-rectifying connection

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7833863B1 (en) 2003-12-02 2010-11-16 Vishay-Siliconix Method of manufacturing a closed cell trench MOSFET
US7344945B1 (en) 2004-05-13 2008-03-18 Vishay-Siliconix Method of manufacturing a drain side gate trench metal-oxide-semiconductor field effect transistor
US8183629B2 (en) 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
DE112005003584B4 (en) * 2005-05-24 2011-06-16 Vishay-Siliconix, Santa Clara A method of fabricating a trench metal oxide semiconductor field effect transistor
CN101208803B (en) * 2005-05-24 2012-05-30 维税-希力康克斯公司 Groove metal oxide semiconductor field effect transistor
WO2006126998A1 (en) * 2005-05-24 2006-11-30 Vishay-Siliconix Trench metal oxide semiconductor field effect transistor
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8697571B2 (en) 2006-05-12 2014-04-15 Vishay-Siliconix Power MOSFET contact metallization
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US8883580B2 (en) 2007-04-19 2014-11-11 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US10032901B2 (en) 2009-10-30 2018-07-24 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US9443959B2 (en) 2009-11-02 2016-09-13 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US9064896B2 (en) 2009-11-02 2015-06-23 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US9716166B2 (en) 2014-08-21 2017-07-25 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US10181523B2 (en) 2014-08-21 2019-01-15 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity

Also Published As

Publication number Publication date
DE10239310B4 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
DE102011087845B4 (en) LATERAL TRANSISTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE19949364B4 (en) Semiconductor device with MOS-gate control and trench structure and method of manufacture
DE4011276C2 (en) Insulated gate field effect transistor (IGFET) and method for its manufacture
DE102006036347B4 (en) Semiconductor device with a space-saving edge structure
DE19535140A1 (en) Lateral MOSFET with high withstand voltage
DE19642538A1 (en) Semiconducting device
DE102006029701B4 (en) Semiconductor component and method for producing a semiconductor device
EP1181712B1 (en) Low-resistance vdmos semiconductor component
DE10214175B4 (en) By field effect controllable semiconductor device and method for its production
DE10134444A1 (en) Semiconductor device for reducing junction leakage current and narrow width effect comprises channel stop impurity region self-aligned by spacer and locally formed only at lower portion of isolation region
DE10239310B4 (en) Method for producing an electrically conductive connection between a first and a second buried semiconductor layer
DE112018007354T5 (en) SILICON CARBIDE SEMICONDUCTOR UNIT AND MANUFACTURING METHOD FOR THE SAME
DE19618866B4 (en) Method for producing a component isolation in a semiconductor component
DE3728849C2 (en) MIS (metal insulator semiconductor) semiconductor device and method of manufacturing the same
DE4130890A1 (en) METHOD FOR PRODUCING A CONDENSER USING THE FIELD EFFECT TRANSISTOR PROCESS AND STRUCTURE PRODUCED BY THE METHOD
DE102004009521A1 (en) High-voltage PMOS transistor
DE102006045126B4 (en) Method for producing a connection electrode for two semiconductor zones arranged one above the other
DE19957123B4 (en) Method for producing a cell arrangement for a dynamic semiconductor memory
DE10004984A1 (en) Vertical semiconductor device with source-down design and corresponding manufacturing process
DE10224201B4 (en) Semiconductor device with breakdown current path and manufacturing method thereof
DE102004052643B4 (en) Method for producing a lateral trench transistor
DE102004009323B4 (en) Vertical trenched DMOS transistor and method of making the same
WO2004114408A1 (en) Integrated circuit arrangement with npn and pnp bipolar transistors and corresponding production method
EP0859401B1 (en) Semiconductor device with a self-aligned structure
DE19957303B4 (en) MOS transistor and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee