DE10237338A1 - Preparing a wiring layer on a carrier material - Google Patents

Preparing a wiring layer on a carrier material

Info

Publication number
DE10237338A1
DE10237338A1 DE10237338A DE10237338A DE10237338A1 DE 10237338 A1 DE10237338 A1 DE 10237338A1 DE 10237338 A DE10237338 A DE 10237338A DE 10237338 A DE10237338 A DE 10237338A DE 10237338 A1 DE10237338 A1 DE 10237338A1
Authority
DE
Germany
Prior art keywords
rewiring
electrical component
insulating layer
layer
method according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10237338A
Other languages
German (de)
Inventor
Joerg Zapf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10237338A priority Critical patent/DE10237338A1/en
Publication of DE10237338A1 publication Critical patent/DE10237338A1/en
Application status is Withdrawn legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

Zur Herstellung eines BGA-Packages werden ein Verdrahtungsträger auf einem Trägermaterial erzeugt, auf den Verdrahtungsträger ein Chip aufgesetzt und das Trägermaterial vom Verdrahtungsträger abgelöst. For the preparation of a BGA package, a wiring substrate are formed on a carrier material placed on the wiring substrate, a chip and the carrier material detached from the wiring substrate.

Description

  • BGAs (Ball-Grid-Arrays) stellen die flächenmäßig kleinste Gehäusevariante für Chips dar. Ein Chip oder auch mehrere Chips werden hierbei auf einen Verdrahtungsträger gesetzt und durch bekannte Verfahren wie Flipchip oder Drahtbonden elektrisch kontaktiert. BGAs (ball grid arrays) are the smallest in terms of area variation for housing the chip. A chip or several chips are in this case set to a wiring substrate and electrically contacted by known methods such as flip chip or wire bonding. Durch den Verdrahtungsträger erfolgt bei mehreren Chips eine Verdrahtung dieser Chips untereinander sowie bei einem oder mehreren Chips eine Auffächerung der Kontaktpads in ein größeres Raster. Through the wiring substrate wiring of these chips is carried out at a plurality of chips with each other and with one or more chips a diversification of contact pads to a larger grid. Bei einem BGA wird die Kontaktierung des Packages durch Balls auf der Rückseite des Verdrahtungsträgers, auch Interposer genannt, erreicht. In a BGA contacting the package is called by Balls on the back of the wiring carrier, also interposer achieved. Dazu ist es notwendig, eine Durchkontaktierung von einer Seite zur anderen Seite des Verdrahtungsträgers herzustellen. For this it is necessary to produce a via from one side to the other side of the wiring substrate. Dies kostengünstig zu realisieren stellt je nach Material des Verdrahtungsträgers ein Problem dar. To realize this cost is depending on the material of the wiring substrate is a problem.
  • Zur Lösung ist die Verwendung von Interposern auf organischer Basis bekannt. In order to solve the use of interposers on an organic basis is known. Dies sind spezielle Leiterplatten mit meist mit dem Laser oder mechanisch gebohrten Durchkontaktierungen. These are special boards with mostly with the laser or mechanically drilled vias.
  • Weiterhin sind analoge Lösungen bekannt, bei denen der Verdrahtungsträger aus Keramik mit gefüllten Durchkontaktierungen besteht. Furthermore, analog solutions are known in which the wiring substrate is made of ceramic with filled vias. Solche Verdrahtungsträger existieren sowohl in LTCC (Low Temperature Cofired Ceramic)- als auch in HTCC (High Temperature Cofired Ceramic)-Technologie. Such wiring support exist in both LTCC (Low Temperature Co-fired Ceramic) - as well as in HTCC (High Temperature Co-fired Ceramic) technology.
  • Außerdem ist es bekannt, Leiterbahnen um die Außenkante des Packages zu führen. It is also known to cause conductive paths around the outer edge of the package. Dies wird beim sogenannten PSGA (Plastic Stud Grid Array) durch eine relativ komplexe und teuere Laserstrukturierung erreicht. This is accomplished in so-called PSGA (Plastic Stud Grid Array) by a relatively complex and expensive laser patterning. Aufgrund der Komplexität hat sich diese Lösung bisher noch nicht am Markt durchgesetzt. Due to the complexity, this solution has not yet penetrated the market.
  • In WO 99/17361 A2 ist eine Sonderlösung beschrieben, bei der ein spezielles Zwischenträgersubstrat mit hoher Verdrahtungsdichte zum Einsatz kommt. In WO 99/17361 A2 a special solution is described, in which a particular intermediate carrier substrate is used with high wiring density. Ein Produkt mit dieser Sonderlösung ist bisher nicht bekannt. A product with this special solution is not yet known.
  • Schließlich sind sogenannte CSPs (Chip Size Packages) bekannt, bei denen eine Umverdrahtungslage auf dem Chip hergestellt wird. Finally, so-called CSPs (Chip Size Packages) are known in which a rewiring layer is formed on the chip.
  • Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, neue und kostengünstige Möglichkeiten der Verdrahtung von elektronischen Bauelementen, insbesondere Chips, zur Verfügung zu stellen. On this basis, the invention has for its object to provide new and cost-effective ways of wiring of electronic components, especially chips available. Dabei soll insbesondere auch dem anhaltenden Trend zur Miniaturisierung Rechnung getragen werden. Here also the ongoing trend toward miniaturization order to take account in particular.
  • Die Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. The problem is solved by the features defined in the independent claims inventions. Vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen. Advantageous configurations are given in the dependent claims.
  • Hergestellt wird ein Package in Form einer Anordnung mit einem elektrischen Bauelement, insbesondere einem Chip, und einer Umverdrahtungslage für dieses elektrische Bauelement. is prepared a package in the form of an arrangement with an electrical component, in particular a chip, and a wiring layer for this electrical component. Dazu wird zunächst die Umverdrahtungslage auf einem Trägermaterial in Form einer Trägerplatte erzeugt. For this, the rewiring layer is initially produced on a carrier material in the form of a support plate. Dann wird das elektrische Bauelement an der Umverdrahtungslage befestigt. Then, the electrical component is attached to the rewiring. Schließlich wird das Trägermaterial von der Umverdrahtungslage entfernt. Finally, the carrier material of the wiring layer is removed.
  • Der Erfindung liegt der Gedanke zugrunde, die Verdrahtungsschicht in Form der Umverdrahtungslage nicht mehr selbsttragend zu gestalten, sondern die Umverdrahtungslage jeweils vom Trägermaterial und/oder vom elektrischen Bauelement tragen zu lassen. The invention is based on the idea not to make the wiring layer in the form of the rewiring self-supporting, but to let the rewiring each carry from the carrier material and / or the electrical component. Dadurch kann die Umverdrahtungslage wesentlich dünner und materialsparender realisiert werden als die Verdrahtungsträger nach dem Stand der Technik. Thereby, the wiring layer can be realized substantially thinner and less material than the wiring substrate according to the prior art.
  • Gegenüber den bekannten CSPs hat das Verfahren den Vorteil, dass sich die Umverdrahtungslage über die Grenzen des Chips hinaus erstrecken kann, womit sich beispielsweise auch neue Möglichkeiten für das Drahtbonden ergeben. Compared to the known CSPs, the method has the advantage that the rewiring layer may extend beyond the boundaries of the chip addition, thus, for example, new possibilities for the wire bonding result. Weiterhin wird das elektrische Bauelement nicht dadurch belastet, dass die Umverdrahtung auf ihm hergestellt wird, sondern das Erzeugen der Umverdrahtungslagen erfolgt getrennt vom elektrischen Bauelement auf dem Trägermaterial. Furthermore, the electrical component is not burdened by the fact that the rewiring is formed on it, but the creation of the Umverdrahtungslagen done separately from the electrical component on the support material.
  • Auch wenn die Umverdrahtungslage insofern kein Verdrahtungsträger mehr ist, als sie sich nicht unbedingt selbst tragen können muss, so werden bei einem mehrschichtigen Aufbau der Umverdrahtungslage noch isolierende Schichten vorhanden sein, die die eigentliche Verdrahtungsschicht tragen. Even though the rewiring is so far no wiring support, as they can not always wear itself does so even more insulating layers may be present in a multi-layered structure of the rewiring that carry the actual wiring layer. Insofern kann auch hier noch von einem Verdrahtungsträger gesprochen werden. As such may still be called a wiring support here.
  • Im Folgenden wird aufgezeigt, wie eine mehrschichtige Umverdrahtungslage auf dem Trägermaterial angeordnet und dabei erzeugt werden kann. In the following, it is shown, as can be a multi-layer wiring layer on the substrate and disposed generates.
  • Dazu wird zunächst eine isolierende, also dielektrische, Schicht, als eine Schicht der Umverdrahtungslage auf dem Trägermaterial aufgebracht. For this purpose, an insulating, ie dielectric layer as a layer of the wiring layer is first applied to the support material.
  • Vorzugsweise wird danach die erste isolierende Schicht strukturiert, indem zum Beispiel Öffnungen geschaffen werden, die auf das Trägermaterial durchgehen. thereafter the first insulating layer is preferably structured by openings be provided, for example, by clicking on the support material. Der Durchmesser dieser Öffnungen, die später mit Leitermaterial gefüllt werden, über das eine Kontaktierung des Packages erfolgt, kann durch dieses Verfahren extrem klein gehalten werden, etwa weniger als 30 μm, insbesondere weniger als 20 μm. The diameter of these apertures, which are later filled with conductive material on the contacting takes place of the package, can by this method be kept extremely small, about less than 30 microns, especially less than 20 microns. Es können aber auch für BGAs übliche Öffnungsgrößen erzeugt werden, etwa im Bereich von 200 μm. but it may also be generated for BGAs usual opening sizes in the range of about 200 microns.
  • Mit besonderem Vorteil wird dann auf die erste isolierende Schicht eine erste leitende Schicht aufgebracht. With particular advantage, a first conductive layer is then deposited on the first insulating layer. Für die leitende Schicht lassen sich leitende Metalle wie etwa Gold (Au), Silber (Ag), Aluminium (Al) oder Kupfer (Cu) sowie Legierungen daraus verwenden. For the conductive layer, conductive metals such as gold (Au), silver (Ag), aluminum (Al) or copper can be used (Cu) and alloys thereof. Durch das Verfahren ist aber auch der Einsatz von Platin (Pt) und Platinlegierungen möglich, das bei herkömmlichen Interposern nicht verwendet werden kann. By the method, however, the use of platinum (Pt) and platinum alloys is also possible, which can not be used in conventional interposers.
  • Auf der ersten isolierenden Schicht und/oder der ersten leitenden Schicht können nun wahlweise weitere Schichten oder beim Einsatz von Luft als Isolator zwischen der ersten leitenden Schicht und dem elektrischen Bauelement direkt das elektrische Bauelement aufgebracht werden. On the first insulating layer and / or the first conductive layer optionally further layers or the use of air as an insulator between the first conductive layer and the electrical component, the electrical component can now be applied directly. Für eine ausreichende mechanische Stabilität ist es aber ratsam, zunächst zumindest eine zweite isolierende Schicht auf die erste isolierende Schicht und/oder die erste leitende Schicht aufzubringen. but for a sufficient mechanical stability, it is advisable to first apply at least a second insulating layer on the first insulating layer and / or the first conductive layer. Beispielsweise für Kreuzverdrahtungen kann auf der zweiten isolierenden Schicht noch eine zweite leitende Schicht angeordnet werden usw. For example, for the cross wirings, a second conductive layer may be disposed on the second insulating layer, etc.
  • Ein entscheidender Vorteil ist, dass bei dieser Vorgehensweise die Dicke einer, mehrerer oder aller isolierenden Schichten jeweils für sich geringer als 20 μm, insbesondere geringer als 10 μm gehalten werden kann. is a crucial advantage that in this procedure the thickness of one, several or all of the insulating layers is less each for itself than 20 microns, especially less than 10 microns can be maintained. Typische Schichtdicken liegen sogar im Bereich von 5 μm. Typical layer thicknesses are even in the range of 5 microns. Dadurch lässt sich ein mehrschichtiger Verdrahtungsträger in Form der Umverdrahtungslage realisieren, dessen Dicke im Bereich von 15 μm und darunter liegt. Thereby, a multilayer wiring substrate in the form of the rewiring can be realized, whose thickness is in the range of 15 microns and below.
  • Die isolierenden Schichten bestehen vorzugsweise aus BCB oder enthalten dieses zumindest in einem großen Anteil. The insulating layers are preferably composed of BCB or containing at least in a large proportion.
  • Das elektrische Bauelement wird insbesondere auf die Umverdrahtungslage aufgeklebt. The electrical component is especially glued to the rewiring. Dabei ist es auch denkbar, dass der Klebstoff die zweite isolierende Schicht ersetzt bzw. diese bildet. It is also conceivable that the adhesive replaces the second insulating layer or these forms.
  • Mit Vorzug wird das elektrische Bauelement an zumindest einer seiner nicht von der Umverdrahtungslage bedeckten Seiten mit einem Schutz versehen, insbesondere an allen seinen nicht von der Umverdrahtungslage bedeckten Seiten. By preference, the electrical component is provided on at least one of its sides not covered by the wiring layer with a protection, in particular on all of its sides not covered by the wiring layer. Dies geschieht insbesondere während sich die Umverdrahtungslage und das elektrische Bauelement noch auf dem Trägermaterial befinden. This happens especially during the rewiring and the electrical component are still on the substrate. Das elektrische Bauelement kann dazu einfach mit Kunststoff umhüllt werden, wodurch die Anordnung aus elektrischem Bauelement und Umverdrahtungslage wesentlich stabilisiert wird. The electrical component can simply be wrapped with plastic to which the arrangement of electrical component and rewiring is substantially stabilized.
  • Dies ist insbesondere für den Fall besonders vorteilhaft, in dem die Umverdrahtungslage sich seitlich über das elektrische Bauelement hinaus erstreckt. This is particularly advantageous, especially for the case in which the wiring layer extends laterally across the electrical component addition. Hier fungiert der Schutz an den nicht von der Umverdrahtungslage bedeckten aber dieser benachbarten Seiten des elektrischen Bauelements als mechanischer Träger für die über das elektrische Bauelement hinausragenden Bereiche der Umverdrahtungslage. Here, the protective function to the non-covered but from the rewiring of the adjacent sides of the electrical component as a mechanical support for the project beyond the electrical component areas of the rewiring.
  • Die Umverdrahtungslage wird auf ihrer einen Seite elektrisch mit dem elektrischen Bauelement kontaktiert. The rewiring is electrically contacted on one side with the electrical component. Auf der gegenüberliegenden Seite, also an den dem elektrischen Bauelement abgewandten Kontakten der Umverdrahtungslage werden vorzugsweise Lotkugeln angeordnet, nachdem das Trägermaterial entfernt ist. On the opposite side, ie at the side remote from the electrical component contacts the rewiring solder balls are preferably located after the support material is removed. Bei wenigen großen Kontakten auf der Unterseite, sogenannten SMD-Pads, genügt das Lotangebot, das von der Boardseite kommt. In a few large contacts on the bottom, so-called SMD-pads, the Lotangebot, coming from the board side is sufficient. In diesem Fall kann also auf Lotkugeln verzichtet werden. In this case, can be dispensed with solder balls.
  • Das elektrische Bauelement kann über Drahtbonden mit der Umverdrahtungslage verbunden werden und/oder im Flipchip-Verfahren, bei dem die Kontakte des Bauelements direkt mit Kontakten der Umverdrahtungslage verlötet werden. The electrical component can be connected via wire bonding to the wiring layer and / or in the flip-chip method in which the contacts of the component are soldered directly to contacts of the rewiring.
  • Das Entfernen des Trägermaterials kann durch mechanisches oder chemisches Abtragen erfolgen. Removal of the carrier material can be done by mechanical or chemical removal. Ein Wegätzen hat sich als besonders praktikabel herausgestellt. An etching has proven to be particularly practical.
  • Eine Anordnung, die nach dem vorgenannten Verfahren hergestellt ist, lässt sich von anderen Anordnungen aus elektrischem Bauelement und Umverdrahtungslage beispielsweise dadurch unterscheiden, dass sich die Umverdrahtungslage seitlich über den Chip hinaus erstreckt und zumindest eine isolierende Schicht weniger als 20 μm, insbesondere weniger als 10 μm dick ist. An arrangement is made by the aforementioned process, can be distinguished from other arrays of electrical device and wiring layer, for example, by the fact that the rewiring layer extends laterally over the chip out and at least one insulating layer is less than 20 microns, especially less than 10 microns thick.
  • Weitere oder alternative Besonderheiten einer solchen Anordnung bestehen darin, dass eine isolierende Schicht BCB enthalten und/oder daraus bestehen kann und/oder dass eine leitende Schicht Platin enthalten und/oder daraus bestehen kann. Additional or alternative specific features of such an arrangement are that an insulating layer BCB contain and / or may consist thereof and / or that a conductive layer containing platinum and / or may consist thereof.
  • Weitere wesentliche Vorteile und Merkmale der Erfindung ergeben sich aus der Beschreibung zweier Ausführungsbeispiele anhand der Zeichnung. Other significant advantages and features of the invention will become apparent from the description of two embodiments with reference to the drawing. Dabei zeigt Here shows
  • 1 1 ein Verfahren zur Herstellung einer Anordnung mit einem elektrischen Bauelement und einer Umverdrahtungslage und a method for producing an assembly comprising an electrical component and a rewiring and
  • 2 2 ein alternatives Verfahren zur Herstellung einer Anordnung mit einem elektrischen Bauelement und einer Umverdrahtungslage. an alternative method for producing an arrangement with an electrical component and a rewiring.
  • Auf einem in On a in 1 1 nicht dargestellt, 0,5 mm dicken Kupferblech als Trägermaterial wird eine organische, erste isolierende Schicht not shown, 0.5 mm thick copper sheet as a base material is an organic first insulating layer 101 101 aufgebracht. applied. Hierzu wird insbesondere ein lichtempfindliches Dielektrikum wie beispielsweise BCB verwendet. For this purpose, a photosensitive dielectric such as BCB is used in particular. Dadurch lassen sich in der Schicht Öffnungen, sogenannte Vias, strukturieren. This can be in the film openings, so-called vias, structure.
  • Auf der ersten isolierenden Schicht wird durch Abscheiden und Strukturieren eine erste leitende Schicht On the first insulating layer is formed by depositing and patterning a first conductive layer 102 102 in Form einer ein- oder mehrlagigen Metallisierung, beispielsweise AuPtAu, angeordnet. in the form of a single or multilayer metallization, for example AuPtAu arranged.
  • Darauf wird analog zur ersten isolierenden Schicht It is analogous to the first insulating layer 101 101 eine zweite isolierende Schicht a second insulating layer 103 103 angeordnet, also eine weitere organische Isolationslage mit Öffnungen zur Kontaktierung von elektrischen Bauelementen, zum Beispiel durch Verwendung eines lichtempfindlichen Dielektrikums wie etwa BCB. arranged, so a further organic insulating layer having openings for the contacting of electrical components, for example by using a photosensitive dielectric such as BCB.
  • Danach wird ein elektrisches Bauelement Thereafter, an electrical component 104 104 in Form eines Chips auf der aus der ersten isolierenden Schicht, der ersten leitenden Schicht und der zweiten isolierenden Schicht bestehenden Umverdrahtungslage angebracht. existing in the form of a chip on the insulating of the first layer, the first conductive layer and the second insulating layer rewiring mounted. Bei entsprechend großen Umverdrahtungslagen können diese statt mit nur einem Bauelement With correspondingly large Umverdrahtungslagen they can take only one component 104 104 auch mit mehreren Bauelementen bestückt werden. be equipped with a plurality of components.
  • Das Bauelement the component 104 104 wird mit der Umverdrahtungslage is the rewiring 101 101 , . 102 102 , . 103 103 durch Golddrahtbonden mit einem Golddraht by gold wire bonding with a gold wire 105 105 kontaktiert. contacted.
  • Danach werden das Bauelement After that, the device will 104 104 sowie Bonddrähte and bonding wires 105 105 und Kontaktstellen durch einen Schutz in Form einer Moldmasse and contact points by a guard in the form of a molding compound 106 106 im Overmoldverfahren abgedeckt. covered in Overmoldverfahren.
  • Nachdem so die Umverdrahtungslage After so the rewiring 101 101 , . 102 102 , . 103 103 durch das elektrische Bauelement by the electrical component 104 104 sowie dessen Schutz in Form der Moldmasse and its protection in the form of the molding compound 106 106 die notwendige mechanische Stabilität erhalten hat, kann das Trägermaterial in Form des nicht dargestellten Kupferbleches entfernt werden. has received the necessary mechanical stability, the support material may be removed in the form of the copper sheet, not shown. Dazu wird das Kupferblech in einem Ätzprozess aufgelöst. For this, the copper plate is dissolved in an etching process.
  • Schließlich werden Lotkugeln Finally, solder balls 107 107 auf die dem elektrischen Bauelement on the electrical component 104 104 abgewandten Kontakte der Umverdrahtungslage remote contacts of the rewiring 101 101 , . 102 102 , . 103 103 aufgesetzt und umgeschmolzen. placed and remelted.
  • Mit Bezug auf Regarding 2 2 wird nun ein alternatives Herstellungsverfahren erläutert. will now be described an alternative manufacturing process. Bei diesem wird ein in This is one in 2 2 nicht dargestellter Siliziumwafer als Trägermaterial verwendet. not shown silicon wafer used as the support material. Auf diesen wird zunächst eine Barriereschicht als späterer Ätzstopp aufgebracht, zum Beispiel thermisches SiO 2 . In these, a barrier layer as an etch stop later is first applied, for example, thermal SiO 2.
  • Danach wird eine erste isolierende Schicht Thereafter, a first insulating layer 201 201 in Form einer organischen Isolationslage mit Öffnungen, sogenannten Vias, beispielsweise durch Verwendung eines lichtempfindlichen Dielektrikums wie BCB auf der Barriereschicht des Trägermaterials erzeugt. produced in the form of an organic insulating layer with openings, so-called vias, for example, by using a photosensitive dielectric such as BCB on the barrier layer of the carrier material.
  • Darauf wird eine erste leitende Schicht It is a first conductive layer 202 202 in Form einer Metallisierungslage aus Aluminium abgeschieden und strukturiert. deposited in the form of a metallization layer of aluminum and patterned.
  • Darauf wird eine zweite isolierende Schicht It is a second insulating layer 203 203 analog zur ersten isolierenden Schicht analogously to the first insulating layer 201 201 erzeugt. generated.
  • Nun wird dieser Aufbau mit einem elektrischen Bauelement Now, this structure is an electric component 204 204 bestückt, das mit der ersten leitenden Schicht fitted, connected to the first conductive layer 202 202 der Umverdrahtungslage the rewiring 201 201 , . 202 202 , . 203 203 durch Golddrahtbonden über einen Golddraht by gold wire bonding via a gold wire 205 205 kontaktiert wird. is contacted. Danach wird ein Abstandsgitter Thereafter, a spacer grid 208 208 aus Kunststoff auf die oberste Schicht der Umverdrahtungslage plastic on the top layer of the rewiring 201 201 , . 202 202 , . 203 203 seitlich neben dem Bauelement the side of the device 204 204 aufgeklebt. glued.
  • Jetzt lassen sich die Felder zwischen dem Abstandsgitter mit Kunststoff Now the fields between the spacer grids can with plastic 206 206 füllen. to fill. Auf diesem Kunststoff In this plastic 206 206 und auf das Abstandsgitter and the spacer grid 208 208 wird eine im Ausdehnungskoeffizienten an Silizium angepasste Abdeckung is an adapted expansion coefficient of silicon in the cover 209 209 , beispielsweise aus Stahl, aufgesetzt und mit der restlichen Anordnung verklebt. , For example steel, fitted and bonded to the rest of the assembly.
  • Danach wird das Trägermaterial in Form des in Thereafter, the carrier material is in the form of in 2 2 nicht dargestellten Siliziumträgers von der die Umverdrahtungslage not shown silicon substrate from which the rewiring 201 201 , . 202 202 , . 203 203 und das elektrische Bauelement and the electrical component 204 204 enthaltenden Anordnung entfernt, indem der Siliziumträger in einem Ätzprozess aufgelöst wird. containing assembly removed by placing the silicon substrate is dissolved in an etching process.
  • Weiterhin wird die Barriereschicht aus SiO 2 geätzt, womit die Aluminiumpads der ersten leitenden Schicht Furthermore, the barrier layer is etched from SiO 2, whereby the aluminum pads of the first conductive layer 202 202 freigelegt werden. are exposed.
  • Auf diese freigelegten Aluminiumpads werden nun durch ein außenstromloses Verfahren Nickel (Ni) und Gold (Au) 210 abgeschieden. In this exposed aluminum pads (Ni) and gold are now by a electroless process nickel (Au) 210 is deposited. Auf das Nickel und Gold The nickel and gold 210 210 setzt man Lotkugeln continues to solder balls 207 207 auf und schmilzt sie um. and melt it over.
  • Schließlich werden die BGA-Packages in einem Sägeprozess durch Aussägen des schraffierten Bereiches Finally, the BGA packages are in a sawing process, by sawing out of the hatched area 211 211 vereinzelt. sporadically.
  • Insgesamt lässt sich das Verfahren auch so beschreiben, dass zur Entflechtung auf einem Trägermaterial in Form eines Trägersubstrats mindestens eine planare Verdrahtungslage aufgebracht, der Chip oder die Chips aufgesetzt, kontaktiert und durch einen Kunststoff oder eine sonstige geeignete Schutzmasse umhüllt und so mechanisch stabilisiert werden. Overall, the method can also be described as that applied to the unbundling on a support material in the form of a support substrate at least a planar wiring layer, is placed the chip or chips, contacted and enveloped by a plastic or other suitable protective mass and are so mechanically stabilized. Anschließend wird das Trägersubstrat abgelöst oder aufgelöst. Subsequently, the carrier substrate is peeled off or dissolved. Damit entfallen alle Prozessschritte zur Schaffung einer geeigneten Durchkontaktierung. This eliminates all process steps to create a suitable via. Der Interposer besteht nur noch aus einer sehr dünnen, ein- oder mehrlagigen Verdrahtung. The interposer only consists of a very thin, single or multi-layer wiring.
  • Es ergibt sich so eine besonders kostengünstige Herstellung, da die Durchkontaktierungsprozesse entfallen. This thus results in a particularly cost-effective production since the Durchkontaktierungsprozesse omitted. Zudem wird auf größeren Trägersubstraten gearbeitet, womit in wenigen Prozessschritten viele BGA-Packages gleichzeitig hergestellt werden können. In addition, working on larger carrier substrates, which many BGA packages can be produced simultaneously in a few process steps. Bei bestimmten Prozesskombinationen, wie etwa im zu In certain process combinations, as in to 1 1 beschriebenen Ausführungsbeispiel, entfällt ein zusätzlicher Vereinzelungsschritt, da mit der Ab- oder Auflösung des Trägersubstrats auch eine gleichzeitige Vereinzelung des Packages erfolgt. Described embodiment, eliminating an additional separation step, as is done with the absence or resolution of the carrier substrate, a simultaneous separation of the package.
  • Darüber hinaus weist das Verfahren den Vorteil auf, dass bei Verdrahtungstechnologien mit sehr feinen Strukturen, beispielsweise der Dünnfilmtechnik, mit sehr glatten Substraten gearbeitet werden kann. In addition, the method has the advantage that when wired technologies with very fine structures, such as the thin-film technique, can be used with very smooth substrates. Hier kommen insbesondere Glas, Silizium oder Metalle wie Aluminium oder Kupfer in Frage. Especially glass, silicon or metals like aluminum or copper come into question. Für diese Substratmaterialien gibt es derzeit kein fertigungsgerechtes, kostengünstiges Verfahren um Durchkontaktierungen herzustellen. For these substrate materials, there are no production-oriented, cost-effective method to produce vias. BGA-Packages konnten bei Verwendung derartiger Trägermaterialien daher bislang nicht in größeren Stückzahlen realisiert werden. BGA packages could not be realized in larger quantities when using such carriers thus far.
  • Durch das Verfahren und die daraus resultierenden Erzeugnisse wird die Package-Bauhöhe der Konstruktion deutlich verringert. By the method and the resulting products, the package height of the structure is significantly reduced.
  • Schließlich ist das thermische Verhalten des Packages sehr robust, da die dünne, elastische Verdrahtungslage keine Kräfte auf die Chips ausüben kann. Finally, the thermal performance of the package is very robust, because the thin, flexible wiring layer can not exert any forces on the chips. Bei den bisherigen Lösungen ist dagegen der Bimetalleffekt von Chip (Silizium, 2 ppm/K) und organischem Interposer (11 bis 18 ppm/K) störend. In previous solutions, however, is of the bimetallic effect of chip (silicon, 2 ppm / K) disturbing and organic interposer (11 to 18 ppm / K).

Claims (18)

  1. Verfahren zur Herstellung einer Anordnung, die eine Umverdrahtungslage ( A process for producing an arrangement (a rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) für ein elektrisches Bauelement ( ) (For an electrical component 104 104 ; ; 204 204 ), insbesondere einen Chip, enthält, bei dem – die Umverdrahtungslage ( includes), in particular a chip, in which: - (the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) auf einem Trägermaterial angeordnet wird, – das elektrische Bauelement ( ) Is placed on a carrier material, - the electrical component ( 104 104 ; ; 204 204 ) an der Umverdrahtungslage ( ) (On the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) angeordnet wird, – das Trägermaterial von der Umverdrahtungslage ( ) Is arranged, - the carrier material of the rewiring ( 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) entfernt wird. ) Will get removed.
  2. Verfahren nach Anspruch 1, bei dem eine erste isolierende Schicht ( The method of claim 1, wherein (a first insulating layer 101 101 ; ; 201 201 ) als eine Schicht der Umverdrahtungslage ( ) (As a layer of the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) auf dem Trägermaterial aufgebracht wird. ) Is applied to the carrier material.
  3. Verfahren nach Anspruch 2, bei dem die erste isolierende Schicht ( The method of claim 2, wherein (the first insulating layer 101 101 ; ; 201 201 ) strukturiert wird. ) Is structured.
  4. Verfahren nach Anspruch 3, bei dem in der ersten isolierenden Schicht Öffnungen mit einem Durchmesser von weniger als 30 μm, insbesondere weniger als 20 μm erzeugt werden. The method of claim 3, openings with a diameter of less than 30 microns, especially less than 20 .mu.m are generated in the insulating layer in the first.
  5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem auf der ersten isolierenden Schicht ( Method according to one of claims 2 to 4, in which (on the first insulating layer 101 101 ; ; 201 201 ) eine erste leitende Schicht ( ) A first conductive layer ( 102 102 ; ; 202 202 ) aufgebracht wird. ) Is applied.
  6. Verfahren nach Anspruch 5, bei dem die erste leitende Schicht Platin enthält. The method of claim 5, in which includes the first conductive layer of platinum.
  7. Verfahren nach einem der Ansprüche 5 oder 6, bei dem auf der ersten leitenden Schicht ( A method according to any one of claims 5 or 6, in which (on the first conductive layer 102 102 ; ; 202 202 ) eine zweite isolierende Schicht ( ) A second insulating layer ( 103 103 ; ; 203 203 ) angeordnet wird. ) Is placed.
  8. Verfahren nach einem der Ansprüche 2 bis 7, bei dem die erste und/oder zweite isolierende Schicht ( Method according to one of claims 2 to 7, wherein the (first and / or second insulating layer 101 101 , . 102 102 ; ; 201 201 , . 202 202 ) weniger als 20 μm, insbesondere weniger als 10 μm dick ist. ) Less than 20 microns, especially less than 10 microns thick.
  9. Verfahren nach einem der Ansprüche 2 bis 8, bei dem die erste und/oder zweite isolierende Schicht ( Method according to one of claims 2 to 8, wherein the (first and / or second insulating layer 101 101 , . 102 102 ; ; 201 201 , . 202 202 ) BCB enthält oder aus BCB besteht. ) BCB contains or consists of BCB.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das elektrische Bauelement ( Method according to one of the preceding claims, in which (the electrical component 104 104 ; ; 204 204 ) auf der Umverdrahtungslage ( ) (On the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) aufgeklebt wird. ) Is glued.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das elektrische Bauelement ( Method according to one of the preceding claims, in which (the electrical component 104 104 ; ; 204 204 ) an zumindest einer seiner nicht von der Umverdrahtungslage ( ) On at least one of its not (of the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) bedeckten Seiten mit einem Schutz (106; 206, 208, 209) versehen wird, insbesondere an allen seinen nicht von der Umverdrahtungslage ( ) Covered sides with a guard (106; 206, 208, 209) is provided, in particular on all of its non-(of the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) bedeckten Seiten. ) Covered sides.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Umverdrahtungslage ( Method according to one of the preceding claims, in which (the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) sich über das elektrische Bauelement ( ) Itself (via the electrical component 104 104 ; ; 204 204 ) hinaus erstreckt. ) Also extends.
  13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem an dem elektrischen Bauelement ( Method according to one of the preceding claims, (to the electrical component in which 104 104 ; ; 204 204 ) abgewandten Kontakten an der Umverdrahtungslage ( ) Contacts facing away (at the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) Lotkugeln ( () Solder balls 107 107 ; ; 207 207 ) angeordnet werden. ) to be ordered.
  14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das elektrische Bauelement ( Method according to one of the preceding claims, in which (the electrical component 104 104 ; ; 204 204 ) über Drahtbonden mit der Umverdrahtungslage ( ) (Via wire bonding of the rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ) verbunden wird und/oder Kontakte des Bauelements direkt mit Kontakten der Umverdrahtungslage verlötet werden. ) Is connected and / or contacts of the component are soldered directly to contacts of the rewiring.
  15. Anordnung, die nach einem der Ansprüche 1 bis 14 hergestellt ist. Assembly which is produced according to one of claims 1 to 14.
  16. Anordnung enthaltend ein elektrisches Bauelement ( Assembly comprising an electrical component ( 104 104 ; ; 204 204 ), insbesondere einen Chip, und eine Umverdrahtungslage ( (), In particular a chip, and a rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ), die sich seitlich über das elektrische Bauelement hinaus erstreckt und eine isolierende Schicht ( (), Which extends laterally across the electrical component addition, and an insulating layer 101 101 , . 103 103 ; ; 201 201 , . 203 203 ) enthält, dadurch gekennzeichnet, dass die isolierende Schicht ( ), Characterized in that the insulating layer ( 101 101 , . 103 103 ; ; 201 201 ; ; 203 203 ) weniger als 20 μm, insbesondere weniger als 10 μm dick ist. ) Less than 20 microns, especially less than 10 microns thick.
  17. Anordnung enthaltend ein elektrisches Bauelement ( Assembly comprising an electrical component ( 104 104 ; ; 204 204 ), insbesondere einen Chip und eine Umverdrahtungslage ( (), In particular a chip and a rewiring 101 101 , . 102 102 , . 103 103 ; ; 201 201 , . 202 202 , . 203 203 ), die sich seitlich über das elektrische Bauelement hinaus erstreckt und eine isolierende Schicht ( (), Which extends laterally across the electrical component addition, and an insulating layer 101 101 , . 103 103 ; ; 201 201 , . 203 203 ) enthält, dadurch gekennzeichnet, dass die isolierende Schicht ( ), Characterized in that the insulating layer ( 101 101 , . 103 103 ; ; 201 201 , . 203 203 ) BCB enthält und/oder aus BCB besteht. ) BCB includes and / or consists of BCB.
  18. Anordnung enthaltend ein elektrisches Bauelement, insbesondere einen Chip und eine Umverdrahtungslage, die sich seitlich über den Chip hinaus erstreckt und eine leitende Schicht enthält, dadurch gekennzeichnet, dass die leitende Schicht Platin enthält und/oder aus Platin besteht. Assembly comprising an electrical component, in particular a chip and a wiring layer which extends laterally beyond the chip and also includes a conductive layer, characterized in that the conductive layer comprises platinum and / or is made of platinum.
DE10237338A 2002-08-14 2002-08-14 Preparing a wiring layer on a carrier material Withdrawn DE10237338A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10237338A DE10237338A1 (en) 2002-08-14 2002-08-14 Preparing a wiring layer on a carrier material

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10237338A DE10237338A1 (en) 2002-08-14 2002-08-14 Preparing a wiring layer on a carrier material
PCT/DE2003/002265 WO2004021431A1 (en) 2002-08-14 2003-07-07 Production of a rewiring layer on a supporting material
AU2003250299A AU2003250299A1 (en) 2002-08-14 2003-07-07 Production of a rewiring layer on a supporting material

Publications (1)

Publication Number Publication Date
DE10237338A1 true DE10237338A1 (en) 2004-03-11

Family

ID=31501757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10237338A Withdrawn DE10237338A1 (en) 2002-08-14 2002-08-14 Preparing a wiring layer on a carrier material

Country Status (3)

Country Link
AU (1) AU2003250299A1 (en)
DE (1) DE10237338A1 (en)
WO (1) WO2004021431A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004015546A1 (en) * 2004-03-30 2005-10-20 Infineon Technologies Ag Semiconductor chip for security-relevant applications with integrated circuit has light-sensitive state change device that alters state stored in state storage device when light incident and stored state monitoring device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198965B2 (en) 2002-11-06 2007-04-03 Irvine Sensors Corp. Method for making a neo-layer comprising embedded discrete components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP2000124704A (en) * 1998-10-12 2000-04-28 Matsushita Commun Ind Co Ltd Millimeter wave module
US20010023532A1 (en) * 2000-03-22 2001-09-27 Hirofumi Fujii Method for producing multilayer circuit board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2736206B1 (en) * 1995-06-30 1997-08-08 Commissariat Energie Atomique Process for the realization of an interconnection substrate for connecting a chip onto a reception substrate
JP2002110717A (en) * 2000-10-02 2002-04-12 Sanyo Electric Co Ltd Manufacturing method of circuit device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP2000124704A (en) * 1998-10-12 2000-04-28 Matsushita Commun Ind Co Ltd Millimeter wave module
US20010023532A1 (en) * 2000-03-22 2001-09-27 Hirofumi Fujii Method for producing multilayer circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004015546A1 (en) * 2004-03-30 2005-10-20 Infineon Technologies Ag Semiconductor chip for security-relevant applications with integrated circuit has light-sensitive state change device that alters state stored in state storage device when light incident and stored state monitoring device
DE102004015546B4 (en) * 2004-03-30 2011-05-12 Infineon Technologies Ag An integrated circuit semiconductor chip and method for securing a semiconductor integrated circuit

Also Published As

Publication number Publication date
WO2004021431A1 (en) 2004-03-11
AU2003250299A1 (en) 2004-03-19

Similar Documents

Publication Publication Date Title
DE3604917C2 (en)
EP0703623B1 (en) Method of fabrication of a vertical integrated circuit structure
EP0862788B1 (en) Method of producing a vertically integrated semiconductor component
DE4008624C2 (en)
DE3330068C2 (en)
EP0989611B1 (en) Short-circuit resistant IGBT module
DE2839234C2 (en)
EP0221399B1 (en) Semiconductor power module
DE4325668C2 (en) Multilevel wiring substrate and this semiconductor device used
EP0627875B1 (en) Process for manufacturing metal-ceramic substrate
DE3814469C2 (en)
EP0739540B1 (en) Process for producing a three-dimensional circuit
EP0000384B1 (en) Arrangement for packing high-speed integrated circuits, including decoupling capacitors for the power input terminals, and method for realizing it.
CH444969A (en) Contacted circuitry and methods for their preparation
DE60101159T2 (en) Manufacturing method of a stacked chip ic housing on disk plane
DE19648728C2 (en) A semiconductor device, stacks of semiconductor devices and processes for their preparation and its
DE69910955T2 (en) Metal foil with stool contacts, circuit substrate with the metal foil, and semiconductor device to the circuit substrate
EP0698288B1 (en) Process for producing vertically connected semiconductor components
DE4329696C2 (en) surface-mounted on printed circuit boards multichip module with SMD-capable terminal elements
DE69628161T2 (en) A solder bump structure for a microelectronic substrate
EP0769209B1 (en) Method of manufacturing three-dimensional circuits
EP0703619B1 (en) Method for fabricating a three dimensional integrated circuit for a higher system gain achievement
DE4110373C2 (en) An electronic circuit arrangement and method for manufacturing the same
DE3314996C2 (en)
EP0703618B1 (en) Method for fabricating a three dimensional integrated circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee